JP2951971B2 - Semiconductor evaluation apparatus and method - Google Patents

Semiconductor evaluation apparatus and method

Info

Publication number
JP2951971B2
JP2951971B2 JP18685989A JP18685989A JP2951971B2 JP 2951971 B2 JP2951971 B2 JP 2951971B2 JP 18685989 A JP18685989 A JP 18685989A JP 18685989 A JP18685989 A JP 18685989A JP 2951971 B2 JP2951971 B2 JP 2951971B2
Authority
JP
Japan
Prior art keywords
semiconductor
measured
microscope
display
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18685989A
Other languages
Japanese (ja)
Other versions
JPH0350751A (en
Inventor
ゆかり 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18685989A priority Critical patent/JP2951971B2/en
Publication of JPH0350751A publication Critical patent/JPH0350751A/en
Application granted granted Critical
Publication of JP2951971B2 publication Critical patent/JP2951971B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、メモリなどの半導体素子の良否を評価する
ための半導体評価装置およびその方法に関する。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor evaluation device and a method for evaluating the quality of a semiconductor element such as a memory.

[従来の技術] 第2図は、従来例の半導体評価装置の概略構成図であ
る。この半導体評価装置は、メモリの良否を評価するた
めのものである。1はメモリ用のテスタであり、このテ
スタ1は、図示しない被測定メモリのパッドにプロービ
ングし、テストプログラムに従ってテスト用の信号を入
力し、前記被測定メモリからの出力信号の電圧レベルお
よびタイミングが所望の通り発生しているかなどを判定
し、その結果を不良位置表示装置2に出力する。
FIG. 2 is a schematic configuration diagram of a conventional semiconductor evaluation device. This semiconductor evaluation device is for evaluating the quality of a memory. Reference numeral 1 denotes a memory tester. This tester 1 probes a pad of a memory under test (not shown), inputs a test signal in accordance with a test program, and adjusts the voltage level and timing of an output signal from the memory under test. It is determined whether the error occurs as desired, and the result is output to the defect position display device 2.

不良位置表示装置2では、被測定メモリのすべてのビ
ットを表示ドットに対応させて表示し、テスタ1の出力
に基づいて、不良ビットに対応する表示ドットの輝度を
他の表示ドットに比べて高くして表示する。さらに、こ
の表示内容をプリンタ8によって印字出力する。
The defective position display device 2 displays all the bits of the memory under measurement in association with the display dots, and based on the output of the tester 1, increases the brightness of the display dots corresponding to the defective bits as compared with the other display dots. To display. Further, the display contents are printed out by the printer 8.

次に、被測定メモリを顕微鏡6oにセットし、検査者
は、プリンタ8で印字されたデータに基づいて、不良の
ドットの位置を、被測定メモリの基準点からX軸方向、
Y軸方向にパターンを数えることにより特定し、その位
置に顕微鏡6oを合わせて不良ドットを観察して不良原因
を解析するようにしている。
Next, the measured memory is set on the microscope 6o, and the inspector determines the position of the defective dot from the reference point of the measured memory in the X-axis direction based on the data printed by the printer 8.
The pattern is identified by counting the pattern in the Y-axis direction, and the position of the pattern is adjusted with the microscope 6o to observe the defective dot to analyze the cause of the defect.

[発明が解決しようとする課題] しかしながら、このような従来例の半導体評価装置で
は、被測定メモリの不良ドットの位置を特定して顕微鏡
で観察する際に、検査者が、被測定メモリの基準点から
X軸方向、Y軸方向にパターンを数えて顕微鏡を合わせ
る必要があり、そのために時間がかかるとともに、数え
間違いが生じるなどの問題があった。
[Problem to be Solved by the Invention] However, in such a conventional semiconductor evaluation device, when specifying the position of a defective dot in the memory to be measured and observing it with a microscope, the inspector sets the reference of the memory to be measured. It is necessary to count the patterns in the X-axis direction and the Y-axis direction from the point, and adjust the microscope. This requires time, and there is a problem that counting errors occur.

本発明は、上述の点に鑑みて為されたものであって、
顕微鏡で半導体の不良位置を観察する際に、自動的に顕
微鏡を不良位置に合わせるようにした半導体評価装置お
よびその方法を提供することを目的とする。
The present invention has been made in view of the above points,
It is an object of the present invention to provide a semiconductor evaluation apparatus and a method for automatically adjusting a microscope to a defective position when observing the defective position of the semiconductor with a microscope.

[課題を解決するための手段] 本発明は、プロービングによりテストプログラムに従
ってテスト用の信号を入力しこれによる被測定半導体か
らの出力信号の電圧レベルおよびタイミングが所望の通
り発生しているかどうかを判定して該被測定半導体の良
否を判定し、不良位置を演算によって導出し不良信号を
出力するテスタと、このテスタの出力に基づいて、前記
被測定半導体の各箇所を表示ドットに対応させて良否の
パターンで表示する不良位置表示装置と、前記被測定半
導体の不良箇所を観察するための顕微鏡と、前記不良位
置表示装置と同様の表示を行う表示手段と、この表示手
段をみながら前記被測定半導体の観察すべき箇所をカー
ソル移動により指定入力するための入力手段と、前記不
良位置表示装置の表示内容に対応するデータが与えら
れ、前記入力手段による観察箇所の指定入力に基づい
て、被測定半導体の予め定められている基準点から前記
観察箇所までの距離を前記テスタの不良信号を基に演算
して前記顕微鏡に出力する演算手段と、前記顕微鏡に設
けられ、前記被測定半導体が載置された試験ステージ
を、前記演算手段の出力に基づいて駆動し、指定された
不良位置を顕微鏡によって観察できるようにする駆動制
御部と、を備えたことを特徴とする半導体評価装置にあ
る。
Means for Solving the Problems According to the present invention, a test signal is input according to a test program by probing, and it is determined whether the voltage level and timing of an output signal from a semiconductor device to be measured are generated as desired. A tester that determines the pass / fail of the semiconductor to be measured, derives a faulty position by calculation and outputs a faulty signal, and, based on the output of the tester, checks each spot of the semiconductor to be tested for pass / fail according to display dots. A defective position display device for displaying in a pattern of the following, a microscope for observing a defective portion of the semiconductor to be measured, a display means for performing the same display as the defective position display device, and the measured Input means for designating and inputting a portion to be observed of a semiconductor by moving a cursor, and data corresponding to display contents of the defective position display device Is given, based on the designation input of the observation location by the input means, the distance from the predetermined reference point of the semiconductor to be measured to the observation location is calculated based on the failure signal of the tester, and the microscope is operated. A calculating means for outputting, and a test stage provided on the microscope and driving a test stage on which the semiconductor to be measured is mounted, based on an output of the calculating means, so that a specified defective position can be observed by the microscope. And a control unit.

また本発明は、テスタのプロービングによりテストプ
ログラムに従ってテスト用の信号を入力しこれによる被
測定半導体からの出力信号を電圧レベルおよびタイミン
グが所望の通り発生しているかどうかを判定して該被測
定半導体の良否を判定し、不良位置を演算によって導出
し不良信号を出力するステップと、このテスタの出力に
基づいて、前記被測定半導体の各箇所を表示ドットに対
応させて良否のパターンで不良位置表示装置に表示する
不良位置表示ステップと、この不良位置表示装置と同様
の表示を別の表示装置に行い、これを見ながら前記被測
定半導体の観察すべき箇所をカーソル移動により指定入
力する入力ステップと、前記不良位置表示ステップの表
示内容に対応するデータが与えられ、前記入力ステップ
による観察箇所の指定入力に基き、被測定半導体の予め
定められている基準点から前記観察箇所までの距離を前
記テスタから出力される不良信号を基に演算して前記被
測定半導体の不良箇所を観察するための顕微鏡に出力す
る演算ステップと、前記顕微鏡の前記被測定半導体が載
置された試料シテージを、前記演算ステップの出力に基
づいて駆動し、指定された不良位置を顕微鏡によって観
察できるように駆動制御するステップと、を備えたこと
を特徴とする半導体評価方法にある。
Also, the present invention provides a tester which inputs a test signal in accordance with a test program and determines whether or not a voltage level and a timing of an output signal from the semiconductor to be measured are generated as desired by the test program. Determining the pass / fail of the semiconductor device, outputting a fault signal by calculating the fault position, and outputting a fault signal. Based on the output of the tester, displaying the fault position in a pass / fail pattern by associating each portion of the semiconductor under test with display dots. A defect position display step to be displayed on the device, an input step of specifying and inputting a portion to be observed of the semiconductor to be measured by moving a cursor while viewing the same display on another display device and viewing the defect position display device. , Data corresponding to the display content of the defective position display step is given, A microscope for observing a defective portion of the semiconductor to be measured by calculating a distance from a predetermined reference point of the semiconductor to be measured to the observation position based on a failure signal output from the tester based on the input. A step of driving the sample stage of the microscope, on which the semiconductor to be measured is mounted, based on the output of the operation step, and controlling the drive so that a designated defective position can be observed by the microscope. And a semiconductor evaluation method.

[作用] 上記構成によれば、入力手段によって観察しようとす
る不良箇所を指定入力することにより、演算手段では、
被測定半導体の予め定められている基準点から指定され
た不良箇所までの距離を演算して顕微鏡に出力し、顕微
鏡では、そのデータに基づいて、試料ステージが駆動さ
れるので、従来例のように、検査者が、被測定半導体の
基準点からX軸方向、Y軸方向にパターンを数えて顕微
鏡を不良箇所に合わせる必要がなく、自動的に顕微鏡を
不良箇所に合わせることができる。
[Operation] According to the above configuration, by specifying and inputting the defective portion to be observed by the input unit,
The distance from a predetermined reference point of the semiconductor to be measured to a specified defective portion is calculated and output to the microscope. In the microscope, the sample stage is driven based on the data. In addition, it is not necessary for the inspector to count the pattern in the X-axis direction and the Y-axis direction from the reference point of the semiconductor to be measured and adjust the microscope to the defective portion, and the microscope can be automatically adjusted to the defective portion.

[実施例] 以下、図面によって本発明の実施例について、詳細に
説明する。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第1図は、本発明の一実施例の半導体評価装置の概略
構成図であり、第2図の従来例に対応する部分には、同
一の参照符を付す。
FIG. 1 is a schematic configuration diagram of a semiconductor evaluation device according to one embodiment of the present invention, and portions corresponding to the conventional example in FIG. 2 are denoted by the same reference numerals.

この半導体評価装置は、メモリの良否を評価するため
のものであり、メモリ用のテスタ1は、図示しない被測
定メモリのパッドにプロービングし、テストプログラム
に従ってテスト用の信号を入力し、前記被測定メモリか
らの出力信号の電圧レベルおよびタイミングが所望の通
り発生しているかなどを判定し、その結果を不良位置表
示装置2に出力する(不良信号)。
This semiconductor evaluation device is for evaluating the quality of a memory. A memory tester 1 probes a pad of a memory to be measured (not shown), inputs a test signal in accordance with a test program, and It is determined whether or not the voltage level and timing of the output signal from the memory are generated as desired, and the result is output to the defective position display device 2 (defective signal).

不良位置表示装置2では、被測定メモリのすべてのビ
ットを表示ドットに対応させて表示し、テスタ1の出力
に基づいて、不良ビットに対応する表示ドットの輝度を
他の表示ドットに比べて高くして表示する。すなわち、
被測定メモリの各ビットを良否のパターンで表示する。
The defective position display device 2 displays all the bits of the memory under measurement in association with the display dots, and based on the output of the tester 1, increases the brightness of the display dots corresponding to the defective bits as compared with the other display dots. To display. That is,
Each bit of the memory under test is displayed in a pass / fail pattern.

以上の構成は、第2図の構成例と同様である。 The above configuration is the same as the configuration example in FIG.

この実施例の半導体評価装置では、被測定メモリの不
良ドットの位置を特定して顕微鏡で観察する際に、検査
者が、被測定メモリの基準点からX軸方向、Y軸方向に
パターンを数えるといった手間を省くために、次のよう
に構成している。
In the semiconductor evaluation device of this embodiment, when identifying the position of the defective dot in the memory to be measured and observing it with a microscope, the inspector counts the patterns in the X-axis direction and the Y-axis direction from the reference point of the memory to be measured. In order to save time and effort, the following configuration is adopted.

すなわち、この実施例の半導体評価装置は、不良位置
表示装置2の表示内容に対応するデータが与えられるコ
ンピュータ3と、このコンピュータ3からの表示データ
に基づいて、不良位置表示装置2と同様の表示を行う表
示装置4と、この表示装置4の表示内容を見ながら被測
定メモリの観察しようとする不良ドットをカーソルの移
動により指定入力する入力手段としてのキーボード5と
を備えており、さらに、被測定メモリの不良ドットを観
察するための顕微鏡6は、コンピュータ3から出力され
る後述のデータに基づいて試料ステージを駆動する駆動
制御部7が設けられている。
That is, the semiconductor evaluation device of this embodiment includes a computer 3 to which data corresponding to the display content of the defective position display device 2 is provided, and a display similar to that of the defective position display device 2 based on the display data from the computer 3. And a keyboard 5 as input means for designating and inputting a defective dot to be observed in the memory to be measured while watching the display contents of the display device 4 by moving a cursor. The microscope 6 for observing a defective dot in the measurement memory is provided with a drive control unit 7 for driving a sample stage based on data described later output from the computer 3.

コンピュータ3は、キーボード5による被測定メモリ
の観察しようとする不良ドットの指定入力に基づいて、
被測定メモリの予め定められている、基準点、例えば、
矩形の被測定メモリの隅部から前記不良ドットまでのX
軸方向およびY軸方向の各距離を演算して顕微鏡6に出
力する演算手段としての機能を備えている。この演算に
必要なデータは、予めコンピュータ3のメモリに格納さ
れている。
The computer 3 receives a designated input of a defective dot to be observed in the memory to be measured by the keyboard 5 based on the input.
A predetermined reference point of the memory under measurement, for example,
X from the corner of the rectangular memory to be measured to the defective dot
It has a function as a calculation unit that calculates each distance in the axial direction and the Y-axis direction and outputs the distance to the microscope 6. Data necessary for this calculation is stored in the memory of the computer 3 in advance.

顕微鏡6は、コンピュータ3からの前記距離に対応す
る出力に基づいて、被測定メモリの載置された試料ステ
ージをX軸方向、Y軸方向に駆動し、これによって、顕
微鏡6によって、指定された不良ドットを観察できるこ
とになる。
The microscope 6 drives the sample stage on which the memory to be measured is mounted in the X-axis direction and the Y-axis direction based on the output corresponding to the distance from the computer 3, whereby the microscope 6 is designated by the microscope 6. Bad dots can be observed.

このように、表示装置4の表示を見ながらキーボード
5によりカーソルを移動して観察しようとする不良ドッ
トを指定することにより、顕微鏡6の試料ステージが動
いて顕微鏡6が指定された不良ドットに自動的に合うこ
とになる。
As described above, by moving the cursor with the keyboard 5 and specifying the defective dot to be observed while watching the display on the display device 4, the sample stage of the microscope 6 moves, and the microscope 6 automatically moves to the specified defective dot. Will fit together.

上述の実施例では、半導体メモリについて説明したけ
れども、本発明は、半導体メモリに限るものではなく、
他の半導体素子の評価にも同様に適用できるのは勿論で
ある。
In the above embodiments, the semiconductor memory has been described. However, the present invention is not limited to the semiconductor memory.
Needless to say, the same can be applied to the evaluation of other semiconductor elements.

[発明の効果] 以上のように本発明によれば、入力手段によって観察
しようとする不良箇所を指定入力することにより、演算
手段では、被測定半導体の予め定められている基準点か
ら指定された不良箇所までの距離を演算して顕微鏡に出
力し、顕微鏡では、そのデータに基づいて、試料ステー
ジが駆動されるので、従来例のように、検査者が、被測
定半導体の基準点からX軸方向、Y軸方向にパターンを
数えて顕微鏡を不良箇所に合わせる必要がなく、自動的
に顕微鏡を不良箇所に合わせることができる。
[Effects of the Invention] As described above, according to the present invention, by specifying and inputting a defective portion to be observed by the input means, the arithmetic means can specify the defective point from a predetermined reference point of the semiconductor to be measured. The distance to the defective part is calculated and output to the microscope, and the microscope drives the sample stage based on the data. Therefore, as in the conventional example, the inspector moves the X-axis from the reference point of the semiconductor to be measured. There is no need to count the pattern in the direction and the Y-axis direction to adjust the microscope to the defective portion, and the microscope can be automatically adjusted to the defective portion.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の一実施例の半導体評価装置の概略構成
図、第2図は従来例の概略構成図である。 1…テスタ、2…不良位置表示装置、3…コンピュータ
(演算手段)、6…顕微鏡。
FIG. 1 is a schematic configuration diagram of a semiconductor evaluation device according to one embodiment of the present invention, and FIG. 2 is a schematic configuration diagram of a conventional example. DESCRIPTION OF SYMBOLS 1 ... Tester, 2 ... Defective position display device, 3 ... Computer (arithmetic means), 6 ... Microscope.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】プロービングによりテストプログラムに従
ってテスト用の信号を入力しこれによる被測定半導体か
らの出力信号の電圧レベルおよびタイミングが所望の通
り発生しているかどうかを判定して該被測定半導体の良
否を判定し、不良位置を演算によって導出し不良信号を
出力するテスタと、 このテスタの出力に基づいて、前記被測定半導体の各箇
所を表示ドットに対応させて良否のパターンで表示する
不良位置表示装置と、 前記被測定半導体の不良箇所を観察するための顕微鏡
と、 前記不良位置表示装置と同様の表示を行う表示手段と、 この表示手段を見ながら前記被測定半導体の観察すべき
箇所をカーソル移動により指定入力するための入力手段
と、 前記不良位置表示装置の表示内容に対応するデータが与
えられ、前記入力手段による観察箇所の指定入力に基づ
いて、被測定半導体の予め定められている基準点から前
記観察箇所までの距離を前記テスタの不良信号を基に演
算して前記顕微鏡に出力する演算手段と、 前記顕微鏡に設けられ、前記被測定半導体が載置された
試料ステージを、前記演算手段の出力に基づいて駆動
し、指定された不良位置を顕微鏡によって観察できるよ
うにする駆動制御部と、 を備えたことを特徴とする半導体評価装置。
A test signal is input by probing according to a test program, and it is determined whether the voltage level and timing of an output signal from the semiconductor device under test are generated as desired, and the quality of the semiconductor device under test is determined. And a tester that derives a defect position by calculation and outputs a defect signal, and a defect position display that displays each part of the semiconductor under test in a pass / fail pattern corresponding to display dots based on the output of the tester. An apparatus, a microscope for observing a defective portion of the semiconductor to be measured, display means for performing the same display as the defective position display device, and a cursor for observing a part of the semiconductor to be measured while looking at the display means. Input means for specifying and inputting by movement; and data corresponding to display contents of the defective position display device are provided. Calculating means for calculating a distance from a predetermined reference point of the semiconductor to be measured to the observation point based on a failure signal of the tester and outputting the distance to the microscope, A drive control unit that is provided on the microscope and drives a sample stage on which the semiconductor to be measured is mounted based on the output of the arithmetic unit, so that a designated defective position can be observed by the microscope. A semiconductor evaluation device characterized by the above-mentioned.
【請求項2】テスタのプロービングによりテストプログ
ラムに従ってテスト用の信号を入力しこれによる被測定
半導体からの出力信号の電圧レベルおよびタイミングが
所望の通り発生しているかどうかを判定して該被測定半
導体の良否を判定し、不良位置を演算によって導出し不
良信号を出力するステップと、 このテスタの出力に基づいて、前記被測定半導体の各箇
所を表示ドットに対応させて良否のパターンで不良位置
表示装置に表示する不良位置表示ステップと、 この不良位置表示装置と同様の表示を別の表示装置に行
い、これを見ながら前記被測定半導体の観察すべき箇所
をカーソル移動により指定入力する入力ステップと、 前記不良位置表示ステップの表示内容に対応するデータ
が与えられ、前記入力ステップによる観察箇所の指定入
力に基き、被測定半導体の予め定められている基準点か
ら前記観察箇所までの距離を前記テスタから出力される
不良信号を基に演算して前記被測定半導体の不良箇所を
観察するための顕微鏡に出力する演算ステップと、 前記顕微鏡の前記被測定半導体が載置された試料ステー
ジを、前記演算ステップの出力に基づいて駆動し、指定
された不良位置を顕微鏡によって観察できるように駆動
制御するステップと、 を備えたことを特徴とする半導体評価方法。
2. A test signal is inputted according to a test program by probing of a tester, and it is determined whether a voltage level and a timing of an output signal from the semiconductor under test are generated as desired by the test program. Determining the pass / fail of the semiconductor device, calculating the fault position and outputting a fault signal, and, based on the output of the tester, displaying the fault position in a pass / fail pattern by associating each portion of the semiconductor under test with display dots. A defect position displaying step to be displayed on the device; an input step of performing the same display as the defect position display device on another display device and specifying and inputting a portion to be observed of the semiconductor to be measured by moving a cursor while looking at the same. The data corresponding to the display content of the defective position display step is provided, and the finger of the observation point in the input step is provided. A microscope for observing a defective portion of the semiconductor to be measured by calculating a distance from a predetermined reference point of the semiconductor to be measured to the observation position based on a failure signal output from the tester based on the input. A step of driving the sample stage of the microscope, on which the semiconductor to be measured is mounted, based on the output of the calculation step, and controlling the drive so that a designated defective position can be observed by the microscope. A semiconductor evaluation method, comprising:
JP18685989A 1989-07-18 1989-07-18 Semiconductor evaluation apparatus and method Expired - Lifetime JP2951971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18685989A JP2951971B2 (en) 1989-07-18 1989-07-18 Semiconductor evaluation apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18685989A JP2951971B2 (en) 1989-07-18 1989-07-18 Semiconductor evaluation apparatus and method

Publications (2)

Publication Number Publication Date
JPH0350751A JPH0350751A (en) 1991-03-05
JP2951971B2 true JP2951971B2 (en) 1999-09-20

Family

ID=16195906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18685989A Expired - Lifetime JP2951971B2 (en) 1989-07-18 1989-07-18 Semiconductor evaluation apparatus and method

Country Status (1)

Country Link
JP (1) JP2951971B2 (en)

Also Published As

Publication number Publication date
JPH0350751A (en) 1991-03-05

Similar Documents

Publication Publication Date Title
US4706019A (en) Electron beam test probe system for analyzing integrated circuits
US4696004A (en) Logic analyzer
US20020000826A1 (en) Semiconductor parametric testing apparatus
JP2951971B2 (en) Semiconductor evaluation apparatus and method
US5164666A (en) Method and apparatus for analyzing errors in integrated circuits
JPS61262671A (en) Function testing method and function tester
JP3802283B2 (en) Inspection result display method, inspection result display device, and recording medium
JP2752940B2 (en) Keyboard testing equipment
JP3241777B2 (en) Open test equipment for in-circuit tester
JP4723124B2 (en) How to generate position data
JP3267037B2 (en) Data display control method for IC test equipment
JPH0772224A (en) Inspection apparatus for semiconductor integrated circuit
JP3276755B2 (en) Detecting soldering failure of leads on mounted components
JP2004163194A (en) Ic tester and testing module
JP6727981B2 (en) Measurement result notification device, measurement system, and measurement result notification method
KR0143517B1 (en) Method for testing tv picture quality
JP2923788B2 (en) Screen input method
JPH0278970A (en) Conduction inspecting machine for conductor pattern and coordinate setting method for its probe
JP2765347B2 (en) Component mounting board inspection equipment
JP6679394B2 (en) Measurement result notification device, measurement system, and measurement result notification method
JPH03252565A (en) Wiring board inspection device
JPH04152280A (en) Inspection sequence setting device for mobile probe type circuit board inspection device
JP6739967B2 (en) Measurement result notification device, measurement system, and measurement result notification method
JPH0581867B2 (en)
JP2003076485A (en) Method of inspecting coordinate input device