JPH07234263A - テスト容易化方法 - Google Patents
テスト容易化方法Info
- Publication number
- JPH07234263A JPH07234263A JP6025103A JP2510394A JPH07234263A JP H07234263 A JPH07234263 A JP H07234263A JP 6025103 A JP6025103 A JP 6025103A JP 2510394 A JP2510394 A JP 2510394A JP H07234263 A JPH07234263 A JP H07234263A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- input
- test
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 テストすべき信号の選定を自動化もしくは半
自動化することができ、かつ被テスト回路の故障検出率
を向上する。 【構成】 多入力排他的論理和回路２０の入力端子に、
被テスト回路１０内の全てのフリップ・フロップ１２−
１〜１２−５の出力端子を接続する。多入力排他的論理
和回路２０の出力端子は外部端子３０に接続され、外部
端子３０の出力信号はテスタ（図示せず）にてテストさ
れる。多入力排他的論理和回路２０として、複数の多入
力排他的論理和ゲートを１本の出力になるまで逆ツリー
状に接続し回路を使用しても良い。選定しても明らかに
効果の少ないフリップ・フロップの出力を特別に指定
し、それらを除外しても良い。また、フリップ・フロッ
プの出力以外の信号で大きな効果が望める信号を特別に
指定し、それらを追加しても良い。
自動化することができ、かつ被テスト回路の故障検出率
を向上する。 【構成】 多入力排他的論理和回路２０の入力端子に、
被テスト回路１０内の全てのフリップ・フロップ１２−
１〜１２−５の出力端子を接続する。多入力排他的論理
和回路２０の出力端子は外部端子３０に接続され、外部
端子３０の出力信号はテスタ（図示せず）にてテストさ
れる。多入力排他的論理和回路２０として、複数の多入
力排他的論理和ゲートを１本の出力になるまで逆ツリー
状に接続し回路を使用しても良い。選定しても明らかに
効果の少ないフリップ・フロップの出力を特別に指定
し、それらを除外しても良い。また、フリップ・フロッ
プの出力以外の信号で大きな効果が望める信号を特別に
指定し、それらを追加しても良い。
Description
【０００１】
【産業上の利用分野】本発明はディジタル電子回路に関
し、特に、ディジタル電子回路（被テスト回路）のテス
トを容易にするための技術に関する。
し、特に、ディジタル電子回路（被テスト回路）のテス
トを容易にするための技術に関する。
【０００２】
【従来の技術】図２を参照して、従来のテスト容易化方
法について説明する。被テスト回路としてのディジタル
電子回路１０は、多数のゲート１１−１，１１−２，１
１−３，１１−４，１１−５，…と多数のフリップ・フ
ロップ（Ｆ／Ｆ）１２−１，１２−２，１２−３，１２
−４，１２−５，…とを含む。この被テスト回路１０の
テストを容易に行うために、多入力排他的論理和（ＥＸ
ＯＲ）回路２０を使用している。この多入力排他的論理
和回路２０の出力端子は外部端子３０に接続されてい
る。従来においては、多入力排他的論理和回路２０の入
力端子に入力すべき信号を全くランダムに選択するか、
全て人手により指定することで行っている。この例で
は、多入力排他的論理和回路２０の入力端子には、ゲー
ト１１−１の出力信号、ゲート１１−３の出力信号、フ
リップ・フロップ１２−１の出力信号、フリップ・フロ
ップ１２−４の出力信号、フリップ・フロップ１２−５
の出力信号などが選択して入力されている。
法について説明する。被テスト回路としてのディジタル
電子回路１０は、多数のゲート１１−１，１１−２，１
１−３，１１−４，１１−５，…と多数のフリップ・フ
ロップ（Ｆ／Ｆ）１２−１，１２−２，１２−３，１２
−４，１２−５，…とを含む。この被テスト回路１０の
テストを容易に行うために、多入力排他的論理和（ＥＸ
ＯＲ）回路２０を使用している。この多入力排他的論理
和回路２０の出力端子は外部端子３０に接続されてい
る。従来においては、多入力排他的論理和回路２０の入
力端子に入力すべき信号を全くランダムに選択するか、
全て人手により指定することで行っている。この例で
は、多入力排他的論理和回路２０の入力端子には、ゲー
ト１１−１の出力信号、ゲート１１−３の出力信号、フ
リップ・フロップ１２−１の出力信号、フリップ・フロ
ップ１２−４の出力信号、フリップ・フロップ１２−５
の出力信号などが選択して入力されている。
【０００３】本発明に関連する先行技術として、被テス
ト回路に入力すべきテストパターンを発生するための
「テスト回路」が特開平４−１４７０７１号公報に開示
されている。この先行技術には、その従来のテスト回路
の例として、カスケードにつながったフリップ・フロッ
プからなるシフトレジスタと、このシフトレジスタの各
ビットの出力の排他的論理和をとる排他的論理和回路と
を有し、この排他的論理和回路の出力をテストパターン
として使用すると共に、シフトレジスタの入力に帰還し
たテスト回路が開示されている。また、この先行技術に
開示された発明は、リニアフィードバックシフトレジス
タのテストパターン発生を決定する各フリップフロップ
（Ｆ／Ｆ）出力の帰還条件を外部の信号で変換するよう
にして、入力擬似ランダムテストパターンを被テスト回
路に最適に設定することで故障検出率の向上を図ってい
る。
ト回路に入力すべきテストパターンを発生するための
「テスト回路」が特開平４−１４７０７１号公報に開示
されている。この先行技術には、その従来のテスト回路
の例として、カスケードにつながったフリップ・フロッ
プからなるシフトレジスタと、このシフトレジスタの各
ビットの出力の排他的論理和をとる排他的論理和回路と
を有し、この排他的論理和回路の出力をテストパターン
として使用すると共に、シフトレジスタの入力に帰還し
たテスト回路が開示されている。また、この先行技術に
開示された発明は、リニアフィードバックシフトレジス
タのテストパターン発生を決定する各フリップフロップ
（Ｆ／Ｆ）出力の帰還条件を外部の信号で変換するよう
にして、入力擬似ランダムテストパターンを被テスト回
路に最適に設定することで故障検出率の向上を図ってい
る。
【０００４】
【発明が解決しようとする課題】上述した従来のテスト
容易化方法において、前者の方法では、信号の選定を自
動化することができるが、効果が低めに限定されるとい
う問題があり、後者の方法では、効果は最も高くなる
が、信号選定及びその指定入力に多大の工数を要すると
いう問題がある。
容易化方法において、前者の方法では、信号の選定を自
動化することができるが、効果が低めに限定されるとい
う問題があり、後者の方法では、効果は最も高くなる
が、信号選定及びその指定入力に多大の工数を要すると
いう問題がある。
【０００５】従って、本発明の目的は、テストすべき信
号の選定を自動化もしくは半自動化することができ、か
つ被テスト回路の故障検出率を向上することができるテ
スト容易化方法を提供することにある。
号の選定を自動化もしくは半自動化することができ、か
つ被テスト回路の故障検出率を向上することができるテ
スト容易化方法を提供することにある。
【０００６】尚、上記先行技術は、テストパターンを発
生するテスト回路を開示しているにすぎず、被テスト回
路内の素子をどのように選定するかについては何等開示
されていない。
生するテスト回路を開示しているにすぎず、被テスト回
路内の素子をどのように選定するかについては何等開示
されていない。
【０００７】
【課題を解決するための手段】本発明によるテスト容易
化方法は、被テスト回路として、多数のゲートと多数の
フリップ・フロップとを含むディジタル電子回路のテス
トを容易に行うためのテスト容易化方法であって、被テ
スト回路中の所定数（全数の場合を含む）のフリップ・
フロップのみの出力端子を選択して、多入力排他的論理
和回路の入力端子に接続し、この多入力排他的論理和回
路の出力端子を外部端子に接続し、この外部端子の出力
信号をテスト対象とすることを特徴とする。
化方法は、被テスト回路として、多数のゲートと多数の
フリップ・フロップとを含むディジタル電子回路のテス
トを容易に行うためのテスト容易化方法であって、被テ
スト回路中の所定数（全数の場合を含む）のフリップ・
フロップのみの出力端子を選択して、多入力排他的論理
和回路の入力端子に接続し、この多入力排他的論理和回
路の出力端子を外部端子に接続し、この外部端子の出力
信号をテスト対象とすることを特徴とする。
【０００８】上記多入力排他的論理和回路は、複数の多
入力排他的論理和ゲートを１本の出力になるまで逆ツリ
ー状に接続した回路であっても良い。また、多入力排他
的論理和回路の入力として、特別に指定された被テスト
回路中のフリップ・フロップの出力を除外するようにし
ても良い。さらに、多入力排他的論理和回路の入力とし
て、特別に指定された被テスト回路中のゲートの出力を
加えるようにしても良い。
入力排他的論理和ゲートを１本の出力になるまで逆ツリ
ー状に接続した回路であっても良い。また、多入力排他
的論理和回路の入力として、特別に指定された被テスト
回路中のフリップ・フロップの出力を除外するようにし
ても良い。さらに、多入力排他的論理和回路の入力とし
て、特別に指定された被テスト回路中のゲートの出力を
加えるようにしても良い。
【０００９】
【作用】被テスト回路中のフリップ・フロップの出力の
みを選定することにより、全くの自動化が実現できる。
また、少々の人手を加えて特定のフリップ・フロップの
出力の除外、あるいは特定の信号の追加の指定によって
行うことによって、半自動化が実現できる。このような
選定を行うことにより、故障検出率を向上できる。
みを選定することにより、全くの自動化が実現できる。
また、少々の人手を加えて特定のフリップ・フロップの
出力の除外、あるいは特定の信号の追加の指定によって
行うことによって、半自動化が実現できる。このような
選定を行うことにより、故障検出率を向上できる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例につい
て詳細に説明する。
て詳細に説明する。
【００１１】図１を参照して、本発明の一実施例による
テスト容易化方法について説明する。本実施例おいて
も、被テスト回路１０として図２に示したものと同一の
ものを使用する。
テスト容易化方法について説明する。本実施例おいて
も、被テスト回路１０として図２に示したものと同一の
ものを使用する。
【００１２】本実施例では、多入力排他的論理和回路２
０の入力端子に、被テスト回路１０内の全てのフリップ
・フロップ１２−１，１２−２，１２−３，１２−４，
１２−５，…の出力端子を接続している。多入力排他的
論理和回路２０の出力端子は外部端子３０に接続され、
外部端子３０の出力信号はテスタ（図示せず）にてテス
トされる。
０の入力端子に、被テスト回路１０内の全てのフリップ
・フロップ１２−１，１２−２，１２−３，１２−４，
１２−５，…の出力端子を接続している。多入力排他的
論理和回路２０の出力端子は外部端子３０に接続され、
外部端子３０の出力信号はテスタ（図示せず）にてテス
トされる。
【００１３】本実施例では、多入力排他的論理和回路２
０として１個の多入力排他的論理和ゲートのみを使用し
ている。一般的な多入力排他的論理和ゲートは最大９入
力となっている。したがって、入力すべき信号の数が多
い場合には、複数の多入力排他的論理和ゲートを１本の
出力になるまで逆ツリー状に接続して、多入力排他的論
理和回路２０を構成しても良い。更に、この場合の外部
端子３０はテストでのみ使用され、装置内では使用され
ないので、多入力排他的論理和ゲートの段数が増えるこ
とによる信号遅延の増大は何ら問題とならない。
０として１個の多入力排他的論理和ゲートのみを使用し
ている。一般的な多入力排他的論理和ゲートは最大９入
力となっている。したがって、入力すべき信号の数が多
い場合には、複数の多入力排他的論理和ゲートを１本の
出力になるまで逆ツリー状に接続して、多入力排他的論
理和回路２０を構成しても良い。更に、この場合の外部
端子３０はテストでのみ使用され、装置内では使用され
ないので、多入力排他的論理和ゲートの段数が増えるこ
とによる信号遅延の増大は何ら問題とならない。
【００１４】下記の表１に、被テスト回路１０として２
つのＬＳＩ（大規模集積回路）Ａ、Ｂをテストした場合
のシミュレーション結果を示す。
つのＬＳＩ（大規模集積回路）Ａ、Ｂをテストした場合
のシミュレーション結果を示す。
【００１５】
【表１】
【００１６】ここで、ＬＳＩ Ａは１６，０００個のト
ランジスタを有し、ＬＳＩ Ｂは３，６０００個のトラ
ンジスタを有する。表１は、多入力排他的論理和回路２
０への入力信号の選定基準を４通り（ａ，ｂ，ｃ，ｄ）
決めて、その各々についてテスト容易化の効果（故障検
出率の向上）をシミュレーションした結果を示す。
ランジスタを有し、ＬＳＩ Ｂは３，６０００個のトラ
ンジスタを有する。表１は、多入力排他的論理和回路２
０への入力信号の選定基準を４通り（ａ，ｂ，ｃ，ｄ）
決めて、その各々についてテスト容易化の効果（故障検
出率の向上）をシミュレーションした結果を示す。
【００１７】上記表１のの増加平均を見て分かるよう
に、本発明ｄのケースが最も効果が高い。一般に、検出
率９０％近くから１％向上させるには、人手だと１週間
程度要する。
に、本発明ｄのケースが最も効果が高い。一般に、検出
率９０％近くから１％向上させるには、人手だと１週間
程度要する。
【００１８】尚、本発明は上記実施例に限定されるもの
ではなく、その他この発明の要旨を逸脱しない範囲内で
種々変形しても同様に実施可能であることはいうまでも
ない。例えば、一般的に言って、被テスト回路１０につ
いてある程度以上の理解のある技術者であれば、選定し
ても明らかに効果の少ないフリップ・フロップの出力を
特別に指定し、それらを除外することが可能である。あ
るいは、上記技術者であれば、フリップ・フロップの出
力以外の信号で大きな効果が望める信号を特別に指定
し、それらを追加することも可能である。このようにす
れば、更に高い効果が望める。
ではなく、その他この発明の要旨を逸脱しない範囲内で
種々変形しても同様に実施可能であることはいうまでも
ない。例えば、一般的に言って、被テスト回路１０につ
いてある程度以上の理解のある技術者であれば、選定し
ても明らかに効果の少ないフリップ・フロップの出力を
特別に指定し、それらを除外することが可能である。あ
るいは、上記技術者であれば、フリップ・フロップの出
力以外の信号で大きな効果が望める信号を特別に指定
し、それらを追加することも可能である。このようにす
れば、更に高い効果が望める。
【００１９】
【発明の効果】以上説明したように本発明のテスト容易
化方法は、被テスト回路の信号の選定を、フリップ・フ
ロップの出力のみ、あるいは少々の人手を加えて特定の
フリップ・フロップの出力の除外、あるいは特定の信号
の追加の指定によって行うので、全くの自動化あるいは
少々の人手を加えるのみの半自動化が実現でき、しかも
故障検出率を向上できるという効果を奏する。
化方法は、被テスト回路の信号の選定を、フリップ・フ
ロップの出力のみ、あるいは少々の人手を加えて特定の
フリップ・フロップの出力の除外、あるいは特定の信号
の追加の指定によって行うので、全くの自動化あるいは
少々の人手を加えるのみの半自動化が実現でき、しかも
故障検出率を向上できるという効果を奏する。
【図１】本発明の一実施例によるテスト容易化方法を説
明するための概略ブロック図である。
明するための概略ブロック図である。
【図２】従来のテスト容易化方法を説明するための概略
ブロック図である。
ブロック図である。
１０ 被テスト回路 １１−１〜１１−５ ゲート １２−１〜１２−５ フリップ・フロップ（Ｆ／Ｆ） ２０ 多入力ＥＸＯＲ回路 ３０ 外部端子
Claims (4)
- 【請求項１】 被テスト回路として、多数のゲートと多
数のフリップ・フロップとを含むディジタル電子回路の
テストを容易に行うためのテスト容易化方法において、 前記被テスト回路中の所定数（全数の場合を含む）のフ
リップ・フロップのみの出力端子を選択して、多入力排
他的論理和回路の入力端子に接続し、該多入力排他的論
理和回路の出力端子を外部端子に接続し、該外部端子の
出力信号をテスト対象とすることを特徴とするテスト容
易化方法。 - 【請求項２】 前記多入力排他的論理和回路が、複数の
多入力排他的論理和ゲートを１本の出力になるまで逆ツ
リー状に接続した回路である、請求項１記載のテスト容
易化方法。 - 【請求項３】 前記多入力排他的論理和回路の入力とし
て、特別に指定された前記被テスト回路中のフリップ・
フロップの出力を除外することを特徴とする請求項１又
は２記載のテスト容易化方法。 - 【請求項４】 前記多入力排他的論理和回路の入力とし
て、特別に指定された前記被テスト回路中のゲートの出
力を加えることを特徴とする請求項１又は２又は３記載
のテスト容易化方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025103A JPH07234263A (ja) | 1994-02-23 | 1994-02-23 | テスト容易化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6025103A JPH07234263A (ja) | 1994-02-23 | 1994-02-23 | テスト容易化方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07234263A true JPH07234263A (ja) | 1995-09-05 |
Family
ID=12156596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6025103A Withdrawn JPH07234263A (ja) | 1994-02-23 | 1994-02-23 | テスト容易化方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07234263A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859560B2 (en) | 2000-03-17 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Image signal encoding device and images signal encoding method |
-
1994
- 1994-02-23 JP JP6025103A patent/JPH07234263A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6859560B2 (en) | 2000-03-17 | 2005-02-22 | Matsushita Electric Industrial Co., Ltd. | Image signal encoding device and images signal encoding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0663092B1 (en) | Robust delay fault built-in self-testing method and apparatus | |
| US7343536B2 (en) | Scan based automatic test pattern generation (ATPG) test circuit, test method using the test circuit, and scan chain reordering method | |
| Ke et al. | Synthesis of delay-verifiable combinational circuits | |
| EP0372226A2 (en) | Parallel pseudorandom pattern generator with varying phase shift and method for simulating such a generator | |
| EP0227696A1 (en) | On chip test system for configurable gate arrays | |
| JPH0481147B2 (ja) | ||
| JPH0651028A (ja) | テスト・パターン発生装置 | |
| Liu et al. | Deterministic stellar BIST for automotive ICs | |
| Lin et al. | On generating high quality tests based on cell functions | |
| US6131181A (en) | Method and system for identifying tested path delay faults | |
| JPH07234263A (ja) | テスト容易化方法 | |
| US6073265A (en) | Pipeline circuit with a test circuit with small circuit scale and an automatic test pattern generating method for testing the same | |
| JP2007051936A (ja) | スキャンチェーンにおける故障位置特定方法 | |
| JP2748855B2 (ja) | 半導体集積回路のシミュレーション装置および方法 | |
| Lioy | On the equivalence of fanout-point faults | |
| Nakao et al. | Test generation for multiple-threshold gate-delay fault model | |
| US20240126968A1 (en) | Automatic blocking of unknown signals and grading of test point sites using untestable fault estimates to improve ic testability | |
| JP3183244B2 (ja) | 集積回路のテスト方法 | |
| Jone et al. | A tree-structured LFSR synthesis scheme for pseudo-exhaustive testing of VLSI circuits | |
| JP3022017B2 (ja) | 集積回路 | |
| JPS63140969A (ja) | 試験容易化方式 | |
| Shaik et al. | Circuit design for low overhead delay-fault bist using constrained quadratic 0-1 programming | |
| JPH02294843A (ja) | 論理検証装置 | |
| JPH0247574A (ja) | 半導体集積回路装置及びその動作テスト方法 | |
| JPH04361179A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |