JPH07231409A - セルフキャリブレーション回路 - Google Patents
セルフキャリブレーション回路Info
- Publication number
- JPH07231409A JPH07231409A JP6021585A JP2158594A JPH07231409A JP H07231409 A JPH07231409 A JP H07231409A JP 6021585 A JP6021585 A JP 6021585A JP 2158594 A JP2158594 A JP 2158594A JP H07231409 A JPH07231409 A JP H07231409A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- analog
- unit
- memory unit
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 主に映像機器において、経年変化や外部接続
機器の交換等による映像回路等の調整点のズレを自己装
置内で較正処理できるようにする。 【構成】 基準入力信号と、基準出力信号とをティジタ
ルデータで記憶している基準信号メモリ部１と、基準信
号メモリ部よりの基準入力信号をアナログ基準入力信号
に変換するＤ／Ａ変換部２と、Ｄ／Ａ変換部よりの基準
入力信号と入力映像信号とを切り換える切換回路３と、
切換回路回路よりの信号について所定の処理をするアナ
ログ信号処理回路４と、アナログ信号処理回路よりの出
力信号をディジタル信号に変換するＡ／Ｄ変換部５と、
Ａ／Ｄ変換部よりの信号と基準信号メモリ部よりの基準
出力信号とを比較する比較部６と、アナログ信号処理回
路の所定回路を制御する制御信号を記憶する制御信号メ
モリ部７と、基準信号メモリ部等、その他を制御する制
御部とを具備する。
機器の交換等による映像回路等の調整点のズレを自己装
置内で較正処理できるようにする。 【構成】 基準入力信号と、基準出力信号とをティジタ
ルデータで記憶している基準信号メモリ部１と、基準信
号メモリ部よりの基準入力信号をアナログ基準入力信号
に変換するＤ／Ａ変換部２と、Ｄ／Ａ変換部よりの基準
入力信号と入力映像信号とを切り換える切換回路３と、
切換回路回路よりの信号について所定の処理をするアナ
ログ信号処理回路４と、アナログ信号処理回路よりの出
力信号をディジタル信号に変換するＡ／Ｄ変換部５と、
Ａ／Ｄ変換部よりの信号と基準信号メモリ部よりの基準
出力信号とを比較する比較部６と、アナログ信号処理回
路の所定回路を制御する制御信号を記憶する制御信号メ
モリ部７と、基準信号メモリ部等、その他を制御する制
御部とを具備する。
Description
【０００１】
【産業上の利用分野】本発明は、セルフキャリブレーシ
ョン回路に係り、より詳細には、主に映像機器におい
て、経年変化や外部接続機器の交換等による映像回路等
の調整点のズレを自己装置内でセルフキャリブレーショ
ン（較正）処理できるようにした回路に関する。
ョン回路に係り、より詳細には、主に映像機器におい
て、経年変化や外部接続機器の交換等による映像回路等
の調整点のズレを自己装置内でセルフキャリブレーショ
ン（較正）処理できるようにした回路に関する。
【０００２】
【従来の技術】従来、例えば、ディスプレイモニタ等の
映像回路等を工場で調整する場合、同モニタに外部から
所要の基準信号を入力し、所要の状態（電圧等）に設定
していた。例えば、映像コントラストを最適な状態に設
定する調整においては、映像入力端子に所定レベル（１
Ｖｐｐ）の白格子縞信号を入力し、ブラウン管のカソー
ド端で所定レベルになるようにコントラスト回路のゲイ
ン調整回路等を調整する。
映像回路等を工場で調整する場合、同モニタに外部から
所要の基準信号を入力し、所要の状態（電圧等）に設定
していた。例えば、映像コントラストを最適な状態に設
定する調整においては、映像入力端子に所定レベル（１
Ｖｐｐ）の白格子縞信号を入力し、ブラウン管のカソー
ド端で所定レベルになるようにコントラスト回路のゲイ
ン調整回路等を調整する。
【０００３】
【発明が解決しようとする課題】しかし、工場で前記の
ように正規に調整しても長年使用していると経年変化に
より調整点がずれてくる。また、故障修理時に部品等を
交換した場合には、サービスマンは前述の工場で行った
と同等の方法で再度調整する必要がある。その際には信
号発生装置を用意しなければならない。また、調整の際
に使用する入力基準信号のレベルは業界等で規格化され
た基準レベルである。しかし、実際の機器においてはバ
ラツキがあり、そのために前記基準レベルによる調整で
は必ずしも最適な状態とならない場合が生じる。
ように正規に調整しても長年使用していると経年変化に
より調整点がずれてくる。また、故障修理時に部品等を
交換した場合には、サービスマンは前述の工場で行った
と同等の方法で再度調整する必要がある。その際には信
号発生装置を用意しなければならない。また、調整の際
に使用する入力基準信号のレベルは業界等で規格化され
た基準レベルである。しかし、実際の機器においてはバ
ラツキがあり、そのために前記基準レベルによる調整で
は必ずしも最適な状態とならない場合が生じる。
【０００４】例えば、外部映像機器としてのＶＴＲとモ
ニタとを接続する場合の映像基準レベルは１Ｖppが規格
であるが、同ＶＴＲの出力レベルは１Ｖpp±20％まで許
容される。従って、同１Ｖppを基準に調整しても接続さ
れるＶＴＲによってはコントラストの過不足が生じう
る。これに対し、ユーザはユーザ用として設けられたコ
ントラスト調節ボリューム等により最適なコントラスト
に調節できるが、ＶＴＲを別のものに交換したとき等は
再度調節する必要が生じる。本発明は、前述のような、
経年変化、故障修理時、又は、接続機器を交換したとき
等に必要となる回路の再調整を簡易に行えるようにした
ものであり、装置自体に自己較正機能を持たせるように
したセルフキャリブレーション回路を提供することを目
的とする。
ニタとを接続する場合の映像基準レベルは１Ｖppが規格
であるが、同ＶＴＲの出力レベルは１Ｖpp±20％まで許
容される。従って、同１Ｖppを基準に調整しても接続さ
れるＶＴＲによってはコントラストの過不足が生じう
る。これに対し、ユーザはユーザ用として設けられたコ
ントラスト調節ボリューム等により最適なコントラスト
に調節できるが、ＶＴＲを別のものに交換したとき等は
再度調節する必要が生じる。本発明は、前述のような、
経年変化、故障修理時、又は、接続機器を交換したとき
等に必要となる回路の再調整を簡易に行えるようにした
ものであり、装置自体に自己較正機能を持たせるように
したセルフキャリブレーション回路を提供することを目
的とする。
【０００５】
【課題を解決するための手段】本発明は、キャリブレー
ションするための基準入力信号と、同基準入力信号に対
応した基準出力信号とをティジタルデータで記憶してい
る基準信号メモリ部と、前記基準信号メモリ部よりの基
準入力信号をディジタルデータからアナログ基準入力信
号に変換するＤ／Ａ変換部と、前記Ｄ／Ａ変換部よりの
アナログ基準入力信号とアナログ入力映像信号とを切り
換える切換回路と、前記切換回路よりのアナログ信号に
ついて所定の処理をするアナログ信号処理回路と、前記
アナログ信号処理回路よりの出力信号をディジタル信号
に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部よりの信
号と前記基準信号メモリ部よりの基準出力信号とを比較
する比較部と、前記アナログ信号処理の所定回路を制御
する制御信号を記憶する制御信号メモリ部と、前記基準
信号メモリ部、切換回路、比較部、制御信号メモリ部、
アナログ信号処理回路、及びＤ／Ａ変換部とを制御する
制御部とを備え、前記アナログ信号処理回路に前記基準
入力信号を入力したときに、同アナログ信号処理回路の
出力が基準出力信号となるように前記制御信号メモリ部
の制御信号を更新するようにしたセルフキャリブレーシ
ョン回路を提供するものである。
ションするための基準入力信号と、同基準入力信号に対
応した基準出力信号とをティジタルデータで記憶してい
る基準信号メモリ部と、前記基準信号メモリ部よりの基
準入力信号をディジタルデータからアナログ基準入力信
号に変換するＤ／Ａ変換部と、前記Ｄ／Ａ変換部よりの
アナログ基準入力信号とアナログ入力映像信号とを切り
換える切換回路と、前記切換回路よりのアナログ信号に
ついて所定の処理をするアナログ信号処理回路と、前記
アナログ信号処理回路よりの出力信号をディジタル信号
に変換するＡ／Ｄ変換部と、前記Ａ／Ｄ変換部よりの信
号と前記基準信号メモリ部よりの基準出力信号とを比較
する比較部と、前記アナログ信号処理の所定回路を制御
する制御信号を記憶する制御信号メモリ部と、前記基準
信号メモリ部、切換回路、比較部、制御信号メモリ部、
アナログ信号処理回路、及びＤ／Ａ変換部とを制御する
制御部とを備え、前記アナログ信号処理回路に前記基準
入力信号を入力したときに、同アナログ信号処理回路の
出力が基準出力信号となるように前記制御信号メモリ部
の制御信号を更新するようにしたセルフキャリブレーシ
ョン回路を提供するものである。
【０００６】
（１）セルフキャリブレーション機能を選択することで
切換回路が切り換わり、基準信号記憶部からの基準信号
がＤ／Ａ変換部を介してアナログ信号処理回路へ入力さ
れる。同アナログ信号処理回路を経た信号はＡ／Ｄ変換
部でディジタル信号に変換される。一方、制御部は基準
信号記憶部から基準比較信号を読みだし、同基準比較信
号と前記Ａ／Ｄ変換部よりの信号とを比較部で比較させ
る。制御部は同比較部での比較に基づき、Ａ／Ｄ変換部
よりの信号が基準比較信号と同レベルとなるようにアナ
ログ信号処理回路の所定回路に対する制御電圧を更新す
る。 （２）検出部で外部機器の挿抜が検出されたときには白
ピークレベル検出部で白ピークレベルを検出し、同検出
に基づき映像信号処理回路に対するコントラスト制御電
圧を更新する。この更新に係るコントラスト制御電圧は
検出した白ピークレベルと、第２のメモリ部のデータと
から判別する（判別部）。
切換回路が切り換わり、基準信号記憶部からの基準信号
がＤ／Ａ変換部を介してアナログ信号処理回路へ入力さ
れる。同アナログ信号処理回路を経た信号はＡ／Ｄ変換
部でディジタル信号に変換される。一方、制御部は基準
信号記憶部から基準比較信号を読みだし、同基準比較信
号と前記Ａ／Ｄ変換部よりの信号とを比較部で比較させ
る。制御部は同比較部での比較に基づき、Ａ／Ｄ変換部
よりの信号が基準比較信号と同レベルとなるようにアナ
ログ信号処理回路の所定回路に対する制御電圧を更新す
る。 （２）検出部で外部機器の挿抜が検出されたときには白
ピークレベル検出部で白ピークレベルを検出し、同検出
に基づき映像信号処理回路に対するコントラスト制御電
圧を更新する。この更新に係るコントラスト制御電圧は
検出した白ピークレベルと、第２のメモリ部のデータと
から判別する（判別部）。
【０００７】
【実施例】以下、図面に基づいて本発明によるセルフキ
ャリブレーション回路を説明する。図１は本発明による
セルフキャリブレーション回路の一実施例を示す要部ブ
ロック図、図２は他の実施例を示す要部ブロック図であ
る。図１において、１はアナログ信号処理回路４へ入力
する基準入力信号と、該基準入力信号に対応した基準出
力信号とをティジタルデータで記憶している基準信号メ
モリ部、２は基準信号メモリ部１よりの基準入力信号を
ディジタルデータからアナログ基準入力信号に変換する
Ｄ／Ａ変換部、３はＤ／Ａ変換部２よりのアナログ基準
入力信号とアナログ入力映像信号とを切り換える切換回
路、４は切換回路回路３よりのアナログ信号について所
定の処理をするアナログ信号処理回路、５はアナログ信
号処理回路４よりの出力信号をディジタル信号に変換す
るＡ／Ｄ変換部、６はＡ／Ｄ変換部５よりの信号と前記
基準信号メモリ部１よりの基準比較信号とを比較する比
較部、７は前記アナログ信号処理回路の所定回路を制御
する制御信号を記憶する制御信号メモリ部、８は基準信
号記憶部１、切換回路３、比較部６、Ｄ／Ａ変換部２、
及びアナログ信号処理回路４等を制御する制御部であ
る。
ャリブレーション回路を説明する。図１は本発明による
セルフキャリブレーション回路の一実施例を示す要部ブ
ロック図、図２は他の実施例を示す要部ブロック図であ
る。図１において、１はアナログ信号処理回路４へ入力
する基準入力信号と、該基準入力信号に対応した基準出
力信号とをティジタルデータで記憶している基準信号メ
モリ部、２は基準信号メモリ部１よりの基準入力信号を
ディジタルデータからアナログ基準入力信号に変換する
Ｄ／Ａ変換部、３はＤ／Ａ変換部２よりのアナログ基準
入力信号とアナログ入力映像信号とを切り換える切換回
路、４は切換回路回路３よりのアナログ信号について所
定の処理をするアナログ信号処理回路、５はアナログ信
号処理回路４よりの出力信号をディジタル信号に変換す
るＡ／Ｄ変換部、６はＡ／Ｄ変換部５よりの信号と前記
基準信号メモリ部１よりの基準比較信号とを比較する比
較部、７は前記アナログ信号処理回路の所定回路を制御
する制御信号を記憶する制御信号メモリ部、８は基準信
号記憶部１、切換回路３、比較部６、Ｄ／Ａ変換部２、
及びアナログ信号処理回路４等を制御する制御部であ
る。
【０００８】また、図２において、11は本体装置に設け
てなる映像入力端子における外部映像機器の取り外し
と、再接続とを検出する検出部、12は外部映像機器より
の映像信号から不要な高域成分を遮断するための低域通
過フィルタ（ＬＰＦ）、13は低域通過フィルタ12よりの
映像信号から白ピークレベルを検出する白ピークレベル
検出部、14は映像信号の白ピークレベルに対する適性コ
ントラスト設定電圧を記憶している第１のメモリ部、15
は白ピークレベル検出部13よりの白ピークレベルから適
性コントラスト設定電圧を判別する判別部、16は映像信
号処理回路におけるコントラストレベルを設定するコン
トラスト制御電圧を記憶している第2 のメモリ部、17は
第１のメモリ部14、第２のメモリ部16、判別部15等を制
御する制御部である。
てなる映像入力端子における外部映像機器の取り外し
と、再接続とを検出する検出部、12は外部映像機器より
の映像信号から不要な高域成分を遮断するための低域通
過フィルタ（ＬＰＦ）、13は低域通過フィルタ12よりの
映像信号から白ピークレベルを検出する白ピークレベル
検出部、14は映像信号の白ピークレベルに対する適性コ
ントラスト設定電圧を記憶している第１のメモリ部、15
は白ピークレベル検出部13よりの白ピークレベルから適
性コントラスト設定電圧を判別する判別部、16は映像信
号処理回路におけるコントラストレベルを設定するコン
トラスト制御電圧を記憶している第2 のメモリ部、17は
第１のメモリ部14、第２のメモリ部16、判別部15等を制
御する制御部である。
【０００９】次に、本発明の動作について図ごとに分け
て説明する。 （１）図１の説明 図１はアナログ信号処理回路４の複数回路をキャリブレ
ーション（較正）することを示した図である。制御部７
の制御信号C1〜Cnはそのための信号である。キャリブレ
ーション状態に設定する信号S1の入力があったときに
は、制御部８は切換回路３をｂ側へ切り換える。なお、
この切換回路３の通常時の位置はａ側であり、映像信号
S2をアナログ信号処理回路４へ送出する。
て説明する。 （１）図１の説明 図１はアナログ信号処理回路４の複数回路をキャリブレ
ーション（較正）することを示した図である。制御部７
の制御信号C1〜Cnはそのための信号である。キャリブレ
ーション状態に設定する信号S1の入力があったときに
は、制御部８は切換回路３をｂ側へ切り換える。なお、
この切換回路３の通常時の位置はａ側であり、映像信号
S2をアナログ信号処理回路４へ送出する。
【００１０】切換回路３がｂ側へ切り換えられること
で、基準信号メモリ部１よりの基準信号がＤ／Ａ変換部
２でアナログ信号に変換されてアナログ信号処理回路に
入力される。基準信号メモリ部１の基準信号は予め記憶
させておくものであるが、それは１種類、又は複数種類
のいずれでもよい。キャリブレーションする内容が１つ
であれば１種類の信号でよく、複数の内容についてキャ
リブレーションするのであればそれに対応した複数種類
の信号とする。図１の実施例は後者を前提としたので記
憶した基準信号の中の第１の基準信号となる。該第１の
基準信号はアナログ信号処理回路４で所定の処理がなさ
れ出力される。この出力信号はＡ／Ｄ変換部５でディジ
タル信号に戻り、制御部８を介して比較部６へ送られ
る。一方、基準信号メモリ部１には各基準信号と対応し
て基準出力信号が記憶されているので制御部８はこれを
読みだす。つまり、第１の基準信号の場合であればこれ
に対応する第１の基準出力信号である。
で、基準信号メモリ部１よりの基準信号がＤ／Ａ変換部
２でアナログ信号に変換されてアナログ信号処理回路に
入力される。基準信号メモリ部１の基準信号は予め記憶
させておくものであるが、それは１種類、又は複数種類
のいずれでもよい。キャリブレーションする内容が１つ
であれば１種類の信号でよく、複数の内容についてキャ
リブレーションするのであればそれに対応した複数種類
の信号とする。図１の実施例は後者を前提としたので記
憶した基準信号の中の第１の基準信号となる。該第１の
基準信号はアナログ信号処理回路４で所定の処理がなさ
れ出力される。この出力信号はＡ／Ｄ変換部５でディジ
タル信号に戻り、制御部８を介して比較部６へ送られ
る。一方、基準信号メモリ部１には各基準信号と対応し
て基準出力信号が記憶されているので制御部８はこれを
読みだす。つまり、第１の基準信号の場合であればこれ
に対応する第１の基準出力信号である。
【００１１】この第１の基準出力信号に対してＡ／Ｄ変
換部５よりの信号を比較する。この比較で差異があるこ
とは調整点が最良点からズレていることを意味する。そ
こで、制御部８はアナログ信号処理回路４に対する制御
信号（これをC1とする）を、上記比較で差異がなくなる
ようにシフトする。なお、C1は第１の基準信号及び第１
の基準出力信号に対応するアナログ信号処理回路のキャ
リブレーションに係る制御信号である。この制御信号は
制御信号メモリ部７に記憶されており、上記キャリブレ
ーションにより更新し記憶する。具体的には、段階的に
制御信号をシフトし、その都度比較部６で上記比較を行
い、一致した場合はその制御信号を更新して記憶する。
比較部６での比較が不一致の場合にはさらに制御信号を
シフトし、その状態で更に比較する。これを基準信号と
一致するまで行い、一致した制御信号を更新して記憶す
る。このようにして、第１の基準信号を基にしたキャリ
ブレーションが終了したなら、制御部８は基準信号メモ
リ部１からの読みだしを第２の基準信号及び第２の基準
出力信号に切り換え、同様の手順でキャリブレーション
して制御信号C2を更新する。以下、所定の制御信号Cnま
で順次キャリブレーションを行う。
換部５よりの信号を比較する。この比較で差異があるこ
とは調整点が最良点からズレていることを意味する。そ
こで、制御部８はアナログ信号処理回路４に対する制御
信号（これをC1とする）を、上記比較で差異がなくなる
ようにシフトする。なお、C1は第１の基準信号及び第１
の基準出力信号に対応するアナログ信号処理回路のキャ
リブレーションに係る制御信号である。この制御信号は
制御信号メモリ部７に記憶されており、上記キャリブレ
ーションにより更新し記憶する。具体的には、段階的に
制御信号をシフトし、その都度比較部６で上記比較を行
い、一致した場合はその制御信号を更新して記憶する。
比較部６での比較が不一致の場合にはさらに制御信号を
シフトし、その状態で更に比較する。これを基準信号と
一致するまで行い、一致した制御信号を更新して記憶す
る。このようにして、第１の基準信号を基にしたキャリ
ブレーションが終了したなら、制御部８は基準信号メモ
リ部１からの読みだしを第２の基準信号及び第２の基準
出力信号に切り換え、同様の手順でキャリブレーション
して制御信号C2を更新する。以下、所定の制御信号Cnま
で順次キャリブレーションを行う。
【００１２】（２）図２の説明 図１の実施例が正規に調整した後の経年変化や故障修理
で部品等を交換した場合の調整点ズレを前提としたキャ
リブレーションであるのに対し、図２は外部接続機器が
現在のものから別の機器に交換された場合の調整点ズレ
を前提としたキャリブレーションである。外部映像機器
からの映像信号が色度信号（Ｃ）であるＳ11と、輝度信
号（Ｙ）であるＳ12とからなるとしたとき、これら信号
はコネクタ11a を介して映像信号処理回路18へ送られ
る。同コネクタ11a には外部機器の抜挿に機構的に連動
して切り換わる切換回路11b が設けられており（既存
品）、この切換回路11b を利用して外部機器が交換され
たか否かを検出する（検出部11）。具体的には、切換回
路11b は外部機器接続時にはａーｃ間が導通状態にあ
り、逆に、に取り外したときには上記ａーｃ間からｃー
ｂ間に切り換わる。
で部品等を交換した場合の調整点ズレを前提としたキャ
リブレーションであるのに対し、図２は外部接続機器が
現在のものから別の機器に交換された場合の調整点ズレ
を前提としたキャリブレーションである。外部映像機器
からの映像信号が色度信号（Ｃ）であるＳ11と、輝度信
号（Ｙ）であるＳ12とからなるとしたとき、これら信号
はコネクタ11a を介して映像信号処理回路18へ送られ
る。同コネクタ11a には外部機器の抜挿に機構的に連動
して切り換わる切換回路11b が設けられており（既存
品）、この切換回路11b を利用して外部機器が交換され
たか否かを検出する（検出部11）。具体的には、切換回
路11b は外部機器接続時にはａーｃ間が導通状態にあ
り、逆に、に取り外したときには上記ａーｃ間からｃー
ｂ間に切り換わる。
【００１３】また、外部機器は一度接続した後は頻繁に
抜挿するものではないと考えられる。そこで、本発明で
は、コネクタの抜挿があったときには接続された機器が
他の機器へ交換されたものと扱うことを前提とするもの
である。いま、外部機器が交換されたとすると、新たな
映像信号であるＳ11とＳ12とが映像信号処理回路18へ入
力するとともにＬＰＦ12にも送られる。同ＬＰＦ12は映
像信号帯域外のノイズ成分やリンギング成分等の不要な
高域成分を阻止するために設けるものである。同ＬＰＦ
12を通過した映像信号から白ピークレベル検出部13が映
像信号の白ピークレベルを検出する。このレベルがコン
トラスト設定の基準となる。コントラストレベルは制御
部17が映像信号処理回路18にコントラスト制御電圧を印
加することで設定しているが、このコントラスト制御電
圧は第２のメモリ部16に記憶されている。
抜挿するものではないと考えられる。そこで、本発明で
は、コネクタの抜挿があったときには接続された機器が
他の機器へ交換されたものと扱うことを前提とするもの
である。いま、外部機器が交換されたとすると、新たな
映像信号であるＳ11とＳ12とが映像信号処理回路18へ入
力するとともにＬＰＦ12にも送られる。同ＬＰＦ12は映
像信号帯域外のノイズ成分やリンギング成分等の不要な
高域成分を阻止するために設けるものである。同ＬＰＦ
12を通過した映像信号から白ピークレベル検出部13が映
像信号の白ピークレベルを検出する。このレベルがコン
トラスト設定の基準となる。コントラストレベルは制御
部17が映像信号処理回路18にコントラスト制御電圧を印
加することで設定しているが、このコントラスト制御電
圧は第２のメモリ部16に記憶されている。
【００１４】また、第１のメモリ部には異なる白ピーク
レベルごとにそれぞれ適性コントラストに設定するに要
する設定電圧が記憶されている。一方、外部機器が交換
されたときには切換回路11b が前述のようにａーｃ間か
らｃーｂ間へ一旦切り換わり（取り外し）、再びａーｃ
間へ切り換わる（再接続時）。この切り換わりでｃーｂ
間に切り換わったときには制御部17には電源電圧（＋
Ｂ）に基づく一定の電圧が加わるので同制御部17は外部
機器が交換されたことを検知することができる。外部機
器が交換されたことを検知した制御部17は白ピークレベ
ル検出部13からの白ピークレベルに対する適性コントラ
スト設定電圧がいかなるものかを判別部15で判別させ
る。この判別は第１のメモリ部の白ピークレベルに対す
る適性コントラスト設定電圧との関係から求める。判別
したコントラスト設定電圧は第２のメモリ部16のデータ
を更新し、記憶される。また、映像信号処理回路18に対
するコントラストはこの更新後の電圧で設定される。こ
れにより、交換された外部機器に適合したコントラスト
が設定される。
レベルごとにそれぞれ適性コントラストに設定するに要
する設定電圧が記憶されている。一方、外部機器が交換
されたときには切換回路11b が前述のようにａーｃ間か
らｃーｂ間へ一旦切り換わり（取り外し）、再びａーｃ
間へ切り換わる（再接続時）。この切り換わりでｃーｂ
間に切り換わったときには制御部17には電源電圧（＋
Ｂ）に基づく一定の電圧が加わるので同制御部17は外部
機器が交換されたことを検知することができる。外部機
器が交換されたことを検知した制御部17は白ピークレベ
ル検出部13からの白ピークレベルに対する適性コントラ
スト設定電圧がいかなるものかを判別部15で判別させ
る。この判別は第１のメモリ部の白ピークレベルに対す
る適性コントラスト設定電圧との関係から求める。判別
したコントラスト設定電圧は第２のメモリ部16のデータ
を更新し、記憶される。また、映像信号処理回路18に対
するコントラストはこの更新後の電圧で設定される。こ
れにより、交換された外部機器に適合したコントラスト
が設定される。
【００１５】
【発明の効果】以上説明したように本発明によれば、映
像機器等において、経年変化や故障修理時、又は、外部
接続機器を交換したとき等に必要となる回路の再調整が
自己の装置内でセルフキャリブレーションすることが可
能となる。従って、従来のように、再調整のための信号
の準備や、手動による調整という技術を要する作業が不
要となるとともに、技術的知識の乏しいユーザでも簡易
に再調整が行えるようになる。これにより、長年使用し
ても、また、外部接続機器を新たなものに交換しても最
良画質状態を容易に設定することができる。以上から、
本発明に係るセルフキャリブレーション回路を内蔵する
ことで同装置の機能を一段と向上することができる。
像機器等において、経年変化や故障修理時、又は、外部
接続機器を交換したとき等に必要となる回路の再調整が
自己の装置内でセルフキャリブレーションすることが可
能となる。従って、従来のように、再調整のための信号
の準備や、手動による調整という技術を要する作業が不
要となるとともに、技術的知識の乏しいユーザでも簡易
に再調整が行えるようになる。これにより、長年使用し
ても、また、外部接続機器を新たなものに交換しても最
良画質状態を容易に設定することができる。以上から、
本発明に係るセルフキャリブレーション回路を内蔵する
ことで同装置の機能を一段と向上することができる。
【図１】本発明によるセルフキャリブレーション回路の
一実施例を示す要部ブロック図である。
一実施例を示す要部ブロック図である。
【図２】本発明によるセルフキャリブレーション回路の
他の実施例を示す要部ブロック図である。
他の実施例を示す要部ブロック図である。
１ 基準信号メモリ部 ２ Ｄ／Ａ変換部 ３ 切換回路 ４ アナログ信号処理回路 ５ Ａ／Ｄ変換部 ６ 比較部 ７ 制御信号メモリ部 ８ 制御部 11 検出部 12 低域通過フィルタ（ＬＰＦ） 13 白ピークレベル検出部 14 第１のメモリ部 15 判別部 16 第2 のメモリ部 17 制御部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 17/00
Claims (3)
- 【請求項１】 キャリブレーションするための基準入力
信号と、同基準入力信号に対応した基準出力信号とをテ
ィジタルデータで記憶している基準信号メモリ部と、前
記基準信号メモリ部よりの基準入力信号をディジタルデ
ータからアナログ基準入力信号に変換するＤ／Ａ変換部
と、同Ｄ／Ａ変換部よりのアナログ基準入力信号とアナ
ログ入力映像信号とを切り換える切換回路と、前記切換
回路よりのアナログ信号について所定の処理をするアナ
ログ信号処理回路と、前記アナログ信号処理回路よりの
出力信号をディジタル信号に変換するＡ／Ｄ変換部と、
前記Ａ／Ｄ変換部よりの信号と前記基準信号メモリ部よ
りの基準出力信号とを比較する比較部と、前記アナログ
信号処理回路の所定回路を制御する制御信号を記憶する
制御信号メモリ部と、前記基準信号メモリ部、切換回
路、比較部、制御信号メモリ部、アナログ信号処理回
路、及びＤ／Ａ変換部とを制御する制御部とを備え、前
記アナログ信号処理回路に前記基準入力信号を入力した
ときに、同アナログ信号処理回路の出力が基準出力信号
となるように前記制御信号メモリ部の制御信号を更新す
るようにしたことを特徴とするセルフキャリブレーショ
ン回路。 - 【請求項２】 キャリブレーションするための複数種類
の基準入力信号と、前記複数種類の基準入力信号それぞ
れに対応した複数種類の基準出力信号とをティジタルデ
ータで記憶している基準信号メモリ部と、前記基準信号
メモリ部よりの基準入力信号それぞれをディジタルから
アナログ基準入力信号に変換するＤ／Ａ変換部と、前記
Ｄ／Ａ変換部よりのアナログ基準入力信号とアナログ入
力映像信号とを切り換える切換回路と、前記切換回路よ
りのアナログ信号について所定の処理をするアナログ信
号処理回路と、前記アナログ信号処理回路よりの出力信
号をディジタル信号に変換するＡ／Ｄ変換部と、前記Ａ
／Ｄ変換部よりの信号と前記基準信号メモリ部よりの基
準出力信号とを比較する比較部と、前記アナログ信号処
理の所定回路それぞれを制御する複数種類の制御信号を
記憶する制御信号メモリ部と、前記基準信号メモリ部、
切換回路、比較部、制御信号メモリ部、アナログ信号処
理回路、及びＤ／Ａ変換部とを制御する制御部とを備
え、前記アナログ信号処理回路に前記複数種類の基準入
力信号を順次入力したときに、同アナログ信号処理回路
の出力が同基準入力信号に対応する基準出力信号となる
ように前記制御信号メモリ部の制御信号を更新するよう
にしたことを特徴とするセルフキャリブレーション回
路。 - 【請求項３】 本体装置に設けられた映像入力端子にお
ける外部映像機器の取り外しと、再接続とを検出する検
出部と、前記外部映像機器よりの映像信号から不要な高
域成分を遮断するための低域通過フィルタと、前記低域
通過フィルタよりの映像信号から白ピークレベルを検出
する白ピークレベル検出部と、異なる白ピークレベルご
とにそれぞれ適性コントラストに設定するに要する設定
電圧それぞれを記憶している第１のメモリ部と、前記白
ピークレベル検出部よりの白ピークレベルから適性コン
トラスト設定電圧を判別する判別部と、映像信号処理回
路におけるコントラストレベルを設定するコントラスト
制御電圧を記憶している第２のメモリ部と、前記第１の
メモリ部、第２のメモリ部、及び判別部とを制御する制
御部とを備え、前記外部映像機器が取り外され、再接続
があったときには入力された映像信号の白ピークレベル
に応じて適性なコントラストとなるようにコントラスト
制御電圧を更新し、同更新したコントラスト制御電圧で
コントラスト電圧を設定するようにしたことを特徴とす
るセルフキャリブレーション回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021585A JPH07231409A (ja) | 1994-02-18 | 1994-02-18 | セルフキャリブレーション回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6021585A JPH07231409A (ja) | 1994-02-18 | 1994-02-18 | セルフキャリブレーション回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07231409A true JPH07231409A (ja) | 1995-08-29 |
Family
ID=12059122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6021585A Pending JPH07231409A (ja) | 1994-02-18 | 1994-02-18 | セルフキャリブレーション回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07231409A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280075A (ja) * | 2003-03-13 | 2004-10-07 | Microsoft Corp | 信号較正によるモニタ接続の補償 |
| JP2013033211A (ja) * | 2011-06-30 | 2013-02-14 | Canon Inc | 表示装置及びその制御方法 |
| US11879932B2 (en) * | 2018-10-24 | 2024-01-23 | International Business Machines Corporation | Detection of an aged circuit |
-
1994
- 1994-02-18 JP JP6021585A patent/JPH07231409A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004280075A (ja) * | 2003-03-13 | 2004-10-07 | Microsoft Corp | 信号較正によるモニタ接続の補償 |
| JP2013033211A (ja) * | 2011-06-30 | 2013-02-14 | Canon Inc | 表示装置及びその制御方法 |
| US11879932B2 (en) * | 2018-10-24 | 2024-01-23 | International Business Machines Corporation | Detection of an aged circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0198692B1 (en) | Television monitor control apparatus | |
| US5572263A (en) | Video signal selection circuit | |
| KR100325899B1 (ko) | 컬러수상기및컬러수상기의백밸런스자기조정장치 | |
| KR870001834B1 (ko) | 복수의 컬러 텔레비전 카메라의 화이트 밸런스 조정방식 | |
| EP0782331B1 (en) | Multiple video input clamping arrangement | |
| KR100659989B1 (ko) | 투사 디스플레이 장치의 자동 교정 방법 | |
| JPH05304430A (ja) | アナログ制御部の自動調整回路 | |
| JPH07231409A (ja) | セルフキャリブレーション回路 | |
| US7180436B2 (en) | Apparatus and method for auto calibration of display device | |
| US6128048A (en) | Convergence correction apparatus for projection television and method thereof | |
| EP1608150B1 (en) | Video signal processing apparatus and video signal processing method | |
| JPH05292346A (ja) | 映像信号処理回路 | |
| US5164820A (en) | Compatible circuit for automatically controlling white balance and black balance and the method thereof | |
| US5943028A (en) | Self-raster circuit of a monitor | |
| US6437761B1 (en) | Monitor status information storage and display | |
| KR0155641B1 (ko) | 티브이 성능 검사장치와 검사방법 | |
| EP0588169B1 (en) | Television receiver with clamped auxiliary video input | |
| JPS61225988A (ja) | カラ−テレビジヨンカメラ装置 | |
| KR0166899B1 (ko) | 캠코더의 카메라 조정모드 자동조정장치 및 방법 | |
| GB2058512A (en) | Television cameras | |
| KR950008712B1 (ko) | 텔레비젼수상기 중간주파수(if) 조정시스템 | |
| KR0139182B1 (ko) | 온스크린디스플레이 방법 및 그 장치 | |
| KR100229806B1 (ko) | 고품위 텔레비젼에서의 색상신호 판별장치 | |
| US20050117064A1 (en) | Television adjustment system, television, and computer for white balance adjustment | |
| KR20010110546A (ko) | 티브이의 화이트 밸런스 자동 조정장치 및 방법 |