JPH07231234A - 自動利得制御増幅器 - Google Patents

自動利得制御増幅器

Info

Publication number
JPH07231234A
JPH07231234A JP2130294A JP2130294A JPH07231234A JP H07231234 A JPH07231234 A JP H07231234A JP 2130294 A JP2130294 A JP 2130294A JP 2130294 A JP2130294 A JP 2130294A JP H07231234 A JPH07231234 A JP H07231234A
Authority
JP
Japan
Prior art keywords
circuit
variable
current
gain control
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2130294A
Other languages
English (en)
Other versions
JP3219346B2 (ja
Inventor
Mitsuya Okazaki
三也 岡崎
Kazuo Watanabe
一雄 渡辺
Takefumi Endo
武文 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd, Hitachi Ltd filed Critical Alps Electric Co Ltd
Priority to JP02130294A priority Critical patent/JP3219346B2/ja
Publication of JPH07231234A publication Critical patent/JPH07231234A/ja
Application granted granted Critical
Publication of JP3219346B2 publication Critical patent/JP3219346B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【目的】 大きなレベルの信号が入力されても、信号歪
を生じることがなく、かつ、広いダイナミックレンジを
有する自動利得制御増幅器を提供する。 【構成】 可変利得増幅回路Aと、入力端が可変利得増
幅回路Aの入力端に接続された可変減衰回路Bと、可変
利得増幅回路Aの動作電流I1 の制御を行う第1の電流
制御回路Cと、可変減衰回路Bの動作電流I2 の制御を
行う第2の電流制御回路Dとを備え、第1の電流制御回
路C及び第2の電流制御回路Dは、利得制御電圧Vag
cの供給により、可変利得増幅回路Aの動作電流I1
増減と可変減衰回路Bの動作電流I2 の増減が互いに逆
になるような制御を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、無線通信機器等の送受
信部に用いられる自動利得制御増幅器に係り、特に、増
幅器において制御可能な信号のダイナミックレンジを拡
大させる自動利得制御増幅器に関する。
【0002】
【従来の技術】無線通信機器、とりわけ、CDMA(cod
e division multiple access)等のデジタル方式を採用
している携帯電話においては、基地局に対して移動体が
移動することにより、送受信間の距離が変化するので、
各移動体の受信信号レベルも大幅に変動する。このた
め、CDMA方式の携帯電話は、各移動体の送受信部で
取り扱う信号のダイナミックレンジが極めて広く、例え
ば、約80db程度のダイナミックレンジを必要とす
る。
【0003】また、CDMA方式の携帯電話は、各移動
体の受信信号レベルの変動に対応して、その送信部にお
いても、同じダイナミックレンジを必要とする。これ
は、基地局から不特定多数の移動体に送信する信号レベ
ルは一定であり、かつ、不特定多数の移動体から基地局
に到来する信号レベルも同じ大きさになることが好まし
いからである。このため、各移動体においては、受信信
号レベルが小さいとき、その信号レベルに対応して、基
地局に向かって大きな信号レベルの送信を行っている。
【0004】この場合、各移動体において、約80db
のダイナミックレンジを確保するためには、送受信部に
おける自動利得制御(AGC)部、即ち、自動利得制御
増幅器の利得制御範囲(Gain Reduction)を拡大する必要
がある。
【0005】従来、この種の移動体の送受信部に用いら
れていた自動利得制御増幅器は、差動接続されたトラン
ジスタと、この差動接続されたトランジスタの各エミッ
タに共通接続された電流源用トランジスタとからなるト
ランジスタ差動接続段が用いられる。そして、差動接続
されたトランジスタのベース間に被制御信号が供給され
るとともに、電流源用トランジスタのベースに利得制御
電圧が印加され、利得制御電圧の値に応じて、被制御信
号の増幅利得が可変される。
【0006】ところで、図4は、本発明者が予め検討し
た自動利得制御増幅器の構成の一例を示す回路構成図で
ある。
【0007】図4において、51、52は差動接続され
たトランジスタ、53は電流源用トランジスタ、54、
55はエミッタ抵抗、56、57は結合トランジスタ、
58、59はコレクタ負荷抵抗、60、61は信号入力
端子、62は利得制御電圧入力端子、63は基準電圧入
力端子、64、65は信号出力端子、66は電源端子で
ある。
【0008】そして、差動接続されたトランジスタ5
1、52の各エミッタは、それぞれエミッタ抵抗54、
55を介して共通接続され、その共通接続点と接地間に
電流源用トランジスタ53のコレクタ・エミッタ通路が
接続される。差動接続されたトランジスタ51、52の
ベースは、それぞれ信号入力端子60、61に接続さ
れ、差動接続されたトランジスタ51、52のコレクタ
は、それぞれ結合トランジスタ56、57のエミッタに
接続される。電流源用トランジスタ53のベースは、利
得制御電圧入力端子62に接続され、結合トランジスタ
56、57のベースは、共通に基準電圧入力端子63に
接続される。結合トランジスタ56、57のコレクタ
は、それぞれ、コレクタ負荷抵抗58、59を介して電
源端子66に接続されるとともに、直接、信号出力端子
64、65に接続される。
【0009】前記構成による自動利得制御増幅器は、次
のように動作する。
【0010】信号入力端子60、61を介して差動接続
されたトランジスタ51、52のベースに供給された入
力信号Sinは、差動接続されたトランジスタ51、5
2で差動増幅される。トランジスタ51、52によって
増幅された信号はベース接地形式の結合トランジスタ5
6、57を介してそれらのコレクタに伝送され、信号出
力端子64、65から出力信号Soutとして取り出さ
れる。また、電流源用トランジスタ53には、利得制御
電圧入力端子62を介してベースに利得制御電圧Vag
cが供給され、その利得制御電圧の値に応じて電流源用
トランジスタ53のコレクタ(エミッタ)電流値Iが制
御される。そして、電流源用トランジスタ53のコレク
タ電流値Iが変化すると、これに応じて差動接続された
トランジスタ51、52及び結合トランジスタ56、5
7の各コレクタ(エミッタ)電流値(動作電流値)も変
化し、そのコレクタ電流値の変化に伴って差動接続され
たトランジスタ51、52及び結合トランジスタ56、
57の利得(増幅度)が変化する。
【0011】そこで、信号入力端子60、61に供給さ
れる入力信号レベルが大きいときに、利得制御電圧入力
端子62に供給される利得制御電圧Vagcの値が小さ
くなり、一方、信号入力端子60、61に供給される入
力信号レベルが小さいときに、利得制御電圧入力端子6
2に供給される利得制御電圧Vagcの値が大きくなる
ような利得制御電圧Vagcを発生させれば、入力信号
レベルに対応して差動接続されたトランジスタ51、5
2及び結合トランジスタ56、57の増幅度が変化し、
信号出力端子64、65に導出される出力信号レベル
は、入力信号レベルの増大に対して、略一定値に抑えら
れ、所要の自動利得制御増幅が達成される。
【0012】また、図5は、前記既知の自動利得制御増
幅器によって得られる利得制御特性を示す特性図であっ
て、(a)は利得制御電圧Vagcを変化させたときの
利得(増幅度)G、コレクタ電流値(動作電流値)I、
コンプレションポイント(入力信号レベルに対して出力
信号レベルが飽和するポイント)CPの変動状態を示す
特性図であり、(b)は最大利得時及び最小利得時にお
ける入出力信号レベルの関係を示す特性図である。
【0013】図5(a)に示されるように、利得制御電
圧Vagcが次第に増大すると、その増大に比例して、
利得G、コレクタ電流値I、コンプレションポイントC
Pのいずれも順次増大する特性を示す。
【0014】また、図5(b)に示されるように、入力
信号レベルが小さく、自動利得制御増幅器の利得が最大
のときには、特性曲線のような入出力信号レベル特性
になり、入力信号レベルが大きく、自動利得制御増幅器
の利得が最小のときには、特性曲線のような入出力信
号レベル特性になる。
【0015】
【発明が解決しようとする課題】前記の予め検討した自
動利得制御増幅器においては、入力信号レベルが大きく
なると、それに伴って利得制御電圧Vagcが減少し、
利得が小さくなる。そして、利得が減少すると、図5
(a)に示されるように、コンプレッションポイントC
Pも同時に減少する。また、このコンプレッションポイ
ントCPが減少すると、図5(b)に示されるように、
増幅器の飽和ポイントが低下するようになる。このた
め、前記既知の自動利得制御増幅器は、出力信号が飽和
し易くなる、信号歪が発生するようになる、飽和ポイン
トを越えるような大きなレベルの入力信号を取り扱うこ
とができなくなる等の問題の他に、ダイナミックレンジ
が狭くなるという問題を有している。
【0016】本発明は、前述の問題点を除去するもので
あって、その目的は、大きなレベルの信号が入力されて
も、信号歪を生じることがなく、かつ、広いダイナミッ
クレンジを有する自動利得制御増幅器を提供することに
ある。
【0017】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、可変利得増幅回路と、入力端が前記可変
利得増幅回路の入力端に接続された可変減衰回路と、前
記可変利得増幅回路の動作電流の制御を行う第1の電流
制御回路と、前記可変減衰回路の動作電流の制御を行う
第2の電流制御回路とを備え、前記第1の電流制御回路
及び前記第2の電流制御回路は、利得制御電圧の供給に
より、前記可変利得増幅回路の動作電流の増減と前記可
変減衰回路の動作電流の増減が互いに逆になるような制
御を行う手段を具備している。
【0018】
【作用】前記手段によれば、可変利得増幅回路の入力端
に並列に可変減衰回路の入力端が接続され、かつ、第1
の電流制御回路及び第2の電流制御回路が、利得制御電
圧の供給により、可変利得増幅回路を流れる動作電流と
可変減衰回路を流れる動作電流とを互いに逆方向に増減
させるようにしている。
【0019】即ち、可変利得増幅回路の入力信号レベル
が増大すれば、第1の電流制御回路に供給される利得制
御電圧が減少し、可変利得増幅回路の動作電流を減少さ
せ、それにより可変利得増幅回路の利得(増幅度)を減
少させる。このとき、第2の電流制御回路に供給される
利得制御電圧が増大し、可変減衰回路の動作電流を増大
させ、その入力インピーダンスを低下させる。このた
め、入力信号は、可変減衰回路の入力インピーダンスの
低下によって大量に可変減衰回路側に流れ込み、その
分、可変利得増幅回路側に供給される入力信号レベルが
低下するので、可変利得増幅回路における出力信号の飽
和が抑圧され、信号歪の発生を防止できるとともに、見
掛け上、可変利得増幅回路のダイナミックレンジが拡大
される。
【0020】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【0021】図1は、本発明による自動利得制御増幅器
の第1の実施例の構成を示す回路構成図である。
【0022】図1において、1、2は差動接続された増
幅用トランジスタ、3は第1の電流源用トランジスタ、
4、5はエミッタ抵抗、6、7は結合トランジスタ、
8、9はコレクタ負荷抵抗、10、11は信号入力端
子、12は第1の利得制御電圧入力端子、13は第1の
基準電圧入力端子、14、15は信号出力端子、16は
電源端子、17、18は差動接続された信号減衰用トラ
ンジスタ、19は第2の電流源用トランジスタ、20は
第3の電流源用トランジスタ、21は第2の利得制御電
圧入力端子、22は第2の基準電圧入力端子である。
【0023】そして、差動接続された増幅用トランジス
タ1、2の各エミッタは、それぞれエミッタ抵抗4、5
を介して共通接続され、その共通接続点に第1の電流源
用トランジスタ3のコレクタが接続される。差動接続さ
れた増幅用トランジスタ1、2は、それらのベースがそ
れぞれ信号入力端子10、11に接続され、それらのコ
レクタはそれぞれベース接地の結合トランジスタ6、7
のエミッタに接続される。第1の電流源用トランジスタ
3のベースは第1の利得制御電圧入力端子12に接続さ
れ、結合トランジスタ6、7のベースは共通に第1の基
準電圧入力端子13に接続される。結合トランジスタ
6、7のコレクタは、それぞれ、コレクタ負荷抵抗8、
9を介して電源端子16に接続されるとともに、直接、
信号出力端子14、15に接続される。なお、ここまで
は、既知の自動利得制御増幅器の構成とほぼ同じであ
る。
【0024】また、差動接続された信号減衰用トランジ
スタ17、18の各エミッタは共通接続され、その共通
接続点に第2の電流源用トランジスタ19のコレクタが
接続される。差動接続された信号減衰用トランジスタ1
7、18において、それらのベースはそれぞれ信号入力
端子10、11に接続され、それらのコレクタは共通に
電源端子16に接続される。第1の電流源用トランジス
タ3及び第2の電流源用トランジスタ19の各エミッタ
は共通接続され、その共通接続点と接地間に第3の電流
源用トランジスタ20のコレクタ・エミッタ通路が接続
される。第2の電流源用トランジスタ19のベースは第
2の利得制御電圧入力端子21に接続され、第3の電流
源用トランジスタ20のベースは、第2の基準電圧入力
端子22に接続される。
【0025】この場合、信号入力端子10、11間に
は、差動入力信号Sinが供給され、第1の利得制御電
圧入力端子12及び第2の利得制御電圧入力端子21間
には、差動利得制御電圧Vagcが供給される。そし
て、本実施例においては、差動入力信号Sinが順次増
大するにしたがって、第1の利得制御電圧入力端子12
側に供給される利得制御電圧Vagcが順次減少し、一
方、第2の利得制御電圧入力端子21側に供給される利
得制御電圧Vagcが順次増大するように設定されてい
るものであるが、このような利得制御電圧Vagcを設
定するための回路構成及びその回路の働きは、この種の
自動利得制御増幅器の分野においては良く知られている
こと(周知)であるので、これら回路の図示やその働き
の説明はともに省いている。
【0026】ここで、差動接続された増幅用トランジス
タ1、2及び結合トランジスタ6、7を含んだ回路部分
は可変利得増幅回路Aを構成し、差動接続された信号減
衰用トランジスタ17、18を含んだ回路部分は可変減
衰回路Bを構成している。また、第1の電流源用トラン
ジスタ3を含んだ回路部分は第1の電流制御回路Cを構
成し、第2の電流源用トランジスタ19を含んだ回路部
分は第2の電流制御回路Dを構成している。
【0027】前記構成による本実施例の自動利得制御増
幅器は、次のように動作する。
【0028】信号入力端子10、11間に供給された差
動入力信号Sinは、差動接続された増幅用トランジス
タ1、2のベースに印加されると同時に、差動接続され
た信号減衰用トランジスタ17、18のベースにも印加
される。この差動入力信号Sinは差動接続された増幅
用トランジスタ1、2において差動増幅される。増幅用
トランジスタ1、2によって増幅された差動信号はベー
ス接地形式の結合トランジスタ6、7を介してそれらの
コレクタに伝送され、信号出力端子14、15から差動
出力信号Soutとして取り出される。
【0029】ベース接地形式の結合トランジスタ6、7
は、それぞれのエミッタによって増幅用トランジスタ
1、2のコレクタ電位変化を抑える。これによって増幅
用トランジスタ1、2のミラー効果による入力容量の増
大を抑えることができ、その結果としてエミッタ接地形
式の差動動作トランジスタ1、2とベース接地形式の結
合トランジスタ6、7とのカスコード回路からなる可変
利得増幅回路Aは、高い周波数領域まで充分に動作可能
となる。
【0030】ベース接地形式の結合トランジスタ6、7
は、実質的に増幅用トランジスタ1、2のコレクタ電流
をそのままコレクタ負荷抵抗8、9に伝える。従って、
図示のように可変利得増幅回路Aにおいて、その利得
は、ベース接地形式の結合トランジスタ6、7を省略し
て考えることができる。
【0031】利得は、一般のトランジスタ増幅回路と同
様に、コレクタ負荷抵抗と、実効的なエミッタ抵抗との
抵抗比に等しくなる。実効的なエミッタ抵抗はエミッタ
抵抗4、5と、増幅用トランジスタ1、2のエミッタに
現れる等価エミッタ抵抗との和に等しい。よく知られて
いるように、増幅用トランジスタ1、2の等価エミッタ
抵抗は、その増幅用トランジスタの動作電流に依存し、
動作電流の増減に逆比例して増減する。これにより、エ
ミッタ抵抗4、5と等価エミッタ抵抗との和からなる実
効的なエミッタ抵抗は、増幅用トランジスタ1、2の動
作電流を増加させればそれに応じて減少し、逆に動作電
流を減少させれば増大する。これに応じて可変利得増幅
回路Aの利得は変化する。
【0032】信号減衰トランジスタ17、18は、順方
向バイアス状態におかれる通常のpn接合ダイオードと
同様に、それぞれの動作電流乃至はバイアス電流に応じ
た動的インピーダンスをそれぞれのベース・エミッタ間
に表わす。即ち、ベース・エミッタ間の動的インピーダ
ンスは、等価エミッタ抵抗と同様に、トランジスタの動
作電流に逆比例して変化する。
【0033】信号減衰トランジスタ17、18のエミッ
タが共通接続されているので、これらトランジスタ1
7、18のベース・ベース間に可変減衰抵抗が構成され
ることになる。信号減衰トランジスタ17、18の共通
エミッタにそのコレクタが接続された第2の定電流源用
トランジスタ19は、一般的な定電流源用トランジスタ
と同様に著しい大きいコレクタ出力インピーダンスを持
ち、信号減衰トランジスタ17、18のベース・ベース
間に実現される可変減衰抵抗の抵抗値に殆んど影響を与
えない。
【0034】図示しない信号源から信号入力端子10、
11に加えられる入力信号は、かかる図示しない信号源
側に有る出力インピーダンスと、信号減衰トランジスタ
17、18のベース・ベース間に実現される可変減衰抵
抗との比にしたがって減衰されることになる。
【0035】このとき、第1の電流源用トランジスタ3
のベースには、第1の利得制御電圧入力端子12から差
動利得制御電圧Vagcが供給され、その利得制御電圧
Vagcの値に応じて第1の電流源用トランジスタ3の
コレクタ(エミッタ)電流値I1 が制御される。この電
流値I1 の制御により、第1の電流源用トランジスタ3
に結合されている差動接続された増幅用トランジスタ
1、2及び結合トランジスタ6、7の各コレクタ(エミ
ッタ)電流値(可変利得増幅回路Aの動作電流値)I1
も制御され、その結果、差動接続された増幅用トランジ
スタ1、2及び結合トランジスタ6、7の利得(可変利
得増幅回路Aの利得)が可変される。
【0036】いま、信号入力端子10、11間に供給さ
れる差動入力信号レベルが小さいときには、第1の利得
制御電圧入力端子12に印加される利得制御電圧Vag
cの値が大きく、第1の電流源用トランジスタ3のコレ
クタ(エミッタ)電流値I1が大きくなるので、差動接
続された増幅用トランジスタ1、2及び結合トランジス
タ6、7の各コレクタ(エミッタ)電流値(可変利得増
幅回路Aの動作電流値)I1 が大きくなる。このため、
差動入力信号は、可変利得増幅回路Aにおいて大きな利
得で増幅されることになり、比較的大きな出力信号レベ
ルが信号出力端子14、15から導出される。また、こ
のときに、差動入力信号Sinは、差動接続された信号
減衰用トランジスタ17、18にも印加されるが、第2
の利得制御電圧入力端子21から第2の電流源用トラン
ジスタ19に印加される利得制御電圧Vagcの値が小
さく、第2の電流源用トランジスタ19のコレクタ(エ
ミッタ)電流値I2 及び差動接続された信号減衰用トラ
ンジスタ17、18のコレクタ(エミッタ)電流値(可
変減衰回路Bの動作電流値)I2 がともに小さいので、
差動接続された信号減衰用トランジスタ17、18(可
変減衰回路B)の入力インピーダンスは大きくなり、差
動入力信号が可変減衰回路B側に供給される量は僅かに
なって、可変減衰回路Bが可変利得増幅回路Aの前記増
幅動作に殆んど影響を与えることはない。
【0037】一方、信号入力端子10、11に供給され
る差動入力信号レベルが大きいときには、第1の利得制
御電圧入力端子12に印加される利得制御電圧Vagc
の値が小さく、第1の電流源用トランジスタ3のコレク
タ(エミッタ)電流値I1 が小さくなるので、差動接続
された増幅用トランジスタ1、2及び結合トランジスタ
6、7の各コレクタ(エミッタ)電流値(可変利得増幅
回路Aの動作電流値)I1 も小さくなる。このため、差
動入力信号Sinは、可変利得増幅回路Aにおいて比較
的小さな利得で増幅されるので、信号出力端子14、1
5からは制限された信号レベルの出力信号Soutが導
出される。また、このときには、第2の利得制御電圧入
力端子21から第2の電流源用トランジスタ19に供給
される利得制御電圧Vagcの値が大きくなり、第2の
電流源用トランジスタ19のコレクタ(エミッタ)電流
値I2 及び差動接続された信号減衰用トランジスタ1
7、18のコレクタ(エミッタ)電流値(可変減衰回路
Bの動作電流値)I2 はともに大きくなる。このため、
可変減衰回路Bの入力インピーダンス、具体的には、ト
ランジスタ17、18のベース・ベース間インピーダン
スは、そのコレクタ(エミッタ)電流値の増大とともに
逆比例して減少し、差動入力信号Sinが可変減衰回路
B側に印加される量が多くなる。そして、可変減衰回路
B側に印加される差動入力信号Sinの量が多くなる
と、その多くなった分だけ、可変利得増幅回路A側に印
加される差動入力信号レベルが低下するので、可変利得
増幅回路Aで増幅される信号の最大信号レベルも減少
し、可変利得増幅回路Aにおける信号の飽和の発生を避
けることができる。
【0038】続く、図2は、この第1の実施例におい
て、利得制御電圧Vagcを変化させたときの利得G、
動作電流値I1 、I2 、コンプレションポイントCPの
変動状態を示す特性図である。
【0039】図2に示されるように、本実施例において
は、入力信号レベルの増大に伴って利得制御電圧Vag
cが次第に減少すると、その減少に比例して、可変利得
増幅回路Aの動作電流値I1 及び利得Gも順次減少する
特性を示すのに対して、可変減衰回路Bの動作電流値I
2 及び自動利得制御増幅器のコンプレションポイントC
Pは順次増大する特性を示すようになる。
【0040】このように、本実施例によれば、入力信号
レベルが大きいとき、可変減衰回路B側に入力信号Si
nを多量に流入させ、可変利得増幅回路A側に供給され
る入力信号Sinの量を減少させるようにしているの
で、自動利得制御増幅器のコンプレションポイントCP
を低下させずに、利得制御範囲(Gain Reduction)を拡大
させ、それにより自動利得制御増幅器のダイナミックレ
ンジを広くすることができるようになる。
【0041】次に、図3は、本発明による自動利得制御
増幅器の第2の実施例の構成を示す回路構成図である。
【0042】図3において、3は第1の電流源用トラン
ジスタ、19は第2の電流源用トランジスタ、23は信
号入力端子、24はベース接地トランジスタ、25は第
1の定電流源用トランジスタ、26、27、28はカレ
ントミラーを構成するpnpトランジスタ、29は制御
用トランジスタ、31、32は第2の差動接続された増
幅用トランジスタ、33は第4の電流源用トランジス
タ、34、35は第2の結合トランジスタ、36、37
は第2のコレクタ抵抗、38はバイアス電圧供給端子、
1 乃至C6 は第1乃至第6のバイパスキャパシタ、C
7 乃至C11は第1乃至第5の結合キャパシタであり、そ
の他、図1に示された構成要素と同じ構成要素には同じ
符号をつけている。
【0043】そして、ベース接地トランジスタ24は、
エミッタが信号入力端子23及び第1の定電流源用トラ
ンジスタ25のコレクタに接続され、ベースがバイアス
電圧供給端子38に接続されるとともに第1のバイパス
キャパシタC1 を介して電源端子16に接続され、コレ
クタが負荷抵抗を介して電源端子16に接続されるとと
もに第1の結合キャパシタC7 を介して各一方の差動接
続された増幅用トランジスタ1及び差動接続された信号
減衰用トランジスタ17のベースに接続される。第1の
定電流源用トランジスタ25は、ベースがバイアス電源
B に接続され、エミッタが抵抗を介して接地される。
pnpトランジスタ26、27、28は、図示のように
相互接続されてカレントミラーを構成し、トランジスタ
26のコレクタはnpnトランジスタ17のコレクタに
接続され、トランジスタ27のコレクタ及びトランジス
タ28のベースは制御用npnトランジスタ29のコレ
クタに接続される。制御用トランジスタ29は、ベース
が第2の利得制御電圧入力端子21に接続され、エミッ
タが抵抗を介して接地される。第2の差動接続された増
幅用トランジスタ31、32は、ベースがそれぞれ第2
及び第3の結合キャパシタC8 、C9 を介して差動接続
された増幅用トランジスタ1、2のコレクタに接続さ
れ、エミッタが共通接続されて第4の電流源用トランジ
スタ33のコレクタに接続され、コレクタがそれぞれ第
2の結合トランジスタ34、35のエミッタに接続され
る。第2の結合トランジスタ34、35は、ベースが共
通に第1の基準電圧入力端子13に接続され、コレクタ
がそれぞれ第2のコレクタ抵抗36、37を介して電源
端子16に接続されるとともに、第4及び第5の結合キ
ャパシタC10、C11を介して信号出力端子14、15に
接続される。
【0044】また、前述の第1の実施例と共通する構成
部分については、一方の差動接続された信号減衰用トラ
ンジスタ17がコレクタとベースが直接接続されたダイ
オード構成であり、また、他方の差動接続された信号減
衰用トランジスタ18のベースには直接入力信号が供給
されずに、第1のバイパスキャパシタC1 を介して電源
端子16に接続されている点において前述の第1の実施
例と異なる構成になっている。この図3の構成は、トラ
ンジスタ17のコレクタがそのベースに結合されている
ことによって、トランジスタ17のベース・エミッタ間
インピーダンスを減少させることができ、同じ減衰抵抗
を得ようとする場合の動作電流I2 を減少させることを
可能にする。即ち、消費電力の削減に役立つ。
【0045】ここにおいて、第2の差動接続された増幅
用トランジスタ31、32及び第2の結合トランジスタ
34、35を含んだ回路部分が第2の可変利得増幅回路
Eを構成し、第4の電流源用トランジスタ33を含んだ
回路部分が第3の電流制御回路Fを構成している。
【0046】前記構成に係わる本実施例の自動利得制御
増幅器は、次のような動作を行う。
【0047】信号入力端子23に供給された入力信号S
inは、ベース接地トランジスタ24で増幅され、第1
の結合キャパシタC7 を介して一方の差動接続された増
幅用トランジスタ1のベースに印加されると同時に、一
方の差動接続された信号減衰用トランジスタ17のベー
スにも印加される。この差動入力信号Sinは、差動接
続された増幅用トランジスタ1、2及びそれらに直列接
続されたベース接地形式の結合トランジスタ6、7、即
ち、可変利得増幅回路Aにおいて第1段の増幅が行わ
れ、増幅された差動信号が結合トランジスタ6、7のコ
レクタに導出される。続いて、この増幅された差動信号
は、第2及び第3の結合キャパシタC8 、C9 を介して
第2の差動接続された増幅用トランジスタ31、32の
各ベースに印加され、第2の差動接続された増幅用トラ
ンジスタ31、32及びそれらに直列接続されたベース
接地形式の第2の結合トランジスタ34、35、即ち、
第2の可変利得増幅回路Eにおいて第2段の増幅が行わ
れる。そして、第2の結合トランジスタ34、35のコ
レクタに発生した増幅された差動信号は、第4及び第5
の結合キャパシタC10、C11を介して信号出力端子1
4、15の伝送され、差動出力信号Soutとして次続
回路に供給される。
【0048】このとき、第1の電流源用トランジスタ3
及び第4の電流源用トランジスタ33のベースには、そ
れぞれ第1の利得制御電圧入力端子12から差動利得制
御電圧Vagc1 が供給され、その利得制御電圧Vag
1 の値に応じて、第1の電流源用トランジスタ3及び
第4の電流源用トランジスタ33のコレクタ(エミッ
タ)電流値I1 、I3 が制御される。これら電流値
1 、I3 の制御に基づき、第1の電流源用トランジス
タ3に結合されている差動接続された増幅用トランジス
タ1、2及び結合トランジスタ6、7の各コレクタ(エ
ミッタ)電流値(可変利得増幅回路Aの動作電流値)I
1 、及び、第4の電流源用トランジスタ33に結合され
ている第2の差動接続された増幅用トランジスタ31、
32及び第2の結合トランジスタ34、35の各コレク
タ(エミッタ)電流値(第2の可変利得増幅回路Eの動
作電流値)I3 が制御され、その結果、可変利得増幅回
路A及び第2の可変利得増幅回路Eの利得が可変される
ようになる。
【0049】本実施例においても、信号入力端子23に
供給される入力信号レベルが小さいときには、第1の利
得制御電圧入力端子12に印加される利得制御電圧Va
gc1の値が大きく、第1の電流源用トランジスタ3の
コレクタ(エミッタ)電流値I1 及び第4の電流源用ト
ランジスタ33のコレクタ(エミッタ)電流値I3 がと
もに大きくなるので、可変利得増幅回路Aの動作電流値
1 及び第2の可変利得増幅回路Eの動作電流値I3
ともに大きくなる。このため、入力信号Sinは、可変
利得増幅回路A及び第2の可変利得増幅回路Eにおいて
それぞれ大きな利得で増幅され、比較的大きなレベルの
出力信号Soutが信号出力端子14、15から導出さ
れる。また、このときに、入力信号Sinは、差動接続
された信号減衰用トランジスタ17、18にも印加され
るが、第2の利得制御電圧入力端子21に印加される利
得制御電圧Vagc2 の値が小さく、これに応じて第2
の電流源用トランジスタ19のコレクタ(エミッタ)電
流値I2 及びトランジスタ26のコレクタ電流がともに
小さいので、差動接続された信号減衰用トランジスタ1
7、18(可変減衰回路B)の入力インピーダンス(ベ
ース・ベース間インピーダンス)は大きく、入力信号が
可変減衰回路B側によって減衰される量は僅かであっ
て、可変減衰回路Bが可変利得増幅回路Aの前記増幅動
作に殆んど影響を与えることはない。
【0050】一方、信号入力端子23に供給される入力
信号レベルが大きいときには、第1の利得制御電圧入力
端子12に印加される利得制御電圧Vagc1 の値が小
さく、第1の電流源用トランジスタ3のコレクタ(エミ
ッタ)電流値I1 及び第4の電流源用トランジスタ33
のコレクタ(エミッタ)電流値I3 がともに小さくなる
ので、可変利得増幅回路Aの動作電流値I1 及び第2の
可変利得増幅回路Eの動作電流値I3 がともに小さくな
る。このため、入力信号Sinは、可変利得増幅回路A
及び第2の可変利得増幅回路Eにおいて比較的小さな利
得で増幅され、信号出力端子14、15には制限された
信号レベルの出力信号Soutが導出されることにな
る。また、このときには、第2の利得制御電圧入力端子
21に供給される利得制御電圧Vagc2 の値が大き
く、第2の電流源用トランジスタ19のコレクタ電流値
2 及び可変減衰回路Bの動作電流値I2 はともに大き
くなっている。このため、可変減衰回路Bの入力インピ
ーダンス、即ち、ダイオード接続されたトランジスタ1
7の入力インピーダンスは、そのコレクタ(エミッタ)
電流値の増大に逆比例して減少し、入力信号Sinが可
変減衰回路B側によって減衰される量が多くなる。そし
て、可変減衰回路B側によって減衰される入力信号Si
nの量が多くなると、その多くなった分だけ、可変利得
増幅回路A側に印加される入力信号レベルが低下するの
で、可変利得増幅回路A及び第2の可変利得増幅回路E
で増幅される信号の最大信号レベルも減少し、可変利得
増幅回路A及び第2の可変利得増幅回路Eにおける信号
の飽和の発生を避けることができるものである。
【0051】このように、本実施例においても、前述の
第1の実施例と同様に、入力信号レベルが大きいとき、
可変減衰回路B側に入力信号Sinを多量に流入させ、
可変利得増幅回路A側に供給される入力信号Sinの量
を減少させるようにしているので、自動利得制御増幅器
のコンプレションポイントCPを低下させずに、利得制
御範囲(Gain Reduction)を拡大させ、それにより自動利
得制御増幅器のダイナミックレンジを広くすることがで
きるという効果がある。
【0052】さらに、本実施例においては、ベース接地
トランジスタ24のベースと電源端子16間、他方の差
動接続された増幅用トランジスタ2のベースと電源端子
16間、第1の電流源用トランジスタ3のベースと接地
間を始めとして、各所に第1乃至第6のバイパスキャパ
シタC1 乃至C6 を接続しているので、これらキャパシ
タC1 乃至C6 のバイパス作用により、安定した増幅動
作を達成させることができる。
【0053】
【発明の効果】以上述べたように、本発明によれば、可
変利得増幅回路Aと可変減衰回路Bの各入力端を共通接
続し、かつ、利得制御電圧Vagcの供給により、可変
利得増幅回路Aの動作電流I1 の増減と可変減衰回路B
の動作電流I2 の増減が互いに逆になるような制御を行
い、入力信号レベルが大きいとき、可変減衰回路B側に
入力信号Sinを多量に流入させ、可変利得増幅回路A
側に供給される入力信号Sinの量を減少させるように
している。
【0054】このため、自動利得制御増幅器のコンプレ
ションポイントCPを低下させることなく、利得制御範
囲(Gain Reduction)を拡大させ、それにより自動利得制
御増幅器のダイナミックレンジを広くすることができる
という効果がある。
【図面の簡単な説明】
【図1】本発明による自動利得制御増幅器の第1の実施
例の構成を示す回路構成図である。
【図2】図1に図示の実施例において、利得制御電圧を
変化させたときの利得、動作電流値、コンプレションポ
イントの各変動状態を示す特性図である。
【図3】本発明による自動利得制御増幅器の第2の実施
例の構成を示す回路構成図である。
【図4】既知の自動利得制御増幅器の一例の構成を示す
回路構成図である。
【図5】図4に図示の自動利得制御増幅器の利得制御特
性等を示す特性図である。
【符号の説明】
1、2 差動接続された増幅用トランジスタ 3 第1の電流源用トランジスタ 4、5 エミッタ抵抗 6、7 結合トランジスタ 8、9 コレクタ負荷抵抗 10、11 信号入力端子 12 第1の利得制御電圧入力端子 13 第1の基準電圧入力端子 14、15 信号出力端子 16 電源端子 17、18 差動接続された信号減衰用トランジスタ 19 第2の電流源用トランジスタ 20 第3の電流源用トランジスタ 21 第2の利得制御電圧入力端子 22 第2の基準電圧入力端子 23 信号入力端子 24 ベース接地トランジスタ 25 第1の電流源用トランジスタ 26、27、28 カレントミラーを構成するトランジ
スタ 29 制御用トランジスタ 31、32 第2の差動接続された増幅用トランジスタ 33 第4の電流源用トランジスタ 34、35 第2の結合トランジスタ 36、37 第2のコレクタ抵抗 38 バイアス電圧供給端子 C1 〜C6 第1乃至第6のバイパスキャパシタ C7 〜C11 第1乃至第5の結合キャパシタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 武文 東京都小平市上水本町5丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 その利得がその動作電流によって変化さ
    れる可変利得増幅回路と、入力端が前記可変利得増幅回
    路の入力端に接続され、その減衰量がその動作電流によ
    って変化される可変減衰回路と、前記可変利得増幅回路
    の動作電流の制御を行う第1の電流制御回路と、前記可
    変減衰回路の動作電流の制御を行う第2の電流制御回路
    とを備え、前記第1の電流制御回路及び前記第2の電流
    制御回路は、利得制御電圧の供給により、前記可変利得
    増幅回路の動作電流の増減と前記可変減衰回路の動作電
    流の増減が互いに逆になるような制御を行うことを特徴
    とする自動利得制御増幅器。
  2. 【請求項2】 前記可変利得増幅回路は、差動接続され
    た増幅用トランジスタを含み、前記可変減衰回路は、差
    動接続された信号減衰用トランジスタを含むことを特徴
    とする請求項1記載の自動利得制御増幅器。
  3. 【請求項3】 前記第1の電流制御回路は、前記差動接
    続された増幅用トランジスタの共通接続エミッタに接続
    された第1の電流源用トランジスタを含み、前記第2の
    電流制御回路は、前記差動接続された信号減衰用トラン
    ジスタの共通接続エミッタに接続された第2の電流源用
    トランジスタを含むことを特徴とする請求項2記載の自
    動利得制御増幅器。
  4. 【請求項4】 前記可変利得増幅回路は、前記差動接続
    された増幅用トランジスタ及び前記差動接続された増幅
    用トランジスタに従続接続された第2の差動接続された
    増幅用トランジスタとを含むことを特徴とする請求項1
    記載の自動利得制御増幅器。
  5. 【請求項5】 前記第2の差動接続された増幅用トラン
    ジスタの共通接続エミッタには、第3の電流源用トラン
    ジスタが接続されることを特徴とする請求項4記載の自
    動利得制御増幅器。
  6. 【請求項6】 前記第1の電流制御回路及び前記第2の
    電流制御回路における前記可変利得増幅回路の動作電流
    の増減と前記可変減衰回路の動作電流の増減が互いに逆
    になるような制御は、前記第1の電流源用トランジスタ
    と前記第2の電流源用トランジスタとを差動接続し、前
    記第1の電流源用トランジスタ及び前記第2の電流源用
    トランジスタのベース間に差動利得制御電圧を供給して
    行うことを特徴とする請求項3記載の自動利得制御増幅
    器。
JP02130294A 1994-02-18 1994-02-18 自動利得制御増幅器 Expired - Fee Related JP3219346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP02130294A JP3219346B2 (ja) 1994-02-18 1994-02-18 自動利得制御増幅器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP02130294A JP3219346B2 (ja) 1994-02-18 1994-02-18 自動利得制御増幅器

Publications (2)

Publication Number Publication Date
JPH07231234A true JPH07231234A (ja) 1995-08-29
JP3219346B2 JP3219346B2 (ja) 2001-10-15

Family

ID=12051357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02130294A Expired - Fee Related JP3219346B2 (ja) 1994-02-18 1994-02-18 自動利得制御増幅器

Country Status (1)

Country Link
JP (1) JP3219346B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2746984A1 (fr) * 1996-03-29 1997-10-03 Alps Electric Co Ltd Circuit amplificateur a gain variable et a etages multiples
JP2006211582A (ja) * 2005-01-31 2006-08-10 Nec Compound Semiconductor Devices Ltd 利得可変増幅器
US8283980B2 (en) 2007-03-30 2012-10-09 Fujitsu Limited Amplifier circuit
JP2014030197A (ja) * 2000-09-15 2014-02-13 Qualcomm Incorporated 集積されたパワー増幅器を有するcmosトランシーバ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2746984A1 (fr) * 1996-03-29 1997-10-03 Alps Electric Co Ltd Circuit amplificateur a gain variable et a etages multiples
JP2014030197A (ja) * 2000-09-15 2014-02-13 Qualcomm Incorporated 集積されたパワー増幅器を有するcmosトランシーバ
JP2015201865A (ja) * 2000-09-15 2015-11-12 クゥアルコム・インコーポレイテッドQualcomm Incorporated 集積されたパワー増幅器を有するcmosトランシーバ
JP2006211582A (ja) * 2005-01-31 2006-08-10 Nec Compound Semiconductor Devices Ltd 利得可変増幅器
US8283980B2 (en) 2007-03-30 2012-10-09 Fujitsu Limited Amplifier circuit
JP5126221B2 (ja) * 2007-03-30 2013-01-23 富士通株式会社 増幅回路

Also Published As

Publication number Publication date
JP3219346B2 (ja) 2001-10-15

Similar Documents

Publication Publication Date Title
US7164318B2 (en) Continuous variable-gain low-noise amplifier
US6744319B2 (en) Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same
KR100248886B1 (ko) 다단 가변이득 증폭회로
US8107901B2 (en) Feedback loop with adjustable bandwidth
US7039377B2 (en) Switchable gain amplifier
JP3335853B2 (ja) 可変減衰器
US6049251A (en) Wide-dynamic-range variable-gain amplifier
US4704738A (en) Transistor amplifier and mixer input stage for a radio receiver
KR100572187B1 (ko) 높은 동적범위의 가변이득 증폭기
US6239659B1 (en) Low power gain controlled amplifier with high dynamic range
JP4252423B2 (ja) 可変増幅器およびそれを用いた携帯無線端末
US6906595B2 (en) Variable gain current feedback amplifier
JP3219346B2 (ja) 自動利得制御増幅器
US4268798A (en) High performance summing amplifier
JP4312779B2 (ja) 可変増幅器およびそれを用いた携帯無線端末
US6639469B2 (en) Variable-gain amplifier circuit
US7071782B2 (en) HF amplifier with switchable gain
IL121763A (en) Man control circuit and method for man control
EP1352466B1 (en) A fully differential, variable-gain amplifier and a multidimensional amplifier arrangement
JP2006311623A5 (ja)
CN113452331A (zh) 可控动态偏置功率放大器
JP2001196868A (ja) 増幅器およびこれを用いた無線通信装置
US6693492B2 (en) Variable gain low-noise amplifier and method
US6594474B1 (en) Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony
JP3388196B2 (ja) 利得制御回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010724

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees