JPH07231109A - 光起電力素子及びその形成方法及びその形成装置 - Google Patents

光起電力素子及びその形成方法及びその形成装置

Info

Publication number
JPH07231109A
JPH07231109A JP6315219A JP31521994A JPH07231109A JP H07231109 A JPH07231109 A JP H07231109A JP 6315219 A JP6315219 A JP 6315219A JP 31521994 A JP31521994 A JP 31521994A JP H07231109 A JPH07231109 A JP H07231109A
Authority
JP
Japan
Prior art keywords
semiconductor layer
cvd method
type semiconductor
plasma cvd
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6315219A
Other languages
English (en)
Other versions
JP3659512B2 (ja
Inventor
Yasushi Fujioka
靖 藤岡
Akira Sakai
明 酒井
Shotaro Okabe
正太郎 岡部
Tokuji Yasuno
篤司 保野
Sunao Yoshisato
直 芳里
Hideo Tamura
秀男 田村
Masahiro Kanai
正博 金井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP31521994A priority Critical patent/JP3659512B2/ja
Priority to KR1019940035339A priority patent/KR100190801B1/ko
Priority to EP94309574A priority patent/EP0660422A3/en
Priority to CN94120757A priority patent/CN1056016C/zh
Publication of JPH07231109A publication Critical patent/JPH07231109A/ja
Application granted granted Critical
Publication of JP3659512B2 publication Critical patent/JP3659512B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H01L31/076—Multiple junction or tandem solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/202—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table
    • H01L31/204—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials including only elements of Group IV of the Periodic Table including AIVBIV alloys, e.g. SiGe, SiC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
    • H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)

Abstract

(57)【要約】 【目的】 高効率、低劣化の光起電力素子を形成する。
また、この素子をロール・ツー・ロール法により大面積
にムラなく均一に高速成膜する。 【構成】 ｉ層をトップセルは高周波ＣＶＤ法で、ミド
ルセルおよび／またはボトムセルはマイクロ波ＣＶＤ法
で形成する。また、ｉ層の光入射側の不純物ドープ層を
トップセルはプラズマドープで、ミドルセルおよび／ま
たはボトムセルは高周波ＣＶＤ法で形成する。前記２層
または３層のタンデム型光起電力素子の各層に対応した
成膜室を設け、ロール・ツー・ロール法で連続成膜す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、太陽電池等の光起電力
素子、特に変換効率が高く、プラズマＣＶＤ法により形
成された、シリコン系非単結晶半導体からなる光起電力
素子及びその形成方法並びにその形成装置に関する。
【０００２】
【従来の技術】近年、環境汚染の問題が深刻化してきて
いるが、光を利用する光電変換素子である太陽電池によ
る発電方式は、原子力発電に伴う放射能汚染や火力発電
に伴う地球温暖化等の問題をおこすことがなく、また、
太陽光は地球上いたるところに降り注いでいるためエネ
ルギー源の偏在が少なく、さらには、複雑な大型の設備
を必要とせず比較的高い発電効率が得られる等、今後の
電力需要の増大に対しても、地球環境の破壊を引き起こ
すことなく対応できるクリーンな発電方式として注目を
集め、実用化に向けて様々な研究開発がなされている。
【０００３】ところで、太陽電池を用いる発電方式につ
いては、それを電力需要を賄うものとして確立させるた
めには、使用する太陽電池が、光電変換効率が充分に高
く、特性安定性が優れたものであり、且つ大量生産しう
るものであることが基本的に要求される。
【０００４】因みに、一般的な家庭において必要な電力
を全て賄うには、１世帯あたり３ｋＷ程度の出力の太陽
電池が必要とされるが、その大陽電池の光電変換効率が
例えば１０％程度であるとすると、必要な出力を得るた
めの前記太陽電池の面積は３０ｍ2程度となる。そし
て、例えば１０万世帯の家庭において必要な電力を供給
するには３，０００，０００ｍ2といった大面積の太陽
電池が必要になる。
【０００５】こうしたことから、容易に入手できるシラ
ン等の気体状の原料ガスを使用し、これをグロー放電分
解して、ガラスや金属シート等の比較的安価な基板上に
アモルファスシリコン等の非単結晶半導体薄膜を堆積さ
せることにより作製できる太陽電池が量産性に富み、単
結晶シリコン等を用いて作製される太陽電池に比較して
低コストで生産できる可能性があるとして注目され、そ
の生産方法、生産装置について各種の提案がなされてい
る。
【０００６】因みに米国特許４，４００，４０９号明細
書には、ロール・ツー・ロール（Roll to Roll）方式を
採用した連続プラズマＣＶＤ装置が開示されている。こ
の装置によれば、複数のグロー放電領域を設け、所望の
幅の十分に長い可撓性の帯状基板を、該基板が前記各グ
ロー放電領域を順次貫通する経路に沿って配置し、前記
各グロー放電領域において必要とされる導電型の半導体
層を堆積形成しつつ、前記基板をその長手方向に連続的
に搬送せしめることによって、半導体接合を有する大面
積の素子を連続的に形成することができるとされてい
る。こうしたことからこのロール・ツー・ロール方式は
大面積の半導体素子の量産に適する方法といえよう。
【０００７】一方、マイクロ波を用いたプラズマプロセ
スが最近注目されている。マイクロ波は周波数が高いた
め従来のラジオ周波数の高周波を用いた場合よりもエネ
ルギー密度を高めることが可能であり、プラズマを効率
よく発生させ、維持させることに適している。
【０００８】例えば、特開平３−３０４１９号公報に
は、マイクロ波プラズマＣＶＤ法を用いたロール・ツー
・ロール方式の堆積膜形成方法および装置が開示されて
いるが、マイクロ波によってプラズマを生起させること
により低圧下でも堆積膜の形成が可能になり、堆積膜の
膜特性低下の原因となる活性種のポリマライゼーション
を防ぎ高品質の堆積膜が得られるばかりでなく、プラズ
マ中でのポリシラン等の粉末の発生を抑え、且つ、成膜
速度の飛躍的向上が図れるとされている。
【０００９】尚、前記特開平３−３０４１９号公報には
ｐｉｎ構造の光起電力素子をロール・ツー・ロール方式
で連続形成するために、ｉ型半導体層をマイクロ波プラ
ズマＣＶＤ法で、ｎ、ｐ型半導体層を高周波プラズマＣ
ＶＤ法で形成する構成の装置が開示されている。非単結
晶半導体からなる光起電力素子においてはｐｉｎまたは
ｎｉｐの層構成が一般的に採用されているが、このよう
な層構成においてｉ型半導体層は入射光を吸収するため
に一定の膜厚を必要とするが、ｎ、ｐ型半導体層はｉ型
半導体層の約１／１０程度のごく薄い膜厚しか必要とし
ない。そのためロール・ツー・ロール方式において、膜
厚の必要なｉ型半導体層を成膜速度の速いマイクロ波プ
ラズマＣＶＤ法で形成するようにした場合にも、ｎ、ｐ
型半導体層は成膜速度の比較的遅い高周波プラズマＣＶ
Ｄ法で形成することが可能である。また、成膜速度の極
めて速いマイクロ波プラズマＣＶＤ法によって、ごく薄
い半導体層を再現性良く形成するにはかなりの習熟を要
し、成膜速度の比較的遅い高周波プラズマＣＶＤ法によ
る方が、ごく薄い半導体層をより容易に再現性良く形成
することができる。
【００１０】ところで、ロール・ツー・ロール方式にお
いてｉ型半導体層の形成に成膜速度の速いマイクロ波プ
ラズマＣＶＤ法を採用した場合、高周波プラズマＣＶＤ
法を採用した場合と比較して、帯状基板の搬送速度をか
なり高速化することが可能である。そして、帯状基板の
搬送速度を高めた場合には、ｎ、ｐ型半導体層の形成に
あたっては、成膜に必要な時間は一定であるため、成膜
室を帯状基板の搬送方向に搬送速度に比例して長くする
必要がある。しかしながら、高周波プラズマＣＶＤ法に
よっても、薄く均質な非単結晶半導体層を長い成膜室で
大面積に再現性良く形成するには限界があり、どうして
も所定の膜厚より薄すぎたり厚すぎたりする膜厚のバラ
ツキや、導電率等の特性のムラを生じやすい。特に、ｉ
型半導体層の光入射側に配置されるｐ型またはｎ型の不
純物ドープ層は、該不純物ドープ層での光の吸収による
ｉ型半導体層への入射光量の減少を防ぐため、その膜厚
を必要最小限に薄くする必要があるが、従来の高周波プ
ラズマＣＶＤ法で長い成膜室で大面積に薄く均質な不純
物ドープ層を形成することは難しく、形成した光起電力
素子の特性にバラツキやムラを生じる原因になってい
た。
【００１１】太陽電池等の光起電力素子では、光起電力
素子の単位モジュールを直列または並列に接続してユニ
ット化し、所望の電流、電圧を得ようとすることが多
く、各単位モジュールにおいては単位モジュール間の出
力電圧、出力電流等の特性のバラツキやムラの少ないこ
とが要求され、単位モジュールを形成する段階で、その
最大の特性決定要因である半導体積層膜の特性の均一性
が要求される。また、モジュールの組み立て工程を簡略
なものとするため、大面積にわたって特性の優れた半導
体積層膜が形成できるようにすることが、太陽電池等の
光起電力素子の量産性を高め、生産コストの大幅な削減
をもたらすことになる。こういった点で、従来のｉ型半
導体層をマイクロ波ＣＶＤ法で、ｎ、ｐ型半導体層を高
周波プラズマＣＶＤ法で形成する半導体積層膜の連続形
成装置では、形成される光起電力素子用の半導体積層膜
の特性にバラツキやムラを生じ易く、問題があった。
【００１２】ｎ、ｐ型の非結晶半導体層を形成する方法
としては他に、イオン注入法が従来から知られている。
イオン注入法によれば不純物イオンを打ち込む強さを加
速電圧によって制御することでｎ、ｐ型非単結晶半導体
層の層厚を制御することができるが、不純物イオンを打
ち込むためのイオン注入装置は、一般的に、イオンを発
生させる装置系、イオンをビーム状にして引き出す装置
系、ビームを走査する装置系などからなり、構成が複雑
で、装置も高価であるため、非単結晶半導体の光起電力
素子を生産性良く、低コストで製造するには適しておら
ず、不純物ドープ層の形成手段としては採用されていな
かった。
【００１３】一方、超ＬＳＩ等で要求されるきわめて浅
い接合を形成する方法として、上述のイオン注入法によ
らず、不純物ガスのプラズマによって不純物の導入を行
うプラズマドーピングが最近注目されており、超ＬＳＩ
プロセスデータハンドブック（サイエンスフォーラム
１９９０年発行）等に報告されている。また、１９８８
年第３５回応用物理学関係連合講演会講演予稿集３０ｐ
−Ｍ−６には、ｉ型のアモルファスシリコン膜を不純物
ガスの高周波プラズマにさらすプラズマドーピングによ
って、アモルファスシリコン膜に不純物のドーピングが
可能であることが開示されている。ところが、このよう
なプラズマドーピングを太陽電池等の光起電力素子の不
純物ドープ層の形成に適用することについては従来開示
されておらず、タンデム型の光起電力素子の形成におい
て、いかにしてプラズマドーピングを行えば良好な光起
電力素子が形成できるかについては、全く未知の状態で
あった。
【００１４】ところで、アモルファスシリコン系太陽電
池には結晶系太陽電池にはない光照射に伴う特性劣化現
象（Staebler−Wronski効果）があり、高効率化技術や
大面積生産技術を基にした低コスト化の達成とともに、
電力用途として実用化するための重要な課題となってい
る。この光劣化を機構解明とそれに対する抑制策に関し
ては、不純物の低減等の半導体材料の面から、タンデム
型の素子構造の採用等のデバイスの面から、加熱アニー
ル処理等の特性回復処理の面からなど数多くの研究が行
われており、なかでもタンデム型の素子構造の採用は、
ｉ型半導体層の膜厚を薄くでき光劣化を抑制することが
できるとともに、バンドギャツプの異なる太陽電池セル
を積層することにより高効率化も図れるため近年注目さ
れている。特にタンデム型の素子構造の中でも３層タン
デム型は、２層タンデム型と比較して、入射光スペクト
ルのより広い波長範囲を活用可能で高い光電変換効率が
得られるとともに、より高い出力電圧を得られる点で優
れている。
【００１５】しかし、２層または３層タンデム型の素子
は６層または９層以上の多数の層からなり、この多層構
造からなる半導体積層膜をいかにして再現性良く、高速
かつ連続的に形成できるかが課題となっていた。
【００１６】
【発明が解決しようとする課題】以上、従来のロール・
ツー・ロール方式による半導体積層膜の連続形成装置で
は、膜厚の厚いｉ型半導体層を高速成膜が可能なマイク
ロ波プラズマＣＶＤ法によって形成したときに、形成さ
れる光起電力素子の特性にバラツキやムラを生じ易いと
いう問題点がある。本発明の目的は、上述の問題点を解
決し、特性の優れた光起電力素子用の半導体積層膜を大
面積に特性のバラツキやムラのない光起電力素子及びそ
の形成方法及び高速かつ連続的に形成しうる装置を提供
することにある。
【００１７】本発明の他の目的は、光劣化が抑制され、
高い光電変換効率と高い出力電圧が得られる２層タンデ
ム型及び３層タンデム型の光起電力素子用の半導体積層
膜を提供することにあり、また、再現性良く、高速かつ
連続的に形成しうる装置を提供することにある。
【００１８】
【課題を解決するための手段】本発明の２層のタンデム
型光起電力素子及びその形成方法及びその形成装置は、
シリコン系非単結晶半導体からなり、第１の導電型を有
する第１半導体層と、主たる部分がマイクロ波プラズマ
ＣＶＤ法により形成された第１ｉ型半導体層と、第１導
電型とは反対導電型を有する第２半導体層と、第１導電
型を有する第３半導体層と、高周波プラズマＣＶＤ法に
より形成された第２ｉ型半導体層と、第１導電型とは反
対導電型を有する第４半導体層との積層構造を有し、前
記第２半導体層が高周波プラズマＣＶＤ法により形成さ
れ、前記第４半導体層がプラズマドーピングにより形成
されたことを特徴とする光起電力素子であり、また、基
板上にシリコン系非単結晶半導体の積層膜を形成する光
起電力素子形成方法において、高周波プラズマＣＶＤ法
によりｎ（またはｐ）型半導体層を形成する工程と、マ
イクロ波プラズマＣＶＤ法によりｉ型半導体層を形成す
る工程と、高周波プラズマＣＶＤ法によりｐ（または
ｎ）型半導体層を形成する工程と、高周波プラズマＣＶ
Ｄ法によりｎ（またはｐ）型半導体層を形成する工程
と、高周波プラズマＣＶＤ法によりｉ型半導体層を形成
する工程と、プラズマドーピングによりｐ（またはｎ）
型半導体層を形成する工程とを有することを特徴とする
光起電力素子の形成方法であり、また、帯状基板上にシ
リコン系非単結晶半導体の積層膜を連続的に形成する光
起電力素子形成装置において、少なくとも帯状基板の巻
き出し室と、高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層成膜室と、マイクロ波プラズマＣＶＤ法
によるｉ型半導体層成膜室と、高周波プラズマＣＶＤ法
によるｐ（またはｎ）型半導体層成膜室と、高周波プラ
ズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室
と、高周波プラズマＣＶＤ法によるｉ型半導体層成膜室
と、プラズマドーピングによるｐ（またはｎ）型半導体
層成膜室と、帯状基板の巻き取り室とを、前記帯状基板
を移動させる方向に沿ってこの順に配置し、かつ各々を
ガスゲートを介して接続して、前記各成膜室を貫通し連
続して移動する前記帯状基板上に、シリコン系非単結晶
半導体の積層膜を連続的に形成することを特徴とする光
起電力素子形成装置である。
【００１９】また、本発明の光起電力素子の形成装置に
おいて、望ましくは、前記ガスゲートを介して配置した
前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、
前記高周波プラズマＣＶＤ法によるｐ（またはｎ）型半
導体層成膜室との間に、さらに高周波プラズマＣＶＤ法
によるｉ型半導体層成膜室をガスゲートを介して配置す
る。
【００２０】更に、本発明の光起電力素子の形成装置に
おいて、望ましくは、前記ガスゲートを介して配置した
前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、
前記高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層成膜室との間に、さらに高周波プラズマＣＶＤ法
によるｉ型半導体層成膜室をガスゲートを介して配置す
る。
【００２１】本発明の３層のタンデム型光起電力素子及
びその形成方法及びその形成装置は、シリコン系非単結
晶半導体からなり、第１の導電型を有する第１半導体層
と、主たる部分がマイクロ波プラズマＣＶＤ法により形
成された第１ｉ型半導体層と、第１導電型とは反対導電
型を有する第２半導体層と、第１の導電型を有する第３
半導体層と、主たる部分がマイクロ波プラズマＣＶＤ法
により形成された第２ｉ型半導体層と、第１導電型とは
反対導電型を有する第４半導体層と、第１導電型を有す
る第５半導体層と、高周波プラズマＣＶＤ法により形成
された第３ｉ型半導体層と、第１導電型とは反対導電型
を有する第６半導体層との積層構造を有し、前記第２半
導体層及び前記第４半導体層が高周波プラズマＣＶＤ法
により形成され、前記第６半導体層がプラズマドーピン
グにより形成されたことを特徴とする光起電力素子であ
り、また、基板上にシリコン系非単結晶半導体の積層膜
を形成する光起電力素子形成方法において、高周波プラ
ズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成す
る工程と、マイクロ波プラズマＣＶＤ法によりｉ型半導
体層を形成する工程と、高周波プラズマＣＶＤ法により
ｐ（またはｎ）型半導体層を形成する工程と、高周波プ
ラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形成
する工程と、マイクロ波プラズマＣＶＤ法によりｉ型半
導体層を形成する工程と、高周波プラズマＣＶＤ法によ
りｐ（またはｎ）型半導体層を形成する工程と、高周波
プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形
成する工程と、高周波プラズマＣＶＤ法によりｉ型半導
体層を形成する工程と、プラズマドーピングによりｐ
（またはｎ）型半導体層を形成する工程とを有すること
を特徴とする光起電力素子の形成方法であり、帯状基板
上にシリコン系非単結晶半導体の積層膜を連続的に形成
する光起電力素子形成装置において、少なくとも帯状基
板の巻き出し室と、高周波プラズマＣＶＤ法によるｎ
（またはｐ）型半導体層成膜室と、マイクロ波プラズマ
ＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマ
ＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高
周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層
成膜室と、マイクロ波プラズマＣＶＤ法によるｉ型半導
体層成膜室と、高周波プラズマＣＶＤ法によるｐ（また
はｎ）型半導体層成膜室と、高周波プラズマＣＶＤ法に
よるｎ（またはｐ）型半導体層成膜室と、高周波プラズ
マＣＶＤ法によるｉ型半導体層成膜室と、プラズマドー
ピングによるｐ（またはｎ）型半導体層成膜室と、帯状
基板の巻き取り室とを、前記帯状基板を移動させる方向
に沿ってこの順に配置し、かつ各々をガスゲートを介し
て接続して、前記各成膜室を貫通し連続して移動する前
記帯状基板上に、シリコン系非単結晶半導体の積層膜を
連続的に形成することを特徴とする光起電力素子形成装
置である。
【００２２】また、本発明の光起電力素子の形成装置に
おいて、望ましくは、前記ガスゲートを介して配置した
前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、
前記高周波プラズマＣＶＤ法によるｐ（またはｎ）型半
導体層成膜室との間の少なくとも一箇所に、さらに高周
波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲ
ートを介して配置する。
【００２３】更に、本発明の光起電力素子の形成装置に
おいて、望ましくは、前記ガスゲートを介して配置した
前記マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、
前記高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層成膜室との間の少なくとも一箇所に、さらに高周
波プラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲ
ートを介して配置する。
【００２４】
【作用】以下、図面を参照しながら本発明を詳細に説明
する。
【００２５】（２層タンデム型光起電力素子について）
図１は本発明の半導体積層膜の連続形成装置の基本的な
一例を示す模式的説明図である。図１において、本発明
の半導体積層膜の連続形成装置は、基本的には帯状部材
等の基板巻き出し室１０１、高周波プラズマＣＶＤ法に
よる第１の導電型層であるｎ（またはｐ）型半導体層成
膜室１０２Ａ、内部に３個の成膜室を有するマイクロ波
プラズマＣＶＤ法によるｉ型半導体層成膜室１０３、高
周波プラズマＣＶＤ法による第１の導電型と異なる第２
の導電型であるｐ（またはｎ）型半導体層成膜室１０５
Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層成膜室１０２Ｂ、高周波プラズマＣＶＤ法による
ｉ型半導体層成膜室１０４、プラズマドーピングによる
ｐ（またはｎ）型半導体層成膜室１０５Ｂ、帯状基板の
巻き取り室１０６から構成されており、各室間はそれぞ
れガスゲート１０７によって接続されている。
【００２６】本発明の装置において帯状基板１０８は帯
状基板の巻き出し室１０１内のボビン１０９から巻き出
され、帯状基板の巻き取り室１０６内のボビン１１０に
巻き取られるまでにガスゲートで接続された６個の成膜
室を通過しながら移動させられ、その間に表面にｎｉｐ
ｎｉｐまたはｐｉｎｐｉｎ構造の非単結晶半導体の積層
膜を形成される。
【００２７】本発明は、発明者らの鋭意研究の結果得ら
れた以下の知見に基づき更に検討を重ね完成に至ったも
のである。
【００２８】発明者らは、図１に示すロール・ツー・ロ
ール方式の装置において光入射面からみて最も上側の比
較的膜厚の薄いｉ型半導体層を高周波プラズマＣＶＤ法
で、光入射面からみて下側の比較的膜厚の厚いｉ型半導
体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半導体
層を高周波プラズマＣＶＤ法で形成して、非晶質シリコ
ン系半導体からなるｎｉｐｎｉｐまたはｐｉｎｐｉｎ構
造の２層タンデム型の光起電力素子を形成していた。
【００２９】この従来の装置において、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３での成膜
速度は約８ｎｍ／秒以上で極めて速く、２層タンデム型
光起電力素子用の半導体積層膜の高速成膜が可能であっ
た。尚、上側のｎｉｐ構造の素子のｉ型半導体層は、成
膜速度の比較的遅い高周波プラズマＣＶＤ法によって形
成したが、２層タンデム型光起電力素子において上側の
素子のｉ型半導体層には下側の素子のｉ型半導体層より
も強い光が照射されることになり、該素子のｉ型半導体
層は同じ出力電流を得るのに下側の素子のｉ型半導体層
よりも膜厚が薄くてよいため、該ｉ型半導体層の成膜速
度が遅いことが半導体積層膜全体の高速形成を妨げるこ
とはなかった。そして、高速成膜が可能になったことに
より、帯状基板の搬送速度を高速化することができ、帯
状基板の搬送速度を約１００ｃｍ／分まで高速化して
も、ｉ型半導体成膜室１０３に１室の長さが約２０ｃｍ
の長さの成膜室を３室設けることで約３００ｎｍのｉ型
半導体層を形成することができた。
【００３０】また、光起電力素子のｉ型半導体層の光入
射側の不純物ドープ層には、該層での光の吸収を防ぐた
め、アモルファス炭化シリコン等のハンドギャップの広
いシリコン系材料や、短波光の吸収率が低い微結晶シリ
コンが好適に用いられるが、本発明者らはアモルファス
系シリコンよりも約３桁も高い導電率が得られる微結晶
シリコンを光入射側の不純物ドープ層に用いたが、高周
波プラズマＣＶＤ法によって不純物をドープした高導電
率の微結晶シリコン層を高速形成しようとした場合に
は、以下のような問題があった。
【００３１】すなわち、シリコン原子を含有する原料ガ
スの流量を増して成膜速度を上げようとすると、原料ガ
ス流量に対する高周波電力の比率が低下し、微結晶膜を
形成することができなくなり、形成される膜がアモルフ
ァス化し、導電率が急激に低下して素子特性が低下する
という問題がある。一方、高周波電力を増して成膜速度
を上げると、成膜速度や導電率の成膜領域内での分布が
大きくなり、ごく薄い層を成膜領域全体に均一に形成す
ることができなくなり、また微結晶化させるために膨大
な高周波電力が必要となり、きわめて大きな電源が必要
になるとともに均一に電力を投入することが困難にな
る。さらに異常放電も起こり易くなるという問題があ
る。以上のような理由で、高周波プラズマＣＶＤ法によ
って高導電率の微結晶シリコンのごく薄い層を高速で形
成するには限界があり、１０ｎｍ程度のごく薄い層を均
一に形成するには、該層を約１０ｎｍ／分以下の成膜速
度で形成する必要があった。
【００３２】したがって、従来のロール・ツー・ロール
方式の装置において、ｉ型半導体層をマイクロ波プラズ
マＣＶＤ法によって形成した場合、ｉ型半導体層の光入
射側の不純物ドープ層を高周波プラズマＣＶＤ法によっ
て形成するには、帯状基板の移動方向にかなり長い成膜
室が必要であった。
【００３３】このような長い成膜室１０５Ａ、１０５Ｂ
において、１０ｎｍ程度の極めて薄い不純物ドープ層を
良質かつ均一に形成することは極めて困難であったが、
本発明者らはより良い成膜条件を見い出すべく、導入す
るシリコン原料ガスの流量を変化させて、形成される光
起電力素子の特性との対応を調べていた。この時、発明
者らは最も光入射側の不純物ドープを形成する成膜室１
０５Ｂに流すシリコン原料ガスのＳｉＨ4の流量を減少
させて、ついには０にまでしたが、それでも光起電力素
子が形成される事を見い出した。すなわち、シリコン原
子の原料ガスを含まないガスのプラズマによってもｉ型
半導体層上に不純物ドープ層が形成され、ｎｉｐｎｉｐ
またはｐｉｎｐｉｎ構造の２層タンデム型光起電力素子
が形成されることを見いだしたのである。これは従来の
不純物をドープしたシリコン膜を堆積することによって
不純物ドープ層を形成するという考えからは到底思いつ
かない現象であった。
【００３４】二次イオン質量分析法（ＳＩＭＳ）によっ
て、形成した光起電力素子のシリコン元素および不純物
元素の膜厚方向の分布を分析したが、ＳｉＨ4を流さず
にｉ型半導体層表面をプラズマにさらした場合にも、ｉ
型半導体層上に高濃度の不純物ドープ層が約１０ｎｍの
ごく薄い膜厚で形成されていることが確認された。ま
た、同様に二次イオン質量分析法（ＳＩＭＳ）によっ
て、形成された光起電力素子のｉ型半導体層上の不純物
ドープ層の膜厚の場所によるバラツキ、ムラ等を分析し
たが、ＳｉＨ4を流さない場合の方が、所定膜厚の膜の
堆積が行われるだけの量のＳｉＨ4を流した場合よりも
不純物ドープ層の膜厚の均一性が高いことが確認され
た。
【００３５】このようにシリコンの原料ガスであるＳｉ
Ｈ4を流さずに不純物ドープ層が形成されたのは、不純
物を含んだシリコン系非単結晶半導体が堆積されたので
はなく、Ｂ2Ｈ6やＰＨ3等の不純物ドーピングガスがプ
ラズマにより電離されて不純物イオンとなり、プラズマ
のエネルギーによってｉ型半導体層の表面近傍のごく薄
い領域に打ち込まれていわゆるプラズマドーピングが行
われたためと考えられる。
【００３６】さらに、原因は不明であるが、発明者らが
実験を行ったところ、光起電力素子の不純物ドープ層の
ような約５０ｎｍ以下の比較的薄い微結晶膜を形成する
場合、シリコンの原料ガスであるＳｉＨ4等と不純物用
のガスであるＢ2Ｈ6等との混合ガスのプラズマにより堆
積したｐ型微結晶膜に較べて、ＳｉＨ4等のみのプラズ
マによりｉ型膜を堆積させた後、該ｉ型膜をＢ2Ｈ6等を
含むプラズマによりプラズマドーピングしたｐ型微結晶
膜の方が結晶性が良いことがわかった。また、微結晶の
ｉ型半導体層にプラズマドーピングを行う場合、プラズ
マドープによってｉ型半導体層の結晶性を低下させない
事が重要であるが、この為には、プラズマドーピングを
行う時に不純物元素を含有するガスとともに水素ガスを
大量に流すことが望ましいことがわかった。
【００３７】水素ガスはプラズマによって励起状態の水
素になり、膜表面に作用して膜を緻密にし、形成される
不純物ドープ層の結晶性を向上させる作用をするものと
考えられる。水素ガスの流量は、望ましくは不純物元素
を含有するガス（希釈なし）の１０倍以上、より好まし
くは１００倍以上であった。また、このような励起状態
の水素の膜表面への作用は、堆積膜表面の温度が高い場
合、堆積膜表面の水素が離脱して能力が低下した。その
ため、プラズマドーピングを行う際の基板温度は、好ま
しくは４００℃以下、より好ましくは３００℃以下、最
適には２００℃以下であった。
【００３８】ｐ型不純物としてＢを含有する微結晶膜を
プラズマＣＶＤ法により堆積する場合、結晶性が悪くな
り易く、アモルファス化し易い傾向があった。これは、
ｐｉｎ接合を有する光起電力素子を２層以上複数積層し
た場合においても同様であった。
【００３９】次に、発明者らはこのようにＳｉＨ4ガス
を流さずｉ型半導体層上にプラズマドーピングを行って
光起電力素子を形成する時に、放電電力を一定に保ちつ
つ放電周波数を１ｋＨｚから１０ｋＨｚ，７５ｋＨｚ，
４００ｋＨｚ，１ＭＨｚ，４ＭＨｚ，１３．５６ＭＨｚ
と変え、それぞれの放電周波数でプラズマドーピングを
行って７種の光起電力素子を作製した。その結果、１ｋ
Ｈｚないし１３．５６Ｈｚの各放電周波数において良好
な特性の光起電力素子が大面積にバラツキやムラなく形
成できることを見いだした。
【００４０】更に、本発明者らは図１に示す装置におい
て成膜室１０５ＡにおいてもＳｉＨ 4ガスを流さないよ
うにし、ｉ型半導体層の光入射側の不純物ドープ層を全
てプラズマドーピングによって形成するようにした。
【００４１】すると、ＳｉＨ4ガスを流して高周波プラ
ズマＣＶＤ法によって層形成を行った場合と比較して、
形成されるタンデム型光起電力素子の出力特性（光照射
時の電圧−電流特性）において曲線因子の低下が見ら
れ、良好な素子特性が得られなかった。尚、成膜室１０
５Ｂにおける最も光入射側の不純物ドープ層のみをプラ
ズマドーピングによって形成した場合には、このような
曲線因子の低下は見られなかった。
【００４２】また、図１に示す装置において成膜室１０
２Ａ，１０３，１０５Ａのみで成膜を行い、マイクロ波
ＣＶＤ法によるｉ型半導体層を有するシングル型光起電
力素子を形成した場合に、成膜室１０５Ａにおける不純
物ドープ層の形成方法を高周波プラズマＣＶＤ法からプ
ラズマドーピングに変えてもこのような曲線因子の低下
は見られず良好な素子特性が得られた。
【００４３】すなわち、ｉ型半導体層の光入射側の不純
物ドープ層をプラズマドーピングによって形成し、該層
の上に更に反対導電型の半導体層を積層した場合におい
てのみ曲線因子の低下が見られることがわかった。
【００４４】本発明は以上の知見に基づき、高品質の光
起電力素子を大面積にバラツキやムラなく高速に形成し
うる装置を実現したものである。すなわち、従来のｉ型
半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半
導体層を高周波プラズマＣＶＤ法で形成するロール・ツ
ー・ロール方式の半導体積層膜の連続形成装置におけ
る、ｉ型半導体層上の不純物ドープ層を大面積に薄く均
質に形成することが困難で、形成される光起電力素子に
特性のバラツキやムラを生じ易いという問題点を最も光
入射側に位置する不純物ドープ層をプラズマドーピング
によって形成するようにしたことにより解決し、高品質
の２層タンデム型の光起電力素子を大面積にバラツキや
ムラなく、高速かつ連続的に形成しうるようにしたもの
である。
【００４５】（３層タンデム型光起電力素子について）
図２は本発明の半導体積層膜の連続形成装置の基本的な
一例を示す模式的説明図である。図２において、本発明
の半導体積層膜の連続形成装置は、基本的には帯状基板
の巻き出し室１０１、高周波プラズマＣＶＤ法によるｎ
（またはｐ）型半導体層成膜室１０２Ａ、内部に３個の
成膜室を有するマイクロ波プラズマＣＶＤ法によるｉ型
半導体層成膜室１０３Ａ、高周波プラズマＣＶＤ法によ
るｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波プ
ラズマＣＶＤ方によるｎ（またはｐ）型半導体層成膜室
１０２Ｂ、内部に３個の成膜室を有するマイクロ波プラ
ズマＣＶＤ法によるｉ型半導体成膜室１０３Ｂ、高周波
プラズマＣＶＤ法によるｐ（またはｎ）型半導体成膜室
１０５Ｂ、高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層成膜室１０２Ｃ、高周波プラズマＣＶＤ
法によるｉ型半導体層成膜室１０４、プラズマドーピン
グによるｐ（またはｎ）型半導体層成膜室１０５Ｃ、帯
状基板の巻き取り室１０６から構成されており、各室間
はそれぞれガスゲート１０７によって接続されている。
【００４６】本発明の装置において帯状基板１０８は帯
状基板の巻き出し室１０１内のボビン１０９から巻き出
され、帯状基板の巻き取り室１０６内のボビン１１０に
巻き取られるまでにガスゲートで接続された９個の成膜
室を通過しながら移動させられ、その間に表面にｎｉｐ
ｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単結晶
半導体の積層膜を形成される。
【００４７】本発明は、発明者らの鋭意研究の結果得ら
れた以下の知見に基づき更に検討を重ね完成に至ったも
のである。
【００４８】発明者らは、図２に示すロール・ツー・ロ
ール方式の装置において光入射面からみて最も上側の２
つの比較的膜厚の薄いｉ型半導体層を高周波プラズマＣ
ＶＤ法で、光入射面からみて下側の２つの比較的膜厚の
厚いｉ型半導体層をマイクロ波プラズマＣＶＤ法で、
ｎ、ｐ型半導体層を高周波プラズマＣＶＤ法で形成し
て、非晶質シリコン系半導体からなるｎｉｐｎｉｐｎｉ
ｐまたはｐｉｎｐｉｎｐｉｎ構造の３層タンデム型の光
起電力素子を形成していた。
【００４９】この従来の装置において、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ、１０
３Ｂでの成膜速度は約８ｎｍ／秒以上で極めて速く、３
層タンデム型光起電力素子用の半導体積層膜の高速成膜
が可能であった。尚、最も上側のｎｉｐ構造の素子のｉ
型半導体層は、成膜速度の比較的遅い高周波プラズマＣ
ＶＤ法によって形成したが、３層タンデム型光起電力素
子において最も上側の素子のｉ型半導体層には直列接続
された３素子の中で最も強い光が照射されることにな
り、該素子のｉ型半導体層は同じ出力電流を得るのに３
素子のｉ型半導体層の中で最も膜厚が薄くてよいため、
該ｉ型半導体層の成膜速度が遅いことが半導体積層膜全
体の高速形成を妨げることはなかった。そして、高速成
膜が可能になったことにより、帯状基板の搬送速度を高
速化することができ、帯状基板の搬送速度を約１００ｃ
ｍ／分まで高速化しても、ｉ型半導体成膜室１０３Ａ、
１０３Ｂに１室の長さが約２０ｃｍの長さの成膜室を３
室設けることで約３００ｎｍのｉ型半導体層を形成する
ことができた。
【００５０】また、２層タンデム型光起電力素子と同様
に光起電力素子のｉ型半導体層の光入射側の不純物ドー
プ層には、該層での光の吸収を防ぐため、アモルファス
炭化シリコン等のハンドギャップの広いシリコン系材料
や、短波光の吸収率が低い微結晶シリコンが一般に用い
られるが、本発明者らはアモルファス系シリコンよりも
約３桁も高い導電率が得られる微結晶シリコンを光入射
側の不純物ドープ層に用いていたが、高周波プラズマＣ
ＶＤ法によって不純物をドープした高導電率の微結晶シ
リコン層を高速形成しようとした場合には、２層タンデ
ム型と同様な問題があった。
【００５１】すなわち、シリコン原子の原料ガスを含ま
ないガスのプラズマによってもｉ型半導体層上に不純物
ドープ層が形成され、ｎｉｐｎｉｐｎｉｐまたはｐｉｎ
ｐｉｎｐｉｎ構造の３層タンデム型光起電力素子が形成
されることを見いだしたのである。これは従来の不純物
をドープしたシリコン膜を堆積することによって不純物
ドープ層を形成するという考えからは到底思いつかない
現象であった。
【００５２】更に、本発明者らは図２に示す装置におい
て成膜室１０５Ａ、１０５ＢにおいてもＳｉＨ4ガスを
流さないようにし、ｉ型半導体層の光入射側の不純物ド
ープ層を全てプラズマドーピングによって形成するよう
にした。
【００５３】すると、ＳｉＨ4ガスを流して高周波プラ
ズマＣＶＤ法によって層形成を行った場合と比較して、
形成されるタンデム型光起電力素子の出力特性（光照射
時の電圧−電流特性）において曲線因子の低下が見ら
れ、良好な素子特性が得られなかった。尚、成膜室１０
５Ｃにおける最も光入射側の不純物ドープ層のみをプラ
ズマドーピングによって形成した場合には、このような
曲線因子の低下は見られなかった。
【００５４】また、図２に示す装置において成膜室１０
２Ａ、１０３、１０５Ａのみで成膜を行い、マイクロ波
ＣＶＤ法によるｉ型半導体層を有するシングル型光起電
力素子を形成した場合に、成膜室１０５Ａにおける不純
物ドープ層の形成方法を高周波プラズマＣＶＤ法からプ
ラズマドーピングに変えてもこのような曲線因子の低下
は見られず良好な素子特性が得られた。
【００５５】すなわち、ｉ型半導体層の光入射側の不純
物ドープ層をプラズマドーピングによって形成し、該層
の上に更に反対導電型の半導体層を積層した場合におい
てのみ曲線因子の低下が見られることがわかった。
【００５６】本発明は以上の知見に基づき、高品質の光
起電力素子を大面積にバラツキやムラなく高速に形成し
うる装置を実現したものである。すなわち、従来のｉ型
半導体層をマイクロ波プラズマＣＶＤ法で、ｎ、ｐ型半
導体層を高周波プラズマＣＶＤ法で形成するロール・ツ
ー・ロール方式の半導体積層膜の連続形成装置におけ
る、ｉ型半導体層上の不純物ドープ層を大面積に薄く均
質に形成することが困難で、形成される光起電力素子に
特性のバラツキやムラを生じ易いという問題点を最も光
入射側に位置する不純物ドープ層をプラズマドーピング
によって形成するようにしたことにより解決し、高品質
の３層タンデム型の光起電力素子を大面積にバラツキや
ムラなく、高速かつ連続的に形成しうるようにしたもの
である。
【００５７】マイクロ波プラズマＣＶＤ法によるｉ型半
導体層成膜室 本発明の２層または３層のタンデム型の光起電力素子を
用いた装置においてマイクロ波プラズマＣＶＤ法による
ｉ型半導体層成膜室とは、連続的に移動する帯状基板上
にマイクロ波プラズマＣＶＤ法により実質的に真性なシ
リコン系非単結晶半導体層を連続的に形成するための成
膜室をいう。
【００５８】本発明の装置においてマイクロ波プラズマ
ＣＶＤ法によるｉ型半導体層成膜室は、一つの成膜室の
大きさを一定以上に大きくしないで帯状基板のより速い
移動速度に対応するため、あるいは一つの層を複数の成
膜条件で形成するために、複数個連結して設けても良
い。
【００５９】なお、本発明の装置において、マイクロ波
プラズマＣＶＤ法による成膜室にはプラズマを形成する
ためのマイクロ波電力を投入する必要があるが、マイク
ロ波電力を投入する手段としては、特開平３−３０４１
９号公報に開示されたようなマイクロ波透過性部材から
なるマイクロ波導入窓、特開平３−３０４２０号公報に
開示されたようなマイクロ波漏洩導波管、特開平３−３
０４２１号公報に開示されたようなマイクロ波放射アン
テナ等の手段およびこれらに磁場形成装置を組み合わせ
てＥＣＲ条件にした手段を挙げることができる。
【００６０】以下、マイクロ波透過性部材からなるマイ
クロ波導入窓をマイクロ波電力投入手段として用いる場
合について詳しく説明する。
【００６１】マイクロ波透過性部材はマイクロ波導入窓
の先端部分に設けられ、前記成膜室内の真空雰囲気と前
記マイクロ波導入窓の設置されている外気とを分離し、
その内外間に存在している圧力差に耐え得るような構造
に設計される。具体的には、そのマイクロ波の進行方向
に対する断面形状が好ましくは円形、方形、楕円形の平
板、ベルジャー状、タブレット状、円錐状とされるのが
望ましい。
【００６２】また、マイクロ波透過性部材のマイクロ波
の進行方向に対する厚さは、ここでのマイクロ波の反射
が最少に抑えられるように、用いる材質の誘電率を考慮
して設計されるのが望ましく、例えば平板状であるなら
ばマイクロ波の波長の１／２波長にほぼ等しくされるの
が好ましい。更に、その材質としては、マイクロ波導入
窓から放射されるマイクロ波エネルギーを最小の損失で
前記成膜室内へ透過させることができ、また、前記成膜
室内への大気の流入が生じない気密性の優れたものが好
ましく、具体的には石英、アルミナ、窒化ケイ素、ベリ
リア、マグネシア、ジルコニア、窒化ホウ素、炭化ケイ
素等のガラス又はファインセラミックス等が挙げられ
る。
【００６３】また、マイクロ波透過性部材はマイクロ波
エネルギー及び／又はプラズマエネルギーによる加熱に
よって熱劣化（ヒビ割れ、破壊）等を起こすことを防止
するため均一に冷却されることが好ましい。
【００６４】具体的な冷却手段としては、前記マイクロ
波透過性部材の大気側の面に向けて吹きつけられる冷却
空気流であってもよいし、マイクロ波導入窓そのものを
冷却空気、水、オイル、フレオン等の冷却媒体にて冷却
し、マイクロ波導入窓に接する部分を介してマイクロ波
透過性部材を冷却しても良い。マイクロ波透過性部材を
十分に低い温度まで冷却することで、比較的高いパワー
のマイクロ波電力を成膜室内へ導入しても、発生する熱
によってマイクロ波透過性部材にひび割れ等の破壊を生
じさせることなく、高電子密度のプラズマを生起するこ
とができる。
【００６５】また、マイクロ波透過性部材がマイクロ波
プラズマに接している部分には、帯状基板上と同様膜堆
積が起こる。従って、堆積する膜の種類、特性にもよる
が、該堆積膜によってマイクロ波導入窓から放射される
べきマイクロ波電力が吸収又は反射され、前記帯状部材
によって形成される成膜室内へのマイクロ波エネルギー
の投入量が減少し、放電開始直後に比較して著しくその
変化量が増大した場合には、マイクロ波プラズマの維持
そのものが困難になるばかりでなく、形成される堆積膜
の成膜速度の減少や特性等の変化を生じることがある。
このような場合には、マイクロ波透過性部材に堆積され
る膜をドライエッチング、ウェットエッチング、又はブ
ラスト等の機械的方法等により除去すれば初期状態を復
元できる。特に、前記真空状態を維持したまま堆積膜の
除去を行う方法としてはドライエッチングが好適に用い
られる。
【００６６】また、マイクロ波アプリケーター手段ごと
成膜室内の真空状態は保持したまま、いわゆるロードロ
ック方式で成膜室外へ取り出し、マイクロ波透過性部材
上に堆積した膜をウェットエッチング又は機械的除去等
によって剥離して再利用するか、又は、新品と交換して
も良い。
【００６７】更には、マイクロ波透過性部材の成膜室側
の表面に沿って、該マイクロ波透過性部材とほぼ同等の
マイクロ波透過性を有する材質からなるシートを連続的
に送ることによって、該シートの表面上に堆積膜を付
着、形成させ、マイクロ波プラズマ領域外へ排出すると
いった手法を採用することもできる。
【００６８】更にまた、特開平３−１１０７９８号公報
に開示されたように、マイクロ波透過性部材の成膜室側
に、マイクロ波電界を垂直に細かく分割する金属或いは
マイクロ波反射部材を配置し、マイクロ波電力は成膜室
内に投入しながらも、その分割部におけるプラズマの発
生を困難なものとし、その結果成膜室内のプラズマとマ
イクロ波導入窓との距離を拡大させてマイクロ波導入窓
上に膜が付着する事を防止するようにしてもよい。
【００６９】マイクロ波導入窓は、マイクロ波電源より
供給されるマイクロ波電力を成膜室内に投入して、成膜
室内に導入される堆積膜形成用原料ガスをプラズマ化し
維持させることができる構造を有するものである。
【００７０】具体的には、マイクロ波伝送用導波管の先
端部分にマイクロ波透過性部材を、気密保持が可能な状
態に取り付けたものが好ましく用いられる。そしてマイ
クロ波導入窓はマイクロ波伝送用導波管と同一規格のも
のであっても良いし、他の規格のものであっても良い。
また、マイクロ波導入窓の中でのマイクロ波の伝送モー
ドは、成膜室内でのマイクロ波電力の伝送を効率良く行
わせしめ、且つ、マイクロ波プラズマを安定して生起・
維持・制御せしめる上で、単一モードとなるようにマイ
クロ波導入窓の寸法・形状等が設計されるのが望まし
い。但し、複数モードが伝送されるようなものであって
も、使用する原料ガス、圧力、マイクロ波電力等のマイ
クロ波プラズマ生起条件を適宜選択することによって使
用することもできる。単一モードとなるように設計され
る場合の伝送モードとしては、例えばＴＥ10モード、Ｔ
Ｅ11モード、ｅＨ1モード、ＴＭ11モード、ＴＭ01モー
ド等を挙げることができるが、好ましくはＴＥ10モー
ド、ＴＥ11、ｅＨ1モードが選択される。そして、マイ
クロ波導入窓には、上述の伝送モードが伝送可能な導波
管が接続され、好ましくは該導波管中の伝送モードと前
記マイクロ波アプリケーター手段中の伝送モードとは一
致させるのが望ましい。導波管の種類としては、使用さ
れるマイクロ波の周波数帯（バンド）及びモードによっ
て適宜選択され、少なくともそのカットオフ周波数は使
用される周波数よりも小さいものであることが好まし
く、具体的にはＪＩＳ，ＥＩＡＪ，ＩＥＣ，ＪＡＮ等の
規格の方形導波管、円形導波管、又は楕円導波管等の
他、２．４５ＧＨｚのマイクロ波用として、方形の断面
の内径で幅９６ｃｍ×高さ２７ｃｍのもの等を挙げるこ
とができる。
【００７１】マイクロ波電線より供給されるマイクロ波
電力は、マイクロ波導入窓を介して効率良く成膜室内へ
投入されるため、いわゆるマイクロ波導入窓に起因する
反射波に関する問題は回避しやすく、マイクロ波回路に
おいてはスリースタブチューナー又はＥ−Ｈチューナー
等のマイクロ波整合回路を用いなくとも比較的安定した
放電を維持することが可能であるが、放電開始前や放電
開始後でも異常放電等により強い反射波を生ずるような
場合にはマイクロ波電源の保護のために前記マイクロ波
整合回路を設けることが望ましい。
【００７２】本発明の装置において、上述したマイクロ
波をプラズマＣＶＤ法による成膜室にマイクロ波電力を
投入する手段の、マイクロ波の投入方向としては、成膜
室内にプラズマが形成されれば、帯状基板の半導体層形
成面に対して垂直な方向、帯状基板の半導体層形成面に
対して平行で、移動方向に対して垂直な方向、帯状基板
の半導体層形成面に対して平行で、移動方向に対して平
行方向等、いかなる方向でもよく、同時に数方向に投入
してもよいが、好ましくは帯状基板の半導体層形成面に
対して平行で、移動方向に対して垂直な方向に投入す
る。
【００７３】また、上述したマイクロ波をプラズマＣＶ
Ｄ法による成膜室にマイクロ波電力を投入する手段の配
設数は、成膜室内にプラズマが形成されればいくつでも
よいが、プラズマ形成空間が広い場合には複数個を配設
することが好ましい。なお、マイクロ波電力を帯状基板
の半導体層形成面に対して平行で、移動方向に対して垂
直な方向に投入する場合、帯状基板の幅が比較的狭い場
合には帯状基板の片側からマイクロ波を導入するだけで
ほぼ均一なプラズマが帯状基板上に形成できるが、帯状
基板の幅が広い場合には帯状基板の両側からマイクロ波
を導入するようにすることが好ましい。
【００７４】なお、マイクロ波投入手段が複数個配設さ
れた場合、それらのマイクロ波投入手段にマイクロ波電
力を供給するには、それぞれ電源を設けて供給するよう
にしても、少数の電源からのマイクロ波電力をパワーデ
バイダーによって分割してそれぞれに供給するようにし
てもよい。
【００７５】本発明の装置のマイクロ波プラズマＣＶＤ
法による成膜室において、複数個のマイクロ波投入手段
を互いに対向させて配設させる場合には、一方のマイク
ロ波投入手段より放射されたマイクロ波電力を、他方の
マイクロ波投入手段が受信し、受信されたマイクロ波電
力が前記他方のマイクロ波投入手段に接続されているマ
イクロ波電源にまで達して、該マイクロ波電源に損傷を
与えたり、マイクロ波の発振に異常を生ぜしめる等の悪
影響を及ぼすことのないように配置する必要がある。
【００７６】具体的には、マイクロ波投入手段の中を進
行するマイクロ波の電界方向同士が互いに平行とならな
いようにマイクロ波導入手段を配設する。すなわち、マ
イクロ波投入手段に接続される導波管の長辺又は長軸を
含む面とが互いに平行とならないように導波管を配設す
る。
【００７７】また、本発明の装置において、マイクロ波
プラズマＣＶＤ法を行う成膜室には連続的に半導体層を
形成するために帯状基板を通過、貫通させる必要がある
が、成膜室内における帯状基板の形状としては、米国特
許４５６６４０３号明細書に開示されたような平面形
状、特開平３−３０４１９号公報に開示されたようなΩ
型形状等を挙げることができる。
【００７８】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室内で、堆積膜形成用の原料ガス
は、帯状基板が通過する成膜室内に配設されたその先端
部に単一又は複数のガス放出孔を有するガス導入管よ
り、成膜室内に放出され、投入されるマイクロ波電力に
よりプラズマ化され、マイクロ波プラズマ領域を形成す
る。ガス導入管を構成する材質としてはマイクロ波プラ
ズマ中で損傷を受けることのないものが好適に用いられ
る。具体的にステンレススチール、Ｎｉ、Ｔｉ、Ｗ等耐
熱性金属及びこれらの金属上にアルミナ、窒化ケイ素等
のセラミックスを溶射処理等したものが挙げられる。
【００７９】また、原料ガスの導入は成膜室のいかなる
位置から行ってもよいが、帯状基板上に形成されるプラ
ズマが少なくとも帯状基板の幅方向に均一になるよう
に、帯状基板の幅方向に複数の位置から導入するように
することが望ましい。
【００８０】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室を半導体層の形成に適した圧力
に排気する手段としては真空ポンプが用いられる。マイ
クロ波プラズマＣＶＤ法では高周波プラズマＣＶＤ法よ
りも低い圧力でプラズマの維持が可能で、堆積膜形成時
の圧力を低圧化することにより高品質の堆積膜を高速に
形成することが可能になるため、高周波プラズマＣＶＤ
法による成膜室よりも高真空を得ることができる真空ポ
ンプによって排気することが望ましい。具体的にこの様
な高真空を得るに適した真空ポンプとしては、ターボ分
子ポンプ、油拡散ポンプ、クライオポンプおよびこれら
のポンプにロータリーポンプ、メカニカルブースターポ
ンプ等を組み合わせたポンプ等が挙げられ、好適には、
ターボ分子ポンプまたは油拡散ポンプにロータリーポン
プとメカニカルブースターポンプを組み合わせたポンプ
が用いられる。
【００８１】なお、マイクロ波プラズマＣＶＤ法による
成膜室を排気する排気管（排気口）は、大量の原料ガス
および原料ガスの分解ガスを排気するため、成膜室内を
区切って複数のプラズマ空間を形成した時に各プラズマ
空問のガスを相互拡散させずに排気するため、成膜室内
に複数方向の原料ガスの流れを形成するため、あるいは
低真空時の荒引き用の手段と高真空時の排気用の手段を
分けるため、等の目的のために複数設けてもよい。
【００８２】また、マイクロ波プラズマＣＶＤ法による
成膜室を排気する排気管（排気口）には、成膜室内に投
入されるマイクロ波電力が成膜室のプラズマ形成空間か
ら外部に漏洩して、プラズマが不安定になったり、外部
の電子機器にノイズをいれたりすることのないように、
マイクロ波の漏洩を防ぎながらガスを通過させる、金属
性のメッシュあるいは金属性の板にマイクロ波が透過し
ない程度に小さな穴を高い開口率で開けたもの等を配設
することが望ましい。
【００８３】本発明の装置において、マイクロ波プラズ
マＣＶＤ法による成膜室内には、該成膜室内を移動しつ
つその表面に半導体層を形成される帯状基板を、半導体
膜の形成に適した温度に制御するための温度制御手段を
設けることが望ましい。
【００８４】マイクロ波プラズマＣＶＤ法に適した低圧
下ではガスの対流等による基板の冷却効果が少ないた
め、帯状基板は半導体層が形成される過程においてマイ
クロ波による高密度プラズマにさらされることによって
加熱され、所望の温度以上に加熱されてしまうことがあ
る。したがって、帯状基板がプラズマ形成空間に入る前
に半導体層の形成に適した温度にまで加熱し、プラズマ
形成空間においては一定温度が保たれるように、温度制
御手段を配設することが好ましい。例えば、投入される
マイクロ波電力が大きな場合には、プラズマ形成空間の
前にガスゲートを通過して温度の低下した帯状基板を加
熱するためのヒーターを、プラズマ形成空間にプラズマ
によってさらに加熱される帯状基板を一定温度に保つた
めの冷却手段を配設する。
【００８５】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面側から
行うことが好ましい。
【００８６】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板の加熱には非接触で加熱が可能
なランプヒーター等の放射によるヒーター手段を用いる
ことが好ましく、帯状基板の温度制御のための温度測定
手段としては、移動表面の温度測定が可能で熱容量が小
さく応答遠度が速い熱電対を用いた移動表面温度計ある
いは非接触で測定が可能な放射温度計等を用いることが
好ましい。
【００８７】図３は本発明の装置におけるマイクロ波プ
ラズマＣＶＤ法による成膜室の好適な一例を示す模式的
断面図である。
【００８８】（放電室ユニット）図３において帯状基板
４０１は、真空容器４０２にガスゲート４０３から入
り、図中左方から右方へ移動して、ガスゲート４０４へ
出る。
【００８９】真空容器４０２の内部には箱状の成膜室ユ
ニット４０５が取り外し可能に設置され、成膜室ユニッ
ト４０５内部を穴開き仕切板４２１，４２２，４２３，
４２４で仕切った成膜室４０６，４０７，４０８の内部
にプラズマを形成することにより、成膜室の上部を移動
する帯状基板４０１の表面（下面）にシリコン系非単結
晶半導体を形成する。
【００９０】ｉ型半導体層を形成するための成膜室が複
数設けられているのは、各成膜室で成膜条件を変えるこ
とにより、膜厚方向にバンドギャップ等の膜の特性が変
化したｉ型半導体層を形成するためであり、例えば４０
６、４０７、４０８の３つの成膜室で１．７ｅＶ，１．
６ｅＶ，１．５ｅＶのバンドギャップの堆積膜をそれぞ
れ形成すれば、連続的に移動する帯状基板には膜厚方向
に１．７ｅＶ，１．６ｅＶ，１．５ｅＶと変化したｉ型
半導体層を形成することができる。また、各成膜室での
成膜速度を変える、あるいは移動可能に設けられた各成
膜室間を仕切る穴開き仕切り板４２２，４２３の位置を
帯状基板の移動方向に移動させることによって、各成膜
室で形成される堆積膜の膜厚を変え、膜厚方向の特性の
プロファイルを変えることができる。
【００９１】さらに、穴開き仕切板４２２，４２３の開
口率を変えることによっても膜厚方向の特性のプロファ
イルを変えることも可能である。仕切板の開口率を低く
することにより、各成膜室の原料ガスの相互混入を抑制
し、成膜室によって原料ガスの組成が非連続的に変化す
るようにして、形成される膜の特性を膜厚方向に非連続
的に変化させることができる。また、仕切板の開口率を
高くすることにより、各成膜室の原料ガスを仕切板近傍
で相互に混入させ、成膜室の原科ガスの組成が連続的に
変化するようにして形成される膜の特性を膜厚方向に連
続的に変化させることができる。
【００９２】各成膜室４０６，４０７，４０８の底壁面
には数カ所に穴が開けられ、不図示の原料ガス供給系に
接続された原料ガス導入管４０９，４１０，４１１と、
圧力計に接続された圧力測定管４１２，４１３，４１４
と、同一構造により不図示のバイアス電源に接続された
バイアス電極４１５，４１６，４１７とが導入され、各
成膜室への原料ガスの導入と圧力の測定と直流または高
周波のバイアス電力の投入が行われる。
【００９３】また、各成膜室の側壁面には、成膜室ユニ
ットの側壁に接して配置され、不図示のマイクロ波電源
に接続されたマイクロ波導入窓４１８，４１９，４２０
に対応した開口部が設けられ、各成膜室へのマイクロ波
電力の投入が行われる。
【００９４】なお、原料ガス導入管４０９，４１０，４
１１は帯状基板の幅方向に複数のノズルを備えており、
帯状基板の幅方向にほぼ均等に原料ガスを導入できるよ
うになっており、バイアス電極４１５，４１６，４１７
は真空容器内の同軸構造部分に接続部を備え、成膜室内
部でマイクロ波導入窓の中央前方で帯状基板の幅方向に
長くなっており、ＳＵＳ、Ｎｉ等の金属からなるＴ字型
の電極部と、真空容器の壁面の電流導入端子に接続され
た導線部とに分離可能になっている。
【００９５】また、各成膜室は金属製の穴開き仕切板４
２１，４２２，４２３，４２４によって仕切られてお
り、各成膜室内のガスは各穴開き仕切板のほぼ全面に開
けられた小穴を通って成膜室ユニット４０５外へ排気さ
れ、ガスゲート４０３，４０４から流入するゲートガス
とともに、ゲートバルブを介して不図示の高真空ポンプ
に接続された排気管４２５，４２６からそれぞれ真空容
器４０２外へ排気される。なお、真空容器４０２には排
気管４２５、４２６の他の低真空ポンプに接続された荒
引き用の排気管４２７が設けられている。
【００９６】金属製の穴開き仕切板４２１，４２２，４
２３，４２４の穴は各成膜室に導入されるマイクロ波が
透過しない程度に小さく、かつガスが充分に通過可能な
程度に大きくほぼ全面に開けられており、穴開き仕切板
４２１、４２４の外側には粉受け板４２８が設けられ、
万一、成膜室内で発生したシリコンの粉や膜が穴開き仕
切板の穴から成膜室外に出てもここで捕捉され、排気管
４２５、４２６へ落下しないようになっている。
【００９７】さらに、成膜室ユニット４０５の帯状基板
４０１の入口、出口および幅方向両端部にはプラズマ漏
れガード４２９が配設され、成膜室内のプラズマの外部
への漏洩を防止している。なお、帯状基板４０１の入口
と出口に設けたプラズマ漏れガード４２９の成膜室４０
６，４０８の上部に設けられた部分の長さを帯状基板の
移動方向に調節することにより、各成膜室４０６、４０
８で形成される半導体膜の膜厚を調整することができ
る。
【００９８】また、成膜室ユニット４０５は成膜室温度
制御装置４３０の上に乗る形に設置され、加熱、冷却に
よる温度制御がなされるようになっている。成膜室温度
制御装置４３０によって、成膜室ユニット４０５を成膜
前には加熱してベーキングを行うことが、成膜中には冷
却または加熱してプラズマによる成膜室の壁面温度の変
化を抑制、制御することができる。
【００９９】図４は図３の成膜室ユニットを斜め上方か
ら見た模式図を示している。
【０１００】図４において、内部構造を見やすくするた
めに帯状基板および成膜室ユニットの壁の一部を切り取
り、マイクロ波導入窓は本来の位置から少しずらして示
してあり、図中の５０１〜５２９は図３の４０１〜４２
９に対応しており、同一のものを示している。
【０１０１】図３、図４から分かる通り、成膜室ユニッ
トは帯状基板を通さない時には、真空容器の上蓋４３１
を開き、バイアス電極の成膜室内の電極部を外せば真空
容器から上方に取り外し可能で、内壁にシリコン膜が大
量に付着した時には、真空容器から取り外してエッチン
グ処理、ブラスト処理等の化学的、物理的手段によって
容易に清掃することができるようになっている。
【０１０２】（マイクロ波導入窓）図３、図４に示した
マイクロ波プラズマＣＶＤ法による成膜室において、成
膜室にマイクロ波を投入するマイクロ波導入窓は、図４
に示すように不図示のマイクロ波電源から、アイソレー
ター、パワーモニター、整合器等を経て導波管により供
給されたマイクロ波電力を各成膜室内に効率的に導入す
る手段である。
【０１０３】矩形導波管５５０により供給された２．４
５ＧＨｚの連続したマイクロ波電力は、空洞共振構造の
モード変換器５５１により矩形ＴＥ10モードから円形Ｔ
Ｅ11モードへ変換され、マイクロ波波長の１／２と１／
４の厚さのアルミナセラミックスの円板５５２，５５３
を重ねたマイクロ波導入窓５１８，５１９，５２０を通
して、減圧された成膜室内へ投入される。
【０１０４】２枚重ねられたアルミナセラミックス製の
円板のうち、モード変換器側の厚さ１／２波長の円板５
５２で成膜室の気密を保持しており、その周囲は水冷さ
れ、大気側からボルテックスクーラー（登録商標）によ
り強制空冷されている。また厚さ１／２波長の円板５５
２の大気側表面には、不図示のアルミナセラミックス製
の円柱形状の小円板が２箇所に張り付けられ、成膜室へ
のマイクロ波電力の投入効率を高める整合を行ってい
る。厚さ１／４波長の円板５５３の成膜室側表面にはシ
リコン膜が堆積されるが、大量の膜が付着したときに
は、この厚さ１／４波長の円板だけを取り外し、エッチ
ング処理、ブラスト処理等によって容易に清掃すること
ができるようになっている。
【０１０５】（帯状基板の温度制御機構）図３に示した
マイクロ波プラズマＣＶＤ法による成膜室において、真
室容器４０２内の帯状基板４０１の上面（裏面）側に
は、真空容器４０２の開閉可能な蓋４３１に固定されて
ランプヒーター４３２及び基板温度制御装置４３３，４
３４，４３５が配設され、帯状基板の裏面に面接触し
た、熱容量が小さく接触面積が広い薄板形状の表面温度
測定用の熱電対４３６，４３７，４３８，４３９により
温度を測定しながら帯状基板４０１を裏面から所定の温
度に温度制御する。
【０１０６】帯状基板４０１の温度はガスゲート４０３
を通過する際に低下しているが、放電室４０６の前に配
設されたランプヒーター４３２により放電室４０６に帯
状基板が達するまでに成膜に適した所定の温度にまで加
熱され、放電室４０６、４０７、４０８の上に配設され
た基板温度制御装置４３３、４３４、４３５により堆積
膜形成中に一定温度になるように温度調節がなされる。
【０１０７】ランプヒーター４３２は帯状基板の幅を均
一に加熱できるだけの長さを有する棒状の赤外線ランプ
を帯状基板の移動方向に対して垂直方向に複数配設した
構造であり、２重構造のリフレクター４４０を備え、ラ
ンプからの放射光を帯状基板側に集めて加熱効率を高め
るとともに、真空容器の蓋４３１が加熱されることを防
止している。さらに、ランプヒーター４３２に電力を供
給する電気配線には、不図示の配線カバーが配設され、
万一、放電室ユニット４０５からプラズマが漏洩して電
気配線に当ってもスパーク、漏電等が発生しないように
している。
【０１０８】放電室上の温度制御装置４３３，４３４，
４３５は成膜中の帯状基板の温度を制御するものであ
り、ランプヒーター４３２によって所定の温度に加熱さ
れた帯状基板４０１が、成膜室に導入される原料ガスに
よる冷却や高エネルギープラズマによる加熱によって温
度変化することを抑制し、成膜中の帯状基板の温度を所
定の温度に維持制御している。
【０１０９】（帯状基板の支持機構）図３に示したマイ
クロ波プラズマＣＶＤ法による成膜室で、真空容器４０
２内の帯状基板４０１の上面（裏面）側には数カ所に帯
状基板の裏面を回転支持する支持ローラー４４１が設け
られ、真空容器４０２内で帯状基板４０１が直線的に張
られるように裏面から支持している。
【０１１０】なお、支持ローラー４４１の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支持ローラー４４１と帯状基板を密着させるように
している。
【０１１１】また、支持ローラー４４１の表面はステン
レス等の導電性材料で形成され、電気的に接地されてお
り、導電性の帯状基板４０１を電気的に接地している。
【０１１２】高周波プラズマＣＶＤ法による成膜室 本発明の素子を用いた装置において高周波プラズマＣＶ
Ｄ法による成膜室とは、連続的に移動する帯状基板上に
高周波プラズマＣＶＤ法によりシリコン系非単結晶半導
体を連続的に形成するための成膜室をいう。
【０１１３】本発明において高周波プラズマＣＶＤ法に
よる成膜室は、基本的には最も光入射側に位置するもの
を除く不純物ドープ層と、最も光入射側に位置するｉ型
半導体層を形成するために配置されるが、望ましくは不
純物ドープ層の成膜室とマイクロ波プラズマＣＶＤ法に
よるｉ型半導体層の成膜室の間に、さらに高周波プラズ
マＣＶＤ法によるごく薄いｉ型半導体層を形成する成膜
室として配置される。
【０１１４】光起電力素子の形成において、ｉ型半導体
層をマイクロ波プラズマＣＶＤ法によって形成する場
合、マイクロ波プラズマＣＶＤ法によって形成されるプ
ラズマは高エネルギーであるため、放電条件によっては
ｉ型半導体層の形成開始時にｉ型半導体層の下の不純物
ドープ層が僅かにスパッタエッチングされる可能性があ
る。
【０１１５】ｉ型半導体層形成時に不純物ドープ層がス
パッタエッチングされると、ｉ型半導体層中に不純物が
ドープされ、ｉ型半導体層の特性が変化して形成される
光起電力素子の特性にバラツキを生じる。このようなマ
イクロ波プラズマによる不純物ドープ層のスパッタエッ
チングを防ぐために、ｉ型半導体層の下の不純物ドープ
層とマイクロ波プラズマＣＶＤ法によるｉ型半導体層と
の間に、高周波プラズマＣＶＤ法による低エネルギーの
プラズマでｉ型半導体層を形成する成膜室をさらに配置
し、不純物ドープ層の上に高周波プラズマＣＶＤ法によ
るｉ型半導体層を薄く形成し、不純物ドープ層がマイク
ロ波プラズマに直接さらされないようにすることが望ま
しい。
【０１１６】また、理由はまだ解明されてはいないが、
本発明者らがｉ型半導体層をマイクロ波ＣＶＤ法によっ
て成膜し、光起電力素子を形成する場合、該層と該層上
の不純物ドープ層との間に約１０乃至２０ｎｍのごく薄
い膜厚の高周波プラズマＣＶＤ法によるｉ型半導体層を
挿入すると、形成される光起電力素子の特性が向上する
ことが確認されている。したがって、マイクロ波ＣＶＤ
法によるｉ型半導体層の成膜室と高周波プラズマＣＶＤ
法による不純物ドープ層の成膜室との間に、高周波プラ
ズマＣＶＤ法によるｉ型半導体層の成膜室をさらに配置
し、マイクロ波ＣＶＤ法によるｉ型半導体層と該層上の
不純物ドープ層の間に高周波プラズマＣＶＤ法によるご
く薄いｉ型半導体層を形成するようにすることが望まし
い。
【０１１７】また、本発明の装置において高周波プラズ
マＣＶＤ法による成膜室は、一つの成膜室の大きさを一
定以上に大きくしないで帯状基板のより速い移動速度に
対応するため、あるいは一つの層を複数の成膜条件で形
成するために、複数個連結して設けても良い。
【０１１８】本発明の装置において高周波プラズマＣＶ
Ｄ法による成膜室に高周波電力を投入する方式として
は、放電電極を用いた容量結合方式、高周波コイルを用
いた誘導結合方式等が挙げられるが、好適には平行平板
電極を用いた容量結合方式が用いられる。
【０１１９】本発明の装置において、高周波プラズマＣ
ＶＤ法による成膜室内には、該成膜室内を移動しつつそ
の表面に半導体層を形成される帯状基板を、半導体膜の
形成に適した温度に制御するための温度制御手段を設け
ることが望ましい。
【０１２０】なお、半導体膜成膜時に帯状基板の温度を
一定に保つためには、帯状基板がプラズマ形成空間に入
る前に半導体層の形成に適した温度にまで加熱し、プラ
ズマ形成空間においてはその温度が維持されるように温
度制御手段を配設することが好ましい。
【０１２１】なお、成膜室内での帯状基板の表面には半
導体層が形成されるため、成膜中の温度制御は裏面側か
ら行うことが好ましい。
【０１２２】また、成膜室内で帯状基板に連続的に移動
しているため、帯状基板の加熱には非接触で加熱が可能
なランプヒーター等の放射によるヒーター手段を用いる
ことが好ましく、帯状基板の温度測定には、移動表面の
温度測定が可能で熱容量が小さく応答速度が速い熱電対
を用いた移動表面温度計あるいは非接触で測定が可能な
放射温度計等の温度測定手段を用いることが好ましい。
【０１２３】図５は本発明の装置における高周波プラズ
マＣＶＤ法による成膜室の好適な一例を示す模式的断面
図である。
【０１２４】（放電室）図５において帯状基板６０１
は、真空容器６０２にガスゲート６０３から入り、図中
左方から右方へ移動して、ガスゲート６０４へ出る。
【０１２５】真空容器６０２の内部には放電室６０５が
設けられ、電気的に接地された帯状基板６０１と放電電
極６０６との間に不図示の高周波電源から高周波電力を
投入することにより、放電室６０５内にプラズマを形成
し、帯状基板の下面（表面）にシリコン系非単結晶半導
体を形成する。放電室６０５には不図示の原料ガス供給
系に接続された原料ガス導入管６０７および不図示の排
気装置に接続された排気管６０８が設けられ、帯状基板
の移動方向と平行ガスの流れを形成する。
【０１２６】原料ガスの流入経路にはブロックヒーター
６０９が設けられ、プラズマ分解前の原料ガスの予熱と
放電室６０５の加熱を行い、吹き出し部付近での原料ガ
スの分解促進と放電室６０５の内壁へのポリシラン粉の
付着量の低減を図る。排気ガスの排出経路には放電室外
部排気口６１０が設けられ、放電室６０５の外部のガス
（ガスゲートから流入したゲートガス、真空容器６０２
内壁からの放出ガス等）が放電室６０５を通ることなく
排気管６０８へ排出されるようにし、堆積膜への不純物
の混入を防止している。
【０１２７】また、放電室６０５の上部の、帯状基板６
０１の入口、出口および幅方向両端部にはプラズマ漏れ
ガード６１１が配設され、放電室６０５内部のプラズマ
の外部への漏洩を阻止している。
【０１２８】（帯状基板の温度制御機構）図５に示した
高周波プラズマＣＶＤ法による成膜室において、真空容
器６０２内の帯状基板６０１の上面（裏面）側には、真
空容器６０２の開閉可能な蓋６１２に固定されてランプ
ヒーター６１３，６１４が配設され、帯状基板の裏面に
面接触した熱電対６１５，６１６により温度をモニター
しながら帯状基板６０１を裏面から所定の温度に加熱す
る。帯状基板６０１の温度はガスゲート６０３を通過す
る際に低下しているが、放電室６０５の前に設けたラン
プヒーター６１３により放電室６０５に帯状基板が達す
るまでに成膜に適した所定の温度にまで加熱され、放電
室６０５の上に設けたランプヒーター６１４により堆積
膜形成中に一定温度になるように温度維持がなされる。
【０１２９】ランプヒーター６１３，６１４は帯状基板
の幅を均一に加熱できるだけの長さを有する棒状の赤外
線ランプを帯状基板の移動方向に対して垂直方向に複数
配設した構造で、放電室６０５の前では密に、放電室６
０５の後ろに行くほど粗になるように間隔を調整してあ
る。また、ランプヒーター６１３，６１４には２重構造
のリフレクター６１７が配設され、ランプからの放射光
を帯状基板に集めて加熱効率を高めるとともに真空容器
の蓋６１２が加熱されることを防止している。さらに、
ランプヒーター６１３，６１４に電力を供給する電気配
線には不図示の配線カバーが配設され、万一、放電室６
０５からプラズマが漏洩しても電気配線からスパーク、
漏電が発生しないようにしている。
【０１３０】（帯状基板の支持機構）図５に示した高周
波プラズマＣＶＤ法による成膜室において、真空容器６
０２内の真空容器６０５の入口と出口近傍には帯状基板
の裏面を回転支持する支持ローラー６１８が設けられ、
真空容器６０２内で帯状基板６０１が直線的に張られ、
放電電極６０６との距離が一定に保たれるよう裏面から
支持している。
【０１３１】なお、支持ローラー６１８の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支特ローラー６１８と帯状基板６０１を密着させる
ようにしている。
【０１３２】また、支持ローラー６１８の表面はステン
レス等の導電性材料で形成され、電気的に接地されてお
り、導電性の帯状基板６０１を電気的に接地している。
【０１３３】プラズマドーピングによる成膜室 本発明の光起電力素子を用いた装置においてプラズマド
ーピングによる成膜室とは、連統的に移動する帯状基板
上のｉ型半導体層表面を不純物元素を含有したガスのグ
ロー放電プラズマにさらし、プラズマドーピングにより
不純物ドーピング層を連続的に形成するための成膜室
（放電処理室）をいう。
【０１３４】なお、本発明においてプラズマドーピング
時の不純物元素を含有したガスには、Ｂ2Ｈ6，ＢＦ3，
ＰＨ3等の不純物元素を含有するガスの他に水素やＨｅ
等の希釈ガスの他、放電を安定させるために、Ｓｉ
Ｈ4，Ｓｉ2Ｈ6，ＳｉＦ4等のＳｉ原子を含有するガス
を、所望の膜厚の半導体層を堆積によって形成するには
十分少ない量だけ含んでいてもよい。
【０１３５】本発明のプラズマドーピングにより１ｋＨ
ｚ乃至１３．５６Ｈｚの周波数で良好な特性の光起電力
素子が得られることがわかっており、プラズマドーピン
グによる成膜室の構造は、図５に一例を示した高周波プ
ラズマＣＶＤ法による成膜室とほぼ同様でよい。
【０１３６】なお、同じ放電電力でプラズマドーピング
したときに高い周波数では不純物元素の注入深さが浅く
なりやすいことが、発明者らがＳＩＭＳによる不純物元
素の膜厚方向の分布を調べる事により確認されている。
【０１３７】光入射側のドープ層として適した約３乃至
３０ｎｍの層厚を形成するには好ましくは１３．５６Ｍ
Ｈ程度以下、より好ましくは５００ｋＨｚ以下の周波数
が良い。
【０１３８】低い周波数では放電が不安定になりやす
く、放電空間内のプラズマが不均一になったり、スパー
ク等の異常な放電を起こし易い。また、いわゆるロール
・ツー・ロール方式では基板を移動させるための放電室
と基板とにわずかな隙間を設ける必要があるが、低い周
波数ではプラズマがこの隙間から放電室外に漏れ易くな
る。このような現象を防ぐには、好ましくは１ｋＨｚ以
上、より好ましくは５ｋＨｚ以上の周波数が良い。
【０１３９】このような理由から、光起電力素子に用い
る光入射側のドープ層をプラズマドーピングで作成する
場合、好ましくは１ｋＨｚから１３．５６ＭＨｚ、より
好ましくは５ｋＨｚ乃至５００ｋＨｚである。
【０１４０】また、本発明において該成膜室は、一つの
成膜室の大きさを一定以上に大きくしないで帯状基板の
より速い移動速度に対応するため、あるいは一つの層を
複数の成膜条件で形成するために、複数個設けても良
い。
【０１４１】本発明の装置において、プラズマドーピン
グによる成膜室内には、該成膜室内を移動しつつその表
面に半導体層を形成される帯状基板を、半導体層の形成
に適した温度に制御するまたは成膜室内を加熱ベーキン
グするための温度制御手段を設けることが望ましい。
【０１４２】なお、成膜室内で帯状基板の表面には半導
体層が形成されるため、成膜中の温度制御は裏面から行
うことが好ましい。
【０１４３】また、成膜室内で帯状基板は連続的に移動
しているため、帯状基板を加熱する場合には非接触で加
熱が可能なランプヒーター等の放射によるヒーター手段
を用いることが好ましく、帯状基板の温度測定には、移
動表面の温度測定が可能で熱容量が小さく応答速度が速
い熱電対を用いた移動表面温度計あるいは非接触で測定
が可能な放射温度計等の温度測定手段を用いることが好
ましい。
【０１４４】（帯状基板の巻き出し室）本発明において
帯状基板の巻き出し室とは、成膜前の帯状基板を収納
し、帯状基板を成膜室へ連続的に送り出すための真空容
器をいう。
【０１４５】図６（ａ）は本発明の装置における帯状基
板の巻き出し室の一例を示す模式的断面図である。
【０１４６】図６（ａ）において帯状基板７０１Ａは真
空容器７０２Ａ内のボビン７０３Ａにコイル状に巻かれ
て収納されており、帯状基板の巻き取り室の巻き取り機
構に引かれてボビン７０３Ａから巻き出され、ローラー
７０４Ａにより成膜面（表面）を下にした平面状にさ
れ、ガスゲート７０５Ａで接続された不図示の成膜室へ
と移動、供給される。ボビン７０３Ａには帯状基板７０
１Ａに一定の張力をかける不図示の張力調節機構が接続
され、帯状基板７０１Ａに張力を与えて弛みの発生を防
止している。また、フィルム巻き取りボビン７０６Ａは
不図示の巻き取り機構に接続され、帯状基板の表面と裏
面とが擦れ合って傷付くことを防止するために帯状基板
とともに巻き込まれ、ポリエチレン、ポリエチレンテレ
フタレート、ポリイミド、ポリアミド等の樹脂性シー
ト、不織布、紙あるいはこれらにＡｌ等の金属を薄く蒸
着したもの等からなる、薄く柔らかい保護フィルム７０
７Ａを帯状基板の巻き出しにあわせて巻き取る。さら
に、ローラー７０４Ａには不図示のステアリング機構が
設けられ、真空容器７０２Ａの外部からローラー７０４
Ａの回転軸の方向を僅かに変えて帯状基板の進行方向を
僅かに変化させ、ボビン７０３Ａに巻かれた帯状基板の
幅方向の位置がたとえ不揃いであっても、ガスゲート７
０５Ａに帯状基板を幅方向に対して常に一定の位置に供
給することができるようになっている。
【０１４７】また、真空容器７０２Ａの内部は不図示に
真空排気装置に接続された排気管７０８Ａにより排気さ
れる。
【０１４８】（帯状基板の巻き取り室）本発明において
帯状基板の巻き取り室とは、半導体積層膜成膜後の帯状
基板を成膜室から連続的に回収し、収納する真空容器を
いう。
【０１４９】図６（ｂ）は本発明の装置における帯状基
板の巻き出し室の一例を示す模式的断面図である。
【０１５０】帯状基板の巻き取り室と帯状基板の巻き出
し室とは、ほとんど同じ装置構成でよいが、ボビン、ロ
ーラー等の回転方向は逆になる。
【０１５１】図６（ｂ）において半導体積層膜成膜後の
帯状基板７０１Ｂはガスゲート７０５Ｂから真空容器７
０２Ｂ内に入り、ローラー７０４Ｂを経て、不図示の回
転機構に接続されたボビン７０３Ｂに巻き取られる。
【０１５２】また、フィルム巻き取りボビン７０６Ｂ
は、帯状基板の表面と裏面とが擦れ合って傷付くことを
防止するために、帯状基板とともに巻き込まれる。ポリ
エチレン、ポリエチレンテレフタレート、ポリイミド、
ポリアミド等の樹脂性シート、不織布、紙あるいはこれ
らにＡｌ等の金属を薄く蒸着したもの等からなる、薄く
柔らかい保護フィルム７０７Ｂをボビン７０３Ｂに供給
する。さらに、ローラー７０４Ｂには不図示のステアリ
ング機構が設けられ、真空容器７０２Ｂの外部からロー
ラー７０４Ｂの回転軸の方向を僅かに変えて帯状基板の
進行方向を僅かに変化させ、ガスゲート７０５Ｂから入
ってくる帯状基板の幅方向の位置がたとえ不揃いであっ
ても、ボビン７０３Ｂに帯状基板７０１Ｂを幅方向に対
して常に一定の位置に巻き取ることができるようになっ
ている。
【０１５３】なお、排気管７０８Ｂは真空容器７０２Ｂ
の内部を真空排気するもので、不図示の真空排気装置に
接続されている。
【０１５４】（ステアリング機構）以下、ステアリング
機構について図面を用いて更に詳しく説明する。
【０１５５】帯状基板の巻き取り室には、帯状基板が移
動中に移動方向に直角方向にズレることを防止するた
め、真空容器の内部に横ズレ検知機構と横ズレ修正の為
のステアリング機構を備えている。
【０１５６】図７は横ズレ検知機構とステアリング機構
の説明のための模式図である。なお、理解を容易にする
ため帯状基板の一部を破断して示してある。
【０１５７】図７において、帯状基板８０１はローラー
８０４によってその移動方向を上方に曲げられる。ま
た、ローラー８０４は軸受８０６を介して回転機構８０
３に接続され、ローラー８０４の回転軸と直交する軸の
周りに回転自在になり、ステアリング機構を構成する。
なお、この回転機構８０３は真空容器の外部に回転軸が
出され、不図示の減速機構を有するサーボモーターに接
続されており、真空容器の外部から回転角が制御できる
ようになっている。
【０１５８】図７において、帯状基板８０１が移動方向
８０５の左側にズレた場合のステアリングの機構につい
て説明する。まず、帯状基板の移動開始前に予めローラ
ー８０４の左右に加わる張力が同一で、かつ帯状基板８
０１が巻き取りボビンに整列巻きされるように、巻き取
りボビン、回転機構８０３、軸受８０６の位置を調節す
る。そしてその位置を横ズレ検知機構８０２の横ズレ量
＝０、回転機構の回転角＝０とする。次に帯状基板８０
１を移動させ、左側にズレはじめたら、横ズレ検知機構
８０２で帯状基板８０１の左側方向への横ズレ量を検知
する。さらにこの横ズレ量に応じて、帯状基板の移動方
向８０５に対してローラー８０４の右側が移動方向に、
左側が移動の逆方向に動くように回転機構８０３を僅か
な角度だけ回転させる。この回転に応じ、帯状基板にか
かる張力はローラー８０４の右側で強まり、左側で弱ま
る。その結果、帯状基板８０１は張力の強いローラー８
０４の右側方向へ徐々に戻り、最終的に横ズレ量＝０の
とき回転角＝０となるようにすると、帯状基板は元の位
置に復元する。右側にズレた場合にはローラー８０４を
逆方向に回転させ、帯状基板を左側に戻して、元の位置
に復元する。以上の動作はステアリング機構と横ズレ検
知機構を接続する不図示のフィードバック機構により自
動的に行われ、帯状基板は常に幅方向に対して一定範囲
内に位置制御がなされ、巻き取りボビンに幅方向の位置
が揃った状態で巻き取られる。
【０１５９】（ガスゲート）本発明においてガスゲート
とは、隣接する成膜室をスリット状の分離通路によって
接続し、さらに該分離通路に例えばＡｒ，Ｈｅ，Ｈ2等
のガスを導入して成膜室に向かうガスの流れを形成する
ことにより、隣接する成膜室間で帯状基板を移動させ、
原料ガスを分離する成膜室間の接続手段をいう。
【０１６０】図３、図５、図６は本発明における各種成
膜室、帯状基盤の巻き出し及び巻き取り室並びにそれら
を接続するガスゲートの一例を示す模式的断面図であ
り、図３、図５、図６に示したガスゲートは基本的には
全て同じ構造である。
【０１６１】図３においてガスゲート４０３は帯状基板
４０１を通過させ、原料ガスを分離するスリット状の分
離通路４４２を備えている。分離通路４４２のほぼ中央
部の帯状基板の上下には、帯状基板の幅方向に複数のガ
ス導入口を有し、不図示のゲートガス供給系に接続され
たゲートガス導入管４４３，４４４が接続され、帯状基
板４０１の上下から原科ガス分離用のゲートガスを導入
している。また、分離通路４４２において帯状基板４０
１は、その表面が分離通路４４２の下側壁面に接触せず
一定の僅かな間隔を維持するように、その裏面を複数の
支持ローラー４４５によって回転支持されている。
【０１６２】なお、支持ローラー４４５の内部にはキュ
リー点が高く、プラズマに影響を及ぼさない程度の磁力
を発生する不図示の永久磁石が配設され、フェライト系
ステンレス等の磁性体からなる帯状基板を用いた場合
に、支特ローラー４４５と帯状基板４０１を密着させる
ようにしている。
【０１６３】また、スリット状の分離通路４４２は、帯
状基板が移動時に波打ったり、振動したりして帯状基板
の半導体膜形成面が分離通路の内壁下面に接触して傷つ
くことのないようにするためには、帯状基板の厚さ方向
に広く、帯状基板の移動方向に短いほうがよく、接続す
る成膜室間の原料ガスの混入を防ぐためには帯状基板の
厚さ方向に狭く、帯状基板の移動方向に長いほうがよ
い。したがって、スリット状の分離通路４４２の帯状基
板の幅方向の内寸は帯状基板の幅よりやや広い程度でど
こでもほぼ一定であるが、帯状基板の厚さ方向の内寸は
接続する成膜室の圧力差が大きい程、また不純物ガスの
許容混入量が少ない程狭くしてある。例えば、マイクロ
波ＣＶＤ法によるｉ型半導体層成膜室は内圧が低く、し
かも不純物ガスの許容混入量が少ないため、該成膜室と
内圧が比較的高く、不純物ガスを導入する高周波プラズ
マＣＶＤ法による不純物ドープ層成膜室との間を接続す
るガスゲートでは、分離通路の帯状基板の厚さ方向の内
寸は帯状基板がやっと通過できる程度にまで狭くしてあ
り、約０．３〜３ｍｍの範囲に設定されている。一方、
圧力差がほとんどない帯状基板の巻き出し室や巻き取り
室と高周波プラズマＣＶＤ法の成膜室との間を接続する
ガスゲートでは、分離通路の帯状基板の厚さ方向の内寸
は帯状基板が容易に移動可能なように比較的広くしてあ
り、約１ｍｍ〜５ｍｍの範囲に設定されている。
【０１６４】（帯状基板）本発明の装置において好適に
用いられる帯状基板の材質としては、半導体層形成時に
必要とされる温度において変形、歪みが少なく、所望の
強度を有し、また、導電性を有するものであることが好
ましく、具体的にはステンレススチール、アルミニウム
及びその合金、鉄及びその合金、銅及びその合金等の金
属の薄板及びその複合体、及びそれらの表面に異種材質
の金属薄膜及び／またはＳｉＯ2，Ｓｉ3Ｎ4，Ａｌ
2Ｏ3，ＡｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍
金法等により表面コーティング処理を行ったもの、又、
ポリイミド、ポリアミド、ポリエチレンテレフタレー
ト、エポキシ等の耐熱性樹脂性シート又はこれらとガラ
スファイバー、カーボンファイバー、ホウ素ファイバ
ー、金属繊維等との複合体の表面に金属単体または合
金、及び透明導電性酸化物（ＴＣＯ）等を鍍金、蒸着、
スパッタ、塗布等の方法で導電性処理を行ったものが挙
げられる。
【０１６５】なお、帯状基板が金属等の導電性のもので
あっても、基板に到達した長波光の反射率の向上、基板
材料と半導体層との相互拡散の防止・密着性の向上、基
板表面の平滑化等の目的で異種の金属層を半導体層形成
側表面に設けても良い。
【０１６６】光反射層として設ける場合、このような金
属層としてはＡｇ，Ａｌ，Ｃｕ，ＡｌＳｉ等の可視光か
ら近赤外で反射率の高い金属が適している。
【０１６７】また、これらの金属層の上には、金属層か
らの半導体層への金属の拡散の防止、光反射率の向上等
の目的で更に透明導電層を設けても良い。
【０１６８】このような透明導電層としてはＺｎＯ，Ｓ
ｎＯ2，Ｉｎ2Ｏ3，ＩＴＯ等の透明導電性酸化物が最適
なものとして挙げられる。
【０１６９】帯状基板の表面性としてはいわゆる平滑面
であっても、微小の凹凸面であってもよい。微小の凹凸
面とする場合、その表面粗さは、形成される半導体層に
凹凸に起因する欠陥を生じず、且ついわゆる光の閉じこ
め効果によって入射光の光路長の増大をもたらす範囲内
であることが好ましい。
【０１７０】また、帯状基板の厚さとしては、移動搬送
時に平面形状が維持される強度を発揮する範囲内であれ
ば、コスト、収納ペース等を考慮して可能な限り薄い方
が望ましい。具体的には、好ましくは０．０１ｍｍ乃至
５ｍｍ、より好ましくは０．０２ｍｍ乃至２ｍｍ、最適
には０．０５ｍｍ乃至１ｍｍであることが望ましい。ま
た、前記帯状部材の幅寸法については、各成膜室内に形
成されるプラズマの均一性が保たれ、且つ、形成する光
起電力素子のモジュール化に適した大きさであることが
好ましく、具体的に好ましくは５ｃｍ乃至１００ｃｍ、
より好ましくは１０ｃｍ乃至８０ｃｍであることが望ま
しい。
【０１７１】更に、前記帯状基板の長さについては、特
に制限されることなく、ロール状に巻き取られる程度の
長さであっても良く、長尺のものを溶接等によって更に
長尺化したものであっても良い。
【０１７２】以上のような帯状基板の本発明の装置への
投入は、円筒状のボビンに塑性変形しない範囲内の直径
でコイル状に巻き付けた形態で行うことが望ましい。
【０１７３】装置例 以下、図面を用いて前述の各成膜室によって構成される
本発明の装置の例を示すが、本発明はこれらの装置例に
よって何ら限定されるものではない。
【０１７４】まず、２層タンデム型素子の形成装置例を
示す。
【０１７５】装置例１−１ 図１は本発明の光起電力素子の形成装置の基本的一例を
示す模式的説明図である。図１において、本発明の光起
電力素子の形成装置は、帯状基板の巻き出し室１０１、
高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体
層成膜室１０２Ａ、マイクロ波プラズマＣＶＤ法による
ｉ型半導体層成膜室１０３、高周波プラズマＣＶＤ法に
よるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周波
プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜
室１０２Ｂ、高周波プラズマＣＶＤ法によるｉ型半導体
層成膜室１０４、プラズマドーピングによるｐ（または
ｎ）型半導体層成膜室１０５Ｂ、帯状基板の巻き取り室
１０６から構成されている。
【０１７６】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。
【０１７７】図１の装置において帯状基板１０８は、帯
状基板の巻き出し室１０１のボビン１０９から巻き出さ
れ、帯状基板の巻き取り室１０６のボビン１１０に巻き
取られるまでに、ガスゲート１０７によって接続された
６個の成膜室を通過しながら移動させられ、その表面に
ｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の非単結晶半導体
の積層膜を連続的に形成される。
【０１７８】帯状基板の巻き出し室１０１から供給され
た帯状基板１０８はガスゲートを介し、（１）先ず高周
波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室１
０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（ま
たはｐ）型のシリコン系非単結晶半導体の層を表面に形
成され、（２）次にマイクロ波プラズマＣＶＤ法による
ｉ型半導体層形成室１０３に入り、マイクロ波プラズマ
ＣＶＤ法によってｉ型のシリコン系非単結晶半導体の層
をさらに形成、積層され、（３）次に高周波プラズマＣ
ＶＤ法によるｐ（またはｎ）型半導体層形成室１０５Ａ
に入り、高周波プラズマＣＶＤ法によってｐ（または
ｎ）型のシリコン系非単結晶半導体の層をさらに形成、
積層され、（４）次に高周波プラズマＣＶＤ法によるｎ
（またはｐ）型半導体層形成室１０２Ｂに入り、高周波
プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン
系非単結晶半導体の層をさらに形成、積層され、（５）
次に高周波プラズマＣＶＤ法によるｉ型半導体層形成室
１０４に入り、高周波プラズマＣＶＤ法によってｉ型の
シリコン系非単結晶半導体の層をさらに形成、積層さ
れ、（６）次にプラズマドーピングによるｐ（または
ｎ）型半導体層形成室１０５Ｂに入り、プラズマドーピ
ングによってｉ型半導体層の表面にｐ（またはｎ）型の
シリコン系非単結晶半導体の層を形成され、そして、最
後に帯状基板の巻き取り室１０６に回収される。
【０１７９】装置例１−２ 図８は本発明の半導体積層膜の連続形成装置の他の例を
示す模式的説明図である。
【０１８０】図８において、本発明の半導体膜の連続形
成装置は、帯状基板の巻き出し室２０１、高周波プラズ
マＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０
２Ａ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導
体層成膜室２１１、マイクロ波プラズマＣＶＤ法による
ｉ型半導体層成膜室２０３、高周波プラズマＣＶＤ法に
よるごく薄いｉ型半導体層成膜室２１２、高周波プラズ
マＣＶＤ法によるｐ（またはｎ）型半導体層成膜室２０
５Ａ、高周波プラズマＣＶＤ法によるｎ（またはｐ）型
半導体層成膜室２０２Ｂ、高周波プラズマＣＶＤ法によ
るｉ型半導体層成膜室２０４、プラズマドーピングによ
るｐ（またはｎ）型半導体層成膜室２０５Ｂ、帯状基板
の巻き取り室２０６から構成されている。
【０１８１】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。
【０１８２】図８の装置において帯状基板２０８は、帯
状基板の巻き出し室２０１のボビン２０９から巻き出さ
れ、帯状基板の巻き取り室２０６のボビン２１０に巻き
取られるまでに、ガスゲート２０７で接続された８個の
成膜室を通過しながら移動させられ、その表面にｎｉｐ
ｎｉｐまたはｐｉｎｐｉｎ構造の非単結晶半導体の積層
膜を連続的に形成される。
【０１８３】帯状基板の巻き出し室２０１から供給され
た帯状基板２０８はガスゲートを介し、（１）先ず高周
波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室２
０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（ま
たはｐ）型のシリコン系非単結晶半導体の層を表面に形
成され、（２）次に高周波プラズマＣＶＤ法によるｉ型
半導体層形成室２１１に入り、高周波プラズマＣＶＤ法
によってごく薄いｉ型のシリコン系非単結晶半導体の層
をさらに形成、積層され、（３）次にマイクロ波プラズ
マＣＶＤ法によるｉ型半導体層形成室２０３に入り、マ
イクロ波プラズマＣＶＤ法によってｉ型のシリコン系非
単結晶半導体の層をさらに形成、積層され、（４）次に
高周波プラズマＣＶＤ法によるｉ型半導体層形成室２１
２に入り、高周波プラズマＣＶＤ法によって、ごく薄い
ｉ型のシリコン系非単結晶半導体の層をさらに形成、積
層され、（５）次に高周波プラズマＣＶＤ法によるｐ
（またはｎ）型半導体層形成室２０５Ａに入り、高周波
プラズマＣＶＤ法によってｐ（またはｎ）型のシリコン
系非単結晶半導体の層をさらに形成、積層され、（６）
次に高周波プラズマＣＶＤ法によるｎ（またはｐ）型半
導体層形成室２０２Ｂに入り、高周波プラズマＣＶＤ法
によってｎ（またはｐ）型のシリコン系非単結晶半導体
の層をさらに形成、積層され、（７）次に高周波プラズ
マＣＶＤ法によるｉ型半導体層形成室２０４に入り、高
周波プラズマＣＶＤ法によってｉ型のシリコン系非単結
晶半導体の層をさらに形成、積層され、（８）次にプラ
ズマドーピングによるｐ（またはｎ）型半導体層形成室
２０５Ｂに入り、プラズマドーピングによってｉ型層の
表面にｐ（またはｎ）型のシリコン系非単結晶半導体の
層を形成され、そして、最後に帯状基板の巻き取り室２
０６に回収される。
【０１８４】装置例１−３ 図８の高周波プラズマＣＶＤ法によるｉ型半導体層形成
室２１１とそれを接続するガスゲートを取り除いたもの
を本発明の装置例として挙げることができる。
【０１８５】この場合、マイクロ波ＣＶＤ法によるｉ型
半導体層の下に高周波プラズマＣＶＤ法によるごく薄い
ｉ型半導体層が形成されないだけで、他は装置例２と同
様である。
【０１８６】装置例１−４ 図８の高周波プラズマＣＶＤ法によるｉ型半導体層形成
室２１２とそれを接続するガスゲートとを取り除いたも
のを本発明の装置例として挙げることができる。
【０１８７】この場合、マイクロ波ＣＶＤ法によるｉ型
半導体層の上に高周波プラズマＣＶＤ法によるごく薄い
ｉ型半導体層が形成されないだけで、他は装置例２と同
様である。
【０１８８】装置例１−５ 図９は本発明の光起電力素子の形成装置の一例を示す模
式的説明図である。図９の装置は図８の装置の高周波プ
ラズマＣＶＤ法によるｉ型半導体層形成室２０４を２０
４（１）と２０４（２）の２個に増やしたものであり、
光入射側に位置する高周波プラズマＣＶＤ法によるｉ型
半導体層を複数の半導体層形成室で形成するようにした
以外は装置例２と同様である。次に、３層タンデム型素
子の形成装置例を示す。
【０１８９】装置例２−１ 図２は本発明の光起電力素子の形成装置の基本的一例を
示す模式的説明図である。図２において、本発明の光起
電力素子の形成装置は、帯状基板の巻き出し室１０１、
高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体
層成膜室１０２Ａ、マイクロ波プラズマＣＶＤ法による
ｉ型半導体層成膜室１０３Ａ、高周波プラズマＣＶＤ法
によるｐ（またはｎ）型半導体層成膜室１０５Ａ、高周
波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層成
膜室１０２Ｂ、マイクロ波プラズマＣＶＤ法によるｉ型
半導体層成膜室１０３Ｂ、高周波プラズマＣＶＤ法によ
るｐ（またはｎ）型半導体層成膜室１０５Ｂ、高周波プ
ラズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室
１０２Ｃ、高周波プラズマＣＶＤ法によるｉ型半導体層
成膜室１０４、プラズマドーピングによるｐ（または
ｎ）型半導体層成膜室１０５Ｃ、帯状基板の巻き取り室
１０６から構成されている。
【０１９０】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。
【０１９１】図２の装置において帯状基板１０８は、帯
状基板の巻き出し室１０１のボビン１０９から巻き出さ
れ、帯状基板の巻き取り室１０６のボビン１１０に巻き
取られるまでに、ガスゲート１０７によって接続された
９個の成膜室を通過しながら移動させられ、その表面に
ｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非
単結晶半導体の積層膜を連続的に形成される。
【０１９２】帯状基板の巻き出し室１０１から供給され
た帯状基板１０８はガスゲートを介し、（１）先ず高周
波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室１
０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（ま
たはｐ）型のシリコン系非単結晶半導体の層を表面に形
成され、（２）次にマイクロ波プラズマＣＶＤ法による
ｉ型半導体層形成室１０３Ａに入り、マイクロ波プラズ
マＣＶＤ法によってｉ型のシリコン系非単結晶半導体の
層をさらに形成、積層され、（３）次に高周波プラズマ
ＣＶＤ法によるｐ（またはｎ）型半導体層形成室１０５
Ａに入り、高周波プラズマＣＶＤ法によってｐ（または
ｎ）型のシリコン系非単結晶半導体の層をさらに形成、
積層され、（４）次に高周波プラズマＣＶＤ法によるｎ
（またはｐ）型半導体層形成室１０２Ｂに入り、高周波
プラズマＣＶＤ法によってｎ（またはｐ）型のシリコン
系非単結晶半導体の層をさらに形成、積層され、（５）
次にマイクロ波プラズマＣＶＤ法によるｉ型半導体層形
成室１０３Ｂに入り、マイクロ波プラズマＣＶＤ法によ
ってｉ型のシリコン系非単結晶半導体の層をさらに形
成、積層され、（６）次に高周波プラズマＣＶＤ法によ
るｐ（またはｎ）型半導体層形成室１０５Ｂに入り、高
周波プラズマＣＶＤ法によってｐ（またはｎ）型のシリ
コン系非単結晶半導体の層をさらに形成、積層され、
（７）次に高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層形成室１０２Ｃに入り、高周波プラズマ
ＣＶＤ法によってｎ（またはｐ）型のシリコン系非単結
晶半導体の層をさらに形成、積層され、（８）次に高周
波プラズマＣＶＤ法によるｉ型半導体層形成室１０４に
入り、高周波プラズマＣＶＤ法によってｉ型のシリコン
系非単結晶半導体の層をさらに形成、積層され、（９）
次にプラズマドーピングによるｐ（またはｎ）型半導体
層形成室１０５Ｃに入り、プラズマドーピングによって
ｉ型半導体層の表面にｐ（またはｎ）型のシリコン系非
単結晶半導体の層を形成され、そして、最後に帯状基板
の巻き取り室１０６に回収される。
【０１９３】装置例２−２ 図１０は本発明の半導体積層膜の連続形成装置の他の例
を示す模式的説明図である。
【０１９４】図１０において、本発明の半導体膜の連続
形成装置は、帯状基板の巻き出し室２０１、高周波プラ
ズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２
０２Ａ、高周波プラズマＣＶＤ法によるごく薄いｉ型半
導体層成膜室２１１Ａ、マイクロ波プラズマＣＶＤ法に
よるｉ型半導体層成膜室２０３Ａ、高周波プラズマＣＶ
Ｄ法によるごく薄いｉ型半導体層成膜室２１２Ａ、高周
波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層成
膜室２０５Ａ、高周波プラズマＣＶＤ法によるｎ（また
はｐ）型半導体層成膜室２０２Ｂ、高周波プラズマＣＶ
Ｄ法によるごく薄いｉ型半導体層成膜室２１１Ｂ、マイ
クロ波プラズマＣＶＤ法によるｉ型半導体層成膜室２０
３Ｂ、高周波プラズマＣＶＤ法によるごく薄いｉ型半導
体層成膜室２１２Ｂ、高周波プラズマＣＶＤ法によるｐ
（またはｎ）型半導体層成膜室２０５Ｂ、高周波プラズ
マＣＶＤ法によるｎ（またはｐ）型半導体層成膜室２０
２Ｃ、高周波プラズマＣＶＤ法によるｉ型半導体層成膜
室２０４、プラズマドーピングによるｐ（またはｎ）型
半導体層成膜室２０５Ｃ、帯状基板の巻き取り室２０６
から構成されている。
【０１９５】なお、一連の成膜室は自重によって垂れ下
がる帯状基板の形状に沿って、懸垂曲線状、円弧状等の
重力方向に凸の形状に配置されており、帯状基板が僅か
な張力によって弛みなく張られ成膜中に一定形状に保持
されるとともに、帯状基板の移動時に帯状基板およびそ
の上に形成された半導体膜にかかる応力を低減して、基
板の変形や応力による膜の欠陥の発生を抑制している。
【０１９６】図１０の装置において帯状基板２０８は、
帯状基板の巻き出し室２０１のボビン２０９から巻き出
され、帯状基板の巻き取り室２０６のボビン２１０に巻
き取られるまでに、ガスゲート２０７で接続された１３
個の成膜室を通過しながら移動させられ、その表面にｎ
ｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の非単
結晶半導体の積層膜を連続的に形成される。
【０１９７】帯状基板の巻き出し室２０１から供給され
た帯状基板２０８はガスゲートを介し、（１）先ず高周
波プラズマＣＶＤ法によるｎ（またはｐ）型層形成室２
０２Ａに入り、高周波プラズマＣＶＤ法によってｎ（ま
たはｐ）型のシリコン系非単結晶半導体の層を表面に形
成され、（２）次に高周波プラズマＣＶＤ法によるｉ型
半導体層形成室２１１Ａに入り、高周波プラズマＣＶＤ
法によってごく薄いｉ型のシリコン系非単結晶半導体の
層をさらに形成、積層され、（３）次にマイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層形成室２０３Ａに入
り、マイクロ波プラズマＣＶＤ法によってｉ型のシリコ
ン系非単結晶半導体の層をさらに形成、積層され、
（４）次に高周波プラズマＣＶＤ法によるｉ型半導体層
形成室２１２Ａに入り、高周波プラズマＣＶＤ法によっ
てごく薄いｉ型のシリコン系非単結晶半導体の層をさら
に形成、積層され、（５）次に高周波プラズマＣＶＤ法
によるｐ（またはｎ）型半導体層形成室２０５Ａに入
り、高周波プラズマＣＶＤ法によってｐ（またはｎ）型
のシリコン系非単結晶半導体の層をさらに形成、積層さ
れ、（６）次に高周波プラズマＣＶＤ法によるｎ（また
はｐ）型半導体層形成室２０２Ｂに入り、高周波プラズ
マＣＶＤ法よってｎ（またはｐ）型のシリコン系非単結
晶半導体の層をさらに形成、積層され、（７）次に高周
波プラズマＣＶＤ法によるｉ型層形成室２１１Ｂに入
り、高周波プラズマＣＶＤ法によってごく薄いｉ型のシ
リコン系非単結晶半導体の層をさらに形成、積層され、
（８）次にマイクロ波プラズマＣＶＤ法によるｉ型半導
体層形成室２０３Ｂに入り、マイクロ波プラズマＣＶＤ
法によってｉ型のシリコン系非単結晶半導体の層をさら
に形成、積層され、（９）次に高周波プラズマＣＶＤ法
によるｉ型半導体形成室２１２Ｂに入り、高周波プラズ
マＣＶＤ法によってごく薄いｉ型のシリコン系非単結晶
半導体の層をさらに形成、積層され、（１０）次に高周
波プラズマＣＶＤ法によるｐ（またはｎ）型半導体形成
室２０５Ｂに入り、高周波プラズマＣＶＤ法によってｐ
（またはｎ）型のシリコン系非単結晶半導体の層をさら
に形成、積層され、（１１）次に高周波プラズマＣＶＤ
法によるｎ（またはｐ）型半導体層形成室２０２Ｃに入
り、高周波プラズマＣＶＤ法によってｎ（またはｐ）型
のシリコン系非単結晶半導体の層をさらに形成、積層さ
れ、（１２）次に高周波プラズマＣＶＤ法によるｉ型半
導体層形成室２０４に入り、高周波プラズマＣＶＤ法に
よってｉ型のシリコン系非単結晶半導体の層をさらに形
成、積層され、（１３）次にプラズマドーピングによる
ｐ（またはｎ）型半導体層形成室２０５Ｃに入り、プラ
ズマドーピングによってｉ型層の表面にｐ（またはｎ）
型のシリコン系非単結晶半導体の層を形成され、そし
て、最後に帯状基板の巻き取り室２０６に回収される。
【０１９８】装置例２−３ 図１０の高周波プラズマＣＶＤ法によるｉ型半導体層形
成室２１１Ａおよび／または２１１Ｂとそれを接続ガス
ゲートを取り除いたものを本発明の装置例として挙げる
ことができる。
【０１９９】この場合、少なくとも一つのマイクロ波Ｃ
ＶＤ法によるｉ型半導体層の下に高周波プラズマＣＶＤ
法によるごく薄いｉ型半導体層が形成されないだけで、
他は装置例２−２と同様である。
【０２００】装置例２−４ 図１０の高周波プラズマＣＶＤ法によるｉ型半導体層形
成室２１２Ａおよび／または２１２Ｂとそれを接続する
ガスゲートとを取り除いたものを本発明の装置例として
挙げることができる。
【０２０１】この場合、少なくとも一つのマイクロ波Ｃ
ＶＤ法によるｉ型半導体層の上に高周波プラズマＣＶＤ
法によるごく薄いｉ型半導体層が形成されないだけで、
他は装置例２−２と同様である。
【０２０２】装置例２−５ 図１１は本発明の光起電力素子の形成装置の一例を示す
模式的説明図である。図１１の装置は図１０の装置の高
周波プラズマＣＶＤ法によるｉ型半導体層形成室２０４
を２０４（１）と２０４（２）の２個に増やしたもので
あり、最も光入射側に位置する高周波プラズマＣＶＤ法
によるｉ型半導体層を複数の半導体層形成室で形成する
ようにした以外は装置例２−２と同様である。以下、本
発明の装置を用いて光起電力素子用の半導体積層膜を連
続的に形成する方法の一例を説明する。
【０２０３】まず、２層タンデム素子の形成方法を図１
に示した構成の装置を用いて説明する。
【０２０４】帯状基板投入工程 図１に示した本発明の装置を用いて半導体積層膜を形成
するには、先ず帯状基板を装置内に投入して所定の位置
にセットする。
【０２０５】本発明の装置に帯状基板を投入するには、
先ず帯状基板の巻き出し室１０１に帯状基板１０８をコ
イル状に巻き付けたボビン１０９を投入し、その先端を
巻き出してガスゲート１０７を介して成膜室１０２Ａ〜
１０５Ｂを通過させ、帯状基板の巻き取り室１０６の空
ボビン１１０まで張り渡し、その先端を固定する。
【０２０６】成膜前の帯状基板を巻き付けたボビン１０
９には、帯状基板１０８と共に帯状基板の表面の傷付き
防止用の保護フィルムを巻き込んでもよく、このような
保護フィルムが巻き込まれている場合、この保護フィル
ムの先端を帯状基板の巻き出し室１０１内の保護フィル
ム巻き取り用のボビンに固定する。
【０２０７】同様に、帯状基板を巻き取るボビン１１０
には帯状基板１０８と共に帯状基板の表面の傷付き防止
用の保護フィルムを巻き込んでもよく、このような保護
フィルムを巻き込む場合、この保護フィルムを帯状基板
の巻き取り室１０６内の保護フィルム巻き出し用ボビン
から巻き出し、その先端を帯状基板を巻き取る空ボビン
１１０に帯状基板１０８に重ねて固定する。
【０２０８】帯状基板およびフィルムを各ボビンに固定
した後、巻き取り用のボビンの軸を固定して停止してお
き、巻き出し用のボビンに張力発生用のトルクを与え、
帯状基板および保護フィルムを弛まずに張る。
【０２０９】予熱、ベーキング工程 帯状基板の投入、セットの後、帯状基板を張られて静止
した状態に保ち、各成膜室の蓋を閉じ、装置内部をロー
タリーポンプ、メカニカルブースターポンプ等の真空ポ
ンプにより排気する。なお、このとき、帯状基板巻き出
し室１０１と巻き取り室１０６に接続された真空ポンプ
によってほぼ均等に排気し、成膜室１０２Ａ〜１０５Ｂ
をガスゲート１０７を介して排気して、帯状基板の巻き
出し室１０１、巻き取り室１０６から成膜室１０２Ａ〜
１０５Ｂへの吸着ガスの流入と、不純物ドープ層成膜室
１０２Ａ、１０５Ｂからｉ型半導体層成膜室１０３、１
０４への吸着ガスの流入を防ぐようにすることが望まし
い。
【０２１０】各成膜室が１０Ｐａ程度にまで排気された
ら、各成膜室に接続された真空ポンプによって各成膜室
内をさらに排気して１Ｐａ以下にする。
【０２１１】各成膜室の内圧が１Ｐａ以下になったら、
成膜室１０２Ａ〜１０５Ｂの排気を止め、Ｈ2，Ｈｅ，
Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを１０３，１０４へ導
入し、成膜室から帯状基板の巻き出し室１０１および巻
き取り室１０６へのガスの流れを形成し、各室１０１〜
１０６内を数Ｐａ程度の圧力にする。
【０２１２】各成膜室の圧力が安定したら、各成膜室を
各成膜室内のランプヒーター、基板温度制御装置、成膜
室温度制御装置、ブロックヒーターによって加熱し、各
成膜室の内壁および帯状基板を１００〜５００℃に予
熱、ベーキングする。
【０２１３】半導体層の形成工程 各成膜室の予熱、ベーキングの後、帯状基板の巻き取り
室１０６の巻き取りボビン１１０の軸を回転させ、帯状
基板１０８を巻き出し室１０１から成膜室１０２Ａ，１
０３，１０５Ａ，１０２Ｂ，１０４，１０５Ｂを通過し
て巻き取り室１０６に一定速度で連続的に移動させる。
帯状基板の搬送速度は、好ましくは１〜１００ｍｍ／
秒、より好ましくは５〜５０ｍｍ／秒とする。
【０２１４】帯状基板を移動させながら、各成膜室１０
２Ａ〜１０５Ｂのランプヒーター、基板温度制御装置、
成膜室温度制御装置、ブロックヒーターによって、各成
膜室の堆積膜形成空間における帯状基板の温度と各成膜
室内壁面の温度を所定の温度に制御する。
【０２１５】帯状基板の温度が安定したら成膜室からの
Ｈ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスの導入を
止め、各成膜室１０２Ａ〜１０５Ｂを各成膜室に接続さ
れた真空ポンプによって排気し、原料ガス分離用の
Ｈ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを、ガス
ボンベからマスフローコントローラーを介して各ガスゲ
ート１０７に導入する。
【０２１６】ガスの流量が安定したら、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３の排気を
ロータリーポンプ、メカニカルブースターポンプ等の低
真空ポンプから、ターボ分子ポンプ、油拡散ポンプ等の
高真空ポンプに切り替える。次に、各成膜室１０２Ａ〜
１０５Ｂに半導体層形成用の原料ガスをガスボンベから
マスフローコントローラーを介して所定の流量を導入す
る。
【０２１７】各成膜室の原料ガスの流量が安定したら、
各成膜室の排気能力を排気管に設けた排気量調整バルブ
等によって調整し、各成膜室を所定の圧力に設定する。
【０２１８】原料ガスを導入した場合の各室の好ましい
内圧は、マイクロ波プラズマＣＶＤ法による成膜室１０
３は０．１〜１０Ｐａ、その他は１０〜１０００Ｐａで
ある。なお、不純物ガスの温入を防ぐために、ｉ型半導
体層の成膜室１０４の内圧はｎ型半導体の成膜室１０２
Ｂ、ｐ型半導体層の成膜室１０５Ｂの内圧より、ｎ型半
導体の成膜室１０２Ａの内圧は帯状基板の巻き出し室１
０１の内圧より、ｐ型層の成膜室１０５Ｂの内圧は帯状
基板の巻き取り室１０６の内圧より、それぞれやや高く
設定することが望ましい。
【０２１９】各成膜室の圧力が安定したら、各成膜室１
０２Ａ〜１０５Ｂにそれぞれマイクロ波電力、高周波電
力等の放電電力を投入する。放電電力の投入によって各
成膜室内の原料ガスは電離され、プラズマを形成する。
【０２２０】以上のように帯状基板を一定速度で移動さ
せながら各成膜室１０２Ａ〜１０５Ｂ内において同時に
プラズマを形成することにより、連続的に移動する帯状
基板上にはそれぞれの成膜室内で半導体層が形成され、
ｎｉｐｎｉｐまたはｐｉｎｐｉｎ構造の光起電力素子が
連続的に形成される。次に３層のタンデム素子の形成方
法を図２に示した構成の装置を用いて説明する。
【０２２１】帯状基板投入工程 図２に示した本発明の装置を用いて半導体積層膜を形成
するには、先ず帯状基板を装置内に投入して所定の位置
にセットする。
【０２２２】本発明の装置に帯状基板を投入するには、
先ず帯状基板の巻き出し室１０１に帯状基板１０８をコ
イル状に巻き付けたボビン１０９を投入し、その先端を
巻き出してガスゲート１０７を介して成膜室１０２Ａ〜
１０５Ｃを通過させ、帯状基板の巻き取り室１０６の空
ボビン１１０まで張り渡し、その先端を固定する。
【０２２３】成膜前の帯状基板を巻き付けたボビン１０
９には、帯状基板１０８と共に帯状基板の表面の傷付き
防止用の保護フィルムを巻き込んでもよく、このような
保護フィルムが巻き込まれている場合、この保護フィル
ムの先端を帯状基板の巻き出し室１０１内の保護フィル
ム巻き取り用のボビンに固定する。
【０２２４】同様に、帯状基板を巻き取るボビン１１０
には帯状基板１０８と共に帯状基板の表面の傷付き防止
用の保護フィルムを巻き込んでもよく、このような保護
フィルムを巻き込む場合、この保護フィルムを帯状基板
の巻き取り室１０６内の保護フィルム巻き出し用ボビン
から巻き出し、その先端を帯状基板を巻き取る空ボビン
１１０に帯状基板１０８に重ねて固定する。
【０２２５】帯状基板およびフィルムを各ボビンに固定
した後、巻き取り用のボビンの軸を固定して停止してお
き、巻き出し用のボビンに張力発生用のトルクを与え、
帯状基板および保護フィルムを弛まずに張る。
【０２２６】予熱、ベーキング工程 帯状基板の投入、セットの後、帯状基板を張られて静止
した状態に保ち、各成膜室の蓋を閉じ、装置内部をロー
タリーポンプ、メカニカルブースターポンプ等の真空ポ
ンプにより排気する。なお、このとき、帯状基板巻き出
し室１０１と巻き取り室１０６に接続された真空ポンプ
によってほぼ均等に排気し、成膜室１０２Ａ〜１０５Ｃ
をガスゲート１０７を介して排気して、帯状基板の巻き
出し室１０１、巻き取り室１０６から成膜室１０２Ａ〜
１０５Ｃへの吸着ガスの流入と、不純物ドープ層成膜室
１０２Ａ，１０５Ｃからｉ型半導体層成膜室１０３Ａ，
１０４への吸着ガスの流入を防ぐようにすることが望ま
しい。
【０２２７】各成膜室が１０Ｐａ程度にまで排気された
ら、各成膜室に接続された真空ポンプによって各成膜室
内をさらに排気して１Ｐａ以下にする。
【０２２８】各成膜室の内圧が１Ｐａ以下になったら、
成膜室１０２Ａ〜１０５Ｃの排気を止め、Ｈ2，Ｈｅ，
Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを成膜室１０３Ａ，１
０３Ｂ，１０４へ導入し、成膜室から帯状基板の巻き出
し室１０１および巻き取り室１０６へのガスの流れを形
成し、各室１０１〜１０６内を数Ｐａ程度の圧力にす
る。
【０２２９】各成膜室の圧力が安定したら、各成膜室を
各成膜室内のランプヒーター、基板温度制御装置、成膜
室温度制御装置、ブロックヒーターによって加熱し、各
成膜室の内壁および帯状基板を１００〜５００℃に予
熱、ベーキングする。
【０２３０】半導体層の形成工程 各成膜室の予熱、ベーキングの後、帯状基板の巻き取り
室１０６の巻き取りボビン１１０の軸を回転させ、帯状
基板１０８を巻き出し室１０１から成膜室１０２Ａ，１
０３Ａ，１０５Ａ，１０２Ｂ，１０３Ｂ，１０５Ｂ，１
０２Ｃ，１０４，１０５Ｃを通過して巻き取り室１０６
に一定速度で連続的に移動させる。帯状基板の搬送速度
は、好ましくは１〜１００ｍｍ／秒、より好ましくは５
〜５０ｍｍ／秒とする。
【０２３１】帯状基板を移動させながら、各成膜室１０
２Ａ〜１０５Ｃのランプヒーター、基板温度制御装置、
成膜室温度制御装置、ブロックヒーターによって、各成
膜室の堆積膜形成空間における帯状基板の温度と各成膜
室内壁面の温度を所定の温度に制御する。
【０２３２】帯状基板の温度が安定したら成膜室からの
Ｈ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスの導入を
止め、各成膜室１０２Ａ〜１０５Ｃを各成膜室に接続さ
れた真空ポンプによって排気し、原料ガス分離用の
Ｈ2，Ｈｅ，Ａｒ，Ｎｅ，Ｋｒ，Ｘｅ等のガスを、ガス
ボンベからマスフローコントローラーを介して各ガスゲ
ート１０７に導入する。
【０２３３】ガスの流量が安定したら、マイクロ波プラ
ズマＣＶＤ法によるｉ型半導体層成膜室１０３Ａ，１０
３Ｂの排気をロータリーポンプ、メカニカルブースター
ポンプ等の低真空ポンプから、ターボ分子ポンプ、油拡
散ポンプ等の高真空ポンプに切り替える。
【０２３４】次に、各成膜室１０２Ａ〜１０５Ｃに半導
体層形成用の原料ガスをガスボンベからマスフローコン
トローラーを介して所定の流量を導入する。
【０２３５】各成膜室の原料ガスの流量が安定したら、
各成膜室の排気能力を排気管に設けた排気量調整バルブ
等によって調整し、各成膜室を所定の圧力に設定する。
【０２３６】原料ガスを導入した場合の各室の好ましい
内圧は、マイクロ波プラズマＣＶＤ法による成膜室１０
３Ａ，１０３Ｂは０．１〜１０Ｐａ、その他は１０〜１
０００Ｐａである。なお、不純物ガスの温入を防ぐため
に、ｉ型半導体層の成膜室１０４の内圧はｎ型半導体の
成膜室１０２Ｃ、ｐ型半導体層の成膜室１０５Ｃの内圧
より、ｎ型半導体の成膜室１０２Ａの内圧は帯状基板の
巻き出し室１０１の内圧より、ｐ型層の成膜室１０５Ｃ
の内圧は帯状基板の巻き取り室１０６の内圧より、それ
ぞれやや高く設定することが望ましい。
【０２３７】各成膜室の圧力が安定したら、各成膜室１
０２Ａ〜１０５Ｃにそれぞれマイクロ波電力、高周波電
力、低周波電力、直流電力等の放電電力を投入する。放
電電力の投入によって各成膜室内の原料ガスは電離さ
れ、プラズマを形成する。
【０２３８】以上のように帯状基板を一定速度で移動さ
せながら各成膜室１０２Ａ〜１０５Ｃ内において同時に
プラズマを形成することにより、連続的に移動する帯状
基板上にはそれぞれの成膜室内で半導体層が形成され、
ｎｉｐｎｉｐｎｉｐまたはｐｉｎｐｉｎｐｉｎ構造の光
起電力素子が連続的に形成される。２層または３層タンデムの素子の形成方法 ２層タンデム素子については図１の各成膜室１０２Ａ〜
１０５Ｂにおいて、３層タンデム素子については図２の
各成膜室１０２Ａ〜１０５Ｃにおいて各半導体層の形成
条件は以下の通りである。
【０２３９】（成膜室１０２Ａ，１０２Ｂ，１０２Ｃ，
１０５Ａ，１０５Ｂにおける成膜条件）成膜室１０２
Ａ，１０２Ｂ，１０２Ｃ，１０５Ａ，１０５Ｂにおいて
は高周波プラズマＣＶＤ法によってｎまたはｐ型のシリ
コン系非単結晶半導体層が形成される。
【０２４０】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物としては、
ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ
2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，Ｓ
ｉ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3等が挙げられる。ま
た、原料ガスには光学的バンドギャップを狭める目的で
Ｇｅ原子を含有するガス化し得る化合物を含んでいても
良い。
【０２４１】具体的にはＧｅ原子を含有するガス化し得
る化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，Ｇｅ
ＦＨ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，ＧｅＨ2Ｄ
2，ＧｅＨ3Ｄ等が挙げられる。さらにまた、原料ガスに
は光学的バンドギャップを広げる目的でＣ、Ｏ、Ｎ等の
原子を含有するガス化し得る化合物を含んでいても良
い。
【０２４２】具体的にＣ原子を含有するガス化し得る化
合物としては、ＣＨ4，ＣＤ4，ＣnＨ2n+2（ｎは整
数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，
ＣＯ等が挙げられる。
【０２４３】Ｏ原子を含有するガス化し得る化合物とし
ては、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ3
ＣＨ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。
【０２４４】Ｎ原子を含有するガス化し得る化合物とし
ては、Ｎ2，ＮＨ3，ＮＤ3，ＮＯ，ＮＯ2，Ｎ2Ｏが挙げ
られる。
【０２４５】また、原料ガス中には形成されるシリコン
系非単結晶半導体層の伝導型をｎまたはｐ型に価電子制
御するために周期律表第Ｖ族または第ＩＩＩ族の原子を
含有するガス化し得る化合物を含む。
【０２４６】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用には
ＰＨ3，Ｐ2Ｈ4等の水素化リン、ＰＨ4Ｉ，ＰＦ3，Ｐ
Ｆ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等の
ハロゲン化リンを挙げることができる。このほかにＡｓ
Ｈ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，Ｓｂ
Ｆ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，Ｂｉ
Ｃｌ3，ＢｉＢｒ3等も挙げることができる。特にＰ
Ｈ3，ＰＦ3，ＡｓＨ3が適している。
【０２４７】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入に
はＢ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ6Ｈ11，Ｂ6Ｈ12，Ｂ6Ｈ
14等の水素化ホウ素、ＢＰ3，ＢＣｌ3等のハロゲン化ホ
ウ素も挙げることができる。このほかにＡｌＣｌ3，Ｇ
ａＣｌ3，ＩｎＣｌ3等も挙げることができる。特にＢ2
Ｈ6，ＢＦ3が適している。
【０２４８】また、原料ガスには、Ｈ2，Ｄ2，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。
【０２４９】該成膜室に投入される放電電力は高周波プ
ラズマを形成するためのものであり、少なくとも高周波
電力を含む、投入される高周波電力は成膜室に導入され
る原料ガスの流量に応じて適宜決定されるが、プラズマ
形成空間に対して０．００１〜１Ｗ／ｃｍ3の範囲が好
ましく、リップル等の変動が少ない安定した連続発振波
であることが望ましい。高周波電力の周波数としては、
１ＭＨｚ〜５００ＭＨｚの範囲が好ましく、１３．５６
ＭＨｚの工業用周波数が好適に用いられ、周波数の変動
の少ないものであることが好ましい。
【０２５０】高周波電力とともに直流電力を投入しても
よく、高周波放電電極または放電電極とは別に設けた電
極に、電極側が正になる向きに１０〜２００Ｖの電圧を
スパーク等の異常放電の起こらない範囲内で投入するこ
とが好ましい。
【０２５１】このような高周波電力を成膜量に投入し、
好ましくは同時に直流電力を投入し、成膜室内において
原料ガスを電離、分解して、帯状基板上にｎまたはｐ型
のシリコン系非単結晶半導体層の形成を行う。
【０２５２】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。
【０２５３】（成膜室１０３，１０３Ａ，１０３Ｂにお
ける成膜条件）成膜室１０３，１０３Ａ，１０３Ｂにお
いてはマイクロ波プラズマＣＶＤ法によってｉ型のシリ
コン系非単結晶半導体層が形成される。
【０２５４】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物としてはＳ
ｉＨ 4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ2Ｈ2，
ＳｉＦ3Ｈ，Ｓｉ3Ｈ，ＳｉＤ4，ＳｉＨＤ3，ＳｉＨ
2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3等が挙げられる。また、
原料ガスには光学的バンドギャップを狭める目的でＧｅ
原子を含有するガス化し得る化合物を含んでいても良
い。
【０２５５】具体的にＧｅ原子を含有するガス化し得る
化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦ
Ｈ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，ＧｅＨ
2Ｄ2，ＧｅＨ3Ｄ等が挙げられる。さらにまた、原料ガ
スには光学的バンドギャップを広げる目的でＣ、Ｏ、Ｎ
等の原子を含有するガス化し得る化合物を含んでいても
良い。
【０２５６】具体的にＣ原子を含有するガス化し得る化
合物としては、ＣＨ4，ＣＤ4，ＣｎＨ2n+2（ｎは整
数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，
ＣＯ等が挙げられる。
【０２５７】Ｏ原子を含宥するガス化し得る化合物とし
ては、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ3
ＣＨ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。
【０２５８】Ｎ原子を含有するガス化し得る化合物とじ
ては、Ｎ2，ＮＨ3，ＮＤ3，ＮＯ，ＮＯ2，Ｎ2Ｏ等が挙
げられる。
【０２５９】また、該成膜室で形成される半導体層は実
質的に真性であれば微量の価電子制御用の不純物を含ん
でいてもよく、原料ガス中には微量の周期律表第Ｖ族ま
たは第ＩＩＩ族の原子を含有するガス化し得る化合物を
含んでいてもよい。
【０２６０】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用に
は、ＰＨ3，Ｐ2Ｈ4等の水素化リン、ＰＨ4Ｉ，ＰＦ3，
ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等
のハロゲン化リンを挙げることができる。このほかにＡ
ｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，Ｓ
ｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，Ｂ
ｉＣｌ3，ＢｉＢｒ3等も挙げることができる。特にＰＨ
3，ＰＦ3，ＡｓＨ3が適している。
【０２６１】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入用
には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ12，
Ｂ6Ｈ 14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等のハロゲ
ン化ホウ素を挙げることができる。このほかにＡｌＣｌ
3，ＧａＣｌ3，ＩｎＣｌ3等も挙げることができる。特
にＢ2Ｈ6，ＢＦ3が適している。
【０２６２】また、原料ガスには、Ｈ2，Ｄ2，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。
【０２６３】該成膜室に投入される放電電力は前記原料
ガスを電離しマイクロ波プラズマを形成するためのもの
であり、少なくともマイクロ波電力を含む。投入される
マイクロ波電力は成膜室に導入される原料ガスの流量に
応じて適宜決定されるが、プラズマ形成空間に対して
０．０１〜１Ｗ／ｃｍ3の範囲が好ましく、リップル等
の変動が少ない安定した連続発振波であることが望まし
い。マイクロ波電力の周波数としては、５００ＭＨｚ〜
１０ＧＨｚの範囲が好ましく、２．４５ＧＨｚの工業用
周波数が好適に用いられ、周波数の変動の少ないもので
あることが好ましい。
【０２６４】さらに、本発明の装置のマイクロ波プラズ
マＣＶＤ法によるｉ型半導体層の成膜室１０３Ａ，１０
３Ｂには、マイクロ波電力とともに高周波電力および／
または直流電力を、マイクロ波プラズマ形成空間内にバ
イアス電極を設けて投入することが望ましい。
【０２６５】高周波電力を投入する場合、その電力は
０．０２〜２Ｗ／ｃｍ3の範囲が好ましく、周波数とし
ては１ＭＨｚ〜５００ＭＨｚの範囲が好ましく、１３．
５６ＭＨｚの工業用周波数が好適に用いられる。また、
直流電力を投入する場合、バイアス電極側が正になる向
きに１０〜３００Ｖの電圧をスパーク等の異常放電の起
こらない範囲内で投入することが好ましい。
【０２６６】このようなマイクロ波電力を成膜室に投入
し、望ましくは同時に高周波あるいは直流電力を投入
し、成膜室内において原料ガスを電離、分解して、帯状
基板上にｉ型のシリコン系非単結晶半導体層の形成を行
う。
【０２６７】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。
【０２６８】（成膜室１０４における成膜条件）成膜室
１０４においては高周波プラズマＣＶＤ法によってｉ型
のシリコン系非単結晶半導体層が形成される。
【０２６９】該成膜室に導入される原料ガスとしては、
少なくともＳｉ原子を含有したガス化し得る化合物を含
む。Ｓｉ原子を含有したガス化し得る化合物としては、
ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，ＳｉＦ
2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ3，Ｓ
ｉＨ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3等が挙げられる。ま
た、原料ガスには光学的バンドギャップを狭める目的で
Ｇｅ原子を含有するガス化し得る化合物を含んでいても
良い。
【０２７０】具体的にＧｅ原子を含有するガス化し得る
化合物としては、ＧｅＨ4，ＧｅＤ4，ＧｅＦ4，ＧｅＦ
Ｈ3，ＧｅＦ2Ｈ2，ＧｅＦ3Ｈ，ＧｅＨＤ3，ＧｅＨ
2Ｄ2，ＧｅＨ3Ｄ等が挙げられる。さらにまた、原料ガ
スには光学的バンドギャップを広げる目的でＣ，Ｏ，Ｎ
等の原子を含有するガス化し得る化合物を含んでいても
良い。
【０２７１】具体的にＣ原子を含有するガス化し得る化
合物としては、ＣＨ4，ＣＤ4，ＣｎＨ2n+n（ｎは整
数），ＣnＨ2n（ｎは整数），Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，
ＣＯ等が挙げられる。
【０２７２】Ｏ原子を含有するガス化し得る化合物とし
ては、Ｏ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ2Ｏ，ＣＨ3
ＣＨ2ＯＨ，ＣＨ3ＯＨ等が挙げられる。
【０２７３】Ｎ原子を含有するガス化し得る化合物とし
ては、Ｎ2，ＮＨ3，ＮＤ3，ＮＯ，ＮＯ2，Ｎ2Ｏ等が挙
げられる。
【０２７４】また、該成膜室で形成される半導体層は実
質的に真性であれば微量の価電子制御用の不純物を含ん
でいてもよく、原料ガス中には微量の周期律表第Ｖ族お
よび／または第ＩＩＩ族の原子を含有するガス化し得る
化合物を含んでいてもよい。第Ｖ族原子導入用の出発物
質として有効に使用されるものとしては、具体的にはＰ
原子導入用には、ＰＨ3，Ｐ2Ｈ4等の水素化リン、ＰＨ4
Ｉ，ＰＦ3，ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢ
ｒ5，ＰＩ3等のハロゲン化リンを挙げることができる。
このほかにＡｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，
ＡｓＦ5，ＳｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，
ＢｉＨ3，ＢｉＣｌ3，ＢｉＢｒ3等も挙げることができ
る。特にＰＨ3，ＰＦ3，ＡｓＨ3が適している。
【０２７５】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入用
には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ6Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ12，
Ｂ6Ｈ 14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等のハロゲ
ン化ホウ素を挙げることができる。このほかにＡｌＣｌ
3，ＧａＣｌ3，ＩｎＣｌ3等も挙げることができる。特
にＢ2Ｈ6，ＢＦ3が適している。
【０２７６】また、原料ガスには、Ｈ2，Ｄ2，Ｈｅ，Ｎ
ｅ，Ａｒ，Ｘｅ，Ｋｒ等の希釈ガスを含んでいても良
い。
【０２７７】該成膜室に投入される放電電力は前記原料
ガスを電離し高周波プラズマを形成するためのものであ
り、少なくとも高周波電力を含む。投入される高周波電
力は成膜室に導入される原料ガスの流量に応じて適宜決
定されるが、プラズマ形成空間に対して０．００１〜１
Ｗ／ｃｍ3の範囲が好ましく、リップル等の変動が少な
い安定した連続発振波であることが望ましい。高周波電
力の周波数としては、１ＭＨｚ〜５００ＭＨｚの範囲が
好ましく、１３．５６ＭＨｚの工業用周波数が好適に用
いられ、周波数の変動の少ないものであることが好まし
い。
【０２７８】高周波電力とともに直流電力を投入しても
よく、高周波放電電極や放電電極とは別に設けた電極
に、電極側が正になる向きに１０〜２００Ｖの電圧をス
パーク等の異常放電の起こらない範囲内で投入すること
が好ましい。
【０２７９】このような高周波電力を成膜室に投入し、
好ましくは同時に直流電力を投入し、成膜室内において
原料ガスを電離、分解して、帯状基板上にｉ型のシリコ
ン系非単結晶半導体層の形成を行う。
【０２８０】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。
【０２８１】（成膜室１０５Ｂ，１０５Ｃにおける成膜
条件）成膜室１０５Ｂ，１０５Ｃにおいてはプラズマド
ーピングによってｐまたはｎ型のシリコン系非単結晶半
導体層が形成される。
【０２８２】該成膜室に導入される原料ガスとしては、
ｉ型の非単結晶半導体層表面近傍をプラズマドーピング
によってｐまたはｎ型にするために周期律表第ＩＩＩ族
または第Ｖ族の原子を含有するガス化し得る化合物を含
む。
【０２８３】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはＢ原子導入用
には、Ｂ2Ｈ6，Ｂ4Ｈ10，Ｂ5Ｈ9，Ｂ5Ｈ11，Ｂ6Ｈ12，
Ｂ6Ｈ 14等の水素化ホウ素、ＢＦ3，ＢＣｌ3等のハロゲ
ン化ホウ素を挙げることができる。このほかにＡｌＣｌ
3，ＧａＣｌ3，ＩｎＣｌ3等も挙げることができる。特
にＢ2Ｈ6，ＢＦ3が適している。
【０２８４】第Ｖ族原子導入用の出発物質として有効に
使用されるものとしては、具体的にはＰ原子導入用に
は、ＰＨ3，Ｐ2Ｈ4等の水素化リン、ＰＨ4Ｉ，ＰＦ3，
ＰＦ5，ＰＣｌ3，ＰＣｌ5，ＰＢｒ3，ＰＢｒ5，ＰＩ3等
のハロゲン化リンを挙げることができる。このほかにＡ
ｓＨ3，ＡｓＦ3，ＡｓＣｌ3，ＡｓＢｒ3，ＡｓＦ5，Ｓ
ｂＦ3，ＳｂＦ5，ＳｂＣｌ3，ＳｂＣｌ5，ＢｉＨ3，Ｂ
ｉＣｌ3，ＢｉＢｒ3等も挙げることができる。特にＰＨ
3，ＰＦ3，ＡｓＨ3が適している。
【０２８５】また、原料ガスには、Ｈ2、Ｄ2、Ｈｅ、Ｎ
ｅ、Ａｒ、Ｘｅ、Ｋｒ等の希釈ガスを含んでいても良
い。
【０２８６】更に、原料ガスには所望の膜厚の不純物ド
ープ層を堆積によって形成するには十分少ない量のＳｉ
原子を含有するガスおよび／またはＣ、Ｏ、Ｎ等の原子
を含有するガスを含んでいても良い。
【０２８７】なお、このようなＳｉ原子を含有するガス
としては、ＳｉＨ4，Ｓｉ2Ｈ6，ＳｉＦ4，ＳｉＦＨ3，
ＳｉＦ2Ｈ2，ＳｉＦ3Ｈ，Ｓｉ3Ｈ8，ＳｉＤ4，ＳｉＨＤ
3，ＳｉＨ2Ｄ2，ＳｉＨ3Ｄ，Ｓｉ2Ｄ3Ｈ3等が挙げられ
る。また、Ｃ原子を含有するガスとしてはＣＨ4，Ｃ
Ｄ4，ＣｎＨ2n+2（ｎは整数），ＣnＨ2n（ｎは整数），
Ｃ2Ｈ2，Ｃ6Ｈ6，ＣＯ2，ＣＯ等が、Ｏ原子を含有する
ガスとしてはＯ2，ＣＯ，ＣＯ2，ＮＯ，ＮＯ2，Ｎ2Ｏ，
ＣＨ3ＣＨ2ＯＨ，ＣＨ3ＯＨ等が、Ｎ原子を含有するガ
スとしてはＮ2，ＮＨ3，ＮＤ3，ＮＯ，ＮＯ2，Ｎ2Ｏ等
が挙げられる。
【０２８８】該成膜室に投入される放電電力は、高周
波、マイクロ波等前記原料ガスを電離しグロー放電プラ
ズマを形成するためのものであるが、好ましくは１ｋＨ
ｚ〜１３．５６Ｈｚの周波電力である。なお、１ｋＨｚ
〜５００ｋＨｚの周波数（低周波）でプラズマドーピン
グを行うと、イオンの動く距離が長く、打ち込み厚みが
厚くなると思われる。
【０２８９】投入電力はプラズマ形成空間の体積に対し
て０．００１〜１Ｗ／ｃｍ3の範囲が好ましく、リップ
ル等の変動が少ない安定した連続発振波であることが望
ましい。放電電力とともに直流電力を投入してもよく、
放電電極または放電電極とは別に設けた電極に、電極側
が正になる向きに１０〜２００Ｖの電圧をスパーク等の
異常放電の起こらない範囲内で投入することが好まし
い。
【０２９０】このような放電電力を成膜室に投入し、好
ましくは同時に直流電力を投入し、成膜室内において原
料ガスを電離、分解して、帯状基板上にｐまたはｎ型の
シリコン系非単結晶半導体層の形成を行う。
【０２９１】なお、このような成膜条件で形成される半
導体層は、シリコン系材料の非晶質（いわゆる微結晶も
含まれる）から多結晶までの非単結晶材料である。
【０２９２】帯状基板を連続的に移動させながら、各成
膜室１０２Ａ〜１０５Ｃ内において同時に上述のような
半導体層の形成を一定時間続け、表面に半導体積層膜を
形成した帯状基板を一定の長さ形成し、巻き取り室１０
６内の巻き取りボビン１１０に連続的に巻き取る。
【０２９３】帯状基板の取り出し工程 表面に半導体積層膜が形成された帯状基板が一定長さ形
成され、巻き取り室のボビンに巻き取られたら、各成膜
室１０２Ａ〜１０５Ｃへの放電電力の投入、原料ガスの
供給および帯状基板の移動、加熱を停止し、各ガスゲー
トへのゲートガスの供給も停止する。各室１０１〜１０
６内を一度各室に接続された真空ポンプによって排気
し、成膜室１０３Ａ，１０３Ｂの排気を高真空ポンプか
ら低真空ポンプに切り替える。次に各成膜室１０２Ａ〜
１０５Ｃ内および各成膜室に原料ガスを供給した原料ガ
ス供給系をＨｅ，Ａｒ等の不活性ガスによって十分にパ
ージする。
【０２９４】各成膜室および各成膜室に原料ガスを供給
した原料ガス供給系のパージが終了したら、各室１０１
〜１０６の排気を停止し、各室１０１〜１０６内にＨ
ｅ、Ａｒ等の不活性ガスを大気圧よりやや低い圧力に充
填して、各室内および帯状基板を冷却する。
【０２９５】各室内および帯状基板が室温近くまで冷却
されたら、装置内部に乾燥Ｎ2、Ａｒ、Ｈｅ等ガスを導
入して装置を大気圧にし、各ボビンにかかっている駆動
力、トルクを落し、帯状基板の巻き出し室１０１から巻
き取り室１０６までの部分を残して巻き取り室１０６内
で切り、帯状基板の巻き取り室１０６から帯状基板が巻
かれたボビン１１０を取り出す。
【０２９６】なお、本発明の装置において、帯状基板を
装置内に投入するあるいは装置外に取り出すにあたり、
帯状基板の巻き出し室１０１や巻き取り室１０６の内部
は大気にさらされることになるが、一連の成膜室１０２
Ａ〜１０５Ｃ内に大気が流入すると成膜室内壁面に水蒸
気や酸素等の不純物ガスが吸着し、形成される半導体膜
の特性に影響を及ぼす場合がある。したがって、帯状基
板の巻き出し室１０１と成膜室１０２Ａの間および帯状
基板の巻き取り室１０６と成膜室１０５Ｃとの間に適宜
の大気流入防止手段を設けて、いわゆるロードロック構
造としてもよい。この場合、大気流入防止手段として
は、成膜室１０２Ａ〜１０５Ｃの内部を減圧状態に保つ
ための真空シール手段や、成膜室１０２Ａ〜１０５Ｃに
膜形成に影響を与えないＨｅ等の不活性ガスや高純度窒
素等のガスを導入して大気圧以上に加圧し、巻き出し室
１０１や巻き取り室１０６への清浄なガスの流れを形成
して大気の流入を阻止するガス流による大気流入阻止手
段等が挙げられる。
【０２９７】ただし、シール構造を設ける場合、成膜室
１０２Ａ〜１０５Ｃを真空に保持したまま、成膜室１０
２Ａ〜１０５Ｃの内部に帯状基板を貫通させることはき
わめて困難なので、帯状基板１０８が成膜室１０２Ａ〜
１０５Ｃを貫通した状態で真空封止状態が維持できるよ
うに、シール構造としては帯状基板を挟み込んだ形で真
空を保持できるように設計されたＯリング、ガスケッ
ト、ヘリコフレックス、磁性流体等を用いた機械的封止
構造とすることが望ましい。
【０２９８】また、上記の大気流入防止手段はマイクロ
波プラズマＣＶＤ法によるｉ型半導体層成膜室１０３
Ａ、１０３Ｂに設けてもよい。マイクロ波プラズマＣＶ
Ｄ法によるｉ型層成膜室では高速成膜が行われるため、
その内部には他の成膜室よりも多量の半導体膜が付着す
る。多量の膜が付着したまま半薄体膜の形成を続ける
と、マイクロ波導入窓のマイクロ波透過率が低下して投
入電力が低下したり、剥れた膜片が半導体膜に付着して
欠陥が発生したりするため、成膜室１０３の内部は定期
的に清掃する必要がある。その際に他の成膜室に大気が
流入して影響を及ぼすことを防止するためにも、上記の
大気流入防止手段を配設することは有効で、成膜室１０
３Ａ、１０３Ｂと他の成膜室との間にも大気流入防止手
段を配設することが望ましい。
【０２９９】以上の一連の工程によって、本発明の装置
によって帯状基板上に連続的に半導体積層膜を形成する
ことができる。
【０３００】
【実施例】以下、本発明を半導体積層膜の連続形成装置
を用いての実施例を示すが、本発明はこれらの実施例に
よって何ら限定されるものではない。
【０３０１】まず、２層タンデム型素子の実施例を示
す。
【０３０２】（実施例１−１）装置例１−１で示した本
発明の半導体積層膜の連続形成装置を用い、基板上にｉ
型半導体層がそれぞれ非晶質シリコンゲルマニウム、非
晶質シリコンからなる２個のｎｉｐ構造の光起電力素子
を順に積層し、ｎｉｐｎｉｐ構造のシリコン系非単結晶
半導体を積層した光起電力素子を連続的に形成した。な
お、成膜室１０３においてｉ型半導体層を原料ガス中の
ゲルマニウム原子を含有する原料ガスの濃度の異なる３
室で形成するようにして、成膜室１０３で連続的に形成
されるｉ型半導体層のゲルマニウムの含有量が膜厚方向
に多少多と変化するようにした。
【０３０３】まず、ＳＵＳ４３０ＢＡ製の帯状のステン
レス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍ
ｍ）の表面にスパッタリング法により５００ｎｍのＡｇ
層と、約２μｍのＺｎＯ透明導電層とを形成、積層し
た、徴小な凹凸表面を有する帯状基板をボビン１０９に
巻き付けた状態で帯状基板の巻き出し室１０１にセット
し、該帯状基板を各ガスゲート１０７を介して成膜室１
０２Ａ〜１０５Ｂを貫通させ、帯状基板の巻き取り室１
０６まで渡し、弛まない程度に張力をかけた。なお、帯
状基板の巻き取り室１０６には十分に乾燥したアラミド
紙製の保護フィルム（デュポン製ノーメックス（商品
名）、幅１２ｃｍ×長さ２００ｍ×厚さ０．０５ｍｍ）
の巻き付けられたボビンをセットし、帯状基板とともに
該保護フィルムが巻き込まれるようにした。
【０３０４】帯状基板をセットした後、各室１０１〜１
０６内を不図示のロータリーポンプとメカニカルブース
ターポンプを組み合わせたポンプで一度真空排気し、引
き続き排気しながらＨｅガスを導入して約２００Ｐａの
Ｈｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキ
ングした。
【０３０５】加熱ベーキングの後、各室１０１〜１０６
を一度真空排気し、引き続き成膜室１０１，１０２Ａ，
１０５Ａ，１０２Ｂ，１０４，１０５Ｂ，１０６をそれ
ぞれの成膜室に接続したロータリーポンプとメカニカル
ブースターポンプを組み合わせたポンプで、成膜室１０
３Ａをそれぞれの成膜室に接続した各２台の油拡散ポン
プ（バリアン社製ＨＳ−１６）で排気しながら、各ガス
ゲート１０７にゲートガスとしてＨ2を各５００ｓｃｃ
ｍ、各成膜室１０２Ａ〜１０５Ｂにそれぞれの原料ガス
を所定流量導入した。そして、各室１０１〜１０６の排
気管に設けたスロットルバルブの開度を調節することに
より、帯状基板の巻き出し室１０１、巻き取り室１０６
の内圧を１２５Ｐａに、成膜室１０２Ａ，１０３，１０
５Ａ，１０２Ｂ，１０４，１０５Ｂの内圧をそれぞれ１
３０Ｐａ，約１Ｐａ，１３０Ｐａ，１３０Ｐａ，１３５
Ｐａ，１３０Ｐａに設定した。
【０３０６】各室の圧力が安定したところで、帯状基板
の巻き取り室１０６の巻き取りボビン１１０を回転さ
せ、帯状基板１０８を成膜室１０２Ａから１０５Ｂに向
かう方向に１００ｃｍ／分の一定速度で連続的に移動さ
せた。また、各成膜室１０２Ａ〜１０５Ｂ内に設けた不
図示の温度制御装置により、移動する帯状基板が各成膜
室の成膜空間内で所定の温度になるように温度制御を行
った。
【０３０７】帯状基板の温度が安定したところで、成膜
室１０２Ａ，１０５Ａ，１０２Ｂ，１０４に平行平板電
極から１３．５６ＭＨｚの高周波電力を、成膜室１０３
の内部に設けた成膜室に、それぞれの成膜室の片側の側
壁に設けたマイクロ波導入窓から２．４５ＧＨｚのマイ
クロ波電力を、成膜室１０５Ｂに平行平板電極から７５
ｋＨｚの高周波電力をそれぞれ不図示の電源からマッチ
ング装置を介して投入した。更に、成膜室１０３の内部
の成膜室にはマイクロ波導入窓前方に帯状基板に平行に
配設した棒状のバイアス電極から１３．５６ＭＨｚの高
周波電力を不図示の電源からマッチング装置を介して投
入した。尚、１０３の内部の各成膜室の帯状基板移動方
向に対する長さは全て約２０ｃｍであったが、帯状基板
表面とプラズマとの間に一定の長さの遮蔽板（プラズマ
漏れガード兼用）を設けることによって半導体層の形成
領域の帯状基板移動方向に対する長さを調節した。放電
電力の投入により各成膜室１０２Ａ〜１０５Ｂ内の原料
ガスはプラズマ化し、各成膜室内で連続的に移動する帯
状基板表面に半導体膜の形成が行われ、帯状基板表面に
連続的にｎｉｐｎｉｐ構造の半導体積層膜が形成され
た。表１に第１番目の光起電力素子を形成する成膜室１
０２Ａ乃至１０５Ｂにおける成膜条件を、表２に第２番
目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５
Ｂにおける成膜条件を示す。
【０３０８】帯状基板の搬送を開始してから連続して１
８０分間移動させ、その間に１７０分間連続して半導体
積層膜の形成を行った。
【０３０９】約１７０ｍに亘って半導体積層膜を形成し
た後、放電電力の投入と、原料ガスの導入と、帯状基板
および成膜室の加熱とを停止し、成膜室内のパージを行
い、帯状基板および装置内部を十分冷却してから装置を
開け、ボビン１１０に巻かれた帯状基板を帯状基板の巻
き取り室１０６から装置の外へ取り出した。
【０３１０】更に、取り出した帯状基板を連続モジュー
ル化装置によって連続的に加工し、本発明の装置で形成
した半導体積層膜の上に、透明電極として全面に７０ｎ
ｍのＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）薄膜を形成し、集電
電極として一定間隔に細線状のＡｇ電極を形成し、単位
素子の直列化等のモジュール化を行うことにより、バン
ドギャップの異なる光起電力素子を積層した２層タンデ
ム型太陽電池によって構成された３５ｃｍ×３５ｃｍの
太陽電池モジュールを連続的に作製した。作製した太陽
電池の層構成の模式図を図１２に示す。
【０３１１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１５と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３％
以内に減少した。
【０３１２】（比較例１−１）装置例１−１で示した本
発明の装置のｐ型半導体層の成膜室１０５Ｂを高周波プ
ラズマＣＶＤ法による成膜室に変えた装置を用いて、ｉ
型半導体層上の不純物ドープ層であるｐ型半導体層を全
て高周波プラズマＣＶＤ法によって形成するようにした
以外は実施例１−１と同様にしてｎｉｐｎｉｐ構造のシ
リコン系非単結晶半導体の積層膜を連続的に形成し、太
陽電池モジュールを作製した。表３に第２番目の光起電
力素子を形成する成膜室１０２Ｂ乃至１０５Ｂにおける
成膜条件を示す。
【０３１３】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、実施例１−１で作製した太陽電池モジュールの光電
変換効率の平均値を１．１５とした相対値で１．００と
低かった。また、モジュール間の光電変換効率のバラツ
キも±５％大きかった。
【０３１４】（比較例１−２）装置例１−１で示した本
発明の装置のｐ型半導体層の成膜室１０５Ａをプラズマ
ドーピングによる成膜室に変えた装置を用いて、ｉ型半
導体層上の不純物ドープ層であるｐ型半導体層を全プラ
ズマドーピングによって形成するようにした以外は実施
例１−１と同様にしてｎｉｐｎｉｐ構造のシリコン系非
単結晶半導体の積層膜を連続的に形成し、太陽電池モジ
ュールを作製した。表４に第１番目の光起電力素子を形
成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件
を、表２に第２番目の光起電力素子を形成する成膜室１
０２Ｂ乃至１０５Ｂにおける成膜条件を示す。
【０３１５】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、曲線因子が低く、その光電
変換効率の平均値は、実施例１−１で作製した太陽電池
モジュールの光電変換効率の平均値を１．１５とした相
対値で０．９５と低かった。
【０３１６】（実施例１−２）装置例１−１で示した本
発明の半導体積層膜の連続形成装置を用い、成膜室１０
４において形成されるｉ型半導体層を非晶質炭化シリコ
ンに変えた以外は実施例１−１と同様にして、基板上に
ｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、
非晶質炭化シリコンからなる２個のｎｉｐ構造の光起電
力素子を順に積層し、ｎｉｐｎｉｐ構造のシリコン系非
単結晶半導体からなる光起電力素子を連続的に形成し
た。そして更にモジュール化を行い、２層タンデム型太
陽電池によって構成された３５ｃｍ×３５ｃｍの太陽電
池モジュールを連続的に作製した。なお、第１番目の光
起電力素子を形成する成膜室１０２Ａ乃至１０５Ａにお
ける成膜条件は実施例１−１と同じく表１に示す通り
で、第２番目の光起電力素子を形成する成膜室１０２Ｂ
乃至１０５Ｂにおける成膜条件のみ表５に示すように変
更した。作製した太陽電池の層構成の模式図を図１２に
示す。
【０３１７】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１５と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３％
以内に減少した。
【０３１８】（実施例１−３）装置例１−１で示した本
発明の半導体積層膜の連続形成装置を用い、プラズマド
ーピングによるｐ型半導体層の成膜室１０５Ｂの放電周
波数を７５ｋＨｚから１３．５６Ｈｚに変えた以外は実
施例１−１と同様にして、ｎｉｐｎｉｐ構造のシリコン
系非単結晶半導体の積層膜を連続的に形成した。そして
更にモジュール化を行い、バンドギャップの異なる光起
電力素子を積層した２層タンデム型太陽電池によって構
成された３５ｃｍ×３５ｃｍの太陽電池モジュールを連
続的に作製した。作製した太陽電池の層構成の模式図を
図１２に示す。
【０３１９】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１５と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３％
以内に減少した。
【０３２０】（実施例１−４）装置例１−１で示した本
発明の半導体積層膜の連続形成装置を用い、プラズマド
ーピングによるｐ型半導体層の成膜室１０５Ｂに導入す
る原料ガス中にＳｉＨ 4ガスを約１０ｎｍの半導体層を
堆積によって形成するには十分に少ない量の３ｓｃｃｍ
だけ加えた以外は実施例１と同様にして、ｎｉｐｎｉｐ
構造のシリコン系非単結晶半導体の積層膜を連続的に形
成した。そして更にモジュール化を行い、バンドギャッ
プの異なる光起電力素子を積層した２層タンデム型太陽
電池によって構成された３５ｃｍ×３５ｃｍの太陽電池
モジュールを連続的に作製した。作製した太陽電池の層
構成の模式図を図１３に示す。
【０３２１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１４と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３以
内に減少した。
【０３２２】（比較例１−３）装置例１−１で示した本
発明の装置のｐ型半導体層の成膜室１０５Ｂに導入する
原料ガス中にＳｉＨ4ガスを約１０ｎｍの半導体層を堆
積によって形成するのに十分な量の３０ｓｃｃｍだけ加
えた以外は実施例１−４と同様にして、ｎｉｐｎｉｐ構
造のシリコン系非単結晶半導体の積層膜を連続的に形成
し、太陽電池モジュールを作製した。
【０３２３】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対比較で０．８５と低かった。
また、モジュール間の光電変換効率のバラツキは±６％
と大きかった。
【０３２４】（実施例１−５）装置例１−１で示した本
発明の半導体積層膜の連続形成装置を用い、成膜室１０
２Ａ、１０２Ｂでｐ型半導体層を、成膜室１０５Ａ、１
０５Ｂでｎ型半導体層を形成するようにして、形成する
半導体層の伝導型を逆に変えた以外は実施例１−１と同
様にして、ｐｉｎｐｉｎ構造のシリコン系非単結晶半導
体の積層膜を連続的に形成した。そして更にモジュール
化を行い、バンドギャップの異なる光起電力素子を積層
した２層タンデム型太陽電池によって構成された３５ｃ
ｍ×３５ｃｍの太陽電池モジュールを連続的に作製し
た。表６に第１番目の光起電力素子を形成する成膜室１
０２Ａ乃至１０５Ａにおける成膜条件を、表７に第２番
目の光起電力素子を形成する成膜室１０２Ｂ乃至１０５
Ｂにおける成膜条件を示す。作製した太陽電池の層構成
の模式図を図１４に示す。
【０３２５】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｎ型半導体層を高周波プラズマＣＶＤ法によ
って形成する装置を用いて作製した太陽電池モジュール
の光電変換効率の平均値を１．００とした相対値で１．
１５と良好な値を示した。また、従来の装置を用いて作
製した場合に±５％あったモジュール間の光電変換効率
のバラツキは±３％以内に減少した。
【０３２６】（実施例１−６）装置例１−２で示した本
発明の半導体積層膜の連続形成装置を用い、マイクロ波
プラズマＣＶＤ法によるｉ型半導体層の形成前及び形成
後に高周波プラズマＣＶＤ法によるｉ型半導体層が形成
されるようにした以外は実施例１−１とほぼ同様にし
て、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲ
ルマニウム、非晶質シリコンからなる２個のｎｉｐ構造
の光起電力素子を順に積層し、ｎｉｐｎｉｐ構造のシリ
コン系非単結晶半導体の積層膜を連続的に形成した。そ
して更にモジュール化を行い、バンドギャップの異なる
光起電力素子を積層した２層タンデム型太陽電池によっ
て構成された３５ｃｍ×３５ｃｍの太陽電池モジュール
を連続的に作製した。表８に第１番目の光起電力素子を
形成する成膜室２０２Ａ乃至２０５Ａにおける成膜条件
を、表２に第２番目の光起電力素子を形成する成膜室２
０２Ｂ乃至２０５Ｂにおける成膜条件を示す。作製した
太陽電池の層構成の模式図を図１５に示す。
【０３２７】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似大陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する装置を用いて作製した太陽電池モジュール
の光電変換効率の平均値を１．００とした相対値で１．
１８と良好な値を示した。また、従来の装置を用いて作
製した場合に±５％あったモジュール間の光電変換効率
のバラツキは±２％以内に減少した。
【０３２８】（実施例１−７）装置例１−２で示した構
成の本発明の半導体積層膜の連続形成装置を用い、幅３
６ｃｍの幅広の帯状基板を使用した以外は実施例１−６
とほぼ同様にして、ｎｉｐｎｉｐ構造のシリコン系非単
結晶半導体の積層膜を連続的に形成し、バンドギャップ
の異なる太陽電池セルを積層した２層タンデム型太陽電
池によって構成された、３５ｃｍ×３５ｃｍの太陽電池
モジュールを連続的に作製した。
【０３２９】本発明で用いた装置は、帯状基板の幅方向
に対する寸法のみ実施例１−１〜１−６で用いた装置の
３倍であった。マイクロ波プラズマＣＶＤ法による成膜
室２０３内に３個備えられた成膜室には、それぞれ帯状
基板の両側にマイクロ波投入手段が対向して配設され、
成膜室２０３には６個のマイクロ波投入手段からマイク
ロ波電力を投入した。尚、対向して配設されたマイクロ
波投入手段の電界方向は互いに垂直であった。表９に第
１番目の光起電力素子を形成する成膜室２２０Ａ乃至２
０５Ａにおける成膜条件を、表１０に第２番目の光起電
力素子を形成する成膜室２０２Ｂ乃至２０５Ｂにおける
成膜条件を示す。作製した太陽電池の層構成の模式図を
図１４に示す。
【０３３０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する装置を用いて作製した太陽電池モジュール
の光電変換効率の平均値を１．００とした相対値で１．
１８と良好な値を示した。また、従来の装置を用いて作
製した場合に±６％あったモジュール間の光電変換効率
のバラツキは±２．５％以内に減少しており、大面積に
わたって高品質の光起電力素子用の半導体積層膜が均一
性良く形成されたことを確認した。
【０３３１】次に、３層タンデム型素子の実施例を示
す。
【０３３２】（実施例２−１）装置例２−１で示した本
発明の半導体積層膜の連続形成装置を用い、基板上にｉ
型半導体層がそれぞれ非晶質シリコンゲルマニウム、非
晶質シリコンゲルマニウム、非晶質シリコンからなる３
個のｎｉｐ構造の光起電力素子を順に積層し、ｎｉｐｎ
ｉｐｎｉｐ構造のシリコン系非単結晶半導体を積層した
光起電力素子を連続的に形成した。なお、成膜室１０３
Ａ，１０３Ｂにおいてｉ型半導体層を原料ガス中のゲル
マニウム原子を含有する原料ガスの濃度の異なる３室で
形成するようにして、成膜室１０３Ａ，１０３Ｂで連続
的に形成されるｉ型半導体層のゲルマニウムの含有量が
膜厚方向に多少多と変化するようにした。
【０３３３】まず、ＳＵＳ４３０ＢＡ製の帯状のステン
レス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１５ｍ
ｍ）の表面にスパッタリング法により５００ｎｍのＡｇ
層と、約２μｍのＺｎＯ透明導電層とを形成、積層し
た、徴小な凹凸表面を有する帯状基板をボビン１０９に
巻き付けた状態で帯状基板の巻き出し室１０１にセット
し、該帯状基板を各ガスゲート１０７を介して成膜室１
０２Ａ〜１０５Ｃを貫通させ、帯状基板の巻き取り室１
０６まで渡し、弛まない程度に張力をかけた。なお、帯
状基板の巻き取り室１０６には十分に乾燥したアラミド
紙製の保護フィルム（デュポン製ノーメックス（商品
名）、幅１２ｃｍ×長さ２００ｍ×厚さ０．０５ｍｍ）
の巻き付けられたボビンをセットし、帯状基板とともに
該保護フィルムが巻き込まれるようにした。
【０３３４】帯状基板をセットした後、各室１０１〜１
０６内を不図示のロータリーポンプとメカニカルブース
ターポンプを組み合わせたポンプで一度真空排気し、引
き続き排気しながらＨｅガスを導入して約２００Ｐａの
Ｈｅ雰囲気中で各成膜室内部を約３５０℃に加熱ベーキ
ングした。
【０３３５】加熱ベーキングの後、各室１０１〜１０６
を一度真空排気し、引き続き成膜室１０１，１０２Ａ，
１０５Ａ，１０２Ｂ，１０５Ｂ，１０２Ｃ，１０４，１
０５Ｃ，１０６をそれぞれの成膜室に接続したロータリ
ーポンプとメカニカルブースターポンプを組み合わせた
ポンプで、成膜室１０３Ａ，１０３Ｂをそれぞれの成膜
室に接続した各２台の油拡散ポンプ（バリアン社製ＨＳ
−１６）で排気しながら、各ガスゲート１０７にゲート
ガスとしてＨ2を各５００ｓｃｃｍ、各成膜室１０２Ａ
〜１０５Ｃにそれぞれの原料ガスを所定流量導入した。
そして、各室１０１〜１０６の排気管に設けたスロット
ルバルブの開度を調節することにより、帯状基板の巻き
出し室１０１、巻き取り室１０６の内圧を１２５Ｐａ
に、成膜室１０２Ａ，１０３Ａ，１０５Ａ，１０２Ｂ，
１０３Ｂ，１０５Ｂ，１０２Ｃ，１０４，１０５Ｃの内
圧をそれぞれ１３０Ｐａ，約１Ｐａ，１３０Ｐａ，１３
０Ｐａ，約１Ｐａ，１３０Ｐａ，１３０Ｐａ，１３５Ｐ
ａ，１３０Ｐａに設定した。
【０３３６】各室の圧力が安定したところで、帯状基板
の巻き取り室１０６の巻き取りボビン１１０を回転さ
せ、帯状基板１０８を成膜室１０２Ａから１０５Ｃに向
かう方向に１００ｃｍ／分の一定速度で連続的に移動さ
せた。また、各成膜室１０２Ａ〜１０５Ｃ内に設けた不
図示の温度制御装置により、移動する帯状基板が各成膜
室の成膜空間内で所定の温度になるように温度制御を行
った。
【０３３７】帯状基板の温度が安定したところで、成膜
室１０２Ａ，１０５Ａ，１０２Ｂ，１０５Ｂ，１０２
Ｃ，１０４に平行平板電極から１３．５６ＭＨｚの高周
波電力を、成膜室１０３Ａ，１０３Ｂの内部に設けた成
膜室に、それぞれの成膜室の片側の側壁に設けたマイク
ロ波導入窓から２．４５ＧＨｚのマイクロ波電力を、成
膜室１０５Ｃに平行平板電極から７５ｋＨｚの高周波電
力をそれぞれ不図示の電源からマッチング装置を介して
投入した。更に、成膜室１０３Ａ、１０３Ｂの内部の成
膜室にはマイクロ波導入窓前方に帯状基板に平行に配設
した棒状のバイアス電極から１３．５６ＭＨｚの高周波
電力を不図示の電源からマッチング装置を介して投入し
た。尚、１０３Ａ、１０３Ｂの内部の各成膜室の帯状基
板移動方向に対する長さは全て約２０ｃｍであったが、
帯状基板表面とプラズマとの間に一定の長さの遮蔽板
（プラズマ漏れガード兼用）を設けることによって半導
体層の形成領域の帯状基板移動方向に対する長さを調節
した。放電電力の投入により各成膜室１０２Ａ〜１０５
Ｃ内の原料ガスはプラズマ化し、各成膜室内で連続的に
移動する帯状基板表面に半導体膜の形成が行われ、帯状
基板表面に連続的にｎｉｐｎｉｐｎｉｐ構造の半導体積
層膜が形成された。表１１に第１番目の光起電力素子を
形成する成膜室１０２Ａ乃至１０５Ａにおける成膜条件
を、表１２に第２番目の光起電力素子を形成する成膜室
１０２Ｂ乃至１０５Ｂにおける成膜条件を、表１３に第
３番目の光起電力素子を形成する成膜室１０２Ｃ乃至１
０５Ｃにおける成膜条件を示す。
【０３３８】帯状基板の搬送を開始してから連続して１
８０分間移動させ、その間に１７０分間連続して半導体
積層膜の形成を行った。
【０３３９】約１７０ｍにわたり半導体積層膜を形成し
た後、放電電力の投入と、原料ガスの導入と、帯状基板
および成膜室の加熱とを停止し、成膜室内のパージを行
い、帯状基板および装置内部を十分冷却してから装置を
開け、ボビン１１０に巻かれた帯状基板を帯状基板の巻
き取り室１０６から装置の外へ取り出した。
【０３４０】更に、取り出した帯状基板を連続モジュー
ル化装置によって連続的に加工し、本発明の装置で形成
した半導体積層膜の上に、透明電極として全面に７０ｎ
ｍのＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）薄膜を形成し、集電
電極として一定間隔に細線状のＡｇ電極を形成し、単位
素子の直列化等のモジュール化を行うことにより、バン
ドギャップの異なる光起電力素子を積層した３層タンデ
ム型太陽電池によって構成された３５ｃｍ×３５ｃｍの
太陽電池モジュールを連続的に作製した。作製した太陽
電池の層構成の模式図を図１５に示す。
【０３４１】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１５と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３％
以内に減少した。
【０３４２】（比較例２−１）装置例２−１で示した本
発明の装置のｐ型半導体層の成膜室１０５Ｃを高周波プ
ラズマＣＶＤ法による成膜室に変えた装置を用いて、ｉ
型半導体層上の不純物ドープ層であるｐ型半導体層を全
て高周波プラズマＣＶＤ法によって形成するようにした
以外は実施例２−１と同様にしてｎｉｐｎｉｐｎｉｐ構
造のシリコン系非単結晶半導体の積層膜を連続的に形成
し、太陽電池モジュールを作製した。
【０３４３】表１４に第３番目の光起電力素子を形成す
る成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件を示
す。
【０３４４】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、実施例２−１で作製した太陽電池モジュールの光電
変換効率の平均値を１．１５とした相対値で１．００と
低かった。また、モジュール間の光電変換効率のバラツ
キも±５％と大きかった。
【０３４５】（比較例２−２）装置例２−１で示した本
発明の装置のｐ型半導体層の成膜室１０５Ａおよび１０
５Ｂをそれぞれプラズマドーピングによる成膜室に変え
た装置を用いて、ｉ型半導体層上の不純物ドープ層であ
るｐ型半導体層を全プラズマドーピングによって形成す
るようにした以外は実施例２−１と同様にしてｎｉｐｎ
ｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を
連続的に形成し、太陽電池モジュールを作製した。表１
５に第１番目の光起電力素子を形成する成膜室１０２Ａ
乃至１０５Ａにおける成膜条件を、表１６に第２番目の
光起電力素子を形成する成膜室１０２Ｂ乃至１０５Ｂに
おける成膜条件を、表１３に第３番目の光起電力素子を
形成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件
を示す。
【０３４６】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、曲線因子が低く、その光電
変換効率の平均値は、実施例２−１で作製した太陽電池
モジュールの光電変換効率の平均値を１．１５とした相
対値で０．９５と低かった。
【０３４７】（実施例２−２）装置例２−１で示した本
発明の半導体積層膜の連続形成装置を用い、成膜室１０
４において形成されるｉ型半導体層を非晶質炭化シリコ
ンに変えた以外は実施例２−１と同様にして、基板上に
ｉ型半導体層がそれぞれ非晶質シリコンゲルマニウム、
非晶質シリコンゲルマニウム、非晶質炭化シリコンから
なる３個のｎｉｐ構造の光起電力素子を順に積層し、ｎ
ｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半導体から
なる光起電力素子を連続的に形成した。そして更にモジ
ュール化を行い、３層タンデム型太陽電池によって構成
された３５ｃｍ×３５ｃｍの太陽電池モジュールを連続
的に作製した。なお、第１番目の光起電力素子を形成す
る成膜室１０２Ａ乃至１０５Ａにおける成膜条件と、第
２番目の光起電力素子を形成する成膜室１０２Ｂ乃至１
０５Ｂにおける成膜条件とは実施例２−１と同じく表１
１と表１２に示す通りで、第３番目の光起電力素子を形
成する成膜室１０２Ｃ乃至１０５Ｃにおける成膜条件の
み第７表に示すように変更した。作製した太陽電池の層
構成の模式図を図１５に示す。
【０３４８】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１５と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３％
以内に減少した。
【０３４９】（実施例２−３）装置例２−１で示した本
発明の半導体積層膜の連続形成装置を用い、プラズマド
ーピングによるｐ型半導体層の成膜室１０５Ｃの放電周
波数を７５ｋＨｚから１３．５６ＭＨｚに変えた以外は
実施例２−１と同様にして、ｎｉｐｎｉｐｎｉｐ構造の
シリコン系非単結晶半導体の積層膜を連続的に形成し
た。そして更にモジュール化を行い、バンドギャップの
異なる光起電力素子を積層した３層タンデム型太陽電池
によって構成された３５ｃｍ×３５ｃｍの太陽電池モジ
ュールを連続的に作製した。作製した太陽電池の層構成
の模式図を図１５に示す。
【０３５０】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１５と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３％
以内に減少した。
【０３５１】（実施例２−４）装置例２−１で示した本
発明の半導体積層膜の連続形成装置を用い、プラズマド
ーピングによるｐ型半導体層の成膜室１０５Ｃに導入す
る原料ガス中にＳｉＨ 4ガスを約１０ｎｍの半導体層を
堆積によって形成するには十分に少ない量の３ｓｃｃｍ
だけ加えた以外は実施例２−１と同様にして、ｎｉｐｎ
ｉｐｎｉｐ構造のシリコン系非単結晶半導体の積層膜を
連続的に形成した。そして更にモジュール化を行い、バ
ンドギャップの異なる光起電力素子を積層した３層タン
デム型太陽電池によって構成された３５ｃｍ×３５ｃｍ
の太陽電池モジュールを連続的に作製した。作製した太
陽電池の層構成の模式図を図１５に示す。
【０３５２】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対値で１．１４と良好な値を示
した。また、従来の装置を用いて作製した場合に±５％
あったモジュール間の光電変換効率のバラツキは±３以
内に減少した。
【０３５３】（比較例２−３）装置例２−１で示した本
発明の装置のｐ型半導体層の成膜室１０５Ｃに導入する
原料ガス中にＳｉＨ4ガスを約１０ｎｍの半導体層を堆
積によって形成するのに十分な量の３０ｓｃｃｍだけ加
えた以外は実施例２−４と同様にして、ｎｉｐｎｉｐｎ
ｉｐ構造のシリコン系非単結晶半導体の積層膜を連続的
に形成し、太陽電池モジュールを作製した。
【０３５４】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する従来のロール・ツー・ロール方式の装置を
用いて作製した太陽電池モジュールの光電変換効率の平
均値を１．００とした相対比較で０．８５と低かった。
また、モジュール間の光電変換効率のバラツキは±６％
と大きかった。
【０３５５】（実施例２−５）装置例２−１で示した本
発明の半導体積層膜の連続形成装置を用い、成膜室１０
２Ａ，１０２Ｂ，１０２Ｃでｐ型半導体層を、成膜室１
０５Ａ，１０５Ｂ，１０５Ｃでｎ型半導体層を形成する
ようにして、形成する半導体層の伝導型を逆に変えた以
外は実施例１と同様にして、ｐｉｎｐｉｎｐｉｎ構造の
シリコン系非単結晶半導体の積層膜を連続的に形成し
た。そして更にモジュール化を行い、バンドギャップの
異なる光起電力素子を積層した３層タンデム型太陽電池
によって構成された３５ｃｍ×３５ｃｍの太陽電池モジ
ュールを連続的に作製した。表１８に第１番目の光起電
力素子を形成する成膜室１０２Ａ乃至１０５Ａにおける
成膜条件を、表１９に第２番目の光起電力素子を形成す
る成膜室１０２Ｂ乃至１０５Ｂにおける成膜条件を、表
２０に第３番目の光起電力素子を形成する成膜室１０２
Ｃ乃至１０５Ｃにおける成膜条件を示す。作製した太陽
電池の層構成の模式図を図１６に示す。
【０３５６】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｎ型半導体層を高周波プラズマＣＶＤ法によ
って形成する装置を用いて作製した太陽電池モジュール
の光電変換効率の平均値を１．００とした相対値で１．
１５と良好な値を示した。また、従来の装置を用いて作
製した場合に±５％あったモジュール間の光電変換効率
のバラツキは±３％以内に減少した。
【０３５７】（実施例２−６）装置例２−２で示した本
発明の半導体積層膜の連続形成装置を用い、マイクロ波
プラズマＣＶＤ法によるｉ型半導体層の形成前及び形成
後に高周波プラズマＣＶＤ法によるｉ型半導体層が形成
されるようにした以外は実施例２−１とほぼ同様にし
て、基板上にｉ型半導体層がそれぞれ非晶質シリコンゲ
ルマニウム、非晶質シリコンゲルマニウム、非晶質シリ
コンからなる３個のｎｉｐ構造の光起電力素子を順に積
層し、ｎｉｐｎｉｐｎｉｐ構造のシリコン系非単結晶半
導体の積層膜を連続的に形成した。そして更にモジュー
ル化を行い、バンドギャップの異なる光起電力素子を積
層した３層タンデム型太陽電池によって構成された３５
ｃｍ×３５ｃｍの太陽電池モジュールを連続的に作製し
た。
【０３５８】表２１に第１番目の光起電力素子を形成す
る成膜室２０２Ａ乃至２０５Ａにおける成膜条件を、表
２２に第２番目の光起電力素子を形成する成膜室２０２
Ｂ乃至２０５Ｂにおける成膜条件を、表２３に第３番目
の光起電力素子を形成する成膜室２０２Ｃ乃至２０５Ｃ
における成膜条件および表面処理条件を示す。作製した
太陽電池の層構成の模式図を図１７に示す。
【０３５９】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似大陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する装置を用いて作製した太陽電池モジュール
の光電変換効率の平均値を１．００とした相対値で１．
１８と良好な値を示した。また、従来の装置を用いて作
製した場合に±５％あったモジュール間の光電変換効率
のバラツキは±２％以内に減少した。
【０３６０】（実施例２−７）装置例２−２で示した構
成の本発明の半導体積層膜の連続形成装置を用い、幅３
６ｃｍの幅広の帯状基板を使用した以外は実施例２−６
とほぼ同様にして、ｎｉｐｎｉｐｎｉｐ構造のシリコン
系非単結晶半導体の積層膜を連続的に形成し、バンドギ
ャップの異なる太陽電池セルを積層した３層タンデム型
太陽電池によって構成された、３５ｃｍ×３５ｃｍの太
陽電池モジュールを連続的に作製した。
【０３６１】本発明で用いた装置は、帯状基板の幅方向
に対する寸法のみ実施例２−１〜２−６で用いた装置の
３倍であった。マイクロ波プラズマＣＶＤ法による成膜
室２０３Ａ、２０３Ｂ内に各３個備えられた成膜室に
は、それぞれ帯状基板の両側にマイクロ波投入手段が対
向して配設され、成膜室２０３Ａおよび成膜室２０３Ｂ
には各６個のマイクロ波投入手段からマイクロ波電力を
投入した。尚、対向して配設されたマイクロ波投入手段
の電界方向は互いに垂直であった。表２４に第１番目の
光起電力素子を形成する成膜室２２０Ａ乃至２０５Ａに
おける成膜条件を、表２５に第２番目の光起電力素子を
形成する成膜室２０２Ｂ乃至２０５Ｂにおける成膜条件
を、表２６に第３番目の光起電力素子を形成する成膜室
２０２Ｃ乃至２０５Ｃにおける成膜条件および表面処理
条件を示す。作製した太陽電池の層構成の模式図を図１
７に示す。
【０３６２】作製した太陽電池モジュールについて、Ａ
Ｍ１．５（１００ｍＷ／ｃｍ2）の疑似太陽光照射下に
て特性評価を行ったところ、その光電変換効率の平均値
は、全てのｐ型半導体層を高周波プラズマＣＶＤ法によ
って形成する装置を用いて作製した太陽電池モジュール
の光電変換効率の平均値を１．００とした相対値で１．
１８と良好な値を示した。また、従来の装置を用いて作
製した場合に±６％あったモジュール間の光電変換効率
のバラツキは±２．５％以内に減少しており、大面積に
わたって高品質の光起電力素子用の半導体積層膜が均一
性良く形成されたことを確認した。
【０３６３】
【表１】
【０３６４】
【表２】
【０３６５】
【表３】
【０３６６】
【表４】
【０３６７】
【表５】
【０３６８】
【表６】
【０３６９】
【表７】
【０３７０】
【表８】
【０３７１】
【表９】
【０３７２】
【表１０】
【０３７３】
【表１１】
【０３７４】
【表１２】
【０３７５】
【表１３】
【０３７６】
【表１４】
【０３７７】
【表１５】
【０３７８】
【表１６】
【０３７９】
【表１７】
【０３８０】
【表１８】
【０３８１】
【表１９】
【０３８２】
【表２０】
【０３８３】
【表２１】
【０３８４】
【表２２】
【０３８５】
【表２３】
【０３８６】
【表２４】
【０３８７】
【表２５】
【０３８８】
【表２６】
【０３８９】
【発明の効果】本発明によれば、ロール・ツー・ロール
方式で、高晶質の光起電力素子用の半導体積層膜を大面
積に特性のバラツキやムラなく、高速かつ連続的に形成
することができる。
【０３９０】さらに、本発明によれば、光劣化が少な
く、高い光電変換効率が得られる２層または３層のタン
デム型の光起電力素子用の半導体積層膜を大面積に高速
かつ連続的に形成することができる。
【図面の簡単な説明】
【図１】本発明の２層のタンデム型の光起電力素子の連
続形成装置の一例を示す模式的断面図である。
【図２】本発明の３層のタンデム型の光起電力素子の連
続形成装置の一例を示す模式的断面図である。
【図３】本発明の装置におけるマイクロ波プラズマＣＶ
Ｄ法による成膜室の一例を示す模式的断面図である。
【図４】成膜室ユニットの一例を示す模式図である。
【図５】本発明の装置における高周波プラズマＣＶＤ法
による成膜室の一例を示す模式的断面図である。
【図６】（ａ）は、本発明の装置における帯状基板の巻
き出し室の一例を示す模式的断面図であり、（ｂ）は帯
状基板の巻き取り室の一例を示す模式的断面図である。
【図７】ステアリング機構の一例を示す模式図である。
【図８】本発明の２層のタンデム型の光起電力素子の連
続形成装置の他の一例を示す模式的断面図である。
【図９】本発明の２層のタンデム型の光起電力素子の連
続形成装置の他の一例を示す模式的断面図である。
【図１０】本発明の３層のタンデム型の光起電力素子の
連続形成装置の他の一例を示す模式的断面図である。
【図１１】本発明の３層のタンデム型の光起電力素子の
連続形成装置の他の一例を示す模式的断面図である。
【図１２】本発明の２層のタンデム型の光起電力素子の
一例を示す模式的断面図である。
【図１３】本発明の２層のタンデム型の別の光起電力素
子の一例を示す模式的断面図である。
【図１４】本発明の２層のタンデム型のさらに別の光起
電力素子の一例を示す模式的断面図である。
【図１５】本発明の３層のタンデム型の光起電力素子の
一例を示す模式的断面図である。
【図１６】本発明の３層のタンデム型の別の光起電力素
子の一例を示す模式的断面図である。
【図１７】本発明の３層のタンデム型のさらに別の光起
電力素子の一例を示す模式的断面図である。
【符号の説明】
１０１，２０１，７０２Ａ 帯状基板の巻き出し室、 １０２Ａ，１０２Ｂ，１０２Ｃ，２０２Ａ，２０２Ｂ，
２０２Ｃ 高周波プラズマＣＶＤ法によるｎ（または
ｐ）型半導体層の成膜室、 １０３Ａ，１０３Ｂ，２０３Ａ，２０３Ｂ マイクロ波
プラズマＣＶＤ法によるｉ型半導体層の成膜室、 １０４，２０４ 高周波プラズマＣＶＤ法によるｉ型半
導体層の成膜室、 １０５Ｃ，２０５Ｃ プラズマドーピングによるｐ（ま
たはｎ）型半導体層の成膜室、 １０６，２０６，７０２Ｂ 帯状基板の巻き取り室、 １０７，２０７，４０３，４０４，６０３，６０４，７
０５Ａ，７０５Ｂ ガスゲート、 １０８，２０８，４０１，５０１，６０１，７０１Ａ，
７０１Ｂ，８０１ 帯状基板、 １０９，２０９，７０３Ａ 帯状基板の巻き出しボビ
ン、 １１０，２１０，７０３Ｂ 帯状基板の巻き取りボビ
ン、 ７０６Ａ 保護フィルムの巻き取りボビン、 ７０６Ｂ 保護フィルムの巻き出しボビン、 ２１１Ａ，２１１Ｂ，２１２Ａ，２１２Ｂ 高周波プラ
ズマＣＶＤ法によるｉ型半導体層の成膜室、 ４０２，６０２ 真空容器、 ４０５，５０５ 放電室ユニット、 ４０６，４０７，４０８，５０６，５０７，５０８ 成
膜室、 ４０９，４１０，４１１，５１１，６０７ 原料ガス導
入管、 ４１２，４１３，４１４，５１４ 圧力測定管、 ４１５，４１６，４１７，５１５，５１６，５１７ バ
イアス電極、 ４１８，４１９，４２０，５１８，５１９，５２０ マ
イクロ波導入窓、 ４２１，４２２，４２３，４２４，５２１，５２２，５
２３，５２４ 穴開き仕切板、 ４２５，４２６，６０８，７０８Ａ，７０８Ｂ 排気
管、 ４２７ 荒引き用排気管、 ４２８，５２８ 粉受け板、 ４２９，５２９，６１１ プラズマ漏れガード、 ４３０ 成膜室温度御御装置、 ４３１，６１２ 蓋、 ４３２，６１３，６１４ ランプヒーター、 ４３３，４３４，４３５ 基板温度制御装置、 ４３６，４３７，４３８，４３９，６１５，６１６ 熱
電対、 ４４０，６１７ リフレクター、 ４４１，４４５，６１８ 支持ローラー、 ４４２ 分離通路、 ４４３，４４４ ゲートガス導入管、 ５５０ 矩形導波管、 ５５１ モード変換器、 ５５２，５５３ アルミナセラミックス製円板、 ６０５ 放電室、 ６０６ 放電電極、 ６０９ ブロックヒーター、 ６１０ 放電室外部排気口、 ７０４Ａ，７０４Ｂ，８０４ ローラー、 ７０７Ａ，７０７Ｂ 保護フィルム、 ８０２ 横ズレ検知機構、 ８０３ 回転機構、 ８０５ 帯状基板の移動方向、 ８０６ 軸受、 １２０１，１３０１，１４０１，１５０１，１６０１，
１７０１ 基板、 １２０２Ａ，１２０２Ｂ，１３０２Ａ，１４０２Ａ，１
４０２Ｂ，１５０２Ａ，１５０２Ｂ，１６０２Ａ，１７
０２Ａ，１７０２Ｂ 高周波プラズマＣＶＤ法によるｎ
型半導体層、 １２０３，１３０３，１４０３，１５０３，１６０３，
１７０３ マイクロ波プラズマＣＶＤ法によるｉ型半導
体層、 １２０４，１３０４，１４０４，１４０８，１４０９，
１５０４，１６０４，１７０４，１７０８，１７０９
高周波プラズマＣＶＤ法によるｉ型半導体層、 １２０６，１４０６，１５０６，１７０６ プラズマド
ーピングによるｐ型半導体層、 １２１０，１３１０，１４１０，１５１０，１６１０，
１７１０ 透明導電膜、 １２１１，１３１１，１４１１，１５１１，１６１１，
１７１１ 集電電極、 １２０５Ａ，１３０５Ａ，１３０５Ｂ，１４０５Ｂ，１
５０５Ａ，１６０５Ａ，１６０５Ｂ，１７０５Ｂ 高周
波プラズマＣＶＤによるｐ型半導体層、 １３０７，１６０７ プラズマドーピングによるｎ型半
導体層。
フロントページの続き (72)発明者 保野 篤司 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 田村 秀男 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号キヤノ ン株式会社内

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 シリコン系非単結晶半導体からなり、第
    １の導電型を有する第１半導体層と、主たる部分がマイ
    クロ波プラズマＣＶＤ法により形成された第１ｉ型半導
    体層と、第１導電型とは反対導電型を有する第２半導体
    層と、第１導電型を有する第３半導体層と、高周波プラ
    ズマＣＶＤ法により形成された第２ｉ型半導体層と、第
    １導電型とは反対導電型を有する第４半導体層との積層
    構造を有し、 前記第２半導体層が高周波プラズマＣＶＤ法により形成
    され、前記第４半導体層がプラズマドーピングにより形
    成されたことを特徴とする光起電力素子。
  2. 【請求項２】 基板上にシリコン系非単結晶半導体の積
    層膜を形成する光起電力素子形成方法において、高周波
    プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形
    成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型
    半導体層を形成する工程と、高周波プラズマＣＶＤ法に
    よりｐ（またはｎ）型半導体層を形成する工程と、高周
    波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を
    形成する工程と、高周波プラズマＣＶＤ法によりｉ型半
    導体層を形成する工程と、プラズマドーピングによりｐ
    （またはｎ）型半導体層を形成する工程とを有すること
    を特徴とする光起電力素子の形成方法。
  3. 【請求項３】 帯状基板上にシリコン系非単結晶半導体
    の積層膜を連続的に形成する光起電力素子形成装置にお
    いて、少なくとも帯状基板の巻き出し室と、高周波プラ
    ズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室
    と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成
    膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）
    型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ
    （またはｐ）型半導体層成膜室と、高周波プラズマＣＶ
    Ｄ法によるｉ型半導体層成膜室と、プラズマドーピング
    によるｐ（またはｎ）型半導体層成膜室と、帯状基板の
    巻き取り室とを、前記帯状基板を移動させる方向に沿っ
    てこの順に配置し、かつ各々をガスゲートを介して接続
    して、前記各成膜室を貫通し連続して移動する前記帯状
    基板上に、シリコン系非単結晶半導体の積層膜を連続的
    に形成することを特徴とする光起電力素子形成装置。
  4. 【請求項４】 前記ガスゲートを介して配置した前記マ
    イクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高
    周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層
    成膜室との間に、さらに高周波プラズマＣＶＤ法による
    ｉ型半導体層成膜室をガスゲートを介して配置したこと
    を特徴とする請求項３に記載の光起電力素子形成装置。
  5. 【請求項５】 前記ガスゲートを介して配置した前記マ
    イクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高
    周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層
    成膜室との間に、さらに高周波プラズマＣＶＤ法による
    ｉ型半導体層成膜室をガスゲートを介して配置したこと
    を特徴とする請求項３または４に記載の光起電力素子形
    成装置。
  6. 【請求項６】 シリコン系非単結晶半導体からなり、第
    １の導電型を有する第１半導体層と、主たる部分がマイ
    クロ波プラズマＣＶＤ法により形成された第１ｉ型半導
    体層と、第１導電型とは反対導電型を有する第２半導体
    層と、第１の導電型を有する第３半導体層と、主たる部
    分がマイクロ波プラズマＣＶＤ法により形成された第２
    ｉ型半導体層と、第１導電型とは反対導電型を有する第
    ４半導体層と、第１導電型を有する第５半導体層と、高
    周波プラズマＣＶＤ法により形成された第３ｉ型半導体
    層と、第１導電型とは反対導電型を有する第６半導体層
    との積層構造を有し、 前記第２半導体層及び前記第４半導体層が高周波プラズ
    マＣＶＤ法により形成され、前記第６半導体層がプラズ
    マドーピングにより形成されたことを特徴とする光起電
    力素子。
  7. 【請求項７】 基板上にシリコン系非単結晶半導体の積
    層膜を形成する光起電力素子形成方法において、高周波
    プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を形
    成する工程と、マイクロ波プラズマＣＶＤ法によりｉ型
    半導体層を形成する工程と、高周波プラズマＣＶＤ法に
    よりｐ（またはｎ）型半導体層を形成する工程と、高周
    波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層を
    形成する工程と、マイクロ波プラズマＣＶＤ法によりｉ
    型半導体層を形成する工程と、高周波プラズマＣＶＤ法
    によりｐ（またはｎ）型半導体層を形成する工程と、高
    周波プラズマＣＶＤ法によりｎ（またはｐ）型半導体層
    を形成する工程と、高周波プラズマＣＶＤ法によりｉ型
    半導体層を形成する工程と、プラズマドーピングにより
    ｐ（またはｎ）型半導体層を形成する工程とを有するこ
    とを特徴とする光起電力素子の形成方法。
  8. 【請求項８】 帯状基板上にシリコン系非単結晶半導体
    の積層膜を連続的に形成する光起電力素子形成装置にお
    いて、少なくとも帯状基板の巻き出し室と、高周波プラ
    ズマＣＶＤ法によるｎ（またはｐ）型半導体層成膜室
    と、マイクロ波プラズマＣＶＤ法によるｉ型半導体層成
    膜室と、高周波プラズマＣＶＤ法によるｐ（またはｎ）
    型半導体層成膜室と、高周波プラズマＣＶＤ法によるｎ
    （またはｐ）型半導体層成膜室と、マイクロ波プラズマ
    ＣＶＤ法によるｉ型半導体層成膜室と、高周波プラズマ
    ＣＶＤ法によるｐ（またはｎ）型半導体層成膜室と、高
    周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体層
    成膜室と、高周波プラズマＣＶＤ法によるｉ型半導体層
    成膜室と、プラズマドーピングによるｐ（またはｎ）型
    半導体層成膜室と、帯状基板の巻き取り室とを、前記帯
    状基板を移動させる方向に沿ってこの順に配置し、かつ
    各々をガスゲートを介して接続して、前記各成膜室を貫
    通し連続して移動する前記帯状基板上に、シリコン系非
    単結晶半導体の積層膜を連続的に形成することを特徴と
    する光起電力素子形成装置。
  9. 【請求項９】 前記ガスゲートを介して配置した前記マ
    イクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記高
    周波プラズマＣＶＤ法によるｐ（またはｎ）型半導体層
    成膜室との間の少なくとも一箇所に、さらに高周波プラ
    ズマＣＶＤ法によるｉ型半導体層成膜室をガスゲートを
    介して配置したことを特徴とする請求項８に記載の光起
    電力素子形成装置。
  10. 【請求項１０】 前記ガスゲートを介して配置した前記
    マイクロ波ＣＶＤ法によるｉ型半導体層成膜室と、前記
    高周波プラズマＣＶＤ法によるｎ（またはｐ）型半導体
    層成膜室との間の少なくとも一箇所に、さらに高周波プ
    ラズマＣＶＤ法によるｉ型半導体層成膜室をガスゲート
    を介して配置したことを特徴とする請求項８または９に
    記載の光起電力素子形成装置。
  11. 【請求項１１】 前記プラズマドーピングがプラズマ処
    理であることを特徴とする請求項２に記載の光起電力素
    子の形成方法。
  12. 【請求項１２】 前記プラズマ処理の放電周波数が１ｋ
    Ｈｚ〜５００ｋＨｚであることを特徴とする請求項１１
    に記載の光起電力素子の形成方法。
  13. 【請求項１３】 前記プラズマドーピングにおいて水素
    ガス流量が不純物元素を含有するガス流量の１０倍以上
    であることを特徴とする請求項２に記載の光起電力素子
    の形成方法。
  14. 【請求項１４】 前記プラズマドーピングにおいて基板
    温度が４００℃以下であることを特徴とする請求項２に
    記載の光起電力素子の形成方法。
  15. 【請求項１５】 前記プラズマドーピングがプラズマ処
    理であることを特徴とする請求項７に記載の光起電力素
    子の形成方法。
  16. 【請求項１６】 前記プラズマ処理の放電周波数が１ｋ
    Ｈｚ〜５００ｋＨｚであることを特徴とする請求項１５
    に記載の光起電力素子の形成方法。
  17. 【請求項１７】 前記プラズマドーピングにおいて水素
    ガス流量が不純物元素を含有するガス流量の１０倍以上
    であることを特徴とする請求項７に記載の光起電力素子
    の形成方法。
  18. 【請求項１８】 前記プラズマドーピングにおいて基板
    温度が４００℃以下であることを特徴とする請求項７に
    記載の光起電力素子の形成方法。
JP31521994A 1993-12-20 1994-12-19 光起電力素子及びその形成方法及びその形成装置 Expired - Fee Related JP3659512B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP31521994A JP3659512B2 (ja) 1993-12-20 1994-12-19 光起電力素子及びその形成方法及びその形成装置
KR1019940035339A KR100190801B1 (ko) 1993-12-20 1994-12-20 광전지와, 그의 제조방법 및 제조장치
EP94309574A EP0660422A3 (en) 1993-12-20 1994-12-20 Method and device for manufacturing photovoltaic cells.
CN94120757A CN1056016C (zh) 1993-12-20 1994-12-20 光电池的制造方法和由此方法制得的光电元件

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-319566 1993-12-20
JP31956693 1993-12-20
JP31521994A JP3659512B2 (ja) 1993-12-20 1994-12-19 光起電力素子及びその形成方法及びその形成装置

Publications (2)

Publication Number Publication Date
JPH07231109A true JPH07231109A (ja) 1995-08-29
JP3659512B2 JP3659512B2 (ja) 2005-06-15

Family

ID=26568229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31521994A Expired - Fee Related JP3659512B2 (ja) 1993-12-20 1994-12-19 光起電力素子及びその形成方法及びその形成装置

Country Status (4)

Country Link
EP (1) EP0660422A3 (ja)
JP (1) JP3659512B2 (ja)
KR (1) KR100190801B1 (ja)
CN (1) CN1056016C (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332700B2 (ja) 1995-12-22 2002-10-07 キヤノン株式会社 堆積膜形成方法及び堆積膜形成装置
KR100684660B1 (ko) * 2005-05-04 2007-02-22 (주)울텍 태양전지 디바이스 제조용 인라인 장치
EP2053663A1 (en) * 2007-10-25 2009-04-29 Applied Materials, Inc. Hover cushion transport for webs in a web coating process
US7888167B2 (en) * 2008-04-25 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
EP2216831A1 (en) * 2009-02-05 2010-08-11 Applied Materials, Inc. Modular PVD system for flex PV
US8865259B2 (en) 2010-04-26 2014-10-21 Singulus Mocvd Gmbh I.Gr. Method and system for inline chemical vapor deposition
US20110262641A1 (en) * 2010-04-26 2011-10-27 Aventa Systems, Llc Inline chemical vapor deposition system
US20120233831A1 (en) * 2010-06-17 2012-09-20 Fuji Electric Co., Ltd Photoelectric conversion element manufacturing apparatus
CN102737969A (zh) * 2011-04-13 2012-10-17 刘莹 一种在晶体硅表面以激光制备超浅结的设备
CN103469163A (zh) * 2013-09-22 2013-12-25 无锡启晖光电科技有限公司 一种真空镀膜机
CN105506553B (zh) * 2014-09-26 2019-03-12 蒯一希 真空镀膜装置、真空双面镀膜装置及带材的位置调整方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4624862A (en) * 1984-11-05 1986-11-25 Energy Conversion Devices, Inc. Boron doped semiconductor materials and method for producing same
JPH02141578A (ja) * 1988-11-24 1990-05-30 Canon Inc 堆積膜形成装置
JP2722114B2 (ja) * 1989-06-28 1998-03-04 キヤノン株式会社 マイクロ波プラズマｃｖｄ法により大面積の機能性堆積膜を連続的に形成する方法及び装置
US5114770A (en) * 1989-06-28 1992-05-19 Canon Kabushiki Kaisha Method for continuously forming functional deposited films with a large area by a microwave plasma cvd method
EP0406690B1 (en) * 1989-06-28 1997-03-12 Canon Kabushiki Kaisha Process for continuously forming a large area functional deposited film by microwave PCVD method and an apparatus suitable for practicing the same
US5256576A (en) * 1992-02-14 1993-10-26 United Solar Systems Corporation Method of making pin junction semiconductor device with RF deposited intrinsic buffer layer

Also Published As

Publication number Publication date
KR100190801B1 (ko) 1999-06-01
CN1056016C (zh) 2000-08-30
KR950021808A (ko) 1995-07-26
EP0660422A3 (en) 1997-02-05
CN1112293A (zh) 1995-11-22
EP0660422A2 (en) 1995-06-28
JP3659512B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
EP0609104B1 (en) Process for the formation of functional deposited films
US6096389A (en) Method and apparatus for forming a deposited film using a microwave CVD process
US5397395A (en) Method of continuously forming a large area functional deposited film by microwave PCVD and apparatus for the same
JP3332700B2 (ja) 堆積膜形成方法及び堆積膜形成装置
JP2824808B2 (ja) マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する装置
US5714010A (en) Process for continuously forming a large area functional deposited film by a microwave PCVD method and an apparatus suitable for practicing the same
US6223684B1 (en) Film deposition apparatus
JPH04247879A (ja) マイクロ波プラズマｃｖｄ法による大面積の機能性堆積膜を連続的に形成する方法及び装置
US6495392B2 (en) Process for producing a semiconductor device
JP3659512B2 (ja) 光起電力素子及びその形成方法及びその形成装置
US6413794B1 (en) Method of forming photovoltaic element
JP3093504B2 (ja) 光起電力素子及びその形成方法及びその形成装置
JP3297487B2 (ja) 光起電力素子及びその形成方法及びその形成装置
JP3093502B2 (ja) 光起電力素子及びその形成方法及びその形成装置
JP3222245B2 (ja) 光起電力素子用半導体積層膜の連続形成装置及び方法
JP3093503B2 (ja) 光起電力素子及びその形成方法及びその形成装置
JP3093501B2 (ja) 光起電力素子及びその形成方法及びその連続形成装置
JPH06216039A (ja) マイクロ波プラズマｃｖｄ装置
JP2722115B2 (ja) マイクロ波プラズマｃｖｄ法により大面積の機能性堆積膜を連続的に形成する方法及び装置
JP2810529B2 (ja) 堆積膜形成方法及び堆積膜形成装置
JPH09186349A (ja) 光起電力素子及びその製造方法
JP3658165B2 (ja) 光電変換素子の連続製造装置
JP2810531B2 (ja) 堆積膜形成方法及び堆積膜形成装置
JP2962840B2 (ja) マイクロ波プラズマｃｖｄ法により大面積の機能性堆積膜を連続的に形成する方法及び装置
JPH06184755A (ja) 堆積膜形成方法および堆積膜形成装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080325

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees