JPH07230420A - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JPH07230420A JPH07230420A JP4065094A JP4065094A JPH07230420A JP H07230420 A JPH07230420 A JP H07230420A JP 4065094 A JP4065094 A JP 4065094A JP 4065094 A JP4065094 A JP 4065094A JP H07230420 A JPH07230420 A JP H07230420A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- mpu
- scu
- fifo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 データを一時的に蓄えるＦＩＦＯのバスとＭ
ＰＵのバスを簡単な構成で調停する。 【構成】 シリアルデータＳＤが入力されるとＳＣＵ２
は受信信号ＲＤＹを出力する。ＤＭＡコントローラ４は
ＭＰＵ１にバス７の使用権の明け渡しを要求してＤＭＡ
サイクルに入り、信号ＡＣＫによりデータをＳＣＵ２か
らＦＩＦＯ３に転送させる。ＦＩＦＯ３は受信信号ＦＲ
ＤＹを出力し、ＭＰＵ１は他の処理が終了した後にＦＩ
ＦＯ３からデータを読み出す。よって、データ転送の期
間中はＤＭＡコントローラ４がバス７の使用権を有して
いるので、ＭＰＵ１がＳＣＵ２にアクセスすることはで
きず、簡単な構成でバス調停を実現できる。
ＰＵのバスを簡単な構成で調停する。 【構成】 シリアルデータＳＤが入力されるとＳＣＵ２
は受信信号ＲＤＹを出力する。ＤＭＡコントローラ４は
ＭＰＵ１にバス７の使用権の明け渡しを要求してＤＭＡ
サイクルに入り、信号ＡＣＫによりデータをＳＣＵ２か
らＦＩＦＯ３に転送させる。ＦＩＦＯ３は受信信号ＦＲ
ＤＹを出力し、ＭＰＵ１は他の処理が終了した後にＦＩ
ＦＯ３からデータを読み出す。よって、データ転送の期
間中はＤＭＡコントローラ４がバス７の使用権を有して
いるので、ＭＰＵ１がＳＣＵ２にアクセスすることはで
きず、簡単な構成でバス調停を実現できる。
Description
【０００１】
【産業上の利用分野】本発明は高速シリアルデータを受
信するマイクロプロセッサ装置において、データを一時
的に蓄える先入れ先出しメモリのバスとマイクロプロセ
ッサのバスを簡単な構成で調停することができるバス調
停回路に関するものである。
信するマイクロプロセッサ装置において、データを一時
的に蓄える先入れ先出しメモリのバスとマイクロプロセ
ッサのバスを簡単な構成で調停することができるバス調
停回路に関するものである。
【０００２】
【従来の技術】従来、シリアルデータを外部からマイク
ロプロセッサユニット（以下、ＭＰＵとする）に入力す
る場合、このシリアルデータをシリアルコントロールユ
ニット（以下、ＳＣＵとする）で受信してパラレルデー
タに変換した後に、ＳＣＵからＭＰＵにデータを転送し
ていた。このような構成において、シリアルデータを受
信したＳＣＵが次のシリアルデータを受信するには次の
データを受信する前にＭＰＵが前のデータを引き取る必
要があるが、シリアルデータが高速で、かつＭＰＵが他
の割り込み処理等ですばやくデータを引き取ることが困
難な場合があるので、ＳＣＵのデータを一時的に蓄える
先入れ先出しメモリ（以下、ＦＩＦＯとする）を利用す
ることがある。
ロプロセッサユニット（以下、ＭＰＵとする）に入力す
る場合、このシリアルデータをシリアルコントロールユ
ニット（以下、ＳＣＵとする）で受信してパラレルデー
タに変換した後に、ＳＣＵからＭＰＵにデータを転送し
ていた。このような構成において、シリアルデータを受
信したＳＣＵが次のシリアルデータを受信するには次の
データを受信する前にＭＰＵが前のデータを引き取る必
要があるが、シリアルデータが高速で、かつＭＰＵが他
の割り込み処理等ですばやくデータを引き取ることが困
難な場合があるので、ＳＣＵのデータを一時的に蓄える
先入れ先出しメモリ（以下、ＦＩＦＯとする）を利用す
ることがある。
【０００３】ＦＩＦＯを使用する場合には、通常のバス
の他にＳＣＵとＦＩＦＯ間のデータ転送を行うためのバ
ス、及びこのバスと通常のバスとを接続してＭＰＵがＳ
ＣＵをアクセスする経路を実現するバスドライバが必要
となり、更にＭＰＵが制御などのためＳＣＵをアクセス
するタイミングとＳＣＵからＦＩＦＯへデータを転送す
るタイミングが衝突しないようにするためのバス調停回
路が必要となる。
の他にＳＣＵとＦＩＦＯ間のデータ転送を行うためのバ
ス、及びこのバスと通常のバスとを接続してＭＰＵがＳ
ＣＵをアクセスする経路を実現するバスドライバが必要
となり、更にＭＰＵが制御などのためＳＣＵをアクセス
するタイミングとＳＣＵからＦＩＦＯへデータを転送す
るタイミングが衝突しないようにするためのバス調停回
路が必要となる。
【０００４】図３は従来のバス調停回路のブロック図で
ある。１１はＭＰＵ、１２は入力された高速シリアルデ
ータＳＤをパラレルデータに変換すると共にデータを受
信したことを示す受信信号ＲＤＹを出力するＳＣＵ、１
３はＦＩＦＯ、１５は受信信号ＲＤＹが入力されるとＳ
ＣＵ１２からデータを読み出してＦＩＦＯ１３に転送す
ると共に、この転送期間中後述するバスドライバを制御
してＭＰＵ１１からＳＣＵ１２へのアクセスを禁止させ
るバス調停部、１６はバスドライバ、１７、１８はバス
である。
ある。１１はＭＰＵ、１２は入力された高速シリアルデ
ータＳＤをパラレルデータに変換すると共にデータを受
信したことを示す受信信号ＲＤＹを出力するＳＣＵ、１
３はＦＩＦＯ、１５は受信信号ＲＤＹが入力されるとＳ
ＣＵ１２からデータを読み出してＦＩＦＯ１３に転送す
ると共に、この転送期間中後述するバスドライバを制御
してＭＰＵ１１からＳＣＵ１２へのアクセスを禁止させ
るバス調停部、１６はバスドライバ、１７、１８はバス
である。
【０００５】次に、このようなバス調停回路の動作を説
明する。ＳＣＵ１２に図示しない外部からシリアルデー
タＳＤが入力されると、ＳＣＵ１２は受信信号ＲＤＹを
出力する。この受信信号ＲＤＹが入力されたバス調停部
１５は、ＳＣＵ１２からデータを読み出し、このデータ
をバス１８を介してＦＩＦＯ１３に転送する（図３の破
線Ａの経路）。こうして、外部から受信したデータがＦ
ＩＦＯ１３に記憶される。
明する。ＳＣＵ１２に図示しない外部からシリアルデー
タＳＤが入力されると、ＳＣＵ１２は受信信号ＲＤＹを
出力する。この受信信号ＲＤＹが入力されたバス調停部
１５は、ＳＣＵ１２からデータを読み出し、このデータ
をバス１８を介してＦＩＦＯ１３に転送する（図３の破
線Ａの経路）。こうして、外部から受信したデータがＦ
ＩＦＯ１３に記憶される。
【０００６】このデータ転送中、バス調停部１５はバス
ドライバ１６を制御し、ＭＰＵ１１がバス１７、バスド
ライバ１６、バス１８を介してＳＣＵ１２にアクセスす
ること（図３の破線Ｃの経路）を禁止させる。これによ
り、ＭＰＵ１１がＳＣＵ１２をアクセスするタイミング
と、ＳＣＵ１２からＦＩＦＯ１３へデータを転送するタ
イミングとが衝突しないようにしている。このようにし
て、ＭＰＵ１１は、処理中の他の処理を終了させた後で
バス１７を介してＦＩＦＯ１３からデータを引き取るこ
とが可能となる（図３の破線Ｂの経路）。
ドライバ１６を制御し、ＭＰＵ１１がバス１７、バスド
ライバ１６、バス１８を介してＳＣＵ１２にアクセスす
ること（図３の破線Ｃの経路）を禁止させる。これによ
り、ＭＰＵ１１がＳＣＵ１２をアクセスするタイミング
と、ＳＣＵ１２からＦＩＦＯ１３へデータを転送するタ
イミングとが衝突しないようにしている。このようにし
て、ＭＰＵ１１は、処理中の他の処理を終了させた後で
バス１７を介してＦＩＦＯ１３からデータを引き取るこ
とが可能となる（図３の破線Ｂの経路）。
【０００７】
【発明が解決しようとする課題】従来のマイクロプロセ
ッサ装置は以上のように２つのバス、バスドライバ、及
びバス調停部を有するバス調停回路を使用しており、こ
のようなバス調停回路を実現するには、通常複数のＩＣ
を使用しなければならず、コストが高くなるという問題
点があった。本発明は、上記課題を解決するために、デ
ータを一時的に蓄えるＦＩＦＯのバスとＭＰＵのバスを
簡単な構成で調停することができるバス調停回路を提供
することを目的とする。
ッサ装置は以上のように２つのバス、バスドライバ、及
びバス調停部を有するバス調停回路を使用しており、こ
のようなバス調停回路を実現するには、通常複数のＩＣ
を使用しなければならず、コストが高くなるという問題
点があった。本発明は、上記課題を解決するために、デ
ータを一時的に蓄えるＦＩＦＯのバスとＭＰＵのバスを
簡単な構成で調停することができるバス調停回路を提供
することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、外部からシリ
アルデータを受信したときに受信信号を出力するシリア
ルコントロールユニットと、このシリアルコントロール
ユニットからデータが転送されたときに転送されたデー
タを記憶する先入れ先出しメモリと、この先入れ先出し
メモリからデータを読み出すＭＰＵと、シリアルコント
ロールユニット、先入れ先出しメモリ、ＭＰＵを接続す
るバスと、受信信号が出力されたときにバスの使用権を
獲得し、シリアルコントロールユニットからデータを読
み出しバスを介して先入れ先出しメモリへ転送するＤＭ
Ａコントローラとを有するものである。
アルデータを受信したときに受信信号を出力するシリア
ルコントロールユニットと、このシリアルコントロール
ユニットからデータが転送されたときに転送されたデー
タを記憶する先入れ先出しメモリと、この先入れ先出し
メモリからデータを読み出すＭＰＵと、シリアルコント
ロールユニット、先入れ先出しメモリ、ＭＰＵを接続す
るバスと、受信信号が出力されたときにバスの使用権を
獲得し、シリアルコントロールユニットからデータを読
み出しバスを介して先入れ先出しメモリへ転送するＤＭ
Ａコントローラとを有するものである。
【０００９】
【作用】本発明によれば、シリアルデータが入力される
とシリアルコントロールユニットが受信信号を出力し、
この受信信号に応じてＤＭＡコントローラがシリアルコ
ントロールユニットからデータを読み出して先入れ先出
しメモリへ転送する。この転送期間中はＤＭＡコントロ
ーラがバスの使用権を獲得しているので、ＭＰＵからシ
リアルコントロールユニットへのアクセスは禁止され
る。
とシリアルコントロールユニットが受信信号を出力し、
この受信信号に応じてＤＭＡコントローラがシリアルコ
ントロールユニットからデータを読み出して先入れ先出
しメモリへ転送する。この転送期間中はＤＭＡコントロ
ーラがバスの使用権を獲得しているので、ＭＰＵからシ
リアルコントロールユニットへのアクセスは禁止され
る。
【００１０】
【実施例】図１は本発明の１実施例を示すバス調停回路
のブロック図、図２はこのバス調停回路の動作を説明す
るためのタイミングチャート図である。図１において、
１はＭＰＵ、２はＳＣＵ、３はＦＩＦＯ、４は受信信号
ＲＤＹが入力されたときにバス７の使用権を獲得し、Ｓ
ＣＵ２からデータを読み出しバス７を介してＦＩＦＯ３
へ転送するＭＰＵ１内蔵のＤＭＡコントローラ、ＡＣＫ
はＭＰＵ１からＤＭＡコントローラ４へバス７の使用権
が明け渡されＤＭＡ転送が許可されたことを示すアクノ
リッジ信号、ＦＲＤＹはＳＣＵ２からＦＩＦＯ３へデー
タが転送されたことを示す受信信号である。
のブロック図、図２はこのバス調停回路の動作を説明す
るためのタイミングチャート図である。図１において、
１はＭＰＵ、２はＳＣＵ、３はＦＩＦＯ、４は受信信号
ＲＤＹが入力されたときにバス７の使用権を獲得し、Ｓ
ＣＵ２からデータを読み出しバス７を介してＦＩＦＯ３
へ転送するＭＰＵ１内蔵のＤＭＡコントローラ、ＡＣＫ
はＭＰＵ１からＤＭＡコントローラ４へバス７の使用権
が明け渡されＤＭＡ転送が許可されたことを示すアクノ
リッジ信号、ＦＲＤＹはＳＣＵ２からＦＩＦＯ３へデー
タが転送されたことを示す受信信号である。
【００１１】図２において、Ｄ１はＳＣＵ２からＦＩＦ
Ｏ３へデータ転送が行われる際にバス７に出力されるデ
ータ、Ｄ２はＦＩＦＯ３に記憶されたデータＤ１をＭＰ
Ｕ１が読み出す際にバス７に出力されるデータである。
Ｏ３へデータ転送が行われる際にバス７に出力されるデ
ータ、Ｄ２はＦＩＦＯ３に記憶されたデータＤ１をＭＰ
Ｕ１が読み出す際にバス７に出力されるデータである。
【００１２】次に、このようなバス調停回路の動作につ
いて説明する。まず、図示しない外部から図２（ａ）に
示すような高速シリアルデータＳＤがＳＣＵ２に入力さ
れると、ＳＣＵ２はこのシリアルデータＳＤをパラレル
データに変換すると共に、図２（ｂ）に示すような受信
信号ＲＤＹをＤＭＡコントローラ４に出力する。
いて説明する。まず、図示しない外部から図２（ａ）に
示すような高速シリアルデータＳＤがＳＣＵ２に入力さ
れると、ＳＣＵ２はこのシリアルデータＳＤをパラレル
データに変換すると共に、図２（ｂ）に示すような受信
信号ＲＤＹをＤＭＡコントローラ４に出力する。
【００１３】ＤＭＡコントローラ４の端子ＲＥＱはＤＭ
Ａコントローラ４に対してデータ転送を要求するための
端子であり、よって受信信号ＲＤＹの入力によりＤＭＡ
コントローラ４はデータ転送が要求されたことを認識す
る。そして、受信信号ＲＤＹが入力されたＤＭＡコント
ローラ４は、ＭＰＵ１に図示しない要求信号を出力しバ
ス７の使用権の明け渡しを要求する。それに対してＭＰ
Ｕ１がバス７の明け渡しを承認すると、ＤＭＡコントロ
ーラ４はバス７の使用権を得てバス・マスタとなり、Ｄ
ＭＡ転送動作を行うＤＭＡサイクルに入る。
Ａコントローラ４に対してデータ転送を要求するための
端子であり、よって受信信号ＲＤＹの入力によりＤＭＡ
コントローラ４はデータ転送が要求されたことを認識す
る。そして、受信信号ＲＤＹが入力されたＤＭＡコント
ローラ４は、ＭＰＵ１に図示しない要求信号を出力しバ
ス７の使用権の明け渡しを要求する。それに対してＭＰ
Ｕ１がバス７の明け渡しを承認すると、ＤＭＡコントロ
ーラ４はバス７の使用権を得てバス・マスタとなり、Ｄ
ＭＡ転送動作を行うＤＭＡサイクルに入る。
【００１４】次に、バス・マスタとなったＤＭＡコント
ローラ４は、図２（ｃ）に示すようにアクノリッジ信号
ＡＣＫをＳＣＵ２及びＦＩＦＯ３に出力し、ＤＭＡ転送
が許可されたことを通知する。アクノリッジ信号ＡＣＫ
が入力されたＳＣＵ２は、高速シリアルデータＳＤから
変換したパラレルデータをバス７に出力する。これが、
図２（ｄ）に示すデータＤ１である。
ローラ４は、図２（ｃ）に示すようにアクノリッジ信号
ＡＣＫをＳＣＵ２及びＦＩＦＯ３に出力し、ＤＭＡ転送
が許可されたことを通知する。アクノリッジ信号ＡＣＫ
が入力されたＳＣＵ２は、高速シリアルデータＳＤから
変換したパラレルデータをバス７に出力する。これが、
図２（ｄ）に示すデータＤ１である。
【００１５】そして、アクノリッジ信号ＡＣＫが入力さ
れたＦＩＦＯ３はバス７に出力されたこのデータＤ１を
読み込む。このようにして、ＳＣＵ２で受信されたデー
タがバス７を介してＦＩＦＯ３に転送され記憶される
（図１の破線Ａの経路）。これで、ＤＭＡサイクルが終
了し、バス７の使用権はＤＭＡコントローラ４からＭＰ
Ｕ１に返され、ＭＰＵ１が再びバス・マスタとなる。
れたＦＩＦＯ３はバス７に出力されたこのデータＤ１を
読み込む。このようにして、ＳＣＵ２で受信されたデー
タがバス７を介してＦＩＦＯ３に転送され記憶される
（図１の破線Ａの経路）。これで、ＤＭＡサイクルが終
了し、バス７の使用権はＤＭＡコントローラ４からＭＰ
Ｕ１に返され、ＭＰＵ１が再びバス・マスタとなる。
【００１６】次いで、データＤ１を受け取ったＦＩＦＯ
３は図２（ｅ）に示すように受信信号ＦＲＤＹをＭＰＵ
１に出力してデータを受信したことを通知する。ＭＰＵ
１は、他の処理が終了した後にバス７を介してＦＩＦＯ
３からデータを読み出す（図１の破線Ｂの経路）。この
とき、バス７に出力されるのが、図２（ｆ）に示すデー
タＤ２である。そして、ＦＩＦＯ３は、データＤ１を受
信した時点から出したままになっていた受信信号ＦＲＤ
Ｙの出力をデータＤ２が読み出された時点で停止する。
３は図２（ｅ）に示すように受信信号ＦＲＤＹをＭＰＵ
１に出力してデータを受信したことを通知する。ＭＰＵ
１は、他の処理が終了した後にバス７を介してＦＩＦＯ
３からデータを読み出す（図１の破線Ｂの経路）。この
とき、バス７に出力されるのが、図２（ｆ）に示すデー
タＤ２である。そして、ＦＩＦＯ３は、データＤ１を受
信した時点から出したままになっていた受信信号ＦＲＤ
Ｙの出力をデータＤ２が読み出された時点で停止する。
【００１７】以上のように、ＤＭＡ転送の期間中はＤＭ
Ａコントローラ４がバス７の使用権を有しているので、
転送期間中にＭＰＵ１がＳＣＵ２にアクセスすることは
できず、ＭＰＵ１がＳＣＵ２をアクセスするタイミング
とＳＣＵ２からＦＩＦＯ３へデータを転送するタイミン
グが衝突することがない。したがって、図３の例と比べ
るとバスドライバ、バス調停部が不要で、バスも１本で
済み、簡単な構成でバス調停を実現できる。また、ＭＰ
Ｕ１に内蔵されたＤＭＡコントローラの空きチャンネル
を使用すれば新たなＤＭＡコントローラを追加する必要
もなく、更に部品点数を削減することができる。
Ａコントローラ４がバス７の使用権を有しているので、
転送期間中にＭＰＵ１がＳＣＵ２にアクセスすることは
できず、ＭＰＵ１がＳＣＵ２をアクセスするタイミング
とＳＣＵ２からＦＩＦＯ３へデータを転送するタイミン
グが衝突することがない。したがって、図３の例と比べ
るとバスドライバ、バス調停部が不要で、バスも１本で
済み、簡単な構成でバス調停を実現できる。また、ＭＰ
Ｕ１に内蔵されたＤＭＡコントローラの空きチャンネル
を使用すれば新たなＤＭＡコントローラを追加する必要
もなく、更に部品点数を削減することができる。
【００１８】
【発明の効果】本発明によれば、シリアルコントロール
ユニットから先入れ先出しメモリへのデータ転送の期間
中はＤＭＡコントローラがバスの使用権を有しており、
ＭＰＵはシリアルコントロールユニットにアクセスする
ことができないので、ＭＰＵがシリアルコントロールユ
ニットをアクセスするタイミングとシリアルコントロー
ルユニットから先入れ先出しメモリへデータを転送する
タイミングが衝突することがなく、簡単な構成でバス調
停を実現することができ、大幅なコスト低減を図ること
ができる。また、ＤＭＡコントローラは既製のＬＳＩを
利用できるので、設計ミスもなくなり信頼性を向上させ
ることができる。
ユニットから先入れ先出しメモリへのデータ転送の期間
中はＤＭＡコントローラがバスの使用権を有しており、
ＭＰＵはシリアルコントロールユニットにアクセスする
ことができないので、ＭＰＵがシリアルコントロールユ
ニットをアクセスするタイミングとシリアルコントロー
ルユニットから先入れ先出しメモリへデータを転送する
タイミングが衝突することがなく、簡単な構成でバス調
停を実現することができ、大幅なコスト低減を図ること
ができる。また、ＤＭＡコントローラは既製のＬＳＩを
利用できるので、設計ミスもなくなり信頼性を向上させ
ることができる。
【図１】本発明の１実施例を示すバス調停回路のブロッ
ク図である。
ク図である。
【図２】図１のバス調停回路の動作を説明するためのタ
イミングチャート図である。
イミングチャート図である。
【図３】従来のバス調停回路のブロック図である。
１ ＭＰＵ ２ シリアルコントロールユニット ３ 先入れ先出しメモリ ４ ＤＭＡコントローラ ７ バス
Claims (1)
- 【請求項１】 外部からシリアルデータを受信したとき
に受信信号を出力するシリアルコントロールユニット
と、 このシリアルコントロールユニットからデータが転送さ
れたときに転送されたデータを記憶する先入れ先出しメ
モリと、 この先入れ先出しメモリからデータを読み出すＭＰＵ
と、 前記シリアルコントロールユニット、先入れ先出しメモ
リ、ＭＰＵを接続するバスと、 前記受信信号が出力されたときにバスの使用権を獲得
し、シリアルコントロールユニットからデータを読み出
しバスを介して先入れ先出しメモリへ転送するＤＭＡコ
ントローラとを有することを特徴とするバス調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4065094A JPH07230420A (ja) | 1994-02-16 | 1994-02-16 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4065094A JPH07230420A (ja) | 1994-02-16 | 1994-02-16 | バス調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07230420A true JPH07230420A (ja) | 1995-08-29 |
Family
ID=12586433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4065094A Pending JPH07230420A (ja) | 1994-02-16 | 1994-02-16 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07230420A (ja) |
-
1994
- 1994-02-16 JP JP4065094A patent/JPH07230420A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008987B2 (ja) | バス通信システム及びバス調停方法並びにデータ転送方法 | |
| US5535341A (en) | Apparatus and method for determining the status of data buffers in a bridge between two buses during a flush operation | |
| US7072996B2 (en) | System and method of transferring data between a processing engine and a plurality of bus types using an arbiter | |
| US5761450A (en) | Bus bridge circuit flushing buffer to a bus during one acquire/relinquish cycle by providing empty address indications | |
| CA2071306C (en) | Cpu bus allocation control | |
| US5469435A (en) | Bus deadlock avoidance during master split-transactions | |
| EP0535696A2 (en) | Method and apparatus for avoiding processor dead lock in a multiprocessor system | |
| EP0428330A2 (en) | Computer interface circuit | |
| WO1999027459A1 (en) | Processor local bus posted dma flyby burst transfers | |
| US7013357B2 (en) | Arbiter having programmable arbitration points for undefined length burst accesses and method | |
| WO1996036912A2 (en) | Address and data bus arbiter for pipelined transactions on a split bus | |
| KR100395383B1 (ko) | 데이터 전송 장치 | |
| US7203781B2 (en) | Bus architecture with primary bus and secondary or slave bus wherein transfer via DMA is in single transfer phase engagement of primary bus | |
| US7340554B2 (en) | USB host controller with DMA capability | |
| JPH07230420A (ja) | バス調停回路 | |
| JP2004194014A (ja) | バス制御装置及び情報処理システム | |
| JP5146796B2 (ja) | ホストコントローラ | |
| US7117281B1 (en) | Circuit, system, and method for data transfer control for enhancing data bus utilization | |
| JP2003085125A (ja) | メモリ制御器及びメモリ制御方法 | |
| JPH05189311A (ja) | キャッシュメモリ・システム | |
| JP2556290B2 (ja) | バス調停装置 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| KR100328630B1 (ko) | 선버스와 브이엠버스의 데이타 전송방법 및 전송채널장치 | |
| JP2982301B2 (ja) | コンピュータ装置 | |
| JPH07210498A (ja) | バス調停回路 |