JPH0722752A - Multilayer ceramic substrate and its manufacture - Google Patents

Multilayer ceramic substrate and its manufacture

Info

Publication number
JPH0722752A
JPH0722752A JP16081193A JP16081193A JPH0722752A JP H0722752 A JPH0722752 A JP H0722752A JP 16081193 A JP16081193 A JP 16081193A JP 16081193 A JP16081193 A JP 16081193A JP H0722752 A JPH0722752 A JP H0722752A
Authority
JP
Japan
Prior art keywords
sheet
substrate
layer
ceramic substrate
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16081193A
Other languages
Japanese (ja)
Inventor
Manabu Tazaki
学 田崎
Eishin Nishikawa
英信 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP16081193A priority Critical patent/JPH0722752A/en
Publication of JPH0722752A publication Critical patent/JPH0722752A/en
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PURPOSE:To facilitate surface layer wiring simultaneously with inner-layer baking in the manufacture of a multilayer ceramic substrate. CONSTITUTION:In a roll-shaped film, a substrate constitution sheet 1 is formed and the substrate constitution sheet 1 is drilled and then a conductor paste 4 is buried into the hole. Then, after a conductor pattern 5 is formed, the substrate constitution sheet 1 is peeled and cut from the roll, the substrate constitution sheet 1 which becomes the lowest layer is inverted so that the surface side of the conductor pattern 5 becomes the surface, and then the substrate constitution sheet 1 is laminated on it without inversion. Further, the method for manufacturing a multilayer ceramic substrate consists of a process for laminating a plurality of substrate constitution sheets 1 without conversion successively and a process for baking the laminated multilayer sheet, thus baking the inner layer and surface layer patterns simultaneously and easily.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体LSI、チップ部
品などを搭載し、かつそれらを相互配線するための多層
セラミック基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a multi-layer ceramic substrate for mounting semiconductor LSIs, chip parts, etc. and interconnecting them.

【0002】[0002]

【従来の技術】近年、多層セラミック基板は、デバイス
の急激な伸展にともなって高密度なものが要求されてい
る。また、回路のデジタル化にともなう多ピン化、狭ピ
ッチ化と実装形態の面実装化、さらにはフリップチップ
実装に進んでいる。
2. Description of the Related Art In recent years, a multilayer ceramic substrate has been required to have a high density with the rapid expansion of devices. Further, with the digitization of circuits, the number of pins is increasing, the pitch is narrowing, the mounting form is surface mounting, and further the flip chip mounting is progressing.

【0003】しかしながら、多層セラミック基板には以
下に示すような課題がある。それは、内層配線の焼成を
行ってから表層配線の形成を行わなければならないとい
うことである。これは、焼成時に焼結をともなう収縮が
生じるためであり、この焼結にともなう収縮は、使用す
る基板材料、グリーンシート組成、粉体ロットなどによ
り異なるが、多層セラミック基板の作製において基板材
料の収縮誤差が大きいと、表層配線パターンと寸法誤差
のため内層電極との接続が行えない。その結果、収縮誤
差をあらかじめ許容するように表層電極部に必要以上の
大きい面積のランドを形成しなければならず、高密度の
配線を必要とする回路には使用できない。また、収縮誤
差にあわせて表層配線のためのスクリーン版をいくつか
用意しておき、基板の収縮率に応じて使用する方法が取
られている。この方法ではスクリーン版が数多く用意し
なければならず不経済である。
However, the multilayer ceramic substrate has the following problems. That is, it is necessary to form the surface layer wiring after firing the inner layer wiring. This is because shrinkage due to sintering occurs during firing, and the shrinkage due to sintering varies depending on the substrate material used, the green sheet composition, the powder lot, etc. If the contraction error is large, the inner layer electrode cannot be connected due to the dimensional error with the surface wiring pattern. As a result, a land having an unnecessarily large area must be formed in the surface layer electrode portion so as to allow a shrinkage error in advance, and it cannot be used in a circuit that requires high-density wiring. In addition, a method is used in which some screen plates for surface wiring are prepared according to the shrinkage error and are used according to the shrinkage rate of the substrate. This method is uneconomical because many screen versions must be prepared.

【0004】また、最後の部品搭載時のクリーム半田印
刷において、収縮率の誤差のため必要な部分に印刷でき
ない場合が起こる。また部品実装においても所定の部品
位置とズレが生じる。これらの収縮誤差をなるべく少な
くするためには、製造工程において、基板材料およびグ
リーンシート(以下基板構成という)組成の管理はもち
ろん、粉体ロットの違いや積層条件(プレス圧力、温
度)を十分管理する必要がある。しかし、一般に収縮率
の誤差は±0.5%存在すると言われている。このこと
は多層セラミック基板の焼結をともなうものに共通の課
題である。
Further, in the solder paste printing at the time of mounting the last component, there may be a case where the necessary portion cannot be printed due to an error in the shrinkage ratio. Also, when mounting components, there is a deviation from the predetermined component position. In order to reduce these shrinkage errors as much as possible, in the manufacturing process, not only the management of the substrate material and the green sheet (hereinafter referred to as the substrate composition) composition, but also the difference in the powder lot and the lamination conditions (press pressure, temperature) are sufficiently controlled. There is a need to. However, it is generally said that the shrinkage ratio error is ± 0.5%. This is a problem common to those involving the sintering of multilayer ceramic substrates.

【0005】そこで従来はセラミック基板の作製にあた
り、基板構成シートを作製し、導体ペーストで電極パタ
ーンを形成し、前記基板構成シートと別の電極パターン
形成済みシートを所望枚数積層する。しかる後に、基板
構成シート積層体の両面、もしくは片面に、基板構成シ
ートの焼成温度で焼結しない収縮抑制シートを挟み込む
ように積層し、前記積層体を焼成する。しかる後、焼結
しない収縮抑制シートを取り除くことにより焼成時の収
縮が起こらない多層セラミック基板を作製し、表層面を
印刷、焼成を行う方法がとられている。
Therefore, conventionally, in the production of a ceramic substrate, a substrate-constituting sheet is produced, an electrode pattern is formed with a conductor paste, and a desired number of electrode-pattern-formed sheets other than the substrate-constituting sheet are laminated. After that, a shrinkage suppression sheet that does not sinter at the firing temperature of the substrate constituting sheet is sandwiched on both sides or one side of the substrate constituting sheet laminated body, and the laminated body is fired. After that, a method of producing a multilayer ceramic substrate which does not cause shrinkage during firing by removing the non-sintering shrinkage suppression sheet, and printing and firing the surface layer surface is used.

【0006】以下に図面を参照しながら、上記した従来
の多層セラミック基板の製造方法の一例について説明す
る。図3(a)〜(f)は従来の多層セラミック基板の
製造工程を示すものである。図3(a),(b)に示す
ように基板構成シート11と収縮抑制シート12はシー
ト成形工程によりフィルム13上に形成される。収縮抑
制シート12の材料は基板構成シート11より高い焼結
温度をもつ材料を使用する。このようにして形成した基
板構成シートを図3(c)に示すように穴あけを行い、
その穴を導体ペースト14で充填する。つぎに図3
(d)に示すように、収縮抑制シート12を最上層・最
下層とし、複数の基板構成シート11を順次積層する。
このとき、基板シート11の間に内層導体パターン15
が形成される。この積層シートを基板構成シート11の
みが焼結する温度で焼成する。そして図3(e)に示す
ように、前記温度で焼結し得なかった収縮抑制シート1
2からなる最上層、最下層を除去し、図3(f)に示す
ように、表層面に導体パターン16を形成する。これに
より多層セラミック基板が製作される。
An example of the conventional method for manufacturing the above-mentioned multilayer ceramic substrate will be described below with reference to the drawings. 3A to 3F show a manufacturing process of a conventional multilayer ceramic substrate. As shown in FIGS. 3A and 3B, the substrate constituting sheet 11 and the shrinkage suppressing sheet 12 are formed on the film 13 by a sheet forming process. As the material of the shrinkage suppression sheet 12, a material having a higher sintering temperature than the substrate constituent sheet 11 is used. The substrate-constituting sheet thus formed is perforated as shown in FIG.
The hole is filled with the conductor paste 14. Next, Fig. 3
As shown in (d), the shrinkage suppression sheet 12 is the uppermost layer / lowermost layer, and a plurality of substrate constituting sheets 11 are sequentially laminated.
At this time, the inner layer conductor pattern 15 is provided between the substrate sheets 11.
Is formed. This laminated sheet is fired at a temperature at which only the substrate-constituting sheet 11 is sintered. Then, as shown in FIG. 3E, the shrinkage suppression sheet 1 that could not be sintered at the above temperature.
The uppermost layer and the lowermost layer consisting of 2 are removed, and the conductor pattern 16 is formed on the surface layer surface as shown in FIG. As a result, a multilayer ceramic substrate is manufactured.

【0007】[0007]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、収縮が起こらないために表層配線を内層
焼成と同時に行うことが可能となるが、従来の配線パタ
ーン印刷方法ではフィルム付きの基板構成シート、もし
くはフレームなどにより基板構成シートを固定するた
め、フィルム面とは反対の面に印刷していき、順次積層
するのが最も効率的であった。しかし、この場合、最下
層の基板構成シートには両面(内層部と表層部)に配線
パターンを形成しなければならず、たとえばフィルム付
きの基板構成シートではフィルムを剥して印刷しなけれ
ばならず、位置精度に問題が生じる。また、フレームな
どにより基板構成シートを固定する場合では、基板構成
の両面に印刷するため印刷精度に問題が生じ、この方式
では連続生産には適さないという問題点を有していた。
However, in the above-mentioned structure, since the shrinkage does not occur, the surface wiring can be performed at the same time as the inner layer firing. However, in the conventional wiring pattern printing method, the structure of the substrate with the film is used. In order to fix the substrate-constituting sheet with a sheet or a frame, it was most efficient to print on the surface opposite to the film surface and sequentially stack. However, in this case, a wiring pattern must be formed on both surfaces (inner layer portion and surface layer portion) of the lowermost substrate constituting sheet, and for example, in a substrate constituting sheet with a film, the film must be peeled off and printed. However, there is a problem with the position accuracy. Further, in the case of fixing the substrate component sheet by a frame or the like, printing is performed on both sides of the substrate component, which causes a problem in printing accuracy, and this method is not suitable for continuous production.

【0008】本発明は上記問題点に鑑み、表層配線を内
層焼成と同時に行うことを容易にする多層セラミック基
板およびその製造方法を提供することを目的とする。
In view of the above problems, it is an object of the present invention to provide a multilayer ceramic substrate and a method for manufacturing the same which facilitates the surface wiring to be performed simultaneously with the inner layer firing.

【0009】[0009]

【課題を解決するための手段】本発明は上記目的を達成
するために、ロール上のフィルムにおいて、基板構成シ
ートを形成する工程と、前記基板構成シートに穴あけ
し、前記穴に導体ペーストを埋める工程と、電極パター
ンを形成した後、前記基板構成シートをロールから剥離
・切断し、最下層になる基板構成シートを電極面側が表
面になるように反転させ、その上には、基板構成シート
を反転させずに積層し、さらに複数の基板構成シートを
順次反転させずに積層する工程と、積層した多層シート
を焼成する工程を備えた多層セラミック基板の製造方法
とする。
In order to achieve the above-mentioned object, the present invention comprises the steps of forming a substrate-constituting sheet in a film on a roll, making holes in the substrate-constituting sheet, and filling the holes with a conductor paste. After forming the steps and the electrode pattern, the substrate constituting sheet is peeled off and cut from the roll, the substrate constituting sheet which is the lowermost layer is inverted so that the electrode surface side is the surface, and the substrate constituting sheet is placed thereon. A method for manufacturing a multilayer ceramic substrate includes a step of laminating without inverting and a step of laminating a plurality of substrate constituent sheets in sequence without inverting, and a step of firing the laminated multilayer sheets.

【0010】[0010]

【作用】本発明は上記した方法によって、表層配線を内
層焼成と同時に行うことを容易に実現できることとな
る。
According to the present invention, it is possible to easily realize the surface wiring at the same time as the inner layer firing by the above method.

【0011】[0011]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図1(a),(b)に示すように基
板構成シート1と収縮抑制シート2はシート成形工程に
よりロール上のフィルム3上に形成される。基板構成シ
ート1は、アルミナにガラスを含ませた低温焼結材料で
ある。また、収縮抑制シート2の材料は基板構成シート
1より高い焼結温度をもつ材料を使用する。このように
して形成した基板構成シート1を図1(c)に示すよう
に穴あけを行い、その穴を導体ペースト4で充填する。
この導体ペースト4の主材料としては一般に酸化銅を使
用するが、他の材料、たとえば銀、銀−パラジウム、銀
−白金、銅などを使用してもよい。つぎに図1(d)に
示すように、構成基板1の面に内層の導体パターン5を
形成して、ロール上のフィルム3から剥離し、指定の寸
法に切断する。収縮抑制シート2を最上層・最下層と
し、複数の基板構成シート1を図1(e)のように順次
積層する。このとき、最下層となる基板シート1は、表
層パターンになるように反転し、次の基板構成シートは
反転させないで積層していく。この積層シートを基板構
成シート1のみが焼結する温度で焼成する。そして図1
(f)に示すように、前記温度で焼結し得なかった収縮
抑制シート2からなる最上層、最下層を除去する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. As shown in FIGS. 1A and 1B, the substrate-constituting sheet 1 and the shrinkage suppression sheet 2 are formed on the film 3 on the roll by a sheet forming process. The substrate-constituting sheet 1 is a low temperature sintering material in which glass is contained in alumina. As the material of the shrinkage suppression sheet 2, a material having a sintering temperature higher than that of the substrate constituent sheet 1 is used. The board-constituting sheet 1 thus formed is perforated as shown in FIG. 1C, and the holes are filled with the conductor paste 4.
Copper oxide is generally used as a main material of the conductor paste 4, but other materials such as silver, silver-palladium, silver-platinum, and copper may be used. Next, as shown in FIG. 1D, an inner layer conductor pattern 5 is formed on the surface of the constituent substrate 1, peeled from the film 3 on the roll, and cut into a specified size. The shrinkage suppression sheet 2 is the uppermost layer / lowermost layer, and a plurality of substrate constituting sheets 1 are sequentially laminated as shown in FIG. At this time, the substrate sheet 1, which is the lowermost layer, is inverted so as to have a surface layer pattern, and the next substrate constituent sheets are laminated without being inverted. The laminated sheet is fired at a temperature at which only the substrate-constituting sheet 1 is sintered. And Figure 1
As shown in (f), the uppermost layer and the lowermost layer made of the shrinkage suppression sheet 2 that could not be sintered at the above temperature are removed.

【0012】以上のように本実施例によれば、ロールお
よび上のフィルム3に基板構成シート1を形成して、前
記基板構成シートに穴あけ、導体ペースト4を埋め、導
体パターン5を形成し、最下層になる基板構成シートを
導体パターン5面側が表面になるように反転させ、その
上には、基板構成シートを反転させずに積層し、さらに
複数の基板構成シートを順次積層し、積層した多層シー
トを焼結することにより、表層配線を内層焼成と同時に
行うことを容易に実現できることとなる。
As described above, according to this embodiment, the substrate-constituting sheet 1 is formed on the roll and the upper film 3, the substrate-constituting sheet is perforated, the conductor paste 4 is filled, and the conductor pattern 5 is formed. The substrate constituting sheet, which is the lowermost layer, is inverted so that the conductor pattern 5 side is the front side, and the substrate constituting sheet is laminated thereon without being inverted, and further, a plurality of substrate constituting sheets are sequentially laminated and laminated. By sintering the multilayer sheet, it is possible to easily realize that the surface wiring is performed simultaneously with the inner layer firing.

【0013】以下本発明の第2の実施例について図面を
参照しながら説明する。図2(a)〜(i)は本発明の
実施例における多層セラミック基板の製造工程を示すも
のである。図2(a),(b),(c)のように基板構
成シート1aと収縮抑制シート2と基板構成シート1の
1/2の厚さの第2の基板構成シート1bはシート成形
工程によりフィルム3上に形成される。基板構成シート
1aおよび第2の基板構成シート1bの材料は、アルミ
ナにガラスを含ませた低温焼結材料である。このように
して形成した両基板構成シート1a,1bを図2
(d),(e)に示すように穴あけを行い、その穴を導
体ペースト4で充填する。この導体ペースト4の主材料
としては一般に酸化銅を使用するが、他の材料、たとえ
ば銀、銀−パラジウム、銀−白金、銅などを使用しても
よい。つぎに図2(f),(g)に示すように、導体パ
ターン5を形成し、ロール上のフィルム3から剥離し、
指定の寸法に切断する。収縮抑制シート2を最上層・最
下層とし、複数の基板構成シート1を図2(h)に示す
ように順次積層する。このとき、第2の基板構成シート
1bを反転させ最下層とし、つぎに第2の基板構成シー
ト1bを反転させずに積層し、さらに複数の基板構成シ
ート1aを順次積層していき、この積層シートを焼成す
る。そして図2(i)に示すように、前記温度で焼結し
得なかった収縮抑制シート2からなる最上層、最下層を
除去する。
A second embodiment of the present invention will be described below with reference to the drawings. 2 (a) to 2 (i) show manufacturing steps of the multilayer ceramic substrate in the embodiment of the present invention. As shown in FIGS. 2A, 2B, and 2C, the substrate-constituting sheet 1a, the shrinkage suppression sheet 2, and the second substrate-constituting sheet 1b having a thickness half that of the substrate-constituting sheet 1 are formed by the sheet forming process. It is formed on the film 3. The material of the substrate-constituting sheet 1a and the second substrate-constituting sheet 1b is a low temperature sintering material in which glass is contained in alumina. The two substrate constituent sheets 1a and 1b thus formed are shown in FIG.
Holes are drilled as shown in (d) and (e), and the holes are filled with the conductor paste 4. Copper oxide is generally used as a main material of the conductor paste 4, but other materials such as silver, silver-palladium, silver-platinum, and copper may be used. Next, as shown in FIGS. 2F and 2G, a conductor pattern 5 is formed and peeled from the film 3 on the roll,
Cut to the specified dimensions. The shrinkage suppression sheet 2 is the uppermost layer / lowermost layer, and a plurality of substrate constituting sheets 1 are sequentially laminated as shown in FIG. At this time, the second substrate-constituting sheet 1b is inverted to form the lowermost layer, the second substrate-constituting sheet 1b is then laminated without inversion, and further a plurality of substrate-constituting sheets 1a are sequentially laminated. Bake the sheet. Then, as shown in FIG. 2 (i), the uppermost layer and the lowermost layer made of the shrinkage suppression sheet 2 that could not be sintered at the temperature are removed.

【0014】以上のように本実施例によれば、基板構成
シート1aと、基板構成シート1aの1/2の厚さの第
2の基板構成シート1bという2種類の基板構成シート
1a,1bを準備して、両基板構成シート1a,1bに
穴あけ、導体ペースト4を埋め、導体パターン5を形成
し、第2の基板構成シート1bを電極面側が表面になる
ように反転させて最下層とし、その上には、第2の基板
構成シート1bを反転させずに積層し、さらに複数の第
1の基板構成シート1aを順次積層し、積層した多層シ
ートを焼成することにより、表層配線を内層焼成と同時
に行うことを容易に実現できることとなる。
As described above, according to this embodiment, the two types of substrate constituting sheets 1a and 1b, that is, the substrate constituting sheet 1a and the second substrate constituting sheet 1b having a thickness half that of the substrate constituting sheet 1a are provided. In preparation, holes are punched in both the substrate constituting sheets 1a and 1b, the conductor paste 4 is filled in, the conductor pattern 5 is formed, and the second substrate constituting sheet 1b is inverted so that the electrode surface side is the surface to form the lowermost layer, The second board-constituting sheet 1b is laminated thereon without being inverted, a plurality of the first board-constituting sheets 1a are further laminated in sequence, and the laminated multi-layer sheet is baked, whereby the surface layer wiring is baked as an inner layer. At the same time, it can be easily realized.

【0015】[0015]

【発明の効果】以上の実施例の説明より明らかなよう
に、本発明はロール上のフィルムにグリーンシートを形
成して、前記グリーンシートに穴あけ、導体ペースト埋
め、電極パターンを形成し、最下層になるグリーンシー
トを電極面側が表面になるように反転させ、その上に
は、グリーンシートを反転させずに積層し、さらに複数
のグリーンシートを順次積層し、積層した多層シートを
焼成することにより、表層配線を内層パターンを同時
に、かつ容易に焼成することができる。
As is apparent from the above description of the embodiments, the present invention forms a green sheet on a film on a roll, punches holes in the green sheet, fills with a conductive paste, forms an electrode pattern, and forms a bottom layer. By inverting the green sheet to be the electrode side, the green sheets are laminated on the green sheet without inverting, a plurality of green sheets are sequentially laminated, and the laminated multilayer sheet is fired. The surface wiring can be easily baked simultaneously with the inner layer pattern.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における多層セラミック
基板の製造工程を示す断面図
FIG. 1 is a sectional view showing a manufacturing process of a multilayer ceramic substrate according to a first embodiment of the present invention.

【図2】本発明の第2の実施例における多層セラミック
基板の製造工程を示す断面図
FIG. 2 is a sectional view showing a manufacturing process of a multilayer ceramic substrate according to a second embodiment of the present invention.

【図3】従来の多層セラミック基板の製造工程を示す断
面図
FIG. 3 is a cross-sectional view showing a manufacturing process of a conventional multilayer ceramic substrate.

【符号の説明】[Explanation of symbols]

1 基板構成シート 2 収縮抑制シート 3 フィルム 4 導体ペースト 5 導体パターン 1 Substrate constituent sheet 2 Shrinkage suppression sheet 3 Film 4 Conductor paste 5 Conductor pattern

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 複数のセラミック基板を積層し、前記セ
ラミック基板面のそれぞれに形設した内層導体パターン
を前記セラミック基板を貫通する電極で接続したもので
あって、最下層もしくは最上層となる前記導体パターン
が形成されたセラミック基板を反転させて、表層の電極
パターンとして形成させ内層、表層同時焼成可能とした
多層セラミック基板。
1. A plurality of ceramic substrates are laminated, and inner layer conductor patterns formed on respective surfaces of the ceramic substrates are connected by electrodes penetrating the ceramic substrates, and the innermost layer is a lowermost layer or an uppermost layer. A multilayer ceramic substrate in which the ceramic substrate on which the conductor pattern is formed is inverted to form an electrode pattern on the surface layer so that the inner layer and the surface layer can be simultaneously fired.
【請求項2】 ロール上のフィルムにおいて、グリーン
シートを形成する工程と、前記グリーンシートに穴あけ
し、前記穴に導体ペーストを埋める工程と、電極パター
ンを形成した後、前記グリーンシートをロールから剥離
・切断し、最下層になるグリーンシートを電極面側が表
面になるように反転させ、その上には、グリーンシート
を反転させずに積層し、さらに複数のグリーンシートを
順次反転させずに積層する工程と、積層した多層シート
を焼成する工程よりなる多層セラミック基板の製造方
法。
2. A film on a roll, a step of forming a green sheet, a step of forming a hole in the green sheet and filling a conductive paste in the hole, and after forming an electrode pattern, the green sheet is peeled from the roll.・ Cut and invert the green sheet that is the bottom layer so that the electrode surface side is the surface, and stack the green sheets on it without inverting them, and further stack multiple green sheets without inverting them. A method of manufacturing a multi-layer ceramic substrate comprising the steps of: firing a laminated multilayer sheet.
【請求項3】 ロール上のフィルムにおいて、第1のグ
リーンシートと、前記第1のグリーンシートの1/2の
厚さのグリーンシートを形成する工程と、前記第1、第
2のグリーンシートに穴あけし前記穴に導体ペーストを
埋める工程と、電極パターンを形成した後、前記各グリ
ーンシートをロールから剥離切断する工程と、第2のグ
リーンシートを反転させて最下層とし、第2のグリーン
シートを反転させずに積層し、さらに複数の第1のグリ
ーンシートを順次積層する工程と、積層した多層シート
を焼成する工程よりなる多層セラミック基板の製造方
法。
3. A film on a roll, wherein a step of forming a first green sheet and a green sheet having a thickness half that of the first green sheet, and the first and second green sheets are formed. A step of forming a hole and filling a conductive paste in the hole; a step of peeling and cutting each green sheet from a roll after forming an electrode pattern; and a step of reversing the second green sheet to form a lowermost layer, and a second green sheet A method for manufacturing a multilayer ceramic substrate, which comprises the steps of stacking without inverting and further stacking a plurality of first green sheets in sequence, and the step of firing the stacked multilayer sheets.
【請求項4】 グリーンシートが基板構成シートと収縮
抑制シートからなることを特徴とする請求項2または3
記載の多層セラミック基板の製造方法。
4. The green sheet comprises a substrate constituent sheet and a shrinkage suppression sheet.
A method for manufacturing the multilayer ceramic substrate as described above.
【請求項5】 収縮抑制シートが基板構成シートより高
い焼結温度を有し、収縮抑制シートの焼結温度と基板構
成シートの焼結温度の範囲内の温度で焼結し、焼結後収
縮抑制シートを除去する請求項4記載の多層セラミック
基板の製造方法。
5. The shrinkage suppression sheet has a higher sintering temperature than the substrate constituent sheet, and is sintered at a temperature within the range of the sintering temperature of the shrinkage suppression sheet and the sintering temperature of the substrate constituent sheet, and shrinks after sintering. The method for manufacturing a multilayer ceramic substrate according to claim 4, wherein the suppressing sheet is removed.
【請求項6】 導体ペーストが、Ag,Ag/Pd,A
g/Pt,Cuのいずれかを主成分とすることを特徴と
する請求項2または3記載の多層セラミック基板の製造
方法。
6. The conductive paste is Ag, Ag / Pd, A
4. The method for manufacturing a multilayer ceramic substrate according to claim 2, wherein one of g / Pt and Cu is a main component.
JP16081193A 1993-06-30 1993-06-30 Multilayer ceramic substrate and its manufacture Pending JPH0722752A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16081193A JPH0722752A (en) 1993-06-30 1993-06-30 Multilayer ceramic substrate and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16081193A JPH0722752A (en) 1993-06-30 1993-06-30 Multilayer ceramic substrate and its manufacture

Publications (1)

Publication Number Publication Date
JPH0722752A true JPH0722752A (en) 1995-01-24

Family

ID=15722945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16081193A Pending JPH0722752A (en) 1993-06-30 1993-06-30 Multilayer ceramic substrate and its manufacture

Country Status (1)

Country Link
JP (1) JPH0722752A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210828A (en) * 2010-03-29 2011-10-20 Tdk Corp Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same
EP2433670A1 (en) 2010-09-24 2012-03-28 Tyco Healthcare Group LP Guidewire Insertion Aid
JP2012517097A (en) * 2009-02-03 2012-07-26 エプコス アーゲー Electrical multilayer components

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012517097A (en) * 2009-02-03 2012-07-26 エプコス アーゲー Electrical multilayer components
JP2011210828A (en) * 2010-03-29 2011-10-20 Tdk Corp Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same
EP2433670A1 (en) 2010-09-24 2012-03-28 Tyco Healthcare Group LP Guidewire Insertion Aid

Similar Documents

Publication Publication Date Title
US4799984A (en) Method for fabricating multilayer circuits
US4806188A (en) Method for fabricating multilayer circuits
KR930004137B1 (en) Method for fabricating multilayer cirucits
JP2002141248A (en) Ceramic electronic component and its manufacturing method
JPH05102342A (en) Method for obtaining via-pattern in ceramic sheet and device fabricated therewith
EP1289355A1 (en) Method for producing ceramic substrate
JPH0697656A (en) Production of ceramic multilayered board
US6488795B1 (en) Multilayered ceramic substrate and method of producing the same
JPH09260187A (en) Manufacture of ceramic electronic part
JPH0722752A (en) Multilayer ceramic substrate and its manufacture
JP2003204155A (en) Manufacturing method for laminated ceramic electronic component
US6846375B2 (en) Method of manufacturing multilayer ceramic wiring board and conductive paste for use
JP3413880B2 (en) Method for producing multilayer ceramic sintered body
JP2003318309A (en) Method for manufacturing multilayer ceramic substrate with cavity
JPH0645758A (en) Multilayer ceramic board and manufacture thereof
JPH10112417A (en) Laminated electronic component and its manufacture
JP2001257473A (en) Multilayer ceramic board and manufacturing method thereof
JP2004165343A (en) Laminated ceramic electronic component and its manufacturing method
JPH06326470A (en) Manufacture of multilayered ceramic board
JPH08279438A (en) Method of manufacturing ceramic multilayer electronic part
JPH0878270A (en) Multilayer capacitor board
JPH06124848A (en) Manufacture of laminated ceramic capacitor
JP2737652B2 (en) Multilayer ceramic substrate and method of manufacturing the same
JP2002368426A (en) Laminated ceramic electronic component and its manufacturing method as well as electronic device
JPH07202372A (en) Ceramic wiring board, its manufacture, and mounting structure