JPH07226488A - High-frequency and high-output transistor - Google Patents

High-frequency and high-output transistor

Info

Publication number
JPH07226488A
JPH07226488A JP6016537A JP1653794A JPH07226488A JP H07226488 A JPH07226488 A JP H07226488A JP 6016537 A JP6016537 A JP 6016537A JP 1653794 A JP1653794 A JP 1653794A JP H07226488 A JPH07226488 A JP H07226488A
Authority
JP
Japan
Prior art keywords
electrodes
gate
resistor
gate electrode
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6016537A
Other languages
Japanese (ja)
Other versions
JP3289464B2 (en
Inventor
Masahiro Muraguchi
正弘 村口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP01653794A priority Critical patent/JP3289464B2/en
Publication of JPH07226488A publication Critical patent/JPH07226488A/en
Application granted granted Critical
Publication of JP3289464B2 publication Critical patent/JP3289464B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a low-cost, small-sized transistor capable of amplifying stably at high frequencies by interconnecting gate electrodes or base electrodes through resistors. CONSTITUTION:One end of a comb-shapedly formed gate electrode 11 is connected to a gate feeding terminal 12 and the other ends of the neighboring gate electrodes 11 are connected through resistance 21 respectively. Source electrodes 13 are arranged to every other gate electrode 11 for being each other connected through an upper layer wiring 14 such as an air bridge. Drain electrodes 15 are arranged to every other gate electrode 11 for being connected to a drain feeding terminal 16 through an upper layer wiring 22 such as an air bridge. Thereby, operation having dispersed absorption of oscillation power and being stable in a high-frequency band can be realized. Moreover, it can be small-sized because oscillation by a structure using no transmitting wire path for power distribution.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高周波帯で安定な増幅
を可能にする高周波高出力トランジスタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high frequency and high output transistor which enables stable amplification in a high frequency band.

【0002】[0002]

【従来の技術】トランジスタの高出力化は、電界効果ト
ランジスタ(以下「FET」という。)ではゲート幅を
増大させ、バイポーラトランジスタではベース電極の総
面積を増大させ、それぞれ許容電流を増加させることに
より実現している。この場合、ゲート電極やベース電極
を櫛の歯状に形成し、櫛の歯の各ゲート電極やベース電
極に給電する構造が一般的になっている。このような高
出力FETの構造を図3に示す。
2. Description of the Related Art Higher transistor output is achieved by increasing the gate width of a field effect transistor (hereinafter referred to as "FET") and the total area of a base electrode of a bipolar transistor, thereby increasing the allowable current of each. Has been realized. In this case, a structure is generally used in which the gate electrode and the base electrode are formed in a comb-teeth shape and power is supplied to each gate electrode and the base electrode of the comb-teeth. The structure of such a high power FET is shown in FIG.

【0003】図において、11は櫛の歯状に形成された
ゲート電極であり、一端がゲート給電端子12に接続さ
れる。ソース電極13は各ゲート電極11に対して一つ
置きに配置され、それぞれがエアーブリッジ等の上層配
線14を介して接続される。ドレイン電極15は各ゲー
ト電極11に対して一つ置きに配置され、一端がドレイ
ン給電端子16に接続される。
In the figure, reference numeral 11 is a gate electrode formed in a comb tooth shape, and one end thereof is connected to the gate power supply terminal 12. The source electrodes 13 are arranged every other gate electrode 11 and are connected to each other through an upper layer wiring 14 such as an air bridge. The drain electrodes 15 are arranged every other gate electrode 11 and one end thereof is connected to the drain power supply terminal 16.

【0004】しかし、このような構造には、高周波動作
を可能にするためにトランジスタの高周波増幅能力、例
えば相互コンダクタンスを増大させると、無入力または
小信号入力時に自己発振が生じてしまう問題がある。そ
の原因は、次のように考えられている。櫛の歯状に配置
された多数のゲート電極11の両端ABが、トランジス
タの増幅可能な周波数に対する波長と比較して無視でき
ない長さ、例えば1/2波長になったときにAとBが逆
位相となる。そのときに、素子内に発生した不均一かつ
ランダムな雑音が局所的に増幅され、それが寄生容量等
でドレイン側からゲート側にフィードバックされると、
安定発振の条件を満たして発振するというものである。
However, such a structure has a problem that self-oscillation occurs at the time of no input or small signal input when the high frequency amplification capability of the transistor, for example, the mutual conductance is increased to enable high frequency operation. . The cause is considered as follows. When both ends AB of a large number of gate electrodes 11 arranged in a comb tooth shape have a length that cannot be ignored as compared with the wavelength for the amplifiable frequency of the transistor, for example, A and B are reversed. It becomes a phase. At that time, if the non-uniform and random noise generated in the element is locally amplified and is fed back from the drain side to the gate side due to parasitic capacitance, etc.,
It oscillates by satisfying the conditions for stable oscillation.

【0005】したがって、このような発振を防ぐには、
図3のAB間の長さをトランジスタの増幅可能な周波数
に対する波長の1/2以下にするか、あるいは発振条件
を満足させないような工夫を施す必要がある。このよう
な高出力FETの構造を図4に示す。これは、トランジ
スタを2つに分割し、電力分配用伝送線路および電力合
成用伝送線路を用いて並列接続することにより、発振を
防止しつつ高出力化を可能にしたものである。
Therefore, in order to prevent such oscillation,
It is necessary to make the length between AB in FIG. 3 equal to or less than 1/2 of the wavelength with respect to the amplifiable frequency of the transistor, or to devise so as not to satisfy the oscillation condition. The structure of such a high power FET is shown in FIG. This is to enable high output while preventing oscillation by dividing the transistor into two and connecting them in parallel using a power distribution transmission line and a power combining transmission line.

【0006】図において、17は電力分配用伝送線路で
あり、18は電力合成用伝送線路であり、19は分割さ
れた各トランジスタを接続する抵抗器である。本構造で
は、分割された各々のトランジスタが小型化されたこと
により、それぞれ単独では発振しない。また、両トラン
ジスタ間に抵抗器19を接続し、AB間に電位差(位相
差)が生じたときにそれを吸収し、発振が立ち上がらな
いようにしている。なお、抵抗器19の抵抗値は、抵抗
器19からトランジスタをみたときのトランジスタの等
価抵抗値とほぼ等しくする。
In the figure, 17 is a power distribution transmission line, 18 is a power combining transmission line, and 19 is a resistor for connecting the divided transistors. In this structure, since each of the divided transistors is miniaturized, they do not oscillate independently. Further, a resistor 19 is connected between both transistors to absorb a potential difference (phase difference) between AB and prevent the oscillation from rising. The resistance value of the resistor 19 is made substantially equal to the equivalent resistance value of the transistor when the transistor is viewed from the resistor 19.

【0007】[0007]

【発明が解決しようとする課題】ところで、図4に示す
構造において、電力分配用伝送線路17の長さが1/2
波長のときに抵抗の効きが最大となり、短すぎると抵抗
器19の両端が短絡状態となって抵抗が効かない。すな
わち、本構造は電力分配用伝送線路17の長さを利用し
て抵抗を効かし、発振を防ぐ構造になっている。したが
って、電力分配用伝送線路17の長さはある程度必要で
あり、そのためにトランジスタのチップサイズの大型化
が避けられなかった。
By the way, in the structure shown in FIG. 4, the length of the power distribution transmission line 17 is 1/2.
At the wavelength, the effect of resistance becomes maximum, and when it is too short, both ends of the resistor 19 are short-circuited and the resistance does not work. That is, this structure is a structure in which the length of the power distribution transmission line 17 is utilized to exert resistance and prevent oscillation. Therefore, the power distribution transmission line 17 needs to have a certain length, which inevitably leads to an increase in the transistor chip size.

【0008】本発明は、高周波帯で安定な増幅を可能に
し、さらに小型で低コストな高周波高出力トランジスタ
を提供することを目的とする。
It is an object of the present invention to provide a high frequency and high output transistor which enables stable amplification in a high frequency band and is small in size and low in cost.

【0009】[0009]

【課題を解決するための手段】本発明は、複数のゲート
電極またはベース電極を有し、それらの一端がゲート給
電端子またはベース給電端子に接続された構造の高周波
高出力トランジスタにおいて、複数のゲート電極または
ベース電極の他端が抵抗器を介して相互に接続された構
造である。
The present invention provides a high-frequency high-power transistor having a plurality of gate electrodes or base electrodes, one end of which is connected to the gate power supply terminal or the base power supply terminal. The other end of the electrode or the base electrode is connected to each other via a resistor.

【0010】また、隣接するゲート電極またはベース電
極の他端がそれぞれ抵抗器を介して接続された構造であ
る。また、複数のゲート電極またはベース電極の他端が
抵抗器を介して並列に接続された構造である。
The other end of the adjacent gate electrode or base electrode is connected through a resistor. Further, the other ends of the plurality of gate electrodes or base electrodes are connected in parallel via a resistor.

【0011】[0011]

【作用】本発明の高周波高出力トランジスタは、各ゲー
ト電極間に電位差が生じたときに、各ゲート電極の他端
に接続された抵抗器が各ゲート電極間の電位差を吸収す
る方向に作用する。すなわち、従来構造では1つの抵抗
器で全発振パワーを吸収していたが、本発明構造では各
抵抗器がそれぞれ分散して発振パワーを吸収する。しか
も、従来構造では抵抗器を有効に動作させるために所定
の長さの電力分配用伝送線路が不可欠であったが、本発
明構造ではそれが不要となる。
In the high frequency high output transistor of the present invention, when a potential difference occurs between the gate electrodes, the resistor connected to the other end of each gate electrode acts in such a direction as to absorb the potential difference between the gate electrodes. . That is, in the conventional structure, one resistor absorbs all the oscillation power, but in the structure of the present invention, each resistor disperses and absorbs the oscillation power. Moreover, in the conventional structure, the power distribution transmission line having a predetermined length is indispensable for effectively operating the resistor, but in the structure of the present invention, it is not necessary.

【0012】[0012]

【実施例】以下に示す実施例はFETの場合であるが、
バイポーラトランジスタについても同様に適用すること
ができる。その場合には、ゲートをベースに、ドレイン
をコレクタに、ソースをエミッタに対応させる。
EXAMPLE The example shown below is for a FET,
The same applies to a bipolar transistor. In that case, the gate corresponds to the base, the drain corresponds to the collector, and the source corresponds to the emitter.

【0013】図1は、本発明の第1実施例を示す。図に
おいて、櫛の歯状に形成されたゲート電極11の一端が
ゲート給電端子12に接続され、隣接するゲート電極1
1の他端がそれぞれ抵抗器21を介して接続される。ソ
ース電極13は各ゲート電極11に対して一つ置きに配
置され、それぞれがエアーブリッジ等の上層配線14を
介して接続される。ドレイン電極15は各ゲート電極1
1に対して一つ置きに配置され、それぞれがエアーブリ
ッジ等の上層配線22を介してドレイン給電端子16に
接続される。なお、従来構造のようにドレイン電極15
とドレイン給電端子16を一体とし、抵抗器21を上層
配線で接続してもよい。
FIG. 1 shows a first embodiment of the present invention. In the figure, one end of the gate electrode 11 formed in the shape of a comb is connected to the gate power supply terminal 12, and the adjacent gate electrode 1 is connected.
The other end of 1 is connected via a resistor 21. The source electrodes 13 are arranged every other gate electrode 11 and are connected to each other through an upper layer wiring 14 such as an air bridge. The drain electrode 15 is each gate electrode 1
Every other one is arranged with respect to No. 1, and each is connected to the drain power supply terminal 16 via the upper layer wiring 22 such as an air bridge. In addition, as in the conventional structure, the drain electrode 15
The drain power supply terminal 16 may be integrated and the resistor 21 may be connected by an upper layer wiring.

【0014】本構造において、素子内に発生した不均一
かつランダムな雑音が局所的に増幅され、それが寄生容
量等でドレイン側からゲート側にフィードバックされる
と、ゲート給電端子12側ではAB間が低損失なために
高周波の定在波が生じ、発振が立ち上がろうとする。こ
のとき、隣接するゲート電極11間に電位差が生ずる
が、各ゲート電極11の他端に接続された抵抗器21が
隣接するゲート電極間の電位差を吸収する方向に作用す
る。したがって、発振が立ち上がろうとする正帰還の帰
還係数を1以下にする条件で抵抗器21の抵抗値を設定
すれば、発振を防ぐことができる。なお、抵抗器21に
よる発振パワーの吸収は、抵抗器21からFETをみた
ときのFETの等価抵抗値と等しいときが最大となる。
また、FETが正常に動作してゲート電極間に電位差が
生じないときには、抵抗器21を接続しない場合と同等
となり、抵抗器21を接続したことによる悪影響はな
い。
In this structure, when the non-uniform and random noise generated in the element is locally amplified and is fed back from the drain side to the gate side due to parasitic capacitance or the like, on the gate power supply terminal 12 side, between the AB terminals. The low loss causes a high-frequency standing wave to start oscillation. At this time, a potential difference occurs between the adjacent gate electrodes 11, but the resistor 21 connected to the other end of each gate electrode 11 acts in a direction to absorb the potential difference between the adjacent gate electrodes. Therefore, the oscillation can be prevented by setting the resistance value of the resistor 21 under the condition that the feedback coefficient of the positive feedback in which the oscillation is about to rise is set to 1 or less. The absorption of the oscillation power by the resistor 21 becomes maximum when it is equal to the equivalent resistance value of the FET when the FET is viewed from the resistor 21.
Further, when the FET operates normally and no potential difference occurs between the gate electrodes, it is equivalent to the case where the resistor 21 is not connected, and there is no adverse effect due to the connection of the resistor 21.

【0015】図2は、本発明の第2実施例を示す。図に
おいて、櫛の歯状に形成されたゲート電極11の一端が
ゲート給電端子12に接続され、各ゲート電極11の他
端にそれぞれ抵抗器23の一端が接続され、各抵抗器2
3の他端が導体24を介して接続される。ソース電極1
3は各ゲート電極11に対して一つ置きに配置され、そ
れぞれがエアーブリッジ等の上層配線14を介して接続
される。ドレイン電極15は各ゲート電極11に対して
一つ置きに配置され、それぞれがエアーブリッジ等の上
層配線22を介してドレイン給電端子16に接続され
る。なお、従来構造のようにドレイン電極15とドレイ
ン給電端子16を一体とし、導体24を上層配線で接続
してもよい。
FIG. 2 shows a second embodiment of the present invention. In the figure, one end of the gate electrode 11 formed in the shape of a comb tooth is connected to the gate power supply terminal 12, and the other end of each gate electrode 11 is connected to one end of a resistor 23.
The other end of 3 is connected via a conductor 24. Source electrode 1
Every other three electrodes 3 are arranged with respect to each gate electrode 11 and are connected to each other through an upper layer wiring 14 such as an air bridge. Every other drain electrode 15 is arranged with respect to each gate electrode 11, and each drain electrode 15 is connected to a drain power supply terminal 16 via an upper layer wiring 22 such as an air bridge. The drain electrode 15 and the drain power supply terminal 16 may be integrated as in the conventional structure, and the conductor 24 may be connected by the upper wiring.

【0016】本構造においても、各ゲート電極間に電位
差が生じたときに、各ゲート電極の他端に接続された抵
抗器23が各ゲート電極間の電位差を吸収する方向に作
用する原理は第1実施例と同様である。なお、本実施例
の特徴は、各ゲート電極間の抵抗値を均一にできるとこ
ろにある。すなわち、隣接するゲート電極間でも、最も
離れたゲート電極間でも抵抗値が同一となるので、どの
ゲート電極間に電位差が生じても効果的に吸収すること
ができる。
Also in this structure, when a potential difference is generated between the gate electrodes, the principle that the resistor 23 connected to the other end of each gate electrode acts in the direction of absorbing the potential difference between the gate electrodes is as follows. This is the same as in the first embodiment. The feature of the present embodiment is that the resistance value between the gate electrodes can be made uniform. That is, since the resistance value is the same between the adjacent gate electrodes and between the farthest gate electrodes, it is possible to effectively absorb any potential difference between the gate electrodes.

【0017】[0017]

【発明の効果】以上説明したように、本発明の高周波高
出力トランジスタは、発振パワーを分散吸収して高周波
帯で安定した動作を実現することができる。しかも、電
力分配用伝送線路を用いない構造で発振を防止すること
ができるので小型化が可能となる。さらに、モノリシッ
クIC化にも適しており、低コストな高周波高出力トラ
ンジスタを得ることができる。
As described above, the high frequency high power transistor of the present invention can disperse and absorb the oscillation power and realize stable operation in the high frequency band. Moreover, since the oscillation can be prevented by the structure that does not use the power distribution transmission line, the size can be reduced. Further, it is suitable for a monolithic IC, and a low-cost high-frequency high-power transistor can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1実施例の構造を示す図。FIG. 1 is a diagram showing a structure of a first embodiment of the present invention.

【図2】本発明の第2実施例の構造を示す図。FIG. 2 is a diagram showing a structure of a second embodiment of the present invention.

【図3】従来の高出力FETの構造を示す図。FIG. 3 is a diagram showing a structure of a conventional high-power FET.

【図4】高周波用として発振防止対策を施した従来の高
出力FETの構造を示す図。
FIG. 4 is a diagram showing a structure of a conventional high-power FET that is provided with a measure for preventing oscillation for high frequencies.

【符号の説明】[Explanation of symbols]

11 ゲート電極 12 ゲート給電端子 13 ソース電極 14,22 上層配線 15 ドレイン電極 16 ドレイン給電端子 17 電力分配用伝送線路 18 電力合成用伝送線路 19,21,23 抵抗器 24 導体 11 Gate Electrode 12 Gate Feeding Terminal 13 Source Electrodes 14 and 22 Upper Layer Wiring 15 Drain Electrode 16 Drain Feeding Terminal 17 Power Distribution Transmission Line 18 Power Combining Transmission Line 19, 21, 23 Resistor 24 Conductor

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 複数のゲート電極またはベース電極を有
し、それらの一端がゲート給電端子またはベース給電端
子に接続された構造の高周波高出力トランジスタにおい
て、 前記複数のゲート電極またはベース電極の他端が抵抗器
を介して相互に接続された構造であることを特徴とする
高周波高出力トランジスタ。
1. A high frequency high output transistor having a structure having a plurality of gate electrodes or base electrodes, one end of which is connected to a gate power supply terminal or a base power supply terminal, wherein the other ends of the plurality of gate electrodes or base electrodes are provided. A high-frequency high-power transistor, characterized in that the two are connected to each other through a resistor.
【請求項2】 請求項1に記載の高周波高出力トランジ
スタにおいて、 隣接するゲート電極またはベース電極の他端がそれぞれ
抵抗器を介して接続された構造であることを特徴とする
高周波高出力トランジスタ。
2. The high frequency high output transistor according to claim 1, wherein the other ends of adjacent gate electrodes or base electrodes are connected to each other through a resistor.
【請求項3】 請求項1に記載の高周波高出力トランジ
スタにおいて、 複数のゲート電極またはベース電極の他端が抵抗器を介
して並列に接続された構造であることを特徴とする高周
波高出力トランジスタ。
3. The high frequency high output transistor according to claim 1, wherein the other ends of a plurality of gate electrodes or base electrodes are connected in parallel via a resistor. .
JP01653794A 1994-02-10 1994-02-10 High frequency high power transistor Expired - Fee Related JP3289464B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01653794A JP3289464B2 (en) 1994-02-10 1994-02-10 High frequency high power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01653794A JP3289464B2 (en) 1994-02-10 1994-02-10 High frequency high power transistor

Publications (2)

Publication Number Publication Date
JPH07226488A true JPH07226488A (en) 1995-08-22
JP3289464B2 JP3289464B2 (en) 2002-06-04

Family

ID=11919025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01653794A Expired - Fee Related JP3289464B2 (en) 1994-02-10 1994-02-10 High frequency high power transistor

Country Status (1)

Country Link
JP (1) JP3289464B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717026A1 (en) 1994-12-15 1996-06-19 Basf Aktiengesellschaft Process for the preparation of glutaraldehyde
US6020613A (en) * 1997-09-29 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Field effect transistor array including resistive interconnections
US6559346B1 (en) 1999-08-30 2003-05-06 Basf Aktiengesellschaft Method for the continuous production of glutaraldehyde
US7709686B2 (en) 2008-06-19 2010-05-04 Dow Global Technologies Inc. Preparation of glutaraldehyde
WO2010113779A1 (en) * 2009-03-30 2010-10-07 日本電気株式会社 Semiconductor device
WO2015178050A1 (en) * 2014-05-21 2015-11-26 シャープ株式会社 Field effect transistor
WO2016098374A1 (en) * 2014-12-16 2016-06-23 三菱電機株式会社 Multi-finger transistor and semiconductor device
JPWO2016042861A1 (en) * 2014-09-17 2017-05-25 シャープ株式会社 Compound semiconductor field effect transistor
WO2020110299A1 (en) * 2018-11-30 2020-06-04 三菱電機株式会社 Semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0717026A1 (en) 1994-12-15 1996-06-19 Basf Aktiengesellschaft Process for the preparation of glutaraldehyde
US5679868A (en) * 1994-12-15 1997-10-21 Basf Aktiengesellschaft Preparation of glutaric dialdehyde
US6020613A (en) * 1997-09-29 2000-02-01 Mitsubishi Denki Kabushiki Kaisha Field effect transistor array including resistive interconnections
US6559346B1 (en) 1999-08-30 2003-05-06 Basf Aktiengesellschaft Method for the continuous production of glutaraldehyde
US7709686B2 (en) 2008-06-19 2010-05-04 Dow Global Technologies Inc. Preparation of glutaraldehyde
WO2010113779A1 (en) * 2009-03-30 2010-10-07 日本電気株式会社 Semiconductor device
WO2015178050A1 (en) * 2014-05-21 2015-11-26 シャープ株式会社 Field effect transistor
JPWO2016042861A1 (en) * 2014-09-17 2017-05-25 シャープ株式会社 Compound semiconductor field effect transistor
WO2016098374A1 (en) * 2014-12-16 2016-06-23 三菱電機株式会社 Multi-finger transistor and semiconductor device
JP6067151B2 (en) * 2014-12-16 2017-01-25 三菱電機株式会社 Multi-finger transistor and semiconductor device
US10170400B2 (en) 2014-12-16 2019-01-01 Mitsubishi Electric Corporation Multi-finger transistor and semiconductor device
WO2020110299A1 (en) * 2018-11-30 2020-06-04 三菱電機株式会社 Semiconductor device
JPWO2020110299A1 (en) * 2018-11-30 2021-02-15 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP3289464B2 (en) 2002-06-04

Similar Documents

Publication Publication Date Title
JPH07226488A (en) High-frequency and high-output transistor
KR101077473B1 (en) Thermally distributed darlington amplifier
US20040150429A1 (en) Semiconductor device with bipolar transistor device
US6768381B2 (en) Semiconductor power amplifier and multistage monolithic integrated circuit
US7286018B2 (en) Transistor circuit
JP3793069B2 (en) Semiconductor device
JP7192099B2 (en) Monolithic and hybrid semiconductor devices
JPH065794A (en) High frequency amplifier
JP2580966B2 (en) Semiconductor device
JPH1188079A (en) Distributed amplifier
JPH09214264A (en) Output circuit device
JPH0738120A (en) High frequency and high output amplifier
JPH08172306A (en) High frequency device and mobile radio equipment using the device
JP2689957B2 (en) Semiconductor device
JP3289696B2 (en) Multi-finger bipolar transistor and analog signal amplifier
JP2001244710A (en) High-frequency device and mobile wireless unit using the same
JPH07226489A (en) Microwave semiconductor device
JPH07336166A (en) High frequency amplifier
JPS6211018Y2 (en)
JPH04291505A (en) Microwave semiconductor device
JP2536121B2 (en) Microwave monolithic integrated circuit
JPH08130222A (en) High-output semiconductor device
JP2002043812A (en) High-frequency device and mobile radio set using the same
KR950005167B1 (en) Rf amplifier for monolithic ic
JPH0865059A (en) Protective circuit for field effect transistor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees