JPH0722547U - チップトレー - Google Patents

チップトレー

Info

Publication number
JPH0722547U
JPH0722547U JP5151793U JP5151793U JPH0722547U JP H0722547 U JPH0722547 U JP H0722547U JP 5151793 U JP5151793 U JP 5151793U JP 5151793 U JP5151793 U JP 5151793U JP H0722547 U JPH0722547 U JP H0722547U
Authority
JP
Japan
Prior art keywords
pocket
chip
semiconductor chip
semiconductor
chip tray
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5151793U
Other languages
English (en)
Inventor
勝彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP5151793U priority Critical patent/JPH0722547U/ja
Publication of JPH0722547U publication Critical patent/JPH0722547U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Packaging Frangible Articles (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 (修正有) 【目的】複数に区画されたポケットを有するチップトレ
ーの該ポケットに半導体チップを収納した際に、常時半
導体チップを水平状態で収納できるようにする。 【構成】前記ポケット2の底部に凸形の台座3を設け、
半導体チップをポケット2に収納した際に、前記台座が
半導体チップとポケット底部とのスペーサとなる構造の
チップトレー1である。チップトレーは、GaAs半導
体チップを取り扱う自動化の進んだ検査及び製造工程に
おいて特に有用である。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、半導体チップ特にGaAs半導体チップを収納するためのポケット を有するチップトレーに関するものである。
【0002】
【従来の技術】
半導体素子製造のダイシング及びブレイク工程の後、小片に分割された半導体 チップは、その後の外観検査、電気的特性検査等の検査工程及び取扱上の便宜等 の理由から、図5に示されるように、複数に区画された凹形のポケット6を有す る絶縁材料によって製作されたチップトレー4を用意し、該チップトレー4のポ ケット6に収納される。
【0003】 従来のチップトレーのポケットの拡大図を図6に示す。図6に示されたように 、チップトレー4に凹形に区画して形成されたポケット6は、その床面積がそこ に収納する半導体チップより若干大きい面積とし、凹部の深さは半導体チップの 厚みよりも深く形成され、ポケット6の底部は平坦に作られている。
【0004】 近年、半導体チップの量産ラインにおいては、半導体チップの外観検査、電気 的特性検査等の検査工程及び基板への搭載工程が急激に自動化されている。これ ら工程自動化のために、重要な工程技術の一つとして、チップトレーのポケット 中に収納されている半導体チッブの形状を認識する技術がある。
【0005】 一般的に行われる半導体チップの形状認識の技術は、ポケット中に収納されて いる半導体チップに上部より照明光を当て、その反射像を像変換機に取り込んで 2値画像等に変換し、面積判定等の画像処理を行い、形状認識を行うというもの である。
【0006】 従って、従来のチップトレーのポケットのように底部が平坦な構造のポケット では、たまたまポケット中に結晶屑や異物等が存在して、ポケットの底部と半導 体チップとの間にそれら結晶屑や異物等が入った場合、半導体チップは傾いた状 態でポケットに収納されることになる。
【0007】 このように、半導体チップが傾いた状態でポケット内に存在し、形状認識のた めに、その半導体チップに上部より照明光が当てられると、半導体チップが傾い ているために正常な形状認識情報が得られず、形状認識機器の誤動作により、工 程自動機の動作停止あるいは誤動作を招いて作業に支障をきたし、その都度不具 合動作の解除などの操作を行う必要が生じる。
【0008】 その他、チップ移動装置、ダイボン装置等、半導体チップを真空吸着によりピ ックアップする装置では、半導体チップが傾いた状態でポケット中にあると、ピ ックアップ動作の際に、吸着コレットと半導体チップの間に隙間が生じるため、 半導体チップを吸着できず、動作停止が発生する。またたとえ半導体チップをピ ックアップできたとしても、位置ずれの状態で吸着され、その状態で基板上に半 導体チップが実装されると、位置精度がでないためリペア作業が必要となる事態 となる。
【0009】 また、結晶屑や異物等が存在すると、吸着の際、吸着コレットの押圧が大きく なり、半導体チップが破損する。
【0010】 上述したように、半導体チップが傾いた状態でポケット内に存在すると、諸種 の検査装置や製造装置の稼働率のロス、リペア作業による作業時間の増大、半導 体チップの破損等の問題を引き起こす。
【0011】
【考案が解決しようとする課題】
本考案の目的は、従来技術の欠点を解消し、チップトレーのポケットに半導体 チップを収納した際に、常時半導体チップを水平状態で収納できるようにするこ とにより、自動化工程における上述の形状認識動作や吸着動作の安定化を可能に することにある。
【0012】
【課題を解決するための手段】
上記課題は、本考案のチップトレーによって解決される。
【0013】 すなわち、複数に区画されたポケットを有し、該ポケットに半導体チップを収 納するチップトレーにおいて、前記ポケットの底部に凸形の台座を設け、半導体 チップをポケットに収納した際に、前記台座が半導体チップとポケット底部との スペーサとなる構造のチップトレーである。
【0014】 前記本考案のチップトレーは、GaAs半導体チップを取り扱う自動化の進ん だ検査及び製造工程において特に有用である。
【0015】 本考案において、チップトレーのポケットに半導体チップを収納する際に、前 記凸形の台座の上に置くことにより。たまたまポケット中に結晶屑や異物等が存 在しても、その結晶屑や異物等が凸形の台座の高さより小さければ半導体チップ はポケット中に水平に収納することができる。
【0016】 ポケットの底部に設ける凸形の台座の形は、角型、半円型、球型等種々の形で あって差し支えなく、要はポケットに半導体チップを収納する際に台座の上に水 平に常に安定して置くことができれば良い。
【0017】
【実施例】
本考案の実施例を図1及び図2を用いて以下に説明する。ただし、本考案は以 下の説明によって制限されるものではない。
【0018】 また、図3及び図4を用いて本考案のチップトレーのポケットの底部の設けら れた台座の作用を説明する。
【0019】 図1は本考案のチップトレーの一例を示す斜視図である。チップトレー1の表 面側には複数に区画された凹型のポケット2が配列されており、ポケット2の底 部には収納する半導体チップの両端部が当たる位置に凸型の台座3が設けてある 。
【0020】 図2は、ポケット2の部分の拡大した斜視図である。
【0021】
【作用】
図3は、従来のチップトレー4に半導体チップ5を収納する際、ポケット6の 底部と半導体チップ5の間に、結晶屑7が存在した場合を示す断面図である。図 3が示すように、ポケット6の底部は平坦面となっているために、微小な結晶屑 7が存在すると、半導体チップ5はポケット6に収納した際半導体チップ5は傾 いた状態で収納される。
【0022】 図4は、本考案のチップトレー1を使用した場合を示した断面図である。図4 が示すように、本考案のチップトレー1ではポケット2の底部には半導体チップ 5を載せる凸形の台座3が設けてある。従ってポケット2の底部に結晶屑7が存 在した場合でも、それが台座3の高さより小さい屑であれば半導体チップ5はポ ケット2内に水平状態を保って収納することができる。
【0023】
【考案の効果】
上記説明より明らかなように、本考案によって以下に記載する効果が得られる 。
【0024】 半導体チップの外観検査における半導体チップの形状認識装置においては、 常に正確な反射像を取り込むことが可能となり、装置の動作停止が低減でき、装 置の稼働率が向上する。
【0025】 チップ移載装置、ダイボン装置等、半導体チップを真空吸着によりピックア ップする装置においては、位置精度の良いピックアップ動作が再現性良く行われ るため、装置の動作停止が低減、基板搭載時の高精度実装が可能となり、装置の 稼働率が向上し、作業時間が短縮する。
【0026】 前記半導体チップの真空吸着によるピックアップ時、吸着コレットによる半 導体チップへの押圧が最適化されるので、半導体チップの欠けや割れが低減し、 歩留りが向上する。
【図面の簡単な説明】
【図1】本考案のチップトレーの一例を示す斜視図であ
る。
【図2】本考案のチップトレーのポケットの一例を示す
斜視図である。
【図3】結晶屑が存在する従来のチップトレーのポケッ
トに半導体チップを収納した状態を示す説明図である。
【図4】結晶屑が存在する本考案のチップトレーのポケ
ットに半導体チップを収納した状態を示す説明図であ
る。
【図5】従来のチップトレーの典型例を示す斜視図であ
る。
【図6】従来のチップトレーのポケットの典型例を示す
斜視図である。
【符号の説明】
1 チップトレー(本考案) 2 ポケット 3 台座 4 チップトレー(従来品) 5 半導体チップ 6 ポケット 7 結晶屑
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/66 J 7630−4M

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】複数に区画されたポケットを有し、該ポケ
    ットに半導体チップを収納するチップトレーにおいて、
    前記ポケットの底部に凸形の台座を設け、半導体チップ
    をポケットに収納した際に、前記台座が半導体チップと
    ポケット底部とのスペーサとなる構造であることを特徴
    とするチップトレー。
  2. 【請求項2】前記チップトレーのポケットに収納される
    半導体チップがGaAs半導体チップであることを特徴
    とする請求項1に記載のチップトレー。
JP5151793U 1993-09-22 1993-09-22 チップトレー Pending JPH0722547U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5151793U JPH0722547U (ja) 1993-09-22 1993-09-22 チップトレー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5151793U JPH0722547U (ja) 1993-09-22 1993-09-22 チップトレー

Publications (1)

Publication Number Publication Date
JPH0722547U true JPH0722547U (ja) 1995-04-21

Family

ID=12889209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5151793U Pending JPH0722547U (ja) 1993-09-22 1993-09-22 チップトレー

Country Status (1)

Country Link
JP (1) JPH0722547U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006038257A1 (ja) * 2004-09-30 2008-05-15 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20160099793A (ko) * 2015-02-12 2016-08-23 주식회사 케이엠에이치하이텍 반도체 칩 트레이

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006038257A1 (ja) * 2004-09-30 2008-05-15 株式会社ルネサステクノロジ 半導体装置の製造方法
KR20160099793A (ko) * 2015-02-12 2016-08-23 주식회사 케이엠에이치하이텍 반도체 칩 트레이

Similar Documents

Publication Publication Date Title
CN1116203C (zh) 带有自定位匣的集成电路托盘
KR100331375B1 (ko) 다이싱용 네스트 및 이것을 이용한 테이프리스 기판의 절단방법
US6638791B2 (en) Techniques for maintaining alignment of cut dies during substrate dicing
US6688300B2 (en) Techniques for dicing substrates during integrated circuit fabrication
KR100701809B1 (ko) 전자 디바이스 처리 시스템
EP0987739A2 (en) Arrangement configured to support substrate during dicing process, and apparatus and method for cutting tapeless subtrate using the arrangement
JP2000077438A (ja) チップ吸着用のダイコレットおよびチップ吸着方法ならびにチップのボンディング装置およびボンディング方法
JPH0722547U (ja) チップトレー
JPH06252255A (ja) チップトレイ
JP3138554B2 (ja) ウエハ支持装置
KR920005989B1 (ko) 부품 장착기에 있어서의 부품 인식방법
US6695572B2 (en) Method and apparatus for minimizing semiconductor wafer contamination
JP3488127B2 (ja) 微小ワーク片の認識方法及びそれを用いたピックアップ装置
JPS6298638A (ja) ダイボンデイング装置
TWI784259B (zh) 晶圓片承載裝置
US6371310B1 (en) Boat for land grid array packages
JPH0214547A (ja) 電子部品のピックアップ装置
CN218525561U (zh) 用于200微米以下薄化基板的载入机构
CN209774124U (zh) 机器人快速取件组装装置
CN216902864U (zh) 一种应用于半导体晶片加工的取片装置
JPH11186298A (ja) チップのピックアップ方法及び装置
JP2548071B2 (ja) ワイヤーボンディング用テーブル及びワイヤーボンディング方法
KR20060074232A (ko) 반도체칩 분류를 위한 칩 픽커 설비
US7241099B2 (en) Center ball O-ring
JP2746989B2 (ja) チップの位置決め方法およびその装置、インナリードボンディング装置およびインナリードボンディング方法