JPH0722521A - Semiconductor storage device - Google Patents
Semiconductor storage deviceInfo
- Publication number
- JPH0722521A JPH0722521A JP5192022A JP19202293A JPH0722521A JP H0722521 A JPH0722521 A JP H0722521A JP 5192022 A JP5192022 A JP 5192022A JP 19202293 A JP19202293 A JP 19202293A JP H0722521 A JPH0722521 A JP H0722521A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- transistors
- transfer
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000009413 insulation Methods 0.000 abstract 4
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000005121 nitriding Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、SRAMと称されてい
る半導体記憶装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device called SRAM.
【0002】[0002]
【従来の技術】図3は、高抵抗負荷型SRAMにおける
メモリセルの等価回路を示している。このメモリセルの
フリップフロップ11は、駆動用のNMOSトランジス
タ12、13と負荷用の抵抗素子14、15とから成っ
ており、このフリップフロップ11と転送用のNMOS
トランジスタ16、17とでメモリセルが構成されてい
る。2. Description of the Related Art FIG. 3 shows an equivalent circuit of a memory cell in a high resistance load type SRAM. The flip-flop 11 of this memory cell is composed of driving NMOS transistors 12 and 13 and load resistance elements 14 and 15, and the flip-flop 11 and the transfer NMOS are provided.
A memory cell is composed of the transistors 16 and 17.
【0003】NMOSトランジスタ12、13のソース
には接地線21が接続されており、抵抗素子14、15
には電源線22が接続されている。また、ワード線23
がNMOSトランジスタ16、17のゲート電極になっ
ており、これらのNMOSトランジスタ16、17の各
々の一方のソース/ドレインに真補のビット線24、2
5が接続されている。A ground line 21 is connected to the sources of the NMOS transistors 12 and 13, and the resistance elements 14 and 15 are connected.
A power supply line 22 is connected to. Also, the word line 23
Is the gate electrode of the NMOS transistors 16 and 17, and the source / drain of one of the NMOS transistors 16 and 17 is a complementary bit line 24 or 2
5 is connected.
【0004】そして、この様な抵抗負荷型SRAMの一
従来例におけるメモリセルでは、NMOSトランジスタ
12、13、16、17の何れのゲート絶縁膜として
も、SiO2 膜等である半導体酸化膜が用いられてい
た。In the conventional memory cell of such a resistance load type SRAM, a semiconductor oxide film such as a SiO 2 film is used as the gate insulating film of each of the NMOS transistors 12, 13, 16 and 17. It was being done.
【0005】[0005]
【発明が解決しようとする課題】ところで、一般に、ワ
ード線23のRC時定数が大きいために、転送用トラン
ジスタであるNMOSトランジスタ16、17は強いホ
ットキャリアストレスを受ける。また、電源電圧が低電
圧化されても、メモリセルからのデータの読出動作を安
定させるために、ワード線23への印加電圧を昇圧する
要求が高まっている。Generally, since the RC time constant of the word line 23 is large, the NMOS transistors 16 and 17 which are transfer transistors are subjected to a strong hot carrier stress. Further, there is an increasing demand for boosting the voltage applied to the word line 23 in order to stabilize the data read operation from the memory cell even if the power supply voltage is lowered.
【0006】これらの点から、転送用トランジスタであ
るNMOSトランジスタ16、17のゲート絶縁膜に
は、高い信頼性が要求されている。しかし、SiO2 膜
等である半導体酸化膜では必ずしも十分には高い信頼性
を得ることができなかったので、SRAM全体としても
十分には高い信頼性を得ることができなかった。From these points, high reliability is required for the gate insulating films of the NMOS transistors 16 and 17 which are transfer transistors. However, since a semiconductor oxide film such as a SiO 2 film cannot always obtain sufficiently high reliability, the SRAM as a whole cannot obtain sufficiently high reliability.
【0007】[0007]
【課題を解決するための手段】請求項1の半導体記憶装
置は、フリップフロップ11と転送用トランジスタ1
6、17とでメモリセルが構成されている半導体記憶装
置において、前記フリップフロップ11の駆動用トラン
ジスタ12、13のゲート絶縁膜として半導体酸化膜3
6が用いられており、前記転送用トランジスタ16、1
7のゲート絶縁膜として半導体窒化酸化膜34が用いら
れていることを特徴としている。According to another aspect of the semiconductor memory device of the present invention, a flip-flop 11 and a transfer transistor 1 are provided.
In a semiconductor memory device in which memory cells 6 and 17 are formed, a semiconductor oxide film 3 is used as a gate insulating film for the driving transistors 12 and 13 of the flip-flop 11.
6 is used, and the transfer transistors 16 and 1 are used.
7, the semiconductor oxynitride film 34 is used as the gate insulating film.
【0008】請求項2の半導体記憶装置は、前記転送用
トランジスタ16、17の前記ゲート絶縁膜の膜厚が前
記駆動用トランジスタ12、13の前記ゲート絶縁膜の
膜厚よりも厚いことを特徴としている。According to another aspect of the semiconductor memory device of the present invention, the film thickness of the gate insulating film of the transfer transistors 16 and 17 is larger than the film thickness of the gate insulating film of the driving transistors 12 and 13. There is.
【0009】[0009]
【作用】請求項1の半導体記憶装置では、転送用トラン
ジスタ16、17のゲート絶縁膜として半導体窒化酸化
膜34が用いられているので、半導体酸化膜36が用い
られている場合に比べて、転送用トランジスタ16、1
7のゲート絶縁膜の信頼性が高い。しかも、ゲート絶縁
膜として半導体酸化膜36が用いられている駆動用トラ
ンジスタ12、13に比べて、転送用トランジスタ1
6、17の電流駆動能力が低く、この転送用トランジス
タ16、17の電流駆動能力に対する駆動用トランジス
タ12、13の電流駆動能力の比であるベータ比が大き
い。In the semiconductor memory device according to the first aspect, since the semiconductor oxynitride film 34 is used as the gate insulating film of the transfer transistors 16 and 17, compared with the case where the semiconductor oxide film 36 is used, the transfer is performed. Transistors 16, 1
7. The gate insulating film of No. 7 has high reliability. Moreover, compared to the driving transistors 12 and 13 in which the semiconductor oxide film 36 is used as the gate insulating film, the transfer transistor 1
The current driving capabilities of the transistors 6 and 17 are low, and the beta ratio, which is the ratio of the current driving capabilities of the driving transistors 12 and 13 to the current driving capabilities of the transfer transistors 16 and 17, is large.
【0010】請求項2の半導体記憶装置では、転送用ト
ランジスタ16、17のゲート絶縁膜の膜厚が駆動用ト
ランジスタ12、13のゲート絶縁膜の膜厚よりも厚い
ので、転送用トランジスタ16、17のゲート絶縁膜の
信頼性が更に高く、且つ転送用トランジスタ16、17
の電流駆動能力が更に低くてベータ比が更に大きい。According to another aspect of the semiconductor memory device of the present invention, since the gate insulating film of the transfer transistors 16 and 17 is thicker than the gate insulating film of the drive transistors 12 and 13, the transfer transistors 16 and 17 are formed. Of the gate insulating film of the transfer transistor 16 and 17 having higher reliability
Has a lower current drive capability and a higher beta ratio.
【0011】[0011]
【実施例】以下、高抵抗負荷型SRAMに適用した本発
明の一実施例を、図1〜3を参照しながら説明する。図
1が本実施例におけるメモリセルの要部を模式的に示し
ているが、その製造方法を図2に基づいて説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention applied to a high resistance load type SRAM will be described below with reference to FIGS. Although FIG. 1 schematically shows the main part of the memory cell in this embodiment, a manufacturing method thereof will be described with reference to FIG.
【0012】本実施例を製造するためには、図2(a)
に示す様に、半導体基板26の表面に素子分離用の半導
体酸化膜27を通常の選択酸化法で形成して、駆動用ト
ランジスタ部31及び転送用トランジスタ部32等の素
子活性領域を形成する。そして、通常のウエット酸化ま
たはドライ酸化を行って、図2(b)に示す様に、膜厚
が10nm程度の半導体酸化膜33を、駆動用トランジ
スタ部31及び転送用トランジスタ部32の両方の素子
活性領域の表面に形成する。In order to manufacture this embodiment, FIG.
As shown in, a semiconductor oxide film 27 for element isolation is formed on the surface of the semiconductor substrate 26 by a normal selective oxidation method to form element active regions such as the driving transistor section 31 and the transfer transistor section 32. Then, by performing normal wet oxidation or dry oxidation, as shown in FIG. 2B, the semiconductor oxide film 33 having a film thickness of about 10 nm is formed on both the driving transistor section 31 and the transfer transistor section 32 as elements. Form on the surface of the active region.
【0013】次に、900〜1000℃程度のNH3 雰
囲気中における1〜30分程度の高温熱処理、または1
000〜1200℃程度のN2 O雰囲気中における1〜
30分程度の高温熱処理を行う。この結果、微量の窒素
原子が半導体酸化膜33中に導入されて、図2(c)に
示す様に、半導体酸化膜33が半導体窒化酸化膜34に
なる。Next, a high temperature heat treatment for about 1 to 30 minutes in an NH 3 atmosphere at about 900 to 1000 ° C., or 1
000 to 1200 ° C in N 2 O atmosphere 1 to
High temperature heat treatment is performed for about 30 minutes. As a result, a small amount of nitrogen atoms are introduced into the semiconductor oxide film 33, and the semiconductor oxide film 33 becomes the semiconductor oxynitride film 34, as shown in FIG.
【0014】次に、図2(d)に示す様に、転送用トラ
ンジスタ部32のみをレジスト35で覆い、このレジス
ト35をマスクにして、駆動用トランジスタ部31の半
導体窒化酸化膜34のみを選択的に除去する。そして、
レジスト35を除去した後、通常のウエット酸化または
ドライ酸化を行って、図2(e)に示す様に、膜厚が1
0nm程度の半導体酸化膜36を、駆動用トランジスタ
部31の素子活性領域の表面に再び形成する。この時、
転送用トランジスタ部32の半導体窒化酸化膜34の膜
厚は、図2(d)の状態よりも厚くなる。Next, as shown in FIG. 2D, only the transfer transistor portion 32 is covered with a resist 35, and the resist 35 is used as a mask to select only the semiconductor oxynitride film 34 of the driving transistor portion 31. To remove it. And
After removing the resist 35, normal wet oxidation or dry oxidation is performed to obtain a film thickness of 1 as shown in FIG.
The semiconductor oxide film 36 of about 0 nm is formed again on the surface of the element active region of the driving transistor section 31. This time,
The film thickness of the semiconductor oxynitride film 34 of the transfer transistor portion 32 becomes thicker than in the state of FIG.
【0015】次に、図2(f)に示す様に、今度は駆動
用トランジスタ部31のみをレジスト37で覆う。そし
て、レジスト37をマスクにして、転送用トランジスタ
部32の厚くなった半導体窒化酸化膜34のみを選択的
にエッチングして、この半導体窒化酸化膜34の膜厚を
薄くする。これによって、駆動用トランジスタ部31と
転送用トランジスタ部32とにおけるゲート絶縁膜の膜
厚の比をバランスさせる。Next, as shown in FIG. 2F, this time, only the driving transistor portion 31 is covered with the resist 37. Then, using the resist 37 as a mask, only the thickened semiconductor oxynitride film 34 of the transfer transistor portion 32 is selectively etched to reduce the thickness of the semiconductor oxynitride film 34. This balances the film thickness ratio of the gate insulating film in the driving transistor section 31 and the transfer transistor section 32.
【0016】次に、図2(g)に示す様に、レジスト3
7を除去し、更に、図1に示す様に、ゲート電極41と
ソース/ドレインであるN+ 拡散層42とを形成して、
駆動用トランジスタであるNMOSトランジスタ12、
13と転送用トランジスタであるNMOSトランジスタ
16、17とを形成する。その後、従来公知の工程を経
て、本実施例の高抵抗負荷型SRAMを完成させる。Next, as shown in FIG. 2G, the resist 3
7 is removed, and as shown in FIG. 1, a gate electrode 41 and a source / drain N + diffusion layer 42 are formed,
NMOS transistor 12, which is a driving transistor,
13 and NMOS transistors 16 and 17 which are transfer transistors are formed. After that, the high resistance load type SRAM of the present embodiment is completed through conventionally known steps.
【0017】以上の様にして製造した本実施例の高抵抗
負荷型SRAMでは、半導体酸化膜36に比べて半導体
窒化酸化膜34の方が、TDDB特性やホットキャリア
耐性等の信頼性が高い(例えば、IEDM91−359
〜362)ので、転送用のNMOSトランジスタ16、
17に要求されている高い信頼性を満たすことができ
る。In the high resistance load type SRAM of the present embodiment manufactured as described above, the semiconductor oxynitride film 34 is higher in reliability such as TDDB characteristics and hot carrier resistance than the semiconductor oxide film 36 ( For example, IEDM 91-359
~ 362), the transfer NMOS transistor 16,
The high reliability required for No. 17 can be satisfied.
【0018】なお、上述の実施例の製造方法において、
図2(f)(g)に示した半導体窒化酸化膜34の膜厚
を薄くする工程は必ずしも必要ではなく、半導体窒化酸
化膜34の膜厚が半導体酸化膜36の膜厚よりも厚いま
までもよい。また、上述の実施例は本発明を高抵抗負荷
型SRAMに適用したものであるが、本発明はバルクC
MOS型SRAMや積層CMOS型SRAM等にも適用
することができる。In the manufacturing method of the above embodiment,
The step of reducing the film thickness of the semiconductor oxynitride film 34 shown in FIGS. 2F and 2G is not always necessary, and even if the film thickness of the semiconductor oxynitride film 34 remains thicker than the film thickness of the semiconductor oxide film 36. Good. Further, the above-described embodiment is an application of the present invention to a high resistance load type SRAM, but the present invention is not limited to bulk C
It can also be applied to a MOS type SRAM, a stacked CMOS type SRAM and the like.
【0019】[0019]
【発明の効果】請求項1の半導体記憶装置では、転送用
トランジスタのゲート絶縁膜の信頼性が高いので半導体
記憶装置の信頼性も高く、しかも、ベータ比が大きいの
でメモリセルからのデータの読出動作も安定している。According to the semiconductor memory device of the first aspect, since the reliability of the gate insulating film of the transfer transistor is high, the reliability of the semiconductor memory device is also high, and since the beta ratio is large, reading of data from the memory cell is performed. The operation is also stable.
【0020】請求項2の半導体記憶装置では、転送用ト
ランジスタのゲート絶縁膜の信頼性が更に高いので半導
体記憶装置の信頼性が更に高く、しかも、ベータ比が更
に大きいので、メモリセルからのデータの読出動作も更
に安定している。According to another aspect of the semiconductor memory device of the present invention, since the reliability of the gate insulating film of the transfer transistor is higher, the reliability of the semiconductor memory device is higher, and the beta ratio is higher. The read operation of is also more stable.
【図1】本発明の一実施例におけるメモリセルの要部を
模式的に示す側断面図である。FIG. 1 is a side sectional view schematically showing a main part of a memory cell according to an embodiment of the present invention.
【図2】一実施例におけるメモリセルの要部の製造方法
を工程順に示す側断面図である。2A to 2C are side cross-sectional views showing a method of manufacturing a main part of a memory cell in one embodiment in the order of steps.
【図3】本発明を適用し得る高抵抗負荷型SRAMにお
けるメモリセルの等価回路図である。FIG. 3 is an equivalent circuit diagram of a memory cell in a high resistance load type SRAM to which the present invention can be applied.
11 フリップフロップ 12 NMOSトランジスタ 13 NMOSトランジスタ 16 NMOSトランジスタ 17 NMOSトランジスタ 34 半導体窒化酸化膜 36 半導体酸化膜 11 flip-flop 12 NMOS transistor 13 NMOS transistor 16 NMOS transistor 17 NMOS transistor 34 semiconductor oxynitride film 36 semiconductor oxide film
Claims (2)
とでメモリセルが構成されている半導体記憶装置におい
て、 前記フリップフロップの駆動用トランジスタのゲート絶
縁膜として半導体酸化膜が用いられており、 前記転送用トランジスタのゲート絶縁膜として半導体窒
化酸化膜が用いられていることを特徴とする半導体記憶
装置。1. A semiconductor memory device having a memory cell composed of a flip-flop and a transfer transistor, wherein a semiconductor oxide film is used as a gate insulating film of a driving transistor of the flip-flop, and the transfer transistor. A semiconductor memory device characterized in that a semiconductor oxynitride film is used as the gate insulating film.
縁膜の膜厚が前記駆動用トランジスタの前記ゲート絶縁
膜の膜厚よりも厚いことを特徴とする請求項1記載の半
導体記憶装置。2. The semiconductor memory device according to claim 1, wherein the film thickness of the gate insulating film of the transfer transistor is thicker than the film thickness of the gate insulating film of the driving transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5192022A JPH0722521A (en) | 1993-07-06 | 1993-07-06 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5192022A JPH0722521A (en) | 1993-07-06 | 1993-07-06 | Semiconductor storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0722521A true JPH0722521A (en) | 1995-01-24 |
Family
ID=16284302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5192022A Pending JPH0722521A (en) | 1993-07-06 | 1993-07-06 | Semiconductor storage device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0722521A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090654A (en) * | 1996-06-29 | 2000-07-18 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a static random access memory cell |
US6528897B2 (en) | 2000-11-29 | 2003-03-04 | Seiko Epson Corporation | Semiconductor memory device |
-
1993
- 1993-07-06 JP JP5192022A patent/JPH0722521A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090654A (en) * | 1996-06-29 | 2000-07-18 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a static random access memory cell |
US6528897B2 (en) | 2000-11-29 | 2003-03-04 | Seiko Epson Corporation | Semiconductor memory device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6326254B1 (en) | Method of manufacturing semiconductor device | |
JP2000058675A (en) | Semiconductor integrated circuit device and manufacture thereof | |
US5285096A (en) | High stability static memory device having metal-oxide semiconductor field-effect transistors | |
EP0506089B1 (en) | Static random access type semiconductor memory device | |
US20070102753A1 (en) | Cross diffusion barrier layer in gate structure | |
US6383856B2 (en) | Semiconductor device and method for manufacturing the same | |
JPH07202032A (en) | Semiconductor storage device and its manufacture | |
US5538917A (en) | Fabrication method of semiconductor integrated circuit device | |
US6514823B2 (en) | Method of making loadless four-transistor memory cell with different gate insulation thicknesses for N-channel drive transistors and P-channel access transistors | |
JP4381491B2 (en) | Method of manufacturing an integrated circuit with insulated gate field effect transistors having different gate capacitances | |
TW535280B (en) | Semiconductor device and method of manufacturing the same | |
JPH0722521A (en) | Semiconductor storage device | |
JPH0855852A (en) | Semiconductor device and its manufacture | |
JPH0695528B2 (en) | Method for manufacturing semiconductor device | |
JPH07297394A (en) | Semiconductor device and manufacture thereof | |
JP3597334B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
JP2754977B2 (en) | Static memory | |
JPH06224413A (en) | Mos type semiconductor integrated circuit and its manufacture | |
JPS62263668A (en) | Semiconductor integrated circuit device | |
JPH07161843A (en) | Sram device | |
JP3371169B2 (en) | Method for manufacturing semiconductor device | |
JPS6336143B2 (en) | ||
US5728598A (en) | Method of manufacturing a SRAM cell having a low stand-by current | |
JPH04262574A (en) | Semiconductor memory | |
JPH1032266A (en) | Manufacture of semiconductor device |