JPH06224442A - Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof - Google Patents

Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof

Info

Publication number
JPH06224442A
JPH06224442A JP5027308A JP2730893A JPH06224442A JP H06224442 A JPH06224442 A JP H06224442A JP 5027308 A JP5027308 A JP 5027308A JP 2730893 A JP2730893 A JP 2730893A JP H06224442 A JPH06224442 A JP H06224442A
Authority
JP
Japan
Prior art keywords
insulating film
gate insulating
gate
integrated circuit
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5027308A
Other languages
Japanese (ja)
Inventor
Kenshirou Arase
謙士朗 荒瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5027308A priority Critical patent/JPH06224442A/en
Publication of JPH06224442A publication Critical patent/JPH06224442A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42Simultaneous manufacture of periphery and memory cells
    • H10B41/43Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region

Abstract

PURPOSE:To improve a reliability of a nonvolatile memory without reducing a performance of a normal MOS transistor. CONSTITUTION:At least one of a first gate insulating film 5 and a second gate insulating film 9 of a nonvolatile memory 2, for example, the first gate insulating film 5 contains nitrogen atoms, and a gate insulating film 6 of a normal MOS transistor 3 does not contain nitrogen. When the gate insulating film contains nitrogen, TDDB characteristics and a hot carrier resistance are improved, and thus a reliability of the nonvolatile memory 2 in which a higher reliability is required is improved. Though an electrical driving capability is reduced due to the nitrogen content, the gate insulating film 6 in the normal MOS transistor 3 which has a margin reliability does not contain nitrogen, and thus the electrical driving capability is not reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、不揮発性メモリを内蔵
するMOS型集積回路、特に普通のMOSトランジスタ
の性能低下を伴うことなく不揮発性メモリの信頼度を高
くすることのできる、不揮発性メモリを内蔵するMOS
型集積回路と、その製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a MOS type integrated circuit having a built-in non-volatile memory, and in particular, a non-volatile memory capable of increasing the reliability of the non-volatile memory without degrading the performance of ordinary MOS transistors. Built-in MOS
Type integrated circuit and its manufacturing method.

【0002】[0002]

【従来の技術】MOS型集積回路として図5に示すよう
に不揮発性メモリを内蔵したものがある。不揮発性メモ
リは、一般に、第1のゲート絶縁膜上にフローティング
ゲート(第1のゲート)を形成し、該フローティングゲ
ート上に第2のゲート絶縁膜を介してコントロールゲー
ト(第2のゲート)を形成した謂わば二重ゲート構造を
有し、その点で普通のMOSトランジスタとは大きく異
なっている。尚、本明細書において普通のMOSトラン
ジスタとは多重ゲート構造を有しないMOSトランジス
タを指す。
2. Description of the Related Art As a MOS type integrated circuit, there is one having a non-volatile memory as shown in FIG. A nonvolatile memory generally has a floating gate (first gate) formed on a first gate insulating film and a control gate (second gate) formed on the floating gate via a second gate insulating film. It has a so-called double gate structure formed, which is a significant difference from the ordinary MOS transistor. In this specification, a normal MOS transistor means a MOS transistor having no multiple gate structure.

【0003】そして、不揮発性メモリは、普通のMOS
トランジスタとは、ゲート絶縁膜に要求される信頼度が
異なり、ゲート絶縁膜の信頼度が高くなければならな
い。というのは、第1にコントロールゲートに印加され
るコントロール電圧は例えば十数ボルトと高く、ゲート
絶縁膜に加わる電界強度が高いので耐圧の面から信頼度
が要求され、第2に第1のゲート絶縁膜にはトンネル効
果により電子が通過し、記憶、読み出し、消去動作に大
きな影響を与えるので、特に第1のゲート絶縁膜にはよ
り高い信頼度が要求されるからである。
The non-volatile memory is an ordinary MOS.
The reliability required for the gate insulating film is different from that of the transistor, and the reliability of the gate insulating film must be high. First, the control voltage applied to the control gate is as high as, for example, ten and several volts, and since the electric field strength applied to the gate insulating film is high, reliability is required in terms of withstand voltage, and secondly, the first gate. This is because electrons pass through the insulating film due to the tunnel effect and have a great influence on storage, reading, and erasing operations, so that higher reliability is particularly required for the first gate insulating film.

【0004】しかし、従来の不揮発性メモリ内蔵MOS
型集積回路は、不揮発性メモリのゲート絶縁膜と普通の
MOSトランジスタのゲート絶縁膜とは共に普通の酸化
膜SiO2 により形成されていた。
However, the conventional MOS with built-in non-volatile memory
In the type integrated circuit, both the gate insulating film of the non-volatile memory and the gate insulating film of the ordinary MOS transistor are formed of the ordinary oxide film SiO 2 .

【0005】[0005]

【発明が解決しようとする課題】ところで、従来の不揮
発性メモリ内蔵MOS型集積回路は、不揮発性メモリの
ゲート絶縁膜、特に第1のゲート絶縁膜に高い信頼度が
要求されるにも拘らず普通のMOSトランジスタのゲー
ト絶縁膜と同じように普通のシリコン酸化膜SiO2
より形成されていたので、不揮発性メモリのゲート絶縁
膜の信頼度が充分でないという問題があった。
In the conventional MOS integrated circuit with a built-in non-volatile memory, high reliability is required for the gate insulating film of the non-volatile memory, especially for the first gate insulating film. Since it is formed of the ordinary silicon oxide film SiO 2 like the gate insulating film of the ordinary MOS transistor, there is a problem that the reliability of the gate insulating film of the non-volatile memory is not sufficient.

【0006】本発明はこのような問題点を解決すべく為
されたものであり、普通のMOSトランジスタの性能低
下を伴うことなく不揮発性メモリの信頼度を高めること
を目的とする。
The present invention has been made to solve such a problem, and an object thereof is to improve the reliability of a non-volatile memory without degrading the performance of an ordinary MOS transistor.

【0007】[0007]

【課題を解決するための手段】請求項1の不揮発性メモ
リを内蔵するMOS型集積回路は、不揮発性メモリの第
1のゲート絶縁膜と第2のゲート絶縁膜のうちの少なく
とも一方は窒素原子を含有し、普通のMOSトランジス
タのゲート絶縁膜は窒素原子を含有しないことを特徴と
する。請求項2の不揮発性メモリを内蔵するMOS型集
積回路は、請求項1のMOS型集積回路において、不揮
発性メモリの第1のゲート絶縁膜と第2のゲート絶縁膜
が共に窒素原子を含有することを特徴とする。
According to another aspect of the present invention, there is provided a MOS type integrated circuit including a nonvolatile memory, wherein at least one of a first gate insulating film and a second gate insulating film of the nonvolatile memory is a nitrogen atom. And a gate insulating film of a common MOS transistor does not contain nitrogen atoms. A MOS type integrated circuit having a nonvolatile memory according to claim 2 is the MOS type integrated circuit according to claim 1, wherein both the first gate insulating film and the second gate insulating film of the nonvolatile memory contain nitrogen atoms. It is characterized by

【0008】請求項3の不揮発性メモリを内蔵するMO
S型集積回路の製造方法は、不揮発性メモリを形成すべ
き領域の表面と、同じくMOSトランジスタを形成すべ
き領域の表面に同時に窒素原子を含有したゲート絶縁膜
を形成する工程と、該ゲート絶縁膜の不揮発性メモリを
形成すべき領域上に第1のゲートとなる電極と該電極の
表面を覆う第2のゲート絶縁膜を形成する工程と、普通
のMOSトランジスタを形成すべき領域のゲート絶縁膜
を除去し、そこに窒素原子を含有しないゲート絶縁膜を
形成する工程と、を少なくとも有することを特徴とす
る。請求項4の不揮発性メモリを内蔵するMOS型集積
回路の製造方法は、請求項3のMOS型集積回路の製造
方法において、第1のゲートとなる電極の表面を覆う第
2のゲート絶縁膜として窒素原子を含有したゲート絶縁
膜を形成することを特徴とする。
An MO incorporating the non-volatile memory according to claim 3.
A method of manufacturing an S-type integrated circuit includes a step of forming a gate insulating film containing a nitrogen atom at the same time on a surface of a region where a nonvolatile memory is to be formed and a surface of a region where a MOS transistor is to be formed, and the gate insulating film. A step of forming an electrode to be a first gate and a second gate insulating film covering a surface of the electrode on a region of the film where a non-volatile memory is to be formed, and a gate insulation of a region where an ordinary MOS transistor is to be formed. Removing the film, and forming a gate insulating film containing no nitrogen atom therein. According to a fourth aspect of the present invention, there is provided a method of manufacturing a MOS integrated circuit having a built-in non-volatile memory according to the third aspect of the present invention, wherein the second gate insulating film covers a surface of an electrode to be the first gate. It is characterized in that a gate insulating film containing nitrogen atoms is formed.

【0009】[0009]

【作用】請求項1の不揮発性メモリを内蔵するMOS型
集積回路によれば、窒素原子を含有するゲート絶縁膜は
窒素原子を含有しないものに比較してTDDB特性、ホ
ットキャリア耐性が優れ、不揮発性メモリの第1のゲー
ト絶縁膜と第2のゲート絶縁膜のうちの少なくとも一方
が窒素原子を含有するので、不揮発性メモリの信頼度を
高くすることができる。そして、普通のMOSトランジ
スタはゲート絶縁膜が窒素原子を含有しないので性能低
下が生じない。即ち、ゲート絶縁膜が窒素原子を含有す
る場合、信頼度が高くなる反面においてMOSトランジ
スタの電気駆動能力は移動度の低下により減少する。し
かし、ゲート絶縁膜の信頼度に余裕のある普通のMOS
トランジスタのゲート絶縁膜には窒素原子を含有させな
いので普通のMOSトランジスタの性能が低下すること
はない。
According to the MOS type integrated circuit having the non-volatile memory according to the first aspect, the gate insulating film containing a nitrogen atom is excellent in TDDB characteristics and hot carrier resistance as compared with a gate insulating film containing no nitrogen atom. Since at least one of the first gate insulating film and the second gate insulating film of the non-volatile memory contains a nitrogen atom, the reliability of the non-volatile memory can be increased. The performance of the ordinary MOS transistor does not deteriorate because the gate insulating film does not contain nitrogen atoms. That is, when the gate insulating film contains nitrogen atoms, the reliability is increased, but the electric drive capability of the MOS transistor is decreased due to the decrease in mobility. However, there is a margin in reliability of the gate insulating film
Since the gate insulating film of the transistor does not contain nitrogen atoms, the performance of a normal MOS transistor does not deteriorate.

【0010】請求項2の不揮発性メモリを内蔵するMO
S型集積回路の製造方法によれば、不揮発性メモリの第
1のゲート絶縁膜と第2のゲート絶縁膜の両方が窒素原
子を含有するので、不揮発性メモリの信頼度をより高く
することができる。請求項3の不揮発性メモリを内蔵す
るMOS型集積回路の製造方法によれば、不揮発性メモ
リを形成すべき領域の表面と、MOSトランジスタを形
成すべき領域の表面に同時に窒素原子を含有したゲート
絶縁膜を形成した後、該ゲート絶縁膜の不揮発性メモリ
を形成すべき領域上の部分にフローティングゲートとな
る電極とこれを覆う第2のゲート絶縁膜を形成し、その
後、で通常のMOSトランジスタを形成すべき領域のゲ
ート絶縁膜を除去してそこに窒素原子を含有しないゲー
ト絶縁膜を形成するので、不揮発性メモリの第1のゲー
ト絶縁膜に窒素原子を含有させ、通常のMOSトランジ
スタのゲート絶縁膜に窒素原子を含有させないようにす
ることができる。
An MO incorporating the non-volatile memory according to claim 2.
According to the method of manufacturing the S-type integrated circuit, both the first gate insulating film and the second gate insulating film of the non-volatile memory contain nitrogen atoms, so that the reliability of the non-volatile memory can be further improved. it can. According to the method of manufacturing a MOS integrated circuit having a built-in non-volatile memory according to claim 3, a gate simultaneously containing nitrogen atoms is formed on the surface of the region where the non-volatile memory is to be formed and the surface of the region where the MOS transistor is to be formed. After forming the insulating film, an electrode to be a floating gate and a second gate insulating film covering the electrode are formed in a portion of the gate insulating film above the region where the nonvolatile memory is to be formed, and then a normal MOS transistor is formed. Since the gate insulating film in the region where the gate is to be formed is removed and the gate insulating film containing no nitrogen atom is formed therein, the first gate insulating film of the non-volatile memory is made to contain the nitrogen atom, so that It is possible to prevent the gate insulating film from containing nitrogen atoms.

【0011】請求項4の不揮発性メモリを内蔵するMO
S型集積回路の製造方法によれば、請求項3のMOS型
集積回路の製造方法において、フローティングゲートと
なる電極を覆う第2のゲート絶縁膜にも窒素原子を含有
させるので、不揮発性メモリの第1のゲート絶縁膜と第
2のゲート絶縁膜の両方に窒素原子を含有させることが
でき、不揮発性メモリの信頼度をより高めることができ
る。
An MO incorporating the non-volatile memory according to claim 4.
According to the method for manufacturing an S-type integrated circuit, in the method for manufacturing a MOS-type integrated circuit according to claim 3, since the second gate insulating film that covers the electrode to be the floating gate also contains nitrogen atoms, Both the first gate insulating film and the second gate insulating film can contain nitrogen atoms, and the reliability of the nonvolatile memory can be further improved.

【0012】[0012]

【実施例】以下、本発明不揮発性メモリを内蔵するMO
S型集積回路とその製造方法を図示実施例に従って詳細
に説明する。図1は本発明MOS型集積回路の一つの実
施例を示す断面図である。図面において、1は半導体基
板、2は不揮発性メモリ、3は普通のMOSトランジス
タ、4はフィールド絶縁膜、5は不揮発性メモリ2の第
1のゲート絶縁膜で、窒素原子を含有したシリコン酸化
物SiO2 からなる。6は普通のMOSトランジスタ3
のゲート絶縁膜で、窒素原子を含有しないシリコン酸化
物SiO2 からなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS MO devices incorporating a nonvolatile memory of the present invention are described below.
The S-type integrated circuit and its manufacturing method will be described in detail with reference to the illustrated embodiment. FIG. 1 is a sectional view showing one embodiment of a MOS type integrated circuit of the present invention. In the drawing, 1 is a semiconductor substrate, 2 is a non-volatile memory, 3 is an ordinary MOS transistor, 4 is a field insulating film, 5 is a first gate insulating film of the non-volatile memory 2, and is a silicon oxide containing nitrogen atoms. It consists of SiO 2 . 6 is an ordinary MOS transistor 3
Of the silicon oxide SiO 2 containing no nitrogen atom.

【0013】7は不揮発性メモリ2のフローティングゲ
ート(第1のゲート)で、ポリシリコンからなる。8は
MOSトランジスタ3のゲートで、ポリシリコンからな
る。9は不揮発性メモリ2のフローティングゲート7の
表面に形成された第2のゲート絶縁膜で、窒素原子を含
有したシリコン酸化物SiO2 からなる。10は第2の
ゲート絶縁膜9上に形成されたコントロールゲート(第
2のゲート)で、ポリシリコンからなる。尚、12、1
2は不揮発性メモリ2のソース、ドレイン、13、13
はMOSトランジスタ3のソース、ドレインである。本
不揮発性メモリを内蔵するMOS型集積回路は、従来の
不揮発性メモリを内蔵したMOS型集積回路とは、第1
のゲート絶縁膜5及び第2のゲート絶縁膜9が窒素原子
を含有したシリコン酸化物SiO2 からなる点で大きく
異なっている。尚、普通のMOSトランジスタ3のゲー
ト絶縁膜は窒素原子を含有しないシリコン酸化物SiO
2 からなる。
Reference numeral 7 denotes a floating gate (first gate) of the non-volatile memory 2, which is made of polysilicon. A gate 8 of the MOS transistor 3 is made of polysilicon. Reference numeral 9 denotes a second gate insulating film formed on the surface of the floating gate 7 of the nonvolatile memory 2, which is made of silicon oxide SiO 2 containing nitrogen atoms. Reference numeral 10 is a control gate (second gate) formed on the second gate insulating film 9 and is made of polysilicon. In addition, 12, 1
2 is a source, a drain, 13 and 13 of the nonvolatile memory 2.
Are the source and drain of the MOS transistor 3. The MOS type integrated circuit incorporating the nonvolatile memory according to the first embodiment is different from the conventional MOS type integrated circuit incorporating the nonvolatile memory.
The gate insulating film 5 and the second gate insulating film 9 are greatly different in that they are made of silicon oxide SiO 2 containing nitrogen atoms. The gate insulating film of the ordinary MOS transistor 3 is a silicon oxide SiO containing no nitrogen atom.
It consists of two .

【0014】このように、第1のゲート絶縁膜5及び第
2のゲート絶縁膜9を窒素原子を含有したシリコン酸化
物SiO2 により形成するのは、窒素原子を含有させる
ことによりゲート絶縁膜のTDDB特性、ホットキャリ
ア耐性等が向上し、不揮発性メモリの信頼性が大幅に向
上するからであり、このこと、即ち窒素原子を含有させ
ることによりゲート絶縁膜のTDDB特性、ホットキャ
リア耐性等が向上することは1991 IEEE IE
DM91−359〜362によって紹介されている。一
方、普通のMOSトランジスタのゲート絶縁膜6を窒素
原子を含有しないシリコン酸化物SiO2 により形成す
るのは、第1にゲート絶縁膜に窒素原子を含有させると
ゲート絶縁膜の信頼性が高まる反面においてMOSトラ
ンジスタの電気駆動能力が移動度の低下によって減少す
ること、第2に低電源電圧で動作するMOSトランジス
タは高電源電圧で動作するMOSトランジスタに比較し
てゲート絶縁膜に要求される信頼度が低くて済み、信頼
度に大きな余裕があるからである。
As described above, the first gate insulating film 5 and the second gate insulating film 9 are formed of the silicon oxide SiO 2 containing nitrogen atoms. This is because the TDDB characteristics, hot carrier resistance, etc. are improved, and the reliability of the nonvolatile memory is greatly improved. That is, by including nitrogen atoms, the TDDB characteristics, hot carrier resistance, etc. of the gate insulating film are improved. What to do is 1991 IEEE IE
DM 91-359-362. On the other hand, the gate insulating film 6 of an ordinary MOS transistor is formed of silicon oxide SiO 2 which does not contain nitrogen atoms. First, when the gate insulating film contains nitrogen atoms, the reliability of the gate insulating film is increased. In the second aspect, the electric drive capability of the MOS transistor is reduced due to the decrease in mobility. Secondly, the MOS transistor operating at a low power supply voltage requires the reliability of the gate insulating film as compared with the MOS transistor operating at a high power supply voltage. Is low and there is a large margin in reliability.

【0015】しかして、本実施例によれば、普通のMO
Sトランジスタの能力低下を伴うことなく不揮発性メモ
リ2の信頼性を高めることができる。図2(A)乃至
(E)は図1に示したMOS型集積回路の製造方法の要
部の前半を工程順に示す断面図である。
However, according to the present embodiment, an ordinary MO
The reliability of the nonvolatile memory 2 can be improved without deteriorating the capacity of the S transistor. 2A to 2E are cross-sectional views showing the first half of the main part of the method for manufacturing the MOS integrated circuit shown in FIG. 1 in process order.

【0016】(A)半導体基板1の選択酸化により不揮
発性メモリを形成すべき領域2及びMOSトランジスタ
を形成すべき領域3を除き半導体基板1の表面部にフィ
ールド絶縁膜4を形成し、その後、不揮発性メモリを形
成すべき領域2及びMOSトランジスタを形成すべき領
域3の表面部にシリコン酸化物SiO2 からなるゲート
絶縁膜(厚さ10mm)6を形成する。この形成は、通
常のウェットあるいはドライO2 雰囲気で加熱処理する
ことにより行う。図2(A)はゲート絶縁膜6形成後の
状態を示す。
(A) A field insulating film 4 is formed on the surface of the semiconductor substrate 1 except for a region 2 where a non-volatile memory is to be formed and a region 3 where a MOS transistor is to be formed by selective oxidation of the semiconductor substrate 1. A gate insulating film (thickness 10 mm) 6 made of silicon oxide SiO 2 is formed on the surface of the region 2 where the non-volatile memory is to be formed and the region 3 where the MOS transistor is to be formed. This formation is performed by heat treatment in a normal wet or dry O 2 atmosphere. FIG. 2A shows a state after the gate insulating film 6 is formed.

【0017】(B)次に、NH3 の雰囲気中あるいはN
2 O雰囲気中で高温熱処理を行うことにより、ゲート絶
縁膜6中に窒素原子を導入してこれを窒素原子を含有し
たゲート絶縁膜5にする。図2(B)は窒素原子を含有
したゲート絶縁膜5の形成後の状態を示す断面図であ
る。尚、ゲート絶縁膜6、6への窒素原子の導入をNH
3 雰囲気中での高温熱処理により行う場合は、温度は9
00〜1000℃、処理時間は1〜30分間にすると良
い。また、N2 O雰囲気中で高温熱処理を行う場合は、
温度は1000〜1200℃、処理時間は1〜30分程
度にすると良い。
(B) Next, in an atmosphere of NH 3 or N
By performing high temperature heat treatment in a 2 O atmosphere, nitrogen atoms are introduced into the gate insulating film 6 to form the gate insulating film 5 containing nitrogen atoms. FIG. 2B is a cross-sectional view showing a state after formation of the gate insulating film 5 containing nitrogen atoms. The introduction of nitrogen atoms into the gate insulating films 6 and 6 is NH
When performing high temperature heat treatment in 3 atmospheres, the temperature is 9
The treatment time is preferably 0 to 1000 ° C. and the treatment time is 1 to 30 minutes. When performing high temperature heat treatment in an N 2 O atmosphere,
The temperature may be 1000 to 1200 ° C., and the treatment time may be 1 to 30 minutes.

【0018】(C)次に、図2(C)に示すように、不
揮発性メモリ2のフローティングゲートとなるポリシリ
コン層7をCVDにより形成する。 (D)次に、図2(D)に示すように、ポリシリコン層
7をレジスト膜11をマスクとして選択的にエッチング
することにより、不揮発性メモリ2以外の部分上のポリ
シリコン膜7を除去する。
(C) Next, as shown in FIG. 2C, a polysilicon layer 7 to be the floating gate of the nonvolatile memory 2 is formed by CVD. (D) Next, as shown in FIG. 2D, the polysilicon layer 7 is selectively etched using the resist film 11 as a mask to remove the polysilicon film 7 on the portion other than the nonvolatile memory 2. To do.

【0019】(E)次に、レジスト膜11を除去し、酸
化処理により図2(E)に示すように、不揮発性メモリ
2上のポリシリコン膜7の表面にシリコン酸化物からな
る第2のゲート絶縁膜9を形成する。尚、この酸化処理
によりMOSトランジスタ3のゲート絶縁膜5の厚さも
若干厚くなる。
(E) Next, the resist film 11 is removed, and as shown in FIG. 2E, the surface of the polysilicon film 7 on the non-volatile memory 2 is oxidized to form a second silicon oxide film. The gate insulating film 9 is formed. Incidentally, the thickness of the gate insulating film 5 of the MOS transistor 3 is slightly increased by this oxidation treatment.

【0020】図3(A)乃至(F)は図1に示すMOS
型集積回路の製造方法の要部の後半を工程順に示す断面
図である。 (A)次に、図2(C)の工程と同様の窒化処理により
第2のゲート絶縁膜9に窒素原子を含有させる。図3
(A)は第2のゲート絶縁膜9の窒化処理後の状態を示
す。 (B)次に、図3(A)に示すように、第2のゲート絶
縁膜9をレジスト膜11によりマスクした状態でシリコ
ン酸化物SiO2 のエッチングをすることによりMOS
トランジスタを形成すべき領域3上の窒素原子を含有し
たゲート絶縁膜5を除去する。
FIGS. 3A to 3F show the MOS shown in FIG.
FIG. 9 is a cross-sectional view showing the latter half of the main part of the method for manufacturing a die integrated circuit in order of process. (A) Next, the second gate insulating film 9 is made to contain nitrogen atoms by the nitriding treatment similar to the step of FIG. Figure 3
(A) shows the state after the nitriding treatment of the second gate insulating film 9. (B) Next, as shown in FIG. 3A, by etching the silicon oxide SiO 2 with the second gate insulating film 9 masked by the resist film 11, the MOS is formed.
The gate insulating film 5 containing nitrogen atoms on the region 3 where the transistor is to be formed is removed.

【0021】(C)次に、レジスト膜11を除去し、そ
の後、加熱酸化処理によりMOSトランジスタを形成す
べき領域3上にシリコン酸化物からなるゲート絶縁膜6
を形成する。図3(C)はそのゲート絶縁膜6形成後の
状態を示す。 (D)次に、図3(D)に示すように、不揮発性メモリ
2のコントロールゲート及びMOSトランジスタ3のゲ
ートとなるポリシリコン層10をCVDにより形成す
る。
(C) Next, the resist film 11 is removed, and thereafter, the gate insulating film 6 made of silicon oxide is formed on the region 3 where the MOS transistor is to be formed by heat oxidation.
To form. FIG. 3C shows the state after the gate insulating film 6 is formed. (D) Next, as shown in FIG. 3D, a polysilicon layer 10 to be the control gate of the nonvolatile memory 2 and the gate of the MOS transistor 3 is formed by CVD.

【0022】(E)次に、図3(E)に示すように、上
記ポリシリコン層10の不揮発性メモリ2を形成すべき
領域上及びMOSトランジスタ2のゲートを形成すべき
領域上をレジスト膜11によりマスクし、その状態でポ
リシリコン層10をエッチングすることによりMOSト
ランジスタ2のゲート8を形成する。 (F)次に、図3(F)に示すように、MOSトランジ
スタ2上と、不揮発性メモリ2のコントロールゲートを
形成すべき部分上とをレジスト膜11によりマスクし、
その状態でポリシリコン層を選択的にエッチングするこ
とによりコントロールゲート10を形成する。尚、その
後は通常のCMOSIC製造プロセスに従って製造を進
めることにより図1に示すMOS型集積回路を得ること
ができる。
(E) Next, as shown in FIG. 3E, a resist film is formed on the region of the polysilicon layer 10 where the nonvolatile memory 2 is to be formed and the region where the gate of the MOS transistor 2 is to be formed. The gate 8 of the MOS transistor 2 is formed by masking 11 and etching the polysilicon layer 10 in that state. (F) Next, as shown in FIG. 3F, the MOS transistor 2 and the portion of the nonvolatile memory 2 where the control gate is to be formed are masked with a resist film 11.
In that state, the control gate 10 is formed by selectively etching the polysilicon layer. After that, the MOS type integrated circuit shown in FIG. 1 can be obtained by proceeding the manufacturing according to a normal CMOSIC manufacturing process.

【0023】図3は本発明不揮発性メモリを内蔵するM
OS型集積回路の他の実施例を示す断面図である。本実
施例は、図1に示した実施例とは第2のゲート絶縁膜が
窒素原子を含有しないシリコン酸化物9aからなる点で
のみ異なっている。この図4に示すMOS型集積回路
は、図3(A)に示す第2のゲート絶縁膜9の窒化処理
を省略することにより得ることができる。
FIG. 3 shows an M incorporating the nonvolatile memory of the present invention.
It is sectional drawing which shows the other Example of OS type integrated circuit. The present embodiment is different from the embodiment shown in FIG. 1 only in that the second gate insulating film is made of silicon oxide 9a containing no nitrogen atom. The MOS integrated circuit shown in FIG. 4 can be obtained by omitting the nitriding treatment of the second gate insulating film 9 shown in FIG.

【0024】本実施例によれば、少なくとも不揮発性メ
モリ2の電子がトンネル効果で通過する第1のゲート絶
縁膜5の信頼度を高めることができ、その分従来よりも
不揮発性メモリの信頼度を高めることができる。尚、第
2のゲート絶縁膜9aを、シリコン酸化膜と窒化膜とを
積層した所謂ONO構造に、あるいはそれ以外の材料に
より形成するようにすることもでき、本発明は種々の態
様で実施することができる。
According to the present embodiment, at least the reliability of the first gate insulating film 5 through which the electrons of the non-volatile memory 2 pass by the tunnel effect can be improved, and the reliability of the non-volatile memory can be increased by that much. Can be increased. Note that the second gate insulating film 9a may be formed in a so-called ONO structure in which a silicon oxide film and a nitride film are laminated, or may be formed of a material other than that, and the present invention is implemented in various modes. be able to.

【0025】[0025]

【発明の効果】請求項1の不揮発性メモリを内蔵するM
OS型集積回路は、不揮発性メモリの第1のゲート絶縁
膜と第2のゲート絶縁膜のうちの少なくとも一方は窒素
原子を含有し、普通のMOSトランジスタのゲート絶縁
膜は窒素原子を含有しないことを特徴とするものであ
る。従って、請求項1のMOS型集積回路によれば、窒
素原子を含有するゲート絶縁膜は窒素原子を含有しない
ものに比較してTDDB特性、ホットキャリア耐性が優
れ、不揮発性メモリの第1のゲート絶縁膜と第2のゲー
ト絶縁膜のうちの少なくとも一方が窒素原子を含有する
ので、不揮発性メモリの信頼度を高くすることができ
る。そして、普通のMOSトランジスタはゲート絶縁膜
が窒素原子を含有しないしないので性能低下が生じな
い。
According to the present invention, the M including the nonvolatile memory according to claim 1 is incorporated.
In the OS type integrated circuit, at least one of the first gate insulating film and the second gate insulating film of the non-volatile memory contains a nitrogen atom, and the gate insulating film of an ordinary MOS transistor does not contain a nitrogen atom. It is characterized by. Therefore, according to the MOS integrated circuit of claim 1, the gate insulating film containing nitrogen atoms has excellent TDDB characteristics and hot carrier resistance as compared with a gate insulating film not containing nitrogen atoms, and the first gate of the non-volatile memory. Since at least one of the insulating film and the second gate insulating film contains a nitrogen atom, the reliability of the nonvolatile memory can be increased. The performance of the ordinary MOS transistor does not deteriorate because the gate insulating film does not contain nitrogen atoms.

【0026】請求項2の不揮発性メモリを内蔵するMO
S型集積回路は、請求項1のMOS型集積回路におい
て、不揮発性メモリの第1のゲート絶縁膜と第2のゲー
ト絶縁膜が共に窒素原子を含有することを特徴とするも
のである。従って、請求項2のMOS型集積回路によれ
ば、不揮発性メモリの第1のゲート絶縁膜と第2のゲー
ト絶縁膜の両方が窒素原子を含有するので、不揮発性メ
モリの信頼度をより高くすることができる。
An MO incorporating the non-volatile memory according to claim 2.
The S-type integrated circuit is characterized in that, in the MOS integrated circuit according to claim 1, both the first gate insulating film and the second gate insulating film of the non-volatile memory contain nitrogen atoms. Therefore, according to the MOS integrated circuit of the second aspect, since both the first gate insulating film and the second gate insulating film of the nonvolatile memory contain nitrogen atoms, the reliability of the nonvolatile memory is improved. can do.

【0027】請求項3の不揮発性メモリを内蔵するMO
S型集積回路の製造方法は、不揮発性メモリを形成すべ
き領域の表面と、同じくMOSトランジスタを形成すべ
き領域の表面に同時に窒素原子を含有したゲート絶縁膜
を形成する工程と、該ゲート絶縁膜の不揮発性メモリを
形成すべき領域上の部分に第1のゲートとなる電極と該
電極の表面を覆う第2のゲート絶縁膜を形成する工程
と、普通のMOSトランジスタを形成すべき領域のゲー
ト絶縁膜を除去し、そこに窒素原子を含有しないゲート
絶縁膜を形成する工程を有することを特徴とするもので
ある。従って、請求項3のMOS型集積回路の製造方法
によれば、不揮発性メモリを形成すべき領域の表面と、
MOSトランジスタを形成すべき領域の表面に同時に窒
素原子を含有したゲート絶縁膜を形成した後、該ゲート
絶縁膜の不揮発性メモリを形成すべき領域上の部分に第
1のゲートとなる電極とこれを覆う第2のゲート絶縁膜
を形成し、その後、通常のMOSトランジスタを形成す
べき領域のゲート絶縁膜を除去してそこに窒素原子を含
有しないゲート絶縁膜を形成するので、不揮発性メモリ
の第1のゲート絶縁膜に窒素原子を含有させ、通常のM
OSトランジスタのゲート絶縁膜に窒素原子を含有させ
ないようにすることができる。
An MO incorporating the non-volatile memory of claim 3.
A method of manufacturing an S-type integrated circuit includes a step of forming a gate insulating film containing a nitrogen atom at the same time on a surface of a region where a nonvolatile memory is to be formed and a surface of a region where a MOS transistor is to be formed, and the gate insulating film. A step of forming an electrode to be a first gate and a second gate insulating film covering the surface of the electrode in a portion of the film on a region where a non-volatile memory is to be formed; The method has a step of removing the gate insulating film and forming a gate insulating film containing no nitrogen atom therein. Therefore, according to the method of manufacturing a MOS integrated circuit of claim 3, the surface of the region where the nonvolatile memory is to be formed,
A gate insulating film containing nitrogen atoms is simultaneously formed on the surface of the region where the MOS transistor is to be formed, and an electrode to be the first gate and an electrode to be the first gate are formed in the portion of the gate insulating film above the region where the nonvolatile memory is to be formed. A second gate insulating film covering the gate insulating film is formed, and then the gate insulating film in a region where a normal MOS transistor is to be formed is removed to form a gate insulating film containing no nitrogen atom. The first gate insulating film contains nitrogen atoms,
The gate insulating film of the OS transistor can be prevented from containing nitrogen atoms.

【0028】請求項4の不揮発性メモリを内蔵するMO
S型集積回路の製造方法は、請求項3のMOS型集積回
路の製造方法において、第1のゲートとなる電極の表面
を覆う第2のゲート絶縁膜として窒素原子を含有したゲ
ート絶縁膜を形成することを特徴とするものである。従
って、請求項4のMOS型集積回路の製造方法によれ
ば、第1のゲートとなる電極を覆う第2のゲート絶縁膜
に窒素原子を含有させるので、不揮発性メモリの第1の
ゲート絶縁膜と第2のゲート絶縁膜の両方に窒素原子を
含有させることができ、不揮発性メモリの信頼度をより
高めることができる。
An MO incorporating the non-volatile memory according to claim 4.
The method for manufacturing an S-type integrated circuit is the method for manufacturing a MOS-type integrated circuit according to claim 3, wherein a gate insulating film containing nitrogen atoms is formed as a second gate insulating film covering the surface of the electrode to be the first gate. It is characterized by doing. Therefore, according to the method of manufacturing a MOS integrated circuit of claim 4, since the second gate insulating film covering the electrode serving as the first gate contains nitrogen atoms, the first gate insulating film of the nonvolatile memory is formed. Both the first gate insulating film and the second gate insulating film can contain nitrogen atoms, and the reliability of the nonvolatile memory can be further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明不揮発性メモリを内蔵するMOS型集積
回路の一つの実施例を示す断面図である。
FIG. 1 is a cross-sectional view showing one embodiment of a MOS type integrated circuit incorporating a nonvolatile memory of the present invention.

【図2】(A)乃至(E)は図1に示すMOS型集積回
路の製造方法の要部の前半を工程順に示す断面図であ
る。
2A to 2E are cross-sectional views showing, in the order of steps, the first half of the main part of the method for manufacturing the MOS integrated circuit shown in FIG.

【図3】(A)乃至(F)は図1に示すMOS型集積回
路の製造方法の要部の後半を工程順に示す断面図であ
る。
3A to 3F are cross-sectional views showing the latter half of the main part of the method for manufacturing the MOS integrated circuit shown in FIG. 1 in process order.

【図4】本発明不揮発性メモリを内蔵するMOS型集積
回路の他の実施例を示す断面図である。
FIG. 4 is a sectional view showing another embodiment of a MOS type integrated circuit incorporating the nonvolatile memory of the present invention.

【図5】不揮発性メモリを内蔵するMOS型集積回路の
平面図である。
FIG. 5 is a plan view of a MOS integrated circuit including a nonvolatile memory.

【符号の説明】[Explanation of symbols]

1 半導体基板 2 不揮発性メモリ 3 MOSトランジスタ 4 フィールド絶縁膜 5 第1のゲート絶縁膜 6 MOSトランジスタのゲート絶縁膜 7 第1のゲート(フローティングゲート) 8 ゲート 9、9a 第2のゲート絶縁膜 10 第2のゲート(コントロールゲート) 1 semiconductor substrate 2 non-volatile memory 3 MOS transistor 4 field insulating film 5 first gate insulating film 6 gate insulating film of MOS transistor 7 first gate (floating gate) 8 gate 9, 9a second gate insulating film 10 2 gates (control gate)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 第1のゲート絶縁膜上に第1のゲートを
形成し、該ゲート上に第2のゲート絶縁膜を介して第2
のゲートを形成した構造の不揮発性メモリを内蔵したM
OS型集積回路において、 上記不揮発性メモリの第1のゲート絶縁膜と第2のゲー
ト絶縁膜のうちの少なくとも一方は窒素原子を含有し、 普通のMOSトランジスタのゲート絶縁膜は窒素原子を
含有しないことを特徴とする不揮発性メモリを内蔵した
MOS型集積回路
1. A first gate is formed on a first gate insulating film, and a second gate insulating film is formed on the first gate insulating film to form a second gate insulating film.
M with a built-in non-volatile memory with the structure of the gate
In the OS type integrated circuit, at least one of the first gate insulating film and the second gate insulating film of the nonvolatile memory contains a nitrogen atom, and the gate insulating film of an ordinary MOS transistor does not contain a nitrogen atom. MOS type integrated circuit having a built-in nonvolatile memory
【請求項2】 不揮発性メモリの第1のゲート絶縁膜と
第2のゲート絶縁膜が共に窒素原子を含有することを特
徴とする請求項1記載のMOS型集積回路
2. The MOS integrated circuit according to claim 1, wherein both the first gate insulating film and the second gate insulating film of the non-volatile memory contain nitrogen atoms.
【請求項3】 半導体基板のフィールド絶縁膜で囲まれ
た不揮発性メモリを形成すべき領域の表面と、同じく普
通のMOSトランジスタを形成すべき領域の表面に同時
に窒素原子を含有したゲート絶縁膜を形成する工程と、 上記ゲート絶縁膜の不揮発性メモリを形成すべき領域上
の部分に第1のゲートとなる電極と該電極の表面を覆う
第2のゲート絶縁膜を形成する工程と、 普通のMOSトランジスタを形成すべき領域のゲート絶
縁膜を除去し、そこに窒素原子を含有しないゲート絶縁
膜を形成する工程と、 を少なくとも有することを特徴とする不揮発性メモリを
内蔵するMOS型集積回路の製造方法
3. A gate insulating film containing a nitrogen atom is simultaneously formed on the surface of a region where a nonvolatile memory is to be formed, which is surrounded by a field insulating film of a semiconductor substrate, and on the surface of a region where an ordinary MOS transistor is to be formed at the same time. A step of forming, a step of forming an electrode to be the first gate and a second gate insulating film covering the surface of the electrode in a portion of the gate insulating film on a region where the nonvolatile memory is to be formed, A step of removing a gate insulating film in a region where a MOS transistor is to be formed and forming a gate insulating film containing no nitrogen atom therein; Production method
【請求項4】 第1のゲートとなる電極の表面を覆う第
2のゲート絶縁膜として窒素原子を含有したゲート絶縁
膜を形成することを特徴とする請求項3記載の不揮発性
メモリを内蔵するMOS型集積回路の製造方法
4. The non-volatile memory according to claim 3, wherein a gate insulating film containing nitrogen atoms is formed as a second gate insulating film covering the surface of the electrode to be the first gate. Method for manufacturing MOS integrated circuit
JP5027308A 1993-01-24 1993-01-24 Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof Pending JPH06224442A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5027308A JPH06224442A (en) 1993-01-24 1993-01-24 Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5027308A JPH06224442A (en) 1993-01-24 1993-01-24 Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH06224442A true JPH06224442A (en) 1994-08-12

Family

ID=12217462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5027308A Pending JPH06224442A (en) 1993-01-24 1993-01-24 Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH06224442A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417051B1 (en) 1999-03-12 2002-07-09 Kabushiki Kaisha Toshiba Method of manufacturing memory device including insulated gate field effect transistors
KR100367804B1 (en) * 1997-07-18 2003-04-21 산요 덴키 가부시키가이샤 Non-volatile semiconductor memory and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367804B1 (en) * 1997-07-18 2003-04-21 산요 덴키 가부시키가이샤 Non-volatile semiconductor memory and manufacturing method of the same
US6417051B1 (en) 1999-03-12 2002-07-09 Kabushiki Kaisha Toshiba Method of manufacturing memory device including insulated gate field effect transistors
US6624468B2 (en) 1999-03-12 2003-09-23 Kabushiki Kaisha Toshiba Semiconductor device including insulated gate field effect transistors

Similar Documents

Publication Publication Date Title
JPS6244701B2 (en)
JPS63226055A (en) Semiconductor integrated circuit device and manufacture thereof
JP4217406B2 (en) Split gate flash memory device and manufacturing method thereof
US6680230B2 (en) Semiconductor device and method of fabricating the same
JP2635809B2 (en) Semiconductor device and manufacturing method thereof
JPH07211799A (en) Manufacture of dram cell
JPH0536991A (en) Semiconductor storage device
JP3068454B2 (en) Method of manufacturing a MOS integrated circuit having components having different insulators
JP2005537671A (en) Flash memory cell and method for oxidizing individual sidewalls
JPH06224442A (en) Mos type integrated circuit with built-in nonvolatile memory and manufacture thereof
JP2001284463A (en) Semiconductor device and method of manufacturing it
JP2002016152A (en) Manufacturing method of semiconductor device
JPH10313106A (en) Method of manufacturing semiconductor device
JP2001176983A (en) Semiconductor device and producing method therefor
JPH11111978A (en) Semiconductor device
JPH08316226A (en) Formation method of element isolation region and manufacture of semiconductor device
JPH04271177A (en) Manufacture of nonvolatile semiconductor memory
US6645817B2 (en) Method of manufacturing a semiconductor device comprising MOS-transistors having gate oxides of different thicknesses
JPH039572A (en) Manufacture of semiconductor device
JPH11317463A (en) Semiconductor nonvolatile memory device and manufacture thereof
JPH0831539B2 (en) Non-volatile memory manufacturing method
US5324677A (en) Method of making memory cell and a peripheral circuit
JPH06196689A (en) Insulated gate field-effect semiconductor device and manufacture thereof
JPH1167936A (en) Manufacture of semiconductor storage device
JPH08213611A (en) Semiconductor device and its manufacturing method