JPH0722497A - Semiconductor manufacturing equipment - Google Patents

Semiconductor manufacturing equipment

Info

Publication number
JPH0722497A
JPH0722497A JP14617993A JP14617993A JPH0722497A JP H0722497 A JPH0722497 A JP H0722497A JP 14617993 A JP14617993 A JP 14617993A JP 14617993 A JP14617993 A JP 14617993A JP H0722497 A JPH0722497 A JP H0722497A
Authority
JP
Japan
Prior art keywords
wafer
electrostatic chuck
semiconductor manufacturing
manufacturing apparatus
knock pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14617993A
Other languages
Japanese (ja)
Inventor
Shigeki Kobayashi
茂樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP14617993A priority Critical patent/JPH0722497A/en
Publication of JPH0722497A publication Critical patent/JPH0722497A/en
Pending legal-status Critical Current

Links

Landscapes

  • Jigs For Machine Tools (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PURPOSE:To rapidly remove the charges accumulated on a wafer and easily release the wafer without making scratches on the wafer by covering at least the surface of a releasing knock pin for releasing the wafer from an electrostatic chuck with conductive ceramics. CONSTITUTION:At least the surface of the releasing knock pin 28a which releases a wafer S from an electrostatic chuck 24 which is integrated into a semiconductor manufacturing equipment 10 is covered with conductive ceramics. For example, a plurality of releasing knock pins 28a formed of conductive ceramics which contains TiO2 by 70% with SiO2 as binder are provided. In case of releasing the wafer S from the electrostatic chuck 24 after dry-etching the wafer S, a DC power source 25 is turned off, the releasing knock pins 28a are permitted to abut on the wafer S and the charges accumulated on the wafer S are removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体製造装置に関し、
より詳細には静電気を利用してウエハを吸着させる静電
チャックを備え、CVDやエッチング等を行なうための
半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus,
More specifically, the present invention relates to a semiconductor manufacturing apparatus that includes an electrostatic chuck that attracts a wafer by using static electricity and that performs CVD, etching, and the like.

【0002】[0002]

【従来の技術】従来、半導体製造過程の薄膜形成工程や
ドライエッチング工程等で使用される半導体製造装置に
おいては、ウエハを試料台に確実に密着させて所定温度
にコントロールすることが望まれており、リング状の押
え板や載置面に設けられた爪状の押え治具等を用い、ウ
エハ周辺部を前記試料台に押さえ付けていた。しかし、
これらの方法では前記ウエハと前記試料台との密着度が
不十分である。そこで近年、このような問題を解決する
ために、静電力による吸着作用を利用した試料保持装置
として静電チャックが開発され、該静電チャックが内装
された半導体製造装置が普及してきている。
2. Description of the Related Art Conventionally, in a semiconductor manufacturing apparatus used in a thin film forming process or a dry etching process in a semiconductor manufacturing process, it is desired that a wafer be securely brought into close contact with a sample table and controlled at a predetermined temperature. The peripheral portion of the wafer is pressed against the sample table by using a ring-shaped pressing plate, a claw-shaped pressing jig provided on the mounting surface, or the like. But,
In these methods, the degree of adhesion between the wafer and the sample table is insufficient. Therefore, in recent years, in order to solve such a problem, an electrostatic chuck has been developed as a sample holding device utilizing an adsorption action by an electrostatic force, and a semiconductor manufacturing device in which the electrostatic chuck is incorporated has become widespread.

【0003】図5はこの種静電チャックが内装された半
導体製造装置を示した模式的断面図である。図中30は
半導体製造装置を示しており、処理室11の中央部には
ガス導入孔(図示せず)を有する上部電極12が配設さ
れており、上部電極12にはRF電源15が接続されて
いる。上部電極12はアルミナ等のセラミックによる絶
縁リング13を介して処理室11の上部電極保持部14
に固定されている。また処理室11の両側壁11bには
ウエハSの搬入孔16、搬出孔17が形成され、それぞ
れ閉塞装置16a、17aを用いて封止されるようにな
っている。また処理室11の下部壁11cには真空ポン
プ(図示せず)に接続された排気管18が接続され、ま
た下部壁11c側部には絶縁リング19が配設されてい
る。絶縁リング19上にはアルミニウム製の下部電極7
0が配設され、下部電極70には導線71を介してRF
電源72が接続されており、下部電極70上には上部電
極12に対向して静電チャック54が配設され、静電チ
ャック54上にはウエハSが載置されるようになってい
る。静電チャック54は絶縁体54aの内部に導電体層
54bが形成されることにより構成されており、導電体
層54bは導線73a及びスイッチ73を介してDC電
源75が接続されている。また、下部電極70における
導線73aが貫通する部分には絶縁筒70aが介装され
ている。また、静電チャック54内には流路76が形成
され、流路76には導入管76a及び導出管76bが接
続されており、冷却液が導入管76aより流路76を循
環して導出管76bから排出されることにより、静電チ
ャック54が冷却されるようになっている。また、静電
チャック54と下部電極70とは下部電極押えリング2
9を用いて絶縁リング19に固定されている。そして、
流路76に冷却液を循環させてウエハSを所定温度に設
定し、RF電源15、72をオンにして上部電極12及
び下部電極70に高周波電力を印加することにより、前
記ガス導入孔から供給された反応ガスがプラズマ化さ
れ、ウエハS上に処理が施されるようになっている。
FIG. 5 is a schematic sectional view showing a semiconductor manufacturing apparatus in which an electrostatic chuck of this kind is incorporated. Reference numeral 30 in the figure denotes a semiconductor manufacturing apparatus. An upper electrode 12 having a gas introduction hole (not shown) is disposed in the center of the processing chamber 11, and an RF power source 15 is connected to the upper electrode 12. Has been done. The upper electrode 12 is an upper electrode holding portion 14 of the processing chamber 11 via an insulating ring 13 made of ceramic such as alumina.
It is fixed to. Further, a loading hole 16 and a unloading hole 17 for the wafer S are formed on both side walls 11b of the processing chamber 11, and are sealed by using closing devices 16a and 17a, respectively. An exhaust pipe 18 connected to a vacuum pump (not shown) is connected to the lower wall 11c of the processing chamber 11, and an insulating ring 19 is arranged on the side of the lower wall 11c. A lower electrode 7 made of aluminum is placed on the insulating ring 19.
0 is provided, and RF is applied to the lower electrode 70 via a conductor 71.
A power source 72 is connected, an electrostatic chuck 54 is disposed on the lower electrode 70 so as to face the upper electrode 12, and the wafer S is placed on the electrostatic chuck 54. The electrostatic chuck 54 is configured by forming a conductor layer 54b inside an insulator 54a, and the conductor layer 54b is connected to a DC power supply 75 via a conductor wire 73a and a switch 73. Further, an insulating cylinder 70a is interposed in a portion of the lower electrode 70 where the conducting wire 73a penetrates. Further, a flow path 76 is formed in the electrostatic chuck 54, and an introduction pipe 76a and a discharge pipe 76b are connected to the flow passage 76, and the cooling liquid circulates through the flow passage 76 from the introduction pipe 76a and the discharge pipe. The electrostatic chuck 54 is cooled by being discharged from 76b. Further, the electrostatic chuck 54 and the lower electrode 70 are the lower electrode pressing ring 2
It is fixed to the insulating ring 19 by means of 9. And
By supplying a high-frequency power to the upper electrode 12 and the lower electrode 70 by turning on the RF power sources 15 and 72 by circulating a cooling liquid in the flow path 76 to set the wafer S to a predetermined temperature, the wafer S is supplied. The generated reaction gas is turned into plasma and the wafer S is processed.

【0004】このように構成された半導体製造装置30
を用い、ウエハSを吸着・保持させる場合、まずウエハ
Sを静電チャック54上に載せ、次にDC電源75をオ
ンにして静電チャック54の導電体層54bに直流電圧
を印加する。すると、静電チャック54は正または負に
帯電し、ウエハSと静電チャック54との間に静電力が
発生する。この静電力によりウエハSは静電チャック5
4の表面上に確実に吸着・保持されることとなる。
The semiconductor manufacturing apparatus 30 having the above structure
When the wafer S is attracted and held by using, the wafer S is first placed on the electrostatic chuck 54, and then the DC power supply 75 is turned on to apply a DC voltage to the conductor layer 54b of the electrostatic chuck 54. Then, the electrostatic chuck 54 is positively or negatively charged, and an electrostatic force is generated between the wafer S and the electrostatic chuck 54. The wafer S is electrostatically chucked by this electrostatic force.
It will be surely adsorbed and held on the surface of No. 4.

【0005】また、成膜またはエッチング処理後にウエ
ハSを静電チャック54から離脱させる場合、まずDC
電源75をオフにして静電力を弱めることによりウエハ
Sと静電チャック54との吸着力を弱め、静電チャック
54からウエハSを離脱させる。
When the wafer S is to be detached from the electrostatic chuck 54 after the film formation or etching process, first, the DC
By turning off the power supply 75 and weakening the electrostatic force, the attraction force between the wafer S and the electrostatic chuck 54 is weakened, and the wafer S is separated from the electrostatic chuck 54.

【0006】このように半導体製造装置30ではウエハ
Sと静電チャック54との密着度が得られるが、反面処
理後にウエハSを離脱させるのが難しいという問題があ
り、この問題を解決するための対策として、離脱用ノッ
クピンが内設された静電チャックが知られている。
As described above, in the semiconductor manufacturing apparatus 30, the degree of adhesion between the wafer S and the electrostatic chuck 54 can be obtained, but on the other hand, there is a problem that it is difficult to separate the wafer S after the processing, and in order to solve this problem. As a countermeasure, an electrostatic chuck in which a disengagement knock pin is provided is known.

【0007】このような静電チャック内に離脱用ノック
ピンが配設された半導体製造装置を用い、処理後のウエ
ハを離脱させる場合、まずDC電源をオフし、その後前
記離脱用ノックピンを用いて前記ウエハを裏面から押し
上げ、該ウエハを静電チャックから離脱させる。しかし
ながら、前記DC電源による印加停止直後では前記ウエ
ハ中に電荷がまだ残っており、前記静電チャックによる
吸着力が残存している。この残存吸着力は時間経過につ
れて減少するが、この減少率は前記ウエハの特性、処理
温度、印加電圧等により異なっている。電圧印加停止後
の残留吸着力が大きい場合、前記ウエハにおける前記離
脱用ノックピンとの接触部に押し上げ力が集中するた
め、この近傍に損傷が生じ、前記ウエハの歩留まりが低
下するという問題があった。
When a semiconductor manufacturing apparatus in which a releasing knock pin is arranged in such an electrostatic chuck is used to release a processed wafer, the DC power supply is first turned off, and then the releasing knock pin is used. The wafer is pushed up from the back surface and separated from the electrostatic chuck. However, immediately after the application of the DC power supply is stopped, electric charges still remain in the wafer, and the attraction force of the electrostatic chuck remains. This residual adsorption force decreases with the lapse of time, but the reduction rate varies depending on the characteristics of the wafer, the processing temperature, the applied voltage, and the like. When the residual suction force after the voltage application is large, the push-up force concentrates on the contact portion of the wafer with the disengagement knock pin, causing damage in the vicinity of the wafer and lowering the yield of the wafer. .

【0008】このような問題を解決するために、ウエハ
との接触部分の金属を露出させた離脱用ノックピンが内
設された静電チャックが提案されている(特開昭63−
281430号公報及び特開平4−117188号公
報)。
In order to solve such a problem, there has been proposed an electrostatic chuck in which a disengagement knock pin exposing a metal in a contact portion with a wafer is provided (Japanese Patent Laid-Open No. 63-63).
No. 281430 and Japanese Patent Laid-Open No. 4-117188).

【0009】図6は特開昭63−281430号公報記
載の静電チャックを示した模式的断面図である。図中6
4は静電チャックを示しており、導電体64bの表面に
絶縁体層64aが形成され、導電体64bにDC電源6
5が接続されている。また、静電チャック64にはアー
スされた離脱用ノックピン68が昇降可能に内設されて
おり、この離脱用ノックピン68は本体68aがステン
レス等の金属を用いて形成され、本体68a表面がウエ
ハSとの接触部分を除いてアルミナ等からなる絶縁体層
68bで覆われている。
FIG. 6 is a schematic sectional view showing an electrostatic chuck described in JP-A-63-281430. 6 in the figure
Reference numeral 4 denotes an electrostatic chuck, in which an insulator layer 64a is formed on the surface of a conductor 64b, and a DC power source 6 is provided on the conductor 64b.
5 is connected. Further, the electrostatic chuck 64 is internally provided with a grounding knock pin 68 so as to be able to move up and down. The main body 68a of the knock knock pin 68 is made of metal such as stainless steel, and the surface of the main body 68a is a wafer S. It is covered with an insulator layer 68b made of alumina or the like except for a portion contacting with.

【0010】このような構成の静電チャック64を用い
てウエハSを離脱させる場合、まずDC電源65をオフ
にし、次に離脱用ノックピン68の金属露出部をウエハ
Sに当接させる。すると、ウエハSに蓄積された電荷が
放出され、静電チャック64とウエハSとの吸着力が弱
まる。この後、離脱用ノックピン68を用いてウエハS
を裏面から押し上げ、ウエハSを離脱させる。
When the wafer S is detached using the electrostatic chuck 64 having such a configuration, the DC power source 65 is first turned off, and then the metal exposed portion of the detachment knock pin 68 is brought into contact with the wafer S. Then, the electric charge accumulated on the wafer S is released, and the attraction force between the electrostatic chuck 64 and the wafer S is weakened. After that, the wafer S
Is pushed up from the back surface to separate the wafer S.

【0011】また、特開平4−117188号公報記載
の静電チャックでは、該静電チャックにアースされた離
脱用ノックピンが昇降可能に内設され、該離脱用ノック
ピンにおけるウエハとの接触部分が金属導体を用いて形
成されている。
Further, in the electrostatic chuck described in Japanese Patent Laid-Open No. 4-117188, a disengagement knock pin grounded to the electrostatic chuck is provided so as to be capable of moving up and down, and a contact portion of the disengagement knock pin with the wafer is made of metal. It is formed using a conductor.

【0012】このような構成の前記静電チャックを用い
て前記ウエハを離脱させる場合、前記ウエハに前記離脱
用ノックピンの導体を当接させることにより、前記ウエ
ハに蓄積された電荷を放出させ、前記静電チャックと前
記ウエハとの吸着力を弱め、この後に前記離脱用ノック
ピンを用いて前記ウエハを裏面から押し上げ、該ウエハ
を離脱させる。
When the electrostatic chuck having such a structure is used to separate the wafer, the conductor of the separation knock pin is brought into contact with the wafer to release the charge accumulated in the wafer, The attraction force between the electrostatic chuck and the wafer is weakened, and thereafter, the wafer is detached by pushing up the wafer from the back surface using the detachment knock pin.

【0013】[0013]

【発明が解決しようとする課題】図6に示した従来の静
電チャック64においては、アースされた本体68aを
ウエハSに接触させることにより、ウエハS内に蓄積さ
れた電荷が速やかに放出されるため、静電チャック64
とウエハSとの残留吸着力が大きい場合でもウエハSの
離脱が容易かつ安全に行なわれる。また、本体68a表
面に絶縁体層68bが形成されているため、プラズマに
よるウエハSの処理中、離脱用ノックピン68の損傷が
阻止される。
In the conventional electrostatic chuck 64 shown in FIG. 6, when the grounded main body 68a is brought into contact with the wafer S, the electric charge accumulated in the wafer S is promptly released. Therefore, the electrostatic chuck 64
Even if the residual suction force between the wafer S and the wafer S is large, the wafer S can be easily and safely detached. Further, since the insulator layer 68b is formed on the surface of the main body 68a, damage to the detachment knock pin 68 is prevented during the processing of the wafer S by the plasma.

【0014】しかしながら、絶縁体層68bが形成さ
れ、またウエハSとの接触部分の絶縁体層68bが平坦
に削られて本体68aを露出させた構成となっているた
め、離脱用ノックピン68の構造が複雑になり、製造に
手間がかかり、製造コストが高いという課題があった。
However, since the insulator layer 68b is formed and the insulator layer 68b at the contact portion with the wafer S is flattened to expose the main body 68a, the structure of the knock pin 68 for detachment is formed. However, there is a problem in that the manufacturing process is complicated, the manufacturing process is troublesome, and the manufacturing cost is high.

【0015】しかも、離脱用ノックピン68におけるウ
エハSとの接触部分は金属本体68aが露出しており、
金属によりウエハSが汚染されるという課題があった。
Moreover, the metal body 68a is exposed at the contact portion of the disengagement knock pin 68 with the wafer S,
There is a problem that the wafer S is contaminated by the metal.

【0016】また、上記した特開平4−117188号
公報記載の静電チャックにおいては、前記ウエハ内に蓄
積された電荷が速やかに放出されるため、前記静電チャ
ックと前記ウエハとの吸着力が大きい場合でも該ウエハ
の離脱が容易かつ安全に行なわれるものの、やはり前記
離脱用ノックピンにおける前記ウエハとの接触部分を構
成する金属により前記ウエハが汚染されるという課題が
あった。
Further, in the electrostatic chuck disclosed in the above-mentioned Japanese Patent Laid-Open No. 4-117188, since the electric charge accumulated in the wafer is quickly released, the attraction force between the electrostatic chuck and the wafer is increased. Even if the wafer is large, the wafer can be easily and safely removed, but there is also a problem that the wafer is contaminated by the metal forming the contact portion of the detaching knock pin with the wafer.

【0017】本発明はこのような課題に鑑みなされたも
のであり、ウエハ中に蓄積された電荷を速やかに放出さ
せることができ、該ウエハと静電チャックとの残留吸着
力が大きい場合でも、前記ウエハを傷つけることなく容
易に該ウエハを離脱させることができ、また簡単な構造
でありながらしかも該ウエハの金属による汚染を少なく
することができ、生産効率の向上、前記ウエハの歩留ま
りの向上及び低コスト化を図ることができる半導体製造
装置を提供することを目的としている。
The present invention has been made in view of the above problems, and it is possible to quickly discharge the charges accumulated in the wafer, and even when the residual attraction force between the wafer and the electrostatic chuck is large, It is possible to easily remove the wafer without damaging the wafer, and it is possible to reduce the contamination of the wafer with metal even though it has a simple structure, thus improving the production efficiency and the yield of the wafer. An object of the present invention is to provide a semiconductor manufacturing apparatus that can reduce costs.

【0018】[0018]

【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体製造装置は、静電チャックが内装
された半導体製造装置において、前記静電チャックから
ウエハを離脱させる離脱用ノックピンの少なくとも表面
部が導電性セラミックスにより被覆されていることを特
徴としている(1)。
In order to achieve the above object, a semiconductor manufacturing apparatus according to the present invention is a semiconductor manufacturing apparatus in which an electrostatic chuck is incorporated, and a detachment knock pin for separating a wafer from the electrostatic chuck. It is characterized in that at least the surface portion is coated with conductive ceramics (1).

【0019】また本発明に係る半導体製造装置は、静電
チャックが内装された半導体製造装置において、前記静
電チャックからあるいは該静電チャックにウエハを搬送
する搬送用ウエハ爪の少なくとも表面部が導電性セラミ
ックスにより被覆されていることを特徴としている
(2)。
Further, the semiconductor manufacturing apparatus according to the present invention is a semiconductor manufacturing apparatus in which an electrostatic chuck is incorporated, wherein at least a surface portion of a transfer wafer claw for transferring a wafer from or to the electrostatic chuck is made conductive. It is characterized by being coated with a conductive ceramic (2).

【0020】[0020]

【作用】ウエハの電気抵抗値は通常1〜50Ω・cmで
ある。この値より十分低い0.01〜0.1Ω・cmの
電気抵抗値を有し、かつ接触により前記ウエハ表面に付
着する金属分子数が1011〜1012以下である導電性セ
ラミックスとして、TiO2 、V23 、V25 、V
2 、TiNZnO及びPbO2 等が挙げられ、このよ
うな導電性セラミックスを電荷が蓄積された前記ウエハ
に接触させた場合、前記電荷が前記導電性セラミックス
中に速やかに放出され、また前記ウエハの金属汚染をほ
とんど生じさせない。
The electric resistance of the wafer is usually 1 to 50 Ω · cm. TiO 2 as a conductive ceramic having an electric resistance value of 0.01 to 0.1 Ω · cm, which is sufficiently lower than this value, and having 10 11 to 10 12 or less metal molecules attached to the wafer surface by contact. , V 2 O 3 , V 2 O 5 , V
O 2 , TiNZnO, PbO 2 and the like can be mentioned, and when such a conductive ceramic is brought into contact with the wafer on which electric charge is accumulated, the electric charge is rapidly released into the conductive ceramic, and It produces almost no metal contamination.

【0021】したがって、上記した構成の半導体製造装
置(1)によれば、前記静電チャックから前記ウエハを
離脱させる前記離脱用ノックピンの少なくとも表面部が
前記導電性セラミックスにより被覆されているので、前
記ウエハに前記離脱用ノックピンが当接することによ
り、前記ウエハ中に蓄積された電荷が前記離脱用ノック
ピン表面の前記導電性セラミックスを介して速やかに放
出される。このため、前記ウエハと前記静電チャックと
の間に作用する残留吸着力が大きい場合でも、該吸着力
が短時間で弱められ、離脱がスムーズになり、前記ウエ
ハが傷つくことなく離脱され、したがって生産効率及び
前記ウエハの歩留まりの向上を図ることが可能となる。
Therefore, according to the semiconductor manufacturing apparatus (1) having the above-mentioned structure, since at least the surface portion of the detaching knock pin for detaching the wafer from the electrostatic chuck is covered with the conductive ceramics, By the abutment of the disengagement knock pin on the wafer, the electric charge accumulated in the wafer is rapidly released through the conductive ceramics on the surface of the disengagement knock pin. Therefore, even when the residual attraction force acting between the wafer and the electrostatic chuck is large, the attraction force is weakened in a short time, the detachment is smooth, and the wafer is detached without being damaged. It is possible to improve the production efficiency and the yield of the wafer.

【0022】また、導電性セラミックスが接触しても前
記ウエハ表面への金属付着量は少なく、該ウエハの金属
汚染をほとんど生じさせない。
Further, even if the conductive ceramics come into contact with each other, the amount of metal deposited on the surface of the wafer is small, and the metal contamination of the wafer hardly occurs.

【0023】さらに、導電性セラミックスは導電性を有
しており前記ウエハとの接触部分を削る必要がなくな
り、このため構造が簡単になり、製造工程が減り、低コ
スト化が図られる。
Further, since the conductive ceramic has conductivity, it is not necessary to cut the contact portion with the wafer, and therefore the structure is simplified, the manufacturing process is reduced, and the cost is reduced.

【0024】また、上記した構成の半導体製造装置
(2)によれば、前記静電チャックからあるいは該静電
チャックに前記ウエハを搬送する前記搬送用ウエハ爪の
少なくとも表面部が導電性セラミックスにより被覆され
ているので、前記ウエハに前記搬送用ウエハ爪が当接す
ることにより、前記ウエハ中に蓄積された電荷が前記搬
送用ウエハ爪表面の前記導電性セラミックスを介して速
やかに放出される。このため、前記ウエハと前記静電チ
ャックとの間に作用する残留吸着力が大きい場合でも、
該吸着力が短時間で弱められ、離脱がスムーズになり、
前記ウエハが傷つくことなく離脱され、したがって生産
効率及び前記ウエハの歩留まりの向上を図ることが可能
となる。
Further, according to the semiconductor manufacturing apparatus (2) having the above structure, at least the surface portion of the transfer wafer claw for transferring the wafer from or to the electrostatic chuck is coated with the conductive ceramics. Therefore, when the transfer wafer claw comes into contact with the wafer, the electric charge accumulated in the wafer is quickly released through the conductive ceramics on the transfer wafer claw surface. Therefore, even when the residual attraction force acting between the wafer and the electrostatic chuck is large,
The suction force is weakened in a short time, and the detachment becomes smooth,
The wafer is detached without being damaged, so that it is possible to improve the production efficiency and the yield of the wafer.

【0025】また、導電性セラミックスが接触しても前
記ウエハ表面への金属付着量は少なく、該ウエハの金属
汚染をほとんど生じさせない。
Further, even if the conductive ceramics come into contact with each other, the amount of metal adhering to the surface of the wafer is small, and the metal contamination of the wafer hardly occurs.

【0026】さらに、導電性セラミックスは導電性を有
しており、前記ウエハとの接触部分を削る必要がなくな
り、このため構造が簡単になり、製造工程が減り、低コ
スト化が図られる。
Further, since the conductive ceramics have conductivity, it is not necessary to cut the contact portion with the wafer, so that the structure is simplified, the number of manufacturing steps is reduced, and the cost is reduced.

【0027】[0027]

【実施例】以下、本発明に係る半導体製造装置の実施例
を図面に基づいて説明する。なお、従来例と同一の機能
を有する構成部品には同一の符号を付すこととする。図
1は実施例に係る半導体製造装置を示した模式的断面図
である。図中10は半導体製造装置を示しており、処理
室11の中央部にはガス導入孔(図示せず)を有する上
部電極12が配設されており、上部電極12にはRF電
源15が接続されている。上部電極12はアルミナ等の
セラミックによる絶縁リング13を介して処理室11の
上部電極保持部14に固定されている。また処理室11
の両側壁11bにはウエハSの搬入孔16、搬出孔17
が形成され、それぞれ閉塞装置16a、17aを用いて
封止されるようになっている。また処理室11の下部壁
11cには真空ポンプ(図示せず)に接続された排気管
18が接続され、また下部壁11c側部には絶縁リング
19が配設されている。絶縁リング19上にはアルミニ
ウム製の下部電極20が配設され、下部電極20には導
線21を介してRF電源22が接続されており、下部電
極20上には上部電極12に対向して静電チャック24
が配設され、静電チャック24上にはウエハSが載置さ
れるようになっている。静電チャック24は導電体24
bの周囲にアルミナ溶射等の手段により絶縁体層24a
が形成されることにより構成されており、導電体24b
には導線23a及びスイッチ23を介してDC電源25
が接続されている。また、下部電極20における導線2
3aが貫通する部分には絶縁筒20aが介装されてい
る。また、静電チャック24内には流路26が形成さ
れ、流路26には導入管26a及び導出管26bが接続
されており、冷却液が導入管26aより流路26を循環
して導出管26bから排出されることにより、静電チャ
ック24が冷却されるようになっている。また、静電チ
ャック24には空間部27が形成されており、空間部2
7内には主成分としてTiO2 を70%含み、バインダ
ーとしてSiO2 が添加された導電性セラミックスによ
り形成された複数個の離脱用ノックピン28aを有する
リフト台28bが配設され、リフト台28b下方には昇
降軸28cを介して駆動装置28dが配設され、リフト
台28bはアースされている。また、空間部27上方に
おける絶縁体層24a、導電体24bには離脱用ノック
ピン28aの挿通孔24cが形成されており、駆動装置
28dを駆動させると昇降軸28cが上昇し、静電チャ
ック24上に載置されているウエハSが離脱用ノックピ
ン28aにより押し上げられるようになっている。
Embodiments of the semiconductor manufacturing apparatus according to the present invention will be described below with reference to the drawings. It should be noted that components having the same functions as those of the conventional example are designated by the same reference numerals. FIG. 1 is a schematic sectional view showing a semiconductor manufacturing apparatus according to an embodiment. Reference numeral 10 in the figure denotes a semiconductor manufacturing apparatus. An upper electrode 12 having a gas introduction hole (not shown) is arranged in the center of a processing chamber 11, and an RF power source 15 is connected to the upper electrode 12. Has been done. The upper electrode 12 is fixed to the upper electrode holding portion 14 of the processing chamber 11 via an insulating ring 13 made of ceramic such as alumina. The processing chamber 11
On both side walls 11b of the wafer S, a loading hole 16 and a loading hole 17 for the wafer S are provided.
Are formed and sealed by using the closing devices 16a and 17a, respectively. An exhaust pipe 18 connected to a vacuum pump (not shown) is connected to the lower wall 11c of the processing chamber 11, and an insulating ring 19 is arranged on the side of the lower wall 11c. A lower electrode 20 made of aluminum is disposed on the insulating ring 19, and an RF power source 22 is connected to the lower electrode 20 via a conductive wire 21. Electric chuck 24
And the wafer S is placed on the electrostatic chuck 24. The electrostatic chuck 24 is a conductor 24.
b around the insulator layer 24a by means such as alumina spraying
Are formed to form the conductor 24b.
To the DC power source 25 via the lead wire 23a and the switch 23.
Are connected. In addition, the conductive wire 2 in the lower electrode 20
An insulating cylinder 20a is interposed in a portion where 3a penetrates. Further, a flow path 26 is formed in the electrostatic chuck 24, and an introduction pipe 26a and a discharge pipe 26b are connected to the flow passage 26, and the cooling liquid circulates through the flow path 26 from the introduction pipe 26a and the discharge pipe. The electrostatic chuck 24 is cooled by being discharged from 26b. In addition, the electrostatic chuck 24 has a space 27 formed therein.
7, a lift base 28b having a plurality of disengagement knock pins 28a formed of conductive ceramics containing 70% of TiO 2 as a main component and SiO 2 as a binder is provided, and a lift base 28b is provided below the lift base 28b. A drive device 28d is disposed on the lift shaft 28c via a lifting shaft 28c, and the lift base 28b is grounded. Further, the insulating layer 24a and the conductor 24b above the space 27 are formed with insertion holes 24c for the knock pins 28a for detachment, and when the driving device 28d is driven, the elevating shaft 28c rises and the electrostatic chuck 24 is placed above. The wafer S mounted on the wafer is pushed up by the knock-out knock pin 28a.

【0028】また、静電チャック24と下部電極20と
は下部電極押えリング29を用いて絶縁リング19に固
定されている。そして、流路26に冷却液を循環させて
ウエハSを所定温度に設定し、RF電源15、22をオ
ンにして上部電極12及び下部電極20に高周波電力を
印加することにより、ガス導入孔から供給された反応ガ
スがプラズマ化され、ウエハSにエッチング処理がなさ
れるようになっている。
The electrostatic chuck 24 and the lower electrode 20 are fixed to the insulating ring 19 by using the lower electrode pressing ring 29. Then, the cooling liquid is circulated in the flow path 26 to set the wafer S to a predetermined temperature, the RF power sources 15 and 22 are turned on, and high-frequency power is applied to the upper electrode 12 and the lower electrode 20, so that the gas is introduced from the gas introduction hole. The supplied reaction gas is turned into plasma, and the wafer S is etched.

【0029】このように構成された半導体製造装置10
を用い、ウエハSを吸着・保持させる場合、まずウエハ
Sを静電チャック24上に載せ、次にDC電源25をオ
ンにして静電チャック24の導電体24bに直流電圧を
印加する。すると静電チャック24は正または負に帯電
し、ウエハSと静電チャック24との間に静電力が発生
する。このため、ウエハSは静電チャック24の表面上
に確実に吸着・保持されることとなる。
The semiconductor manufacturing apparatus 10 thus configured
When the wafer S is attracted and held by using, the wafer S is first placed on the electrostatic chuck 24, and then the DC power supply 25 is turned on to apply a DC voltage to the conductor 24b of the electrostatic chuck 24. Then, the electrostatic chuck 24 is positively or negatively charged, and an electrostatic force is generated between the wafer S and the electrostatic chuck 24. Therefore, the wafer S is surely adsorbed and held on the surface of the electrostatic chuck 24.

【0030】また、例えばウエハS上をドライエッチン
グした後に、ウエハSを静電チャック24から離脱させ
る場合、まずDC電源25をオフにし、この後ウエハS
に離脱用ノックピン28aを当接させてウエハS中に蓄
積されている電荷を取ってやる。次に、駆動装置28d
を作動させて昇降軸28cを上昇させ、離脱用ノックピ
ン28aを押し上げ、静電チャック24からウエハSを
離脱させる。
When the wafer S is to be detached from the electrostatic chuck 24 after the wafer S is dry-etched, for example, the DC power supply 25 is first turned off, and then the wafer S is removed.
The disengagement knock pin 28a is brought into contact with and the electric charge accumulated in the wafer S is taken. Next, the drive device 28d
Is operated to raise the elevating shaft 28c, push up the detaching knock pin 28a, and detach the wafer S from the electrostatic chuck 24.

【0031】上記したように本実施例に係る半導体製造
装置10にあっては、ウエハSに離脱用ノックピン28
aを当接させることにより、ウエハS中に蓄積された電
荷を離脱用ノックピン28a表面の前記導電性セラミッ
クスを介して速やかに放出させることができる。このた
め、ウエハSと静電チャック24との間に作用する残留
吸着力が大きい場合でも、該吸着力を短時間で弱めるこ
とができ、離脱をスムーズに行うことができ、ウエハS
を傷つけることなく、離脱させることができ、生産効率
及びウエハSの歩留まりの向上を図ることができる。ま
た、ウエハSのはねあがりによる位置ずれの発生をなく
すことができ、搬送トラブルの発生も防止することがで
きる。
As described above, in the semiconductor manufacturing apparatus 10 according to this embodiment, the disengagement knock pin 28 is attached to the wafer S.
By bringing a into contact with the a, the electric charge accumulated in the wafer S can be quickly released through the conductive ceramics on the surface of the knock pin 28a for detachment. Therefore, even when the residual suction force acting between the wafer S and the electrostatic chuck 24 is large, the suction force can be weakened in a short time, and the separation can be performed smoothly.
Can be removed without damaging the wafer, and the production efficiency and the yield of the wafer S can be improved. Further, it is possible to eliminate the occurrence of positional deviation due to the bouncing of the wafer S, and it is possible to prevent the occurrence of transfer trouble.

【0032】また、導電性セラミックスが接触してもウ
エハS表面への金属付着をほとんど生じさせない材質な
ので、ウエハSの金属汚染を少なくすることができる。
Further, even if the conductive ceramics come into contact with the surface of the wafer S, the material that hardly causes metal adhesion to the surface of the wafer S can reduce metal contamination of the wafer S.

【0033】さらに、離脱用ノックピン28aにおける
ウエハSとの接触部分を削る必要をなくすことができ、
このため静電チャック24の構造を簡単にすることがで
き、製造工程を減らすことができ、低コスト化を図るこ
とができる。
Further, it is possible to eliminate the need to cut the contact portion of the disengagement knock pin 28a with the wafer S,
Therefore, the structure of the electrostatic chuck 24 can be simplified, the number of manufacturing steps can be reduced, and the cost can be reduced.

【0034】図2は別の実施例に係る半導体製造装置を
概略的に示した図であり、図3は搬送用把持具を示した
断面図である。図中31は反応容器を示しており、反応
容器31によりプラズマ生成室32と処理室33とが形
成されている。プラズマ生成室32の周壁は2重構造に
なっており、その内部は冷却水を通流させる冷却室34
となっており、プラズマ生成室32左壁略中央部にはマ
イクロ波導入孔32aが形成され、このマイクロ波導入
孔32a左方には石英板32bが配設されており、石英
板32b左方に導波管32cが接続されている。また、
プラズマ生成室32の右方にはプラズマ引き出し窓32
dが形成され、プラズマ引き出し窓32dに臨ませて処
理室33が配設されている。処理室33の右側壁には処
理室33内を所定の圧力に設定するためのターボ分子ポ
ンプ35、ロータリーポンプ36が接続されている。さ
らに、プラズマ生成室32及びこれに接続された導波管
32cの一端部にわたる周囲にはこれらを囲繞する態様
でこれらと同心状に励磁コイル37が配設されている。
FIG. 2 is a schematic view of a semiconductor manufacturing apparatus according to another embodiment, and FIG. 3 is a sectional view showing a carrying gripping tool. Reference numeral 31 in the figure denotes a reaction container, and the reaction container 31 forms a plasma generation chamber 32 and a processing chamber 33. The peripheral wall of the plasma generation chamber 32 has a double structure, and the inside thereof has a cooling chamber 34 through which cooling water flows.
A microwave introduction hole 32a is formed substantially in the center of the left wall of the plasma generation chamber 32, and a quartz plate 32b is arranged to the left of the microwave introduction hole 32a. To the waveguide 32c. Also,
A plasma extraction window 32 is provided on the right side of the plasma generation chamber 32.
d is formed, and the processing chamber 33 is disposed so as to face the plasma extraction window 32d. A turbo molecular pump 35 and a rotary pump 36 for setting a predetermined pressure inside the processing chamber 33 are connected to the right side wall of the processing chamber 33. Further, an exciting coil 37 is concentrically arranged around the plasma generating chamber 32 and the one end of the waveguide 32c connected to the plasma generating chamber 32 so as to surround them.

【0035】一方、処理室33内にはプラズマ引き出し
窓32dと対向する位置に静電吸着によりウエハSを保
持する静電チャック38が配設されている。静電チャッ
ク38の内部には電極板39が埋設されており、電極板
39には接続線39a、マッチングボックス40を介し
てDC電源41が接続されている。また静電チャック3
8内には冷却液流路42が形成されており、冷却液流路
42の右方には2重磁気コイル38aが配設されてい
る。
On the other hand, in the processing chamber 33, an electrostatic chuck 38 for holding the wafer S by electrostatic attraction is arranged at a position facing the plasma extraction window 32d. An electrode plate 39 is embedded inside the electrostatic chuck 38, and a DC power supply 41 is connected to the electrode plate 39 via a connecting wire 39 a and a matching box 40. Also, electrostatic chuck 3
A cooling liquid flow path 42 is formed in the inside of the unit 8, and a double magnetic coil 38 a is arranged to the right of the cooling liquid flow path 42.

【0036】また図中32eはプラズマ生成室32に連
通する反応ガス供給管を示しており、33bは処理室3
3に連通する反応ガス供給管を示しており、34a、3
4bは冷却水の供給管、排出管を示しており、42a、
42bは冷却液の供給管、排出管を示している。
Reference numeral 32e in the figure denotes a reaction gas supply pipe communicating with the plasma generation chamber 32, and 33b denotes a processing chamber 3
3 shows a reaction gas supply pipe communicating with No. 3, 34a, 3
Reference numeral 4b denotes a cooling water supply pipe and a cooling water supply pipe, and 42a,
42b has shown the supply pipe and discharge pipe of a cooling liquid.

【0037】さらに処理室33の下方にはウエハローデ
ィング室43が配設され、ウエハローディング室43内
にはウエハSが収容されたカセット43aが配置されて
おり、また静電チャック38とカセット43aとの間で
のウエハS移動のためのアース(図示せず)された搬送
用ロボット44が配設されている。
Further, a wafer loading chamber 43 is arranged below the processing chamber 33, a cassette 43a containing a wafer S is arranged in the wafer loading chamber 43, and an electrostatic chuck 38 and a cassette 43a are provided. A transfer robot 44, which is grounded (not shown) for moving the wafer S between them, is provided.

【0038】また、ウエハローディング室43の左方に
はウエハカセット室43bが形成され、ウエハカセット
室43b内にはウエハSが収容されたカセット43cが
配置されており、ウエハローディング室43及びウエハ
カセット室43b内を処理室33内と同じ圧力に維持す
るためにウエハカセット室43bにはターボ分子ポンプ
51及びロータリーポンプ52が接続されている。
A wafer cassette chamber 43b is formed on the left side of the wafer loading chamber 43, and a cassette 43c containing a wafer S is arranged in the wafer cassette chamber 43b. A turbo molecular pump 51 and a rotary pump 52 are connected to the wafer cassette chamber 43b in order to maintain the same pressure in the chamber 43b as that in the processing chamber 33.

【0039】また、搬送用ロボット44は図3に示した
搬送用把持具45を備えており、把持具本体46両端に
はソレノイド47を介して搬送用ウエハ爪48が接続さ
れている。この搬送用ウエハ爪48は厚さが8mm、幅
が15mm、長さが200mmの金属を用いて本体48
aが形成され、本体48aの表面が主成分としてTiO
2 を70%含み、バインダーとしてSiO2 が添加され
た導電性セラミックスを用いて被覆されている。また、
搬送用ウエハ爪48は支軸49を支点として回動自在に
構成され、ソレノイド47の伸縮により搬送用ウエハ爪
48が開閉し、ウエハSが把持または開放されるように
なっている。また、把持具本体46の両端には搬送用ウ
エハ爪48とソレノイド47との接続側及び支軸49を
覆うカバー50が配設されている。
The transfer robot 44 is provided with the transfer gripper 45 shown in FIG. 3, and the transfer wafer claws 48 are connected to both ends of the gripper body 46 via solenoids 47. The carrier wafer claw 48 is made of metal having a thickness of 8 mm, a width of 15 mm and a length of 200 mm, and is used as a main body 48.
a is formed, and the surface of the main body 48a is mainly composed of TiO.
It is coated with a conductive ceramic containing 70% of 2 and added with SiO 2 as a binder. Also,
The transfer wafer claw 48 is configured to be rotatable around a support shaft 49 as a fulcrum, and the transfer wafer claw 48 is opened and closed by the expansion and contraction of the solenoid 47 so that the wafer S is gripped or released. Further, covers 50 are provided at both ends of the grip tool main body 46 to cover the connection side of the transfer wafer claw 48 and the solenoid 47 and the support shaft 49.

【0040】このような構成の半導体製造装置を用い、
ウエハSを吸着・保持させる場合、まずDC電源41を
オンにして静電チャック38内の電極板39に直流電圧
を印加する。すると、静電チャック38が正または負に
帯電し、ウエハSと静電チャック38との間に静電力が
発生する。このため、ウエハSは静電チャック38表面
上に確実に吸着・保持される。
Using the semiconductor manufacturing apparatus having such a configuration,
When attracting and holding the wafer S, first, the DC power supply 41 is turned on to apply a DC voltage to the electrode plate 39 in the electrostatic chuck 38. Then, the electrostatic chuck 38 is positively or negatively charged, and an electrostatic force is generated between the wafer S and the electrostatic chuck 38. Therefore, the wafer S is securely attracted and held on the surface of the electrostatic chuck 38.

【0041】また、成膜またはエッチング処理後にウエ
ハSを静電チャック38から離脱させる場合は、まずD
C電源41をオフにし、この後搬送用把持具45をウエ
ハS近傍に移動させ、搬送用ウエハ爪48を一旦開いた
後閉じてウエハSを把持させる。すると、搬送用ウエハ
爪48がウエハSに接触することによりウエハS中に蓄
積されていた電荷が速やかに放出され、これによりウエ
ハSと静電チャック38との吸着力が弱まり、この時点
でウエハSを静電チャック38から離脱させる。
When the wafer S is to be detached from the electrostatic chuck 38 after the film formation or the etching process, first, D
The C power source 41 is turned off, and then the transfer gripping tool 45 is moved to the vicinity of the wafer S, and the transfer wafer claw 48 is once opened and then closed to grip the wafer S. Then, the carrier wafer claw 48 comes into contact with the wafer S, so that the electric charges accumulated in the wafer S are promptly released, thereby weakening the attraction force between the wafer S and the electrostatic chuck 38. The S is separated from the electrostatic chuck 38.

【0042】上記したように本実施例に係る半導体製造
装置では、ウエハSを搬送する搬送用ウエハ爪48の表
面部が導電性セラミックスにより被覆されているので、
ウエハSに搬送用ウエハ爪48が当接することにより、
ウエハS中に蓄積された電荷を搬送用ウエハ爪48表面
の前記導電性セラミックスを介して速やかに放出させる
ことができる。このため、ウエハSと静電チャック24
との残留吸着力が大きい場合でも、該吸着力を短時間で
弱めることができ、離脱をスムーズに行うことができ、
ウエハSを傷つけることなくウエハSを離脱させること
ができ、生産効率及びウエハSの歩留まりの向上を図る
ことができる。
As described above, in the semiconductor manufacturing apparatus according to the present embodiment, since the surface portion of the transfer wafer claw 48 for transferring the wafer S is covered with the conductive ceramics,
By bringing the transfer wafer claw 48 into contact with the wafer S,
The charges accumulated in the wafer S can be promptly discharged through the conductive ceramics on the surface of the transfer wafer claw 48. Therefore, the wafer S and the electrostatic chuck 24
Even if the residual suction force with is large, the suction force can be weakened in a short time, and the separation can be performed smoothly,
The wafer S can be detached without damaging the wafer S, and the production efficiency and the yield of the wafer S can be improved.

【0043】また、導電性セラミックスが接触してもウ
エハS表面への金属付着をほとんど生じさせず、ウエハ
Sの金属汚染を少なくすることができる。
Further, even if the conductive ceramics come into contact with each other, almost no metal adheres to the surface of the wafer S, and the metal contamination of the wafer S can be reduced.

【0044】さらに、搬送用ウエハ爪48におけるウエ
ハSとの接触部分を削る必要をなくすことができ、この
ため搬送用把持具45の構造を簡単にすることができ、
製造工程を減らすことができ、低コスト化を図ることが
できる。
Further, it is possible to eliminate the need for shaving the contact portion of the transfer wafer claw 48 with the wafer S, so that the structure of the transfer gripper 45 can be simplified.
The number of manufacturing steps can be reduced, and the cost can be reduced.

【0045】そのうえ、静電チャック38が水平でない
場合(図2参照)でも、ウエハSの離脱時には搬送用ウ
エハ爪48によりウエハSが把持されるので、ウエハS
を落下させることなく安全に離脱させることができる。
In addition, even when the electrostatic chuck 38 is not horizontal (see FIG. 2), the wafer S is held by the transfer wafer claw 48 when the wafer S is detached, so that the wafer S
Can be safely removed without dropping.

【0046】図4はさらに別の実施例に係る半導体製造
装置に装備された搬送用把持具を示した平面図である。
なお、実施例に係る半導体製造装置における搬送用把持
具以外の構成及び使用方法は図2に示した上記実施例の
ものと同様であるため、ここではその説明を省略する。
図中55は搬送用把持具を示しており、U字形状の把持
具本体56両端にはソレノイド57を介して、主成分と
してTiO2 を70%含み、バインダーとしてSiO2
が添加された導電性セラミックスにより形成された厚さ
が8mm、幅が15mm、長さが200mmの搬送用ウ
エハ爪58が接続されており、また把持具本体56両側
部には搬送用ウエハ爪58に接続された圧縮バネ61が
配設されている。搬送用ウエハ爪58は支軸59を中心
に回動自在に構成されており、ソレノイド57の伸縮及
び圧縮バネ61のバネ力により搬送用ウエハ爪58が開
閉し、ウエハSが把持または開放されるようになってい
る。
FIG. 4 is a plan view showing a carrying gripping tool equipped in a semiconductor manufacturing apparatus according to still another embodiment.
The configuration and usage of the semiconductor manufacturing apparatus according to the embodiment other than the carrying gripping tool are the same as those of the above-described embodiment shown in FIG. 2, and therefore the description thereof is omitted here.
In the figure, reference numeral 55 denotes a carrying gripping tool, which includes 70% of TiO 2 as a main component and SiO 2 as a binder through a solenoid 57 at both ends of a U-shaped gripping tool body 56.
A transfer wafer claw 58 having a thickness of 8 mm, a width of 15 mm, and a length of 200 mm formed of conductive ceramics to which is added is connected, and the transfer wafer claw 58 is provided on both sides of the grip body 56. A compression spring 61 connected to is provided. The transfer wafer claw 58 is configured to be rotatable around a support shaft 59, and the transfer wafer claw 58 is opened and closed by the expansion and contraction of the solenoid 57 and the spring force of the compression spring 61, and the wafer S is gripped or released. It is like this.

【0047】このような構成の搬送用把持具55が装備
された半導体製造装置を用い、成膜またはエッチング処
理後にウエハSを静電チャック38から離脱させる場
合、上記した別の実施例に係る離脱方法と同様に行な
う。
When the wafer S is to be detached from the electrostatic chuck 38 after the film formation or the etching process by using the semiconductor manufacturing apparatus equipped with the carrying gripper 55 having such a structure, the detachment according to the other embodiment described above is performed. Same as method.

【0048】上記したように本実施例に係る半導体製造
装置では、上記した別の実施例における半導体製造装置
(図2)における効果と同様の効果に加え、搬送用ウエ
ハ爪58が前記導電性セラミックスにより形成されてい
るので、ウエハSとの接触部分を削る必要をなくすこと
ができ、送用ウエハ爪58の構造をより簡単にすること
ができ、製造工程をより一層減らすことができ、低コス
ト化をより一層図ることができる。
As described above, in the semiconductor manufacturing apparatus according to this embodiment, in addition to the same effects as in the semiconductor manufacturing apparatus (FIG. 2) in the above-described another embodiment, the transfer wafer claw 58 has the conductive ceramics. Since it is formed by, it is possible to eliminate the need for shaving the contact portion with the wafer S, the structure of the transfer wafer claw 58 can be made simpler, the manufacturing process can be further reduced, and the cost can be reduced. Can be further improved.

【0049】なお、上記した実施例ではTiO2 を主成
分とする導電性セラミックスを用いた場合について説明
したが、別の実施例ではその他V23 、V25 、V
2、TiNZnO及びPbO2 等を主成分とする導電
性セラミックスを用いることができる。
In the above-mentioned embodiment, the case where the conductive ceramics containing TiO 2 as a main component is used has been described, but in another embodiment, other V 2 O 3 , V 2 O 5 , and V 2 are used.
Conductive ceramics containing O 2 , TiNZnO, PbO 2 or the like as a main component can be used.

【0050】また、上記した実施例では半導体製造装置
が平行平板型プラズマ装置及び横型のECRプラズマ処
理装置である場合について説明したが、別の実施例では
半導体製造装置が別のエッチング装置や薄膜形成装置で
ある場合においても同様に本発明を適用することができ
る。
Further, in the above-described embodiment, the case where the semiconductor manufacturing apparatus is the parallel plate type plasma apparatus and the horizontal type ECR plasma processing apparatus has been described, but in another embodiment, the semiconductor manufacturing apparatus has another etching apparatus or thin film forming apparatus. The present invention can be similarly applied to a device.

【0051】[0051]

【発明の効果】以上詳述したように本発明に係る半導体
製造装置にあっては、静電チャックからウエハを離脱さ
せる離脱用ノックピンの少なくとも表面部が導電性セラ
ミックスにより被覆されているので、前記ウエハに前記
離脱用ノックピンを当接させることにより、前記ウエハ
中に蓄積された電荷を前記離脱用ノックピン表面の前記
導電性セラミックスを介して速やかに放出させることが
できる。このため、前記ウエハと前記静電チャックとの
間に作用する残留吸着力が大きい場合でも、該吸着力を
短時間で弱めることができ、離脱をスムーズに行なうこ
とができ、前記ウエハを傷つけることなく離脱させるこ
とができ、また該ウエハの位置ずれが生じるのを防ぐこ
とができ、搬送トラブルの発生も防止することができ、
生産効率及び前記ウエハの歩留まりの向上を図ることが
できる。
As described in detail above, in the semiconductor manufacturing apparatus according to the present invention, at least the surface portion of the knocking pin for releasing the wafer from the electrostatic chuck is coated with the conductive ceramics. By bringing the disengagement knock pin into contact with the wafer, the electric charge accumulated in the wafer can be promptly released through the conductive ceramics on the surface of the disengagement knock pin. Therefore, even when the residual suction force acting between the wafer and the electrostatic chuck is large, the suction force can be weakened in a short time, the separation can be smoothly performed, and the wafer is damaged. Can be removed without any further, it is possible to prevent the displacement of the wafer from occurring, it is possible to prevent the occurrence of transport trouble,
The production efficiency and the yield of the wafer can be improved.

【0052】また、導電性セラミックスが接触しても前
記ウエハ表面への金属付着をほとんど生じさせず、該ウ
エハの金属汚染を少なくすることができる。
Further, even if the conductive ceramics come into contact with each other, almost no metal adheres to the surface of the wafer, and the metal contamination of the wafer can be reduced.

【0053】さらに、前記ウエハとの接触部分を削る必
要をなくすことができ、このため前記離脱用ノックピン
の構造を簡単にすることができ、製造工程を減らすこと
ができ、低コスト化を図ることができる。
Further, it is possible to eliminate the need to cut the contact portion with the wafer, and therefore, it is possible to simplify the structure of the disengagement knock pin, to reduce the manufacturing process, and to reduce the cost. You can

【0054】また、本発明に係る半導体製造装置にあっ
ては、搬送用ウエハ爪の表面部が導電性セラミックスに
より被覆されているので、前記ウエハに前記搬送用ウエ
ハ爪を当接させることにより、前記ウエハ中に蓄積され
た電荷を前記搬送用ウエハ爪表面の前記導電性セラミッ
クスを介して速やかに放出させることができる。このた
め、前記ウエハと前記静電チャックとの吸着力が大きい
場合でも、該吸着力を短時間で弱めることができ、離脱
をスムーズに行なうことができ、前記ウエハを傷つける
ことなく離脱させることができ、生産効率及び前記ウエ
ハの歩留まりの向上を図ることができる。
Further, in the semiconductor manufacturing apparatus according to the present invention, since the surface portion of the transfer wafer claw is covered with the conductive ceramics, by bringing the transfer wafer claw into contact with the wafer, The charges accumulated in the wafer can be promptly discharged through the conductive ceramics on the surface of the transfer wafer claw. Therefore, even if the attraction force between the wafer and the electrostatic chuck is large, the attraction force can be weakened in a short time, the detachment can be smoothly performed, and the wafer can be detached without being damaged. Therefore, the production efficiency and the yield of the wafer can be improved.

【0055】また、導電性セラミックスが接触しても前
記ウエハ表面への金属付着をほとんど生じさせず、該ウ
エハの金属汚染を少なくすることができる。
Further, even if the conductive ceramics come into contact with each other, almost no metal adheres to the surface of the wafer, and the metal contamination of the wafer can be reduced.

【0056】さらに、前記ウエハとの接触部分を削る必
要をなくすことができ、このため前記搬送用ノックピン
の構造を簡単にすることができ、製造工程を減らすこと
ができ、低コスト化を図ることができる。
Furthermore, it is possible to eliminate the need to cut the contacting portion with the wafer, which simplifies the structure of the transfer knock pin, reduces the number of manufacturing steps, and lowers the cost. You can

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る半導体製造装置の一実施例を概略
的に示した断面図である。
FIG. 1 is a sectional view schematically showing an embodiment of a semiconductor manufacturing apparatus according to the present invention.

【図2】別の実施例に係る半導体製造装置を概略的に示
した断面図である。
FIG. 2 is a sectional view schematically showing a semiconductor manufacturing apparatus according to another embodiment.

【図3】別の実施例に係る半導体製造装置に装備された
搬送用把持具を概略的に示した水平断面図である。
FIG. 3 is a horizontal cross-sectional view schematically showing a carrier holding tool equipped in a semiconductor manufacturing apparatus according to another embodiment.

【図4】さらに別の実施例に係る半導体製造装置に装備
された搬送用把持具を概略的に示した部分水平断面図で
ある。
FIG. 4 is a partial horizontal cross-sectional view schematically showing a carrier grip provided in a semiconductor manufacturing apparatus according to still another embodiment.

【図5】従来の半導体製造装置を概略的に示した断面図
である。
FIG. 5 is a sectional view schematically showing a conventional semiconductor manufacturing apparatus.

【図6】別の従来の半導体製造装置に装備された離脱用
ノックピンを概略的に示した断面図である。
FIG. 6 is a cross-sectional view schematically showing a knock pin for detachment mounted on another conventional semiconductor manufacturing apparatus.

【符号の説明】[Explanation of symbols]

10 半導体製造装置 24、38 静電チャック S ウエハ 28a 離脱用ノックピン 48、58 搬送用ウエハ爪 10 Semiconductor Manufacturing Equipment 24, 38 Electrostatic Chuck S Wafer 28a Release Knock Pins 48, 58 Transfer Wafer Claw

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 静電チャックが内装された半導体製造装
置において、前記静電チャックからウエハを離脱させる
離脱用ノックピンの少なくとも表面部が導電性セラミッ
クスにより被覆されていることを特徴とする半導体製造
装置。
1. A semiconductor manufacturing apparatus having a built-in electrostatic chuck, wherein at least a surface portion of a disengagement knock pin for separating a wafer from the electrostatic chuck is coated with a conductive ceramic. .
【請求項2】 静電チャックが内装された半導体製造装
置において、前記静電チャックからあるいは該静電チャ
ックにウエハを搬送する搬送用ウエハ爪の少なくとも表
面部が導電性セラミックスにより被覆されていることを
特徴とする半導体製造装置。
2. In a semiconductor manufacturing apparatus having an electrostatic chuck built-in, at least a surface portion of a transfer wafer claw for transferring a wafer from or to the electrostatic chuck is coated with a conductive ceramic. A semiconductor manufacturing apparatus characterized by:
JP14617993A 1993-06-17 1993-06-17 Semiconductor manufacturing equipment Pending JPH0722497A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14617993A JPH0722497A (en) 1993-06-17 1993-06-17 Semiconductor manufacturing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14617993A JPH0722497A (en) 1993-06-17 1993-06-17 Semiconductor manufacturing equipment

Publications (1)

Publication Number Publication Date
JPH0722497A true JPH0722497A (en) 1995-01-24

Family

ID=15401927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14617993A Pending JPH0722497A (en) 1993-06-17 1993-06-17 Semiconductor manufacturing equipment

Country Status (1)

Country Link
JP (1) JPH0722497A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168244A (en) * 1987-12-02 1989-07-03 John Labatt Ltd Protein product
JP2005101505A (en) * 2003-03-13 2005-04-14 Ventec-Ges Fuer Venturekapital & Unternehmensberatung Mbh Mobile and transportable type electrostatic substrate holder
JP2008263175A (en) * 2007-03-19 2008-10-30 Kyocera Corp Vacuum adsorption nozzle
US8447177B2 (en) 2007-09-12 2013-05-21 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus heating substrate by irradiation with light

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199730A (en) * 1990-11-29 1992-07-20 Toshiba Corp Transfer equipment
JPH04253356A (en) * 1991-01-28 1992-09-09 Toshiba Corp Electrostatic chuck with pusher pin
JPH0521584A (en) * 1991-07-16 1993-01-29 Nikon Corp Retaining equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199730A (en) * 1990-11-29 1992-07-20 Toshiba Corp Transfer equipment
JPH04253356A (en) * 1991-01-28 1992-09-09 Toshiba Corp Electrostatic chuck with pusher pin
JPH0521584A (en) * 1991-07-16 1993-01-29 Nikon Corp Retaining equipment

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01168244A (en) * 1987-12-02 1989-07-03 John Labatt Ltd Protein product
JP2005101505A (en) * 2003-03-13 2005-04-14 Ventec-Ges Fuer Venturekapital & Unternehmensberatung Mbh Mobile and transportable type electrostatic substrate holder
JP2008263175A (en) * 2007-03-19 2008-10-30 Kyocera Corp Vacuum adsorption nozzle
US8447177B2 (en) 2007-09-12 2013-05-21 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus heating substrate by irradiation with light
US8781309B2 (en) 2007-09-12 2014-07-15 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus heating substrate by irradiation with light
US9295107B2 (en) 2007-09-12 2016-03-22 SCREEN Holdings Co., Ltd. Heat treatment apparatus heating substrate by irradiation with light

Similar Documents

Publication Publication Date Title
US6243251B1 (en) Electrostatic chuck, and method of and apparatus for processing sample using the chuck
KR101876501B1 (en) In-situ removable electrostatic chuck
US7375946B2 (en) Method and apparatus for dechucking a substrate
JP2867526B2 (en) Semiconductor manufacturing equipment
US5507874A (en) Method of cleaning of an electrostatic chuck in plasma reactors
JP3911787B2 (en) Sample processing apparatus and sample processing method
US5746928A (en) Process for cleaning an electrostatic chuck of a plasma etching apparatus
US20040083977A1 (en) Lower pedestal shield
US20140150246A1 (en) Apparatus and Method for Carrying Substrates
JPH09148419A (en) Electrostatic chuck
JP2879887B2 (en) Plasma processing method
JP3230821B2 (en) Electrostatic chuck with pusher pin
TWI374475B (en)
EP0790642A2 (en) Method and apparatus for removing contaminant particles from surfaces in semiconductor processing equipment
JP3725967B2 (en) Method for removing electrostatically adsorbed sample
JPH0722497A (en) Semiconductor manufacturing equipment
JP4245868B2 (en) Method for reusing substrate mounting member, substrate mounting member and substrate processing apparatus
JP2817585B2 (en) Sample removal method
JPH10209258A (en) Electrostatic suction holding method and device
JP3027781B2 (en) Plasma processing method
JP2002367967A (en) Method and apparatus for treating plasma
KR100319468B1 (en) Plasma Treatment Method
TWI440123B (en) Apparatus and method for carrying substrates
JP2001326269A (en) Semiconductor manufacturing apparatus
JPH09275132A (en) Electrostatic chuck device, wafer removal method and wafer treatment device