JP2001326269A - Semiconductor manufacturing apparatus - Google Patents

Semiconductor manufacturing apparatus

Info

Publication number
JP2001326269A
JP2001326269A JP2000147456A JP2000147456A JP2001326269A JP 2001326269 A JP2001326269 A JP 2001326269A JP 2000147456 A JP2000147456 A JP 2000147456A JP 2000147456 A JP2000147456 A JP 2000147456A JP 2001326269 A JP2001326269 A JP 2001326269A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
pin
pusher pin
semiconductor
electrostatic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000147456A
Other languages
Japanese (ja)
Inventor
Takeshi Miya
豪 宮
Masakazu Hoshino
正和 星野
Katsumi Oyama
勝美 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000147456A priority Critical patent/JP2001326269A/en
Publication of JP2001326269A publication Critical patent/JP2001326269A/en
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor manufacturing apparatus which is little in deposition of particles to a semiconductor substrate and also in device damage. SOLUTION: A pusher pin is composed of a pin and a material covering around it, the material constituting the pin has a higher electric resistivity than that of the material covering around it and a top part of the pin directly contacting the semiconductor substrate is not covered but bared.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体基板を保持す
る基板支持装置を備えた半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus provided with a substrate supporting device for holding a semiconductor substrate.

【0002】[0002]

【従来の技術】現在、メモリやマイコンチップなど種々
の半導体装置の高集積化に伴い、集積回路の微細化が急
激に進んでいる。例えば現在は0.25μmルールから
0.18μmルールの集積回路を持つ半導体装置が量産
されており、半導体ウェハなどの半導体基板表面へのパ
ーティクル汚染に対する防止策の重要性が高まってい
る。
2. Description of the Related Art At the present time, with the increasing integration of various semiconductor devices such as memories and microcomputer chips, miniaturization of integrated circuits is rapidly advancing. For example, at present, semiconductor devices having integrated circuits of the 0.25 μm rule to the 0.18 μm rule are mass-produced, and the importance of measures for preventing particle contamination on the surface of a semiconductor substrate such as a semiconductor wafer is increasing.

【0003】従来より半導体装置製造工程における半導
体基板の処理に、反応性プラズマを利用したプラズマC
VD(Chemical Vapor Deposition)装置やプラズマエッ
チング装置等が使用されている。これらのプラズマ処理
装置では静電吸着装置が広く用いられている。以下、図
4に従って静電吸着装置の説明を行う。静電吸着装置1
は、内周側の吸着用電極2および外周側の吸着用電極
2′の2つの吸着用電極と、吸着用電極2および2′を
被覆する絶縁材3とを備え、吸着用電極2および2′に
所定の直流電圧を印加して、両者間に静電気力を生じさ
せ、半導体基板4を静電吸着装置1上面に吸着,保持す
るものである。
Conventionally, plasma C using reactive plasma has been used for processing a semiconductor substrate in a semiconductor device manufacturing process.
A VD (Chemical Vapor Deposition) apparatus, a plasma etching apparatus and the like are used. In these plasma processing apparatuses, an electrostatic suction apparatus is widely used. Hereinafter, the electrostatic attraction device will be described with reference to FIG. Electrostatic suction device 1
Is provided with two suction electrodes, an inner electrode 2 and an outer electrode 2 ′, and an insulating material 3 covering the electrodes 2 and 2 ′. ′, A predetermined DC voltage is applied thereto to generate an electrostatic force between them, and the semiconductor substrate 4 is attracted and held on the upper surface of the electrostatic attraction device 1.

【0004】特開平11−233601号公報に示され
るように、従来から半導体基板4を静電吸着装置1に載
置するためにプッシャーピンが使用されている。静電吸
着装置1には穴5が3箇所以上設けられており、それぞ
れにプッシャーピン6が貫通するように構成されてい
る。プッシャーピン6は昇降部7に取り付けられてお
り、この昇降部7を上昇、あるいは下降させることによ
りプッシャーピン6を押し上げたり押し下げたりする。
これにより半導体基板4を上昇、あるいは下降させる。
As shown in Japanese Patent Application Laid-Open No. 11-233601, a pusher pin has conventionally been used for mounting a semiconductor substrate 4 on an electrostatic chuck 1. The electrostatic suction device 1 is provided with three or more holes 5, each of which has a pusher pin 6 penetrating therethrough. The pusher pin 6 is attached to the elevating part 7, and the pusher pin 6 is pushed up or down by moving the elevating part 7 up or down.
Thereby, the semiconductor substrate 4 is raised or lowered.

【0005】従来からプッシャーピン6はセラミクス
(例えばアルミナ(Al23))や石英(SiO2 )など
電気抵抗率が大きな材料により構成されてきた。これ
は、仮に金属など電気抵抗率が小さな材料を用いた場
合、プッシャーピン6を押し上げる際に半導体基板4の
裏面とプッシャーピン6上端とが接触する時に、静電吸
着によって半導体基板4に蓄積された電荷がプッシャー
ピン6を経由して瞬間的にアースに流れるために半導体
基板4に形成した回路が破壊(例えば絶縁破壊)される
危険性があるためである。これは半導体装置製造におい
てデバイスダメージとなり歩留まりの低下を引き起こす
原因となる。また半導体基板4に行う半導体装置製造処
理がプラズマ処理の場合は、半導体基板4に蓄積される
電荷がプラズマによってさらに大きくなるため、プッシ
ャーピン6を押し上げる際に半導体基板4の裏面とプッ
シャーピン6上端とが接触する時に、半導体基板4に形
成した回路が破壊される危険性はさらに大きくなる。そ
こでプッシャーピン6をセラミクスなど電気抵抗率が大
きな材料で構成することによって、半導体基板4の裏面
とプッシャーピン6上端とを接触させる時に半導体基板
4に蓄積した電荷を徐々に除電させ、半導体基板4に形
成した回路の破壊を防止している。
Conventionally, the pusher pin 6 has been made of a material having a large electric resistivity such as ceramics (for example, alumina (Al 2 O 3 )) or quartz (SiO 2 ). This is because, if a material having a small electric resistivity such as a metal is used, when the back surface of the semiconductor substrate 4 comes into contact with the upper end of the pusher pin 6 when the pusher pin 6 is pushed up, the material is accumulated on the semiconductor substrate 4 by electrostatic attraction. This is because there is a danger that a circuit formed on the semiconductor substrate 4 will be destroyed (for example, dielectric breakdown) because the accumulated electric charge instantaneously flows to the ground via the pusher pin 6. This causes device damage in the manufacture of semiconductor devices and causes a reduction in yield. When the semiconductor device manufacturing process performed on the semiconductor substrate 4 is a plasma process, the electric charge accumulated in the semiconductor substrate 4 is further increased by the plasma, so that when the pusher pin 6 is pushed up, the back surface of the semiconductor substrate 4 and the upper end of the pusher pin 6 The risk of the circuit formed on the semiconductor substrate 4 being destroyed when the contact is made further increases. Therefore, by forming the pusher pin 6 from a material having a large electrical resistivity such as ceramics, the charge accumulated in the semiconductor substrate 4 when the back surface of the semiconductor substrate 4 is brought into contact with the upper end of the pusher pin 6 is gradually eliminated, and the semiconductor substrate 4 The destruction of the circuit formed in the above is prevented.

【0006】しかし、プッシャーピン6を電気抵抗率が
大きな材料で構成することで、別の弊害も出てくる。プ
ッシャーピン6を押し上げたり押し下げたりする際に不
具合などにより振動が発生し、静電吸着装置1に設けら
れた穴5の内壁面とプッシャーピン6との摩擦が生じた
場合、静電気が発生する。その結果半導体基板4が帯電
し、半導体基板4の表面近傍を浮遊しているパーティク
ルが静電気により半導体基板4に引き付けられ、付着す
る。半導体基板4へのパーティクルの付着は半導体装置
製造において歩留まりの低下の原因となるので望ましく
ない。
However, when the pusher pin 6 is made of a material having a large electric resistivity, another adverse effect appears. When the pusher pin 6 is pushed up or down, vibration occurs due to a problem or the like, and when friction occurs between the inner wall surface of the hole 5 provided in the electrostatic chuck 1 and the pusher pin 6, static electricity is generated. As a result, the semiconductor substrate 4 is charged, and particles floating near the surface of the semiconductor substrate 4 are attracted to and adhere to the semiconductor substrate 4 by static electricity. The attachment of particles to the semiconductor substrate 4 is not desirable because it causes a reduction in yield in the manufacture of semiconductor devices.

【0007】[0007]

【発明が解決しようとする課題】上記従来技術では、プ
ッシャーピン6をセラミクスや石英など電気抵抗率が大
きな材料で構成することでデバイスダメージを防止でき
るが、その反面、半導体基板4の表面へのパーティクル
付着を誘発するという問題が生じる。
In the above prior art, device damage can be prevented by forming the pusher pin 6 from a material having a large electrical resistivity such as ceramics or quartz. The problem of inducing particle adhesion occurs.

【0008】本発明は上記問題点を回避すべくなされた
もので、その目的は、デバイスダメージを防止しなが
ら、半導体基板4の表面へのパーティクルの付着が少な
い基板支持装置を備えた半導体製造装置を提供すること
である。
SUMMARY OF THE INVENTION The present invention has been made in order to avoid the above problems, and has as its object to prevent a device from being damaged and to provide a semiconductor manufacturing apparatus having a substrate support device that causes less adhesion of particles to the surface of a semiconductor substrate 4. It is to provide.

【0009】[0009]

【課題を解決するための手段】本発明ではセラミクスや
石英など電気抵抗率が大きな材料で構成したプッシャー
ピン6の表面を、金属など電気抵抗率が小さな材料で被
覆する。また、このときに半導体基板の裏面と直接接触
するプッシャーピン6上部は金属など電気抵抗率が小さ
な材料で被覆せずに、セラミクスなど電気抵抗率が大き
な材料が剥き出しになるように構成する。
According to the present invention, the surface of the pusher pin 6 made of a material having a large electric resistivity such as ceramics or quartz is coated with a material having a small electric resistivity such as a metal. At this time, the upper part of the pusher pin 6 which is in direct contact with the back surface of the semiconductor substrate is not covered with a material having a small electric resistivity such as a metal, but a material having a large electric resistivity such as a ceramic is exposed.

【0010】[0010]

【発明の実施の形態】以下、本発明の実施例を図1〜図
3にしたがって詳しく説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below in detail with reference to FIGS.

【0011】図1は本発明の実施例を適用した有磁場マ
イクロ波プラズマCVD装置である。側壁8の上に石英
蓋9を設置し、これにより構成される処理室10内に静
電吸着装置1を設け、その上に半導体基板4を吸着して
処理を行う。マイクロ波発振器11によって発生させた
マイクロ波12を導波管13によって導入し、放電管1
4の周りに取り付けられたコイル15により誘起させた
磁場との相互作用によりプラズマ16を発生させる。処
理ガス17はノズル18を通して処理室10内に導入す
る。半導体基板4をプラズマ16にさらすことによって
処理(ここでは成膜処理)を行う。処理ガス17、及び
反応生成物は排気口19から排出する。
FIG. 1 shows a magnetic field microwave plasma CVD apparatus to which an embodiment of the present invention is applied. A quartz lid 9 is provided on the side wall 8, and the electrostatic chuck 1 is provided in a processing chamber 10 formed by the quartz lid 9, and the semiconductor substrate 4 is sucked thereon to perform processing. A microwave 12 generated by a microwave oscillator 11 is introduced by a waveguide 13 and the discharge tube 1
Plasma 16 is generated by interaction with a magnetic field induced by a coil 15 mounted around 4. The processing gas 17 is introduced into the processing chamber 10 through the nozzle 18. A process (here, a film formation process) is performed by exposing the semiconductor substrate 4 to the plasma 16. The processing gas 17 and the reaction products are exhausted from an exhaust port 19.

【0012】静電吸着装置1全体を上下に貫通するよう
にプッシャーピン6を配置させ、昇降部7に取り付け
る。この昇降部7を上下に動かすことによりプッシャー
ピン6を昇降させ、搬送ロボット(ここには図示しな
い)を用いて処理室10内に搬入された半導体基板4を
静電吸着装置1上面へ載置する。昇降部7と側壁8との
間にはベローズ20を設置し、処理室10の気密を保っ
ている。
A pusher pin 6 is disposed so as to penetrate the entire electrostatic chuck 1 up and down, and is attached to a lifting unit 7. The pusher pin 6 is moved up and down by moving the elevating unit 7 up and down, and the semiconductor substrate 4 carried into the processing chamber 10 is placed on the upper surface of the electrostatic adsorption device 1 by using a transfer robot (not shown). I do. A bellows 20 is provided between the elevating unit 7 and the side wall 8 to keep the processing chamber 10 airtight.

【0013】図2は実施例の静電吸着装置1の側断面図
であり、半導体基板4を吸着した時の様子を拡大して示
している。
FIG. 2 is a side sectional view of the electrostatic suction device 1 of the embodiment, and shows an enlarged view when the semiconductor substrate 4 is sucked.

【0014】半導体基板4はプラズマ16で加熱される
ため、適切な温度に保つために冷却が必要となることが
多い。通常のプラズマ処理は数Pa程度の低圧力下で行
うので半導体基板4と静電吸着装置1上面との間の伝熱
効率が低く、半導体基板4の冷却効率が悪い。そこで半
導体基板4を静電吸着装置1上面に吸着しながら、両者
間に熱伝導率が大きなヘリウム(He)などの伝熱ガス
を伝熱ガス供給管21から供給し、この伝熱ガスの圧力
を制御することによって両者間の熱コンダクタンスを制
御している。なお、ここには図示しないが静電吸着装置
1上面の表面形状は凹凸状になっており、半導体基板4
と静電吸着装置1上面との間の伝熱ガスの圧力が、中心
と周辺で一様になるよう工夫している。
Since the semiconductor substrate 4 is heated by the plasma 16, cooling is often required in order to maintain an appropriate temperature. Since normal plasma processing is performed under a low pressure of about several Pa, the heat transfer efficiency between the semiconductor substrate 4 and the upper surface of the electrostatic chuck 1 is low, and the cooling efficiency of the semiconductor substrate 4 is low. Thus, while adsorbing the semiconductor substrate 4 on the upper surface of the electrostatic adsorption device 1, a heat transfer gas such as helium (He) having a high thermal conductivity is supplied from the heat transfer gas supply pipe 21 between the two, and the pressure of the heat transfer gas is increased. Is controlled, thereby controlling the thermal conductance between the two. Although not shown here, the surface shape of the upper surface of the electrostatic adsorption device 1 is uneven, and the semiconductor substrate 4
The pressure of the heat transfer gas between the upper surface and the upper surface of the electrostatic attraction device 1 is devised to be uniform at the center and at the periphery.

【0015】静電吸着装置1内部に内周側の吸着用電極
2および外周側の吸着用電極2′の2つの吸着用電極を
設けている。内周側の吸着用電極2にはプラスの電圧を
印加するための直流電源22および電圧印加をON,O
FFするためのスイッチ23を接続している。また外周
側の吸着用電極2′にはマイナスの電圧を印加するため
の直流電源22′および電圧印加をON,OFFするた
めのスイッチ23′を接続している。これらの吸着用電
極2および2′に給電することによって半導体基板4を
静電吸着装置1上面に吸着,保持する。
Inside the electrostatic suction device 1, two suction electrodes, an inner suction electrode 2 and an outer suction electrode 2 ', are provided. A DC power supply 22 for applying a positive voltage to the suction electrode 2 on the inner peripheral side and the voltage application is turned on and off.
A switch 23 for performing FF is connected. Further, a DC power supply 22 'for applying a negative voltage and a switch 23' for turning ON / OFF the voltage application are connected to the outer side attracting electrode 2 '. By supplying power to these suction electrodes 2 and 2 ′, the semiconductor substrate 4 is suctioned and held on the upper surface of the electrostatic suction device 1.

【0016】静電吸着装置1の内部に冷媒流路24を形
成し、外部に接続した冷却装置によって冷媒供給口25
から冷媒を供給し、冷媒流路24を通し、冷媒排出口2
6から排出することにより静電吸着装置1を冷却する。
プラズマ処理中に半導体基板4が受ける熱は、冷媒流路
24の内部を流れる冷媒に逃がしている。プラズマ16
から静電吸着装置1を保護するためにカバー27を取り
付けている。
A refrigerant flow path 24 is formed inside the electrostatic adsorption device 1, and a refrigerant supply port 25 is formed by a cooling device connected to the outside.
From the refrigerant outlet 24, through the refrigerant passage 24,
Then, the electrostatic suction device 1 is cooled by being discharged from the vacuum cleaner 6.
Heat received by the semiconductor substrate 4 during the plasma processing is released to the refrigerant flowing inside the refrigerant channel 24. Plasma 16
A cover 27 is attached to protect the electrostatic attraction device 1 from the pressure.

【0017】図3は実施例の静電吸着装置1のプッシャ
ーピン6の昇降機構におけるプッシャーピン6近傍を拡
大した側断面図である。本実施例ではアルミナで構成し
たピン28の周りにアルミニウム(Al)で構成された
パイプ29を被せることによってプッシャーピン6を構
成している。また、プッシャーピン6を取り付け治具3
0とナット31とボルト32を用いて昇降部7に取り付
けている。昇降部7は電気的にアースさせている。これ
により半導体基板4とプッシャーピン6とが接触したと
きに、半導体基板4に蓄積した電荷はピン28を経由し
て徐々にアースに流れる。また、パイプ29は電気抵抗
率が小さいため、パイプ29と穴5の内壁面との間に摩
擦が生じても電荷はすぐにパイプ29を経由しアースに
流れ、プッシャーピン6が静電気によって帯電すること
は無い。
FIG. 3 is an enlarged side sectional view of the vicinity of the pusher pin 6 in the lifting mechanism for the pusher pin 6 of the electrostatic chuck 1 of the embodiment. In this embodiment, the pusher pin 6 is formed by covering a pin 29 made of alumina with a pipe 29 made of aluminum (Al). Also, pusher pin 6 is attached to jig 3
0, nuts 31 and bolts 32 are used to attach to the elevating section 7. The elevating unit 7 is electrically grounded. Thus, when the semiconductor substrate 4 comes into contact with the pusher pin 6, the electric charge accumulated in the semiconductor substrate 4 gradually flows to the ground via the pin 28. Further, since the pipe 29 has a small electric resistivity, even if friction occurs between the pipe 29 and the inner wall surface of the hole 5, the electric charge immediately flows to the ground via the pipe 29, and the pusher pin 6 is charged by static electricity. There is nothing.

【0018】以下図1,図2および図3を用いて、この
静電吸着装置1を用いた実際の半導体装置製造プロセス
について詳細に説明する。なお、ここでは半導体装置製
造プロセスとしてプラズマCVDプロセスを例にとり説
明する。
Hereinafter, an actual semiconductor device manufacturing process using the electrostatic chuck 1 will be described in detail with reference to FIGS. 1, 2 and 3. Here, a plasma CVD process will be described as an example of a semiconductor device manufacturing process.

【0019】(1)プラズマCVDプロセスを施す前の
半導体基板4を搬送ロボット(図示しない)によって処
理室10に搬入する。このとき、昇降部7を上昇させる
ことによってプッシャーピン6を押し上げ、搬送ロボッ
トから半導体基板4を受け取り、その後昇降部7を下降
させることによってプッシャーピン6を押し下げ、半導
体基板4を静電吸着装置1上に載置する。その際、プッ
シャーピン6と静電吸着装置1に設けられた穴5の内壁
との間に摩擦が生じても、プッシャーピン6は静電気に
よって帯電することは無い。よって半導体基板4は静電
気によって帯電せず、半導体基板4表面近傍のパーティ
クルを引き付けることは無い。
(1) The semiconductor substrate 4 before the plasma CVD process is carried into the processing chamber 10 by a transfer robot (not shown). At this time, the pusher pins 6 are pushed up by raising the elevating unit 7 to receive the semiconductor substrate 4 from the transfer robot, and then the pusher pins 6 are pushed down by lowering the elevating unit 7 so that the semiconductor substrate 4 is held by the electrostatic chuck 1. Place on top. At this time, even if friction occurs between the pusher pin 6 and the inner wall of the hole 5 provided in the electrostatic suction device 1, the pusher pin 6 is not charged by static electricity. Therefore, the semiconductor substrate 4 is not charged by static electricity, and does not attract particles near the surface of the semiconductor substrate 4.

【0020】(2)処理室10内において、半導体基板
4にプラズマCVDプロセスを施す。
(2) In the processing chamber 10, the semiconductor substrate 4 is subjected to a plasma CVD process.

【0021】(3)プラズマCVDプロセスを施した後
の半導体基板4を搬送ロボットに受け渡す前に、昇降部
7を上昇させることによってプッシャーピン6を押し上
げる。その際、静電吸着やプラズマCVDプロセスによ
って半導体基板4が帯電していたとしても、プッシャー
ピン6の電気抵抗率が大きいため、半導体基板4に形成
された回路にダメージを生じさせるほど大きな電流が瞬
間的に流れることは無い。また、プッシャーピン6と静
電吸着装置1に設けられた穴5の内壁との間に摩擦が生
じても、プッシャーピン6が静電気で帯電することは無
い。よって半導体基板4は静電気によって帯電せず、半
導体基板4表面近傍のパーティクルを引き付けることは
無い。
(3) Before transferring the semiconductor substrate 4 after the plasma CVD process to the transfer robot, the lifting unit 7 is raised to push up the pusher pin 6. At this time, even if the semiconductor substrate 4 is charged by the electrostatic chuck or the plasma CVD process, the electric resistance of the pusher pin 6 is large, so that a large current that causes damage to a circuit formed on the semiconductor substrate 4 is generated. There is no instantaneous flow. Further, even if friction occurs between the pusher pin 6 and the inner wall of the hole 5 provided in the electrostatic chuck 1, the pusher pin 6 is not charged by static electricity. Therefore, the semiconductor substrate 4 is not charged by static electricity, and does not attract particles near the surface of the semiconductor substrate 4.

【0022】(4)昇降部7を下降させることによって
プッシャーピン6を押し下げ、プラズマCVDプロセス
を施した後の半導体基板4を搬送ロボットによって受け
渡す。その際、プッシャーピン6と静電吸着装置1に設
けられた穴5の内壁との間に摩擦が生じても、プッシャ
ーピン6が静電気で帯電することは無い。よって半導体
基板4は静電気によって帯電せず、半導体基板4表面近
傍のパーティクルを引き付けることは無い。
(4) The pusher pin 6 is pushed down by lowering the elevating unit 7, and the semiconductor substrate 4 after the plasma CVD process is delivered by the transfer robot. At this time, even if friction occurs between the pusher pin 6 and the inner wall of the hole 5 provided in the electrostatic suction device 1, the pusher pin 6 is not charged by static electricity. Therefore, the semiconductor substrate 4 is not charged by static electricity, and does not attract particles near the surface of the semiconductor substrate 4.

【0023】上記(1)から(4)までの処理を繰り返
すことによって、連続的に複数の半導体基板4にプラズ
マCVDプロセスを施すことができる。
By repeating the above processes (1) to (4), a plurality of semiconductor substrates 4 can be continuously subjected to the plasma CVD process.

【0024】本実施例ではプッシャーピン6を構成する
ピン28をアルミナ製、ピン28を被覆するパイプ29
をアルミニウム製としたが、それぞれを構成する材料は
それらに限らない。重要なのは半導体基板4のデバイス
ダメージを防ぐためにピン28を電気抵抗率が大きな材
料で構成すること、およびプッシャーピン6と静電吸着
装置1に設けられた穴5の内壁との間に摩擦が生じても
静電気で帯電することがないようにピン28を電気抵抗
率が小さな材料で被覆すること、およびプッシャーピン
6の上部を電気抵抗率が小さな材料で被覆せずに電気抵
抗率が大きな材料で構成されたピン28を剥き出しにす
ることである。
In this embodiment, the pin 28 constituting the pusher pin 6 is made of alumina, and the pipe 29 covering the pin 28
Is made of aluminum, but the material constituting each is not limited to them. What is important is that the pins 28 are made of a material having a large electrical resistivity in order to prevent device damage to the semiconductor substrate 4, and that friction occurs between the pusher pins 6 and the inner walls of the holes 5 provided in the electrostatic chuck 1. Even if the pin 28 is covered with a material having a small electric resistivity so as not to be charged by static electricity, the upper portion of the pusher pin 6 is not covered with a material having a small electric resistivity and is made of a material having a large electric resistivity. The exposed pin 28 is exposed.

【0025】また、本実施例ではピン28を電気抵抗率
が小さな材料で被覆するためにパイプ29を被せたが、
被覆する手段はこれに限らない。重要なのはプッシャー
ピン6と静電吸着装置1に設けられた穴5の内壁との間
に摩擦が生じてもプッシャーピン6が静電気で帯電する
ことがないようにピン28を電気抵抗率が小さな材料で
被覆することであり、例えばピン28にスパッタリン
グ,CVD,めっき,塗布などの手段により電気抵抗率
が小さな材料の薄膜を成膜することによって被覆しても
構わない。
Further, in this embodiment, the pipe 28 is covered to cover the pin 28 with a material having a small electric resistivity.
The means for coating is not limited to this. What is important is that the pin 28 is made of a material having a small electrical resistivity so that the pusher pin 6 is not charged by static electricity even if friction occurs between the pusher pin 6 and the inner wall of the hole 5 provided in the electrostatic chuck 1. For example, the pin 28 may be covered by forming a thin film of a material having a small electric resistivity on the pin 28 by means such as sputtering, CVD, plating, or coating.

【0026】また、本実施例では半導体装置製造プロセ
スをプラズマCVDプロセス,基板支持装置を静電吸着
装置としたが、本発明はピン28を電気抵抗率が小さな
材料で被覆することによって半導体基板4が静電気で帯
電することを防止するものであり、プラズマCVDプロ
セス以外の半導体装置製造プロセス、および静電吸着装
置以外の基板支持装置を用いた半導体製造装置に対して
も有効である。
In this embodiment, the semiconductor device manufacturing process is a plasma CVD process, and the substrate supporting device is an electrostatic attraction device. However, according to the present invention, the pins 28 are coated with a material having a small electric resistivity to thereby form the semiconductor substrate 4. Is prevented from being charged by static electricity, and is also effective for a semiconductor device manufacturing process other than the plasma CVD process and a semiconductor manufacturing device using a substrate supporting device other than the electrostatic chucking device.

【0027】[0027]

【発明の効果】以上説明したように、本発明によれば、
基板支持装置を用いた半導体製造装置において、デバイ
スダメージを防止しながら、半導体基板の表面へのパー
ティクルの付着が少ない、歩留まりの高い半導体製造装
置を提供することができる。
As described above, according to the present invention,
In a semiconductor manufacturing apparatus using a substrate supporting apparatus, it is possible to provide a high-yield semiconductor manufacturing apparatus with less adhesion of particles to the surface of a semiconductor substrate while preventing device damage.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例を示す有磁場マイクロ波プラズ
マCVD装置の側断面図である。
FIG. 1 is a side sectional view of a magnetic field microwave plasma CVD apparatus showing an embodiment of the present invention.

【図2】本発明の実施例を示す有磁場マイクロ波プラズ
マCVD装置に使用されている静電吸着装置の拡大側面
図である。
FIG. 2 is an enlarged side view of an electrostatic chuck used in a magnetic field microwave plasma CVD apparatus according to an embodiment of the present invention.

【図3】本発明の実施例を示す有磁場マイクロ波プラズ
マCVD装置に使用されている静電吸着装置におけるプ
ッシャーピン6の昇降機構を拡大した側断面図である。
FIG. 3 is an enlarged side sectional view of a lifting mechanism for a pusher pin 6 in an electrostatic chuck used in a magnetic field microwave plasma CVD apparatus according to an embodiment of the present invention.

【図4】静電吸着装置の従来例を示す側断面図である。FIG. 4 is a side sectional view showing a conventional example of an electrostatic suction device.

【符号の説明】[Explanation of symbols]

1…静電吸着装置、4…半導体基板、6…プッシャーピ
ン、7…昇降部、8…側壁、9…石英蓋、10…処理
室、11…マイクロ波発振器、12…マイクロ波、13
…導波管、14…放電管、15…コイル、16…プラズ
マ、17…処理ガス、18…ノズル、19…排気口。
DESCRIPTION OF SYMBOLS 1 ... Electrostatic adsorption device, 4 ... Semiconductor substrate, 6 ... Pusher pin, 7 ... Elevating part, 8 ... Side wall, 9 ... Quartz lid, 10 ... Processing chamber, 11 ... Microwave oscillator, 12 ... Microwave, 13
... Waveguide, 14 discharge tube, 15 coil, 16 plasma, 17 processing gas, 18 nozzle, 19 exhaust port.

フロントページの続き (72)発明者 大山 勝美 茨城県日立市国分町一丁目1番1号 株式 会社日立製作所国分事業所内 Fターム(参考) 4K030 CA04 CA12 FA02 GA12 KA46 KA47 5F004 AA06 AA14 BB18 BC08 5F031 CA02 HA02 HA16 HA33 MA28 PA21 5F045 BB15 BB16 DP02 DQ10 EM05 EM10 Continued on the front page (72) Inventor Katsumi Oyama 1-1-1, Kokubuncho, Hitachi City, Ibaraki Prefecture F-term in Kokubu Works, Hitachi, Ltd. (Reference) 4K030 CA04 CA12 FA02 GA12 KA46 KA47 5F004 AA06 AA14 BB18 BC08 5F031 CA02 HA02 HA16 HA33 MA28 PA21 5F045 BB15 BB16 DP02 DQ10 EM05 EM10

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】基板支持装置を備え、半導体基板をプッシ
ャーピンを用いて昇降させ、処理室に搬入,処理室から
搬出する機構を有した半導体製造装置において、プッシ
ャーピンをピンおよびその周りを被覆する材料によって
構成し、ピンを構成する材料の電気抵抗率を、その周り
を被覆する材料の電気抵抗率よりも大きくし、かつ半導
体基板と直接接触するピン上部を被覆せずに剥き出しに
することを特徴とするプッシャーピンを備えたことを特
徴とする半導体製造装置。
1. A semiconductor manufacturing apparatus comprising a substrate support device, a mechanism for moving a semiconductor substrate up and down using a pusher pin, and carrying the semiconductor substrate into and out of the processing chamber. The material of the pin is made of a material having a higher electrical resistivity than the material of the material surrounding the pin, and the pin upper portion that is in direct contact with the semiconductor substrate is exposed without being covered. A semiconductor manufacturing apparatus comprising a pusher pin characterized by the above-mentioned.
JP2000147456A 2000-05-15 2000-05-15 Semiconductor manufacturing apparatus Pending JP2001326269A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000147456A JP2001326269A (en) 2000-05-15 2000-05-15 Semiconductor manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000147456A JP2001326269A (en) 2000-05-15 2000-05-15 Semiconductor manufacturing apparatus

Publications (1)

Publication Number Publication Date
JP2001326269A true JP2001326269A (en) 2001-11-22

Family

ID=18653642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000147456A Pending JP2001326269A (en) 2000-05-15 2000-05-15 Semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP2001326269A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032750A1 (en) * 2008-09-16 2010-03-25 東京エレクトロン株式会社 Substrate processing apparatus and substrate placing table
JP2010073751A (en) * 2008-09-16 2010-04-02 Tokyo Electron Ltd Plasma processing apparatus, and substrate placing table
CN105525274A (en) * 2016-01-26 2016-04-27 北京科技大学 Quartz bell jar used for microwave plasma chemical vapor deposition device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010032750A1 (en) * 2008-09-16 2010-03-25 東京エレクトロン株式会社 Substrate processing apparatus and substrate placing table
JP2010073751A (en) * 2008-09-16 2010-04-02 Tokyo Electron Ltd Plasma processing apparatus, and substrate placing table
CN102160166A (en) * 2008-09-16 2011-08-17 东京毅力科创株式会社 Substrate processing apparatus and substrate placing table
CN102160166B (en) * 2008-09-16 2013-05-22 东京毅力科创株式会社 Substrate processing apparatus and substrate placing table
CN105525274A (en) * 2016-01-26 2016-04-27 北京科技大学 Quartz bell jar used for microwave plasma chemical vapor deposition device

Similar Documents

Publication Publication Date Title
JP4559595B2 (en) Apparatus for placing object to be processed and plasma processing apparatus
US5539179A (en) Electrostatic chuck having a multilayer structure for attracting an object
US8323414B2 (en) Particle removal apparatus and method and plasma processing apparatus
US8287750B2 (en) Plasma processing method and plasma processing apparatus
WO2004084298A1 (en) Substrate holding mechanism using electrostaic chuck and method of manufacturing the same
JP2004055703A (en) Apparatus and method for plasma processing
JP2004047511A (en) Method for releasing, method for processing, electrostatic attracting device, and treatment apparatus
KR20040028779A (en) Plasma treating apparatus and plasma treating method
JP4322484B2 (en) Plasma processing method and plasma processing apparatus
JP4642809B2 (en) Plasma processing method and plasma processing apparatus
JPH07335732A (en) Electrostatic chuck, plasma treatment equipment using electrostatic chuck and its manufacture
JP3182615B2 (en) Plasma processing method and apparatus
JPH06349938A (en) Vacuum processing device
JPH10154745A (en) Electrostatic attracting device
JP2767282B2 (en) Substrate holding device
JP4245868B2 (en) Method for reusing substrate mounting member, substrate mounting member and substrate processing apparatus
JPH01200625A (en) Semiconductor wafer processing equipment
JP2001326269A (en) Semiconductor manufacturing apparatus
JP4129152B2 (en) Substrate mounting member and substrate processing apparatus using the same
JPH06124998A (en) Plasma process equipment
JP4231362B2 (en) Plasma processing apparatus and plasma processing method
JPH07201818A (en) Dry etching equipment
JPH11111830A (en) Electrostatic sucking device and method, and method and device for treatment apparatus using them
JP2001223259A (en) Electrostatic attracting electrode
JP2001176958A (en) Plasma processing method