JPH07219512A - Raster scan tv image generation device and composite display method for tv image of high resolution - Google Patents

Raster scan tv image generation device and composite display method for tv image of high resolution

Info

Publication number
JPH07219512A
JPH07219512A JP6034136A JP3413694A JPH07219512A JP H07219512 A JPH07219512 A JP H07219512A JP 6034136 A JP6034136 A JP 6034136A JP 3413694 A JP3413694 A JP 3413694A JP H07219512 A JPH07219512 A JP H07219512A
Authority
JP
Japan
Prior art keywords
image
clock
raster scan
generating
dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6034136A
Other languages
Japanese (ja)
Inventor
Yuuji Utsuzawa
裕二 宇津沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP6034136A priority Critical patent/JPH07219512A/en
Publication of JPH07219512A publication Critical patent/JPH07219512A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the composite display system for a TV image of optional resolution such as 1280X1024-line and 60Hz noninterlaced resolution. CONSTITUTION:The system consists of plural raster scan TV image generation devices A and B, one TV image composition device A or B, and a TV monitor. The generation devices A and B reduce a vertical and a horizontal synchronizing signal to 1/4 as high as the original rate and outputs them, and converts bit map data into analog data with a reduced clock 1/4 time as fast as the original clock, thereby outputting a TV video signal. The composition device samples and stores the output TV video signal of each generation device with a clock a little faster than the reduced clock, reads image data out of respective storage parts with the original dot clock and puts them together, and outputs the vertical and horizontal synchronizing signals at the original rate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ラスタスキャンTV画
像生成装置及び高解像度TV画像の合成表示方式に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a raster scan TV image generator and a high resolution TV image composite display system.

【0002】[0002]

【従来の技術】TV画像の合成表示方式は、基本的に
は、図4に示すように複数のラスタスキャンTV画像生
成装置(図示例では41aと41bの2台)とこれらに
後置される1台のTV画像合成装置42とTVモニタ4
3とで構成され、コンピュータで生成したグラフィック
データやコンピュータで処理した映像データ(TVカメ
ラで撮像した画像をコンピュータ処理したものを含む)
の一部をTVモニタ43の画面上に同時に重ねて表示す
る方式である。
2. Description of the Related Art Basically, as shown in FIG. 4, a composite display system of TV images is basically provided with a plurality of raster scan TV image generation devices (two 41a and 41b in the illustrated example) and these devices. One TV image synthesizer 42 and TV monitor 4
3, and computer-generated graphic data and computer-processed video data (including images taken by a TV camera that have been computer-processed).
Is a method of displaying a part of the image on the screen of the TV monitor 43 at the same time.

【0003】図4において、ラスタスキャンTV画像生
成装置41aと同41bは、それぞれ、上述したグラフ
ィックデータや映像データの対応するものがビットマッ
プ形式で書き込まれている画像メモリプレーン、画像メ
モリプレーンからビットマップデータをラスタスキャン
方式で読み出すと共に、水平と垂直の同期信号を生成出
力する読出回路及び読み出したビットマップデータをア
ナログ化してTVビデオ信号を出力するD/A変換器を
基本的に備える。
In FIG. 4, a raster scan TV image generation device 41a and a raster scan TV image generation device 41b respectively include an image memory plane in which corresponding ones of the above-mentioned graphic data and video data are written in a bitmap format, and a bit from the image memory plane. It basically comprises a read circuit for reading out map data by a raster scan method, generating and outputting horizontal and vertical synchronizing signals, and a D / A converter for analogizing read bit map data and outputting a TV video signal.

【0004】従って、TV画像合成装置42へ出力され
る#1と#2のTV映像信号は、実際には、TVビデオ
信号と垂直同期信号と水平同期信号とからなるが、説明
の便宜上TV映像信号=TVビデオ信号としてある。つ
まり、例えば、ラスタスキャンTV画像生成装置41a
の出力TV映像信号#1は△の図形を含み、ラスタスキ
ャンTV画像生成装置41bの出力TV映像信号#2は
○を□で囲んだ図形を含んだ映像信号だとする。
Therefore, the # 1 and # 2 TV video signals output to the TV image synthesizing device 42 actually consist of a TV video signal, a vertical sync signal, and a horizontal sync signal. Signal = TV video signal. That is, for example, the raster scan TV image generation device 41a
It is assumed that the output TV video signal # 1 of # 1 includes a figure of Δ, and the output TV video signal # 2 of the raster scan TV image generation device 41b is a video signal including a figure of circle surrounded by □.

【0005】TV画像合成装置42は、ラスタスキャン
TV画像生成装置と1対1対応で設けられるA/D変換
器及び画像メモリプレーン(421、422)(42
3、424)と、合成演算回路425と、D/A変換器
426とを基本的に備える。
The TV image synthesizing device 42 has an A / D converter and image memory planes (421, 422) (42) provided in a one-to-one correspondence with the raster scan TV image generating device.
3, 424), a combining operation circuit 425, and a D / A converter 426.

【0006】ラスタスキャンTV画像生成装置41aの
出力TV映像信号#1はA/D変換器421でディジタ
ル化され画像メモリプレーン422に書き込まれ、同様
に、ラスタスキャンTV画像生成装置41bの出力TV
映像信号#2はA/D変換器423でディジタル化され
画像メモリプレーン424に書き込まれる。
The output TV video signal # 1 of the raster scan TV image generation device 41a is digitized by the A / D converter 421 and written in the image memory plane 422, and similarly, the output TV of the raster scan TV image generation device 41b is output.
The video signal # 2 is digitized by the A / D converter 423 and written in the image memory plane 424.

【0007】合成演算回路425は、画像メモリプレー
ン422と同424から出力される画像データを取り込
み、パーソナルコンピュータ等の上位装置から入力する
合成のためのパラメータ(サイズ、位置、合成演算等)
の指定に従って合成処理をする。合成画像データは、D
/A変換器426でアナログ化され、ラスタスキャン方
式に従った合成TVビデオ信号となり、TVモニタ43
に合成表示される。図示例で言えば、△の図形と○を□
で囲んだ図形とが重ねて表示される。
The synthesis operation circuit 425 takes in image data output from the image memory planes 422 and 424 and inputs parameters from a higher-level device such as a personal computer for synthesis (size, position, synthesis operation, etc.).
The synthesis processing is performed according to the designation of. The composite image data is D
The analog / analog converter 426 converts the analog TV signal into a composite TV video signal according to the raster scan method, and the TV monitor 43
Will be composited and displayed. In the example shown in the figure, the figure of △ and the circle of □
The figure surrounded by is overlaid and displayed.

【0008】[0008]

【発明が解決しようとする課題】ここに、TV画像の解
像度には、512ドット×512ラインや640ドット
×480ラインの一般的なもの(低解像度)と、ワーク
ステーション等で使用されている例えば1280ドット
×1024ライン等の高解像度のものとがある。低解像
度のものは、リフレッシュレート(垂直同期信号周波
数)がノンインタレースで60Hz、また、2:1のイ
ンタレースで30Hzと遅いものであるので、この場合
には、図4における421や423のA/D変換器とし
て低価格の入手容易なものを用いることができる。
The resolution of a TV image is generally 512 dots × 512 lines or 640 dots × 480 lines (low resolution), and is used in a workstation or the like. Some of them have high resolution such as 1280 dots × 1024 lines. The low-resolution one has a slow refresh rate (vertical sync signal frequency) of 60 Hz for non-interlace and 30 Hz for 2: 1 interlace. In this case, the refresh rate (vertical sync signal frequency) of 421 and 423 in FIG. A low-priced and easily available A / D converter can be used.

【0009】一方、高解像度のものでは、現在発展段階
にあり上記以外にも各種あるが、リフレッシュレートが
60Hzである場合、そのTVビデオ信号のドットレー
トは100MHzにも及ぶので、上述した低価格の入手
容易な低速のA/D変換器は使用できず、ECLタイプ
の高速A/D変換器及び高速画像メモリを使用しなけれ
ばならない。しかし、ECLタイプの高速A/D変換器
及び高速画像メモリは、カスタムメイドでしかも高価格
であるので入手困難である。
On the other hand, in the case of high resolution ones, there are various kinds other than the above at the present stage of development, but when the refresh rate is 60 Hz, the dot rate of the TV video signal reaches as high as 100 MHz, so the above-mentioned low price. The readily available low speed A / D converter cannot be used, and an ECL type high speed A / D converter and high speed image memory must be used. However, the ECL type high-speed A / D converter and the high-speed image memory are custom-made and expensive, and are difficult to obtain.

【0010】従って、図4に示した合成装置42の構成
でかかる高解像度TV画像の合成を実現しようとする
と、非常に高価なものとなり経済性を無視した実用性に
乏しいものとなるという問題がある。
Therefore, if the composition of the high-resolution TV image is attempted to be realized by the composition of the composition device 42 shown in FIG. 4, there is a problem that the cost becomes very expensive and the practicality ignoring the economical efficiency becomes poor. is there.

【0011】逆に、低価格性を重視して高解像度TV画
像の合成を実現しようとすると、例えば図5に示すよう
に、高解像度ラスタスキャンTV画像生成装置51の出
力TV映像信号(例えば1280ドット×1024ライ
ン)をダウンコンバータ52で低解像度のTV映像信号
(例えば640ドット×480ライン)に変換した後低
価格の入手容易な低速のA/D変換器53でディジタル
化し画像メモリプレーンに書き込み、合成することにな
り、解像度を低下させずに忠実に合成することができな
いという問題もある。
On the other hand, if an attempt is made to combine high-resolution TV images with an emphasis on low price, for example, as shown in FIG. 5, an output TV video signal (for example, 1280) of the high-resolution raster scan TV image generation device 51 is displayed. After converting the dot x 1024 lines into a low resolution TV video signal (for example, 640 dots x 480 lines) by the down converter 52, it is digitized by the low-priced and easily available low-speed A / D converter 53 and written in the image memory plane. However, there is also a problem in that it is not possible to faithfully combine the images without degrading the resolution.

【0012】本発明の目的は、現在は1280ドット×
1024ライン、60Hzノンインタレースのものが一
般的であるが、そのような任意の高解像度TV画像の合
成表示を高価な高速素子を用いず且つ解像度を低下させ
ずに忠実に行うことができる高解像度TV画像の合成表
示方式及びかかる合成表示方式の実現に好適なラスタス
キャンTV画像生成装置を提供することにある。
The object of the present invention is currently 1280 dots ×
A 1024 line, 60 Hz non-interlaced one is generally used, but such an arbitrary high resolution TV image can be faithfully displayed without using an expensive high speed element and without declining the resolution. It is an object of the present invention to provide a composite display system of resolution TV images and a raster scan TV image generation device suitable for realizing the composite display system.

【0013】[0013]

【課題を解決するための手段】前記目的を達成するた
め、本発明のラスタスキャンTV画像生成装置及び高解
像度TV画像の合成表示方式は次の如き構成を有する。
即ち、第1発明のラスタスキャンTV画像生成装置は、
コンピュータ画像データをビットマップ形式で記憶する
画像メモリプレーンと; 扱うコンピュータ画像の原ド
ットレートに対応した速度の原クロックを発生する回路
と; 前記原ドットレート以下の低減ドットレートに対
応した速度の低減クロックを前記原クロックに基づき発
生する回路と; 前記低減クロックに従って前記画像メ
モリプレーンの読出しアドレスの発生と水平/垂直の同
期信号の発生を行う回路と; を備えたことを特徴とす
るもので、アナログTVビデオ信号を出力する形式のも
のと、ディジタルTVビデオ信号を出力する形式のもの
とがある。
In order to achieve the above object, a raster scan TV image generating apparatus and a high resolution TV image synthesizing display system of the present invention have the following configurations.
That is, the raster scan TV image generation device of the first invention is
An image memory plane for storing computer image data in a bit map format; a circuit for generating an original clock at a speed corresponding to the original dot rate of the computer image to be handled; a speed reduction corresponding to a dot rate lower than the original dot rate A circuit for generating a clock based on the original clock; a circuit for generating a read address of the image memory plane and a horizontal / vertical synchronizing signal according to the reduced clock; There are a format for outputting an analog TV video signal and a format for outputting a digital TV video signal.

【0014】第2発明のラスタスキャンTV画像生成装
置は、コンピュータ画像データをビットマップ形式で記
憶する画像メモリプレーンと; 扱うコンピュータ画像
の原ドットレートに対応した速度の原クロックを発生す
る回路と; 前記原ドットレート以下の低減ドットレー
トに対応した速度の低減クロックを前記原クロックに基
づき発生する回路と; 前記原クロックと前記低減クロ
ックの一方を動作クロックとして出力するスイッチと;
前記動作クロックに従って前記画像メモリプレーンの
読出しアドレスの発生と水平/垂直の同期信号の発生を
行う回路と;を備えたことを特徴とするもので、アナロ
グTVビデオ信号を出力する形式のものと、ディジタル
TVビデオ信号を出力する形式のものとがある。
A raster scan TV image generating apparatus according to the second invention is an image memory plane for storing computer image data in a bit map format; a circuit for generating an original clock having a speed corresponding to an original dot rate of a computer image to be handled; A circuit for generating a reduced clock having a speed corresponding to a reduced dot rate equal to or lower than the original dot rate based on the original clock; a switch for outputting one of the original clock and the reduced clock as an operation clock;
A circuit for generating a read address of the image memory plane and a horizontal / vertical synchronizing signal in accordance with the operation clock; a circuit for outputting an analog TV video signal; Some types output digital TV video signals.

【0015】また、第3発明の高解像度TV画像の合成
表示方式は、第1発明のラスタスキャンTV画像生成装
置または低減クロックを動作クロックとする第2発明の
ラスタスキャンTV画像生成装置の一方または双方の複
数個と; 前記複数のラスタスキャンTV画像生成装置
の出力を受けるTV画像合成装置と; からなり、TV
画像合成装置は、前記複数のラスタスキャンTV画像生
成装置と1対1対応で設けられるTV画像記憶部と;
この複数のTV画像記憶部に後置されるTV画像合成部
と; で構成され、前記TV画像記憶部は、前記低減ク
ロックよりも若干高速の制御クロックを受けてその制御
クロックを対応するラスタスキャンTV画像生成装置か
ら入力する水平/垂直の同期信号に同期させたサンプル
クロックとして出力すると共に、書込みアドレスを発生
する回路と; 対応するラスタスキャンTV画像生成装
置から入力するアナログTVビデオ信号を前記サンプル
クロックに従ってディジタル化するA/D変換器と;
前記A/D変換器の出力を前記書込みアドレスに従って
ビットマップ形式で記憶する画像メモリプレーンと;
を備え、前記TV画像合成部は、扱うコンピュータ画像
を所定のTVモニタへ直接出力する場合のドットレート
に相当する速度のドットクロックを発生すると共に、そ
のドットクロックに基づき前記制御クロック及び前記複
数の画像メモリプレーンに対する読出アドレスをそれぞ
れ発生する一方、外部のTVモニタへ水平/垂直の同期
信号を出力する回路と; 前記複数の画像メモリプレー
ンから読出された画像データを前記ドットクロックに従
って取り込み合成処理をする回路と; 前記合成処理さ
れた合成画像データを前記ドットクロックに従ってアナ
ログ化しTVビデオ信号として外部のTVモニタへ出力
するD/A変換器と;を備えたことを特徴とするもので
ある。
The high resolution TV image composite display system of the third invention is either the raster scan TV image generation device of the first invention or the raster scan TV image generation device of the second invention using a reduced clock as an operation clock. A TV image synthesizing device for receiving outputs from the plurality of raster scan TV image generating devices;
The image synthesizing device includes a TV image storage unit provided in a one-to-one correspondence with the plurality of raster scan TV image generating devices;
A TV image synthesizing unit that is placed after the plurality of TV image storage units; and the TV image storage unit receives a control clock slightly faster than the reduced clock and performs raster scan corresponding to the control clock. A circuit for outputting a sample clock synchronized with a horizontal / vertical synchronizing signal input from a TV image generating device and generating a write address; and an analog TV video signal input from a corresponding raster scan TV image generating device. An A / D converter that digitizes according to a clock;
An image memory plane for storing the output of the A / D converter in bitmap format according to the write address;
The TV image synthesizing unit generates a dot clock at a speed corresponding to a dot rate when a computer image to be handled is directly output to a predetermined TV monitor, and based on the dot clock, the control clock and the plurality of A circuit for generating a read address for each of the image memory planes and outputting a horizontal / vertical synchronizing signal to an external TV monitor; an image data read from the plurality of image memory planes is fetched in accordance with the dot clocks; And a D / A converter for analogizing the composite image data that has been subjected to the composite processing in accordance with the dot clock and outputting it as a TV video signal to an external TV monitor.

【0016】また、第4発明の高解像度TV画像の合成
表示方式は、第1発明のラスタスキャンTV画像生成装
置または低減クロックを動作クロックとする第2発明の
ラスタスキャンTV画像生成装置の一方または双方の複
数個と; 前記複数のラスタスキャンTV画像生成装置
の出力を受けるTV画像合成装置と; からなり、TV
画像合成装置は、前記複数のラスタスキャンTV画像生
成装置と1対1対応で設けられるTV画像記憶部と;
この複数のTV画像記憶部に後置されるTV画像合成部
と; で構成され、前記TV画像記憶部は、前記低減ク
ロックよりも若干高速の制御クロックを受けてその制御
クロックを対応するラスタスキャンTV画像生成装置か
ら入力する水平/垂直の同期信号に同期させた書込みア
ドレスを発生する回路と; 対応するラスタスキャンT
V画像生成装置から入力するディジタルTVビデオ信号
を前記書込みアドレスに従ってビットマップ形式で記憶
する画像メモリプレーンと; を備え、前記TV画像合
成部は、扱うコンピュータ画像を所定のTVモニタへ直
接出力する場合のドットレートに相当する速度のドット
クロックを発生すると共に、そのドットクロックに基づ
き前記制御クロック及び前記複数の画像メモリプレーン
に対する読出アドレスをそれぞれ発生する一方、外部の
TVモニタへ水平/垂直の同期信号を出力する回路と;
前記複数の画像メモリプレーンから読出された画像デ
ータを前記ドットクロックに従って取り込み合成処理を
する回路と; 前記合成処理された合成画像データを前
記ドットクロックに従ってアナログ化しTVビデオ信号
として外部のTVモニタへ出力するD/A変換器と;
を備えたことを特徴とするものである。
The high resolution TV image synthesizing and displaying system of the fourth invention is one of the raster scan TV image generating device of the first invention and the raster scan TV image generating device of the second invention using a reduced clock as an operation clock. A TV image synthesizing device for receiving outputs from the plurality of raster scan TV image generating devices;
The image synthesizing device includes a TV image storage unit provided in a one-to-one correspondence with the plurality of raster scan TV image generating devices;
A TV image synthesizing unit that is placed after the plurality of TV image storage units; and the TV image storage unit receives a control clock slightly faster than the reduced clock and performs raster scan corresponding to the control clock. A circuit for generating a write address synchronized with a horizontal / vertical synchronizing signal input from the TV image generating device; and a corresponding raster scan T
An image memory plane that stores a digital TV video signal input from a V image generation device in a bitmap format according to the write address; and the TV image synthesizing unit directly outputs a computer image to be processed to a predetermined TV monitor. A dot clock at a speed corresponding to the dot rate, and the control clock and the read addresses for the plurality of image memory planes are respectively generated based on the dot clock, while a horizontal / vertical synchronizing signal is sent to an external TV monitor. And a circuit that outputs
A circuit for taking in the image data read from the plurality of image memory planes according to the dot clock and performing a combining process; and converting the combined image data subjected to the combining process into an analog signal according to the dot clock and outputting it as a TV video signal to an external TV monitor. A D / A converter for
It is characterized by having.

【0017】[0017]

【作用】次に、前記の如く構成される本発明のラスタス
キャンTV画像生成装置及び高解像度TV画像の合成表
示方式の作用を説明する。周知のように、ワークステー
ションのTVモニタは、一般に1280ドット×102
4ラインのTVビデオ信号により高解像度の表示を行う
が、このTVビデオ信号のリフレッシュレートは通常、
フリッカを抑制するため60Hzノンインタレースであ
る。そして、1280ドット×1024ライン、60H
zノンインタレース以上の高解像度のものも一般的では
ないが使用されており、また1280ドット×1024
ライン以下のものでも高解像度の範疇に属するものが考
えられる。
Next, the operation of the raster scan TV image generating apparatus and the high resolution TV image synthesizing display system of the present invention configured as described above will be described. As is well known, the TV monitor of a workstation is generally 1280 dots × 102.
High-resolution display is performed by a 4-line TV video signal, and the refresh rate of this TV video signal is usually
60Hz non-interlaced to suppress flicker. And 1280 dots x 1024 lines, 60H
High resolutions higher than z non-interlace are also used, though not common, and 1280 dots x 1024.
Below the line, it can be considered to belong to the category of high resolution.

【0018】本発明の高解像度TV画像の合成表示方式
は、図4に示した一般的構成によって1280ドット×
1024ライン、60Hzノンインタレースのものが現
在一般的であるが、そのような任意の高解像度のTVビ
デオ信号をTVモニタにリアルタイムに合成表示をしよ
うとするものであるが、これは次のような事実に着目し
て構成したものである。
The high-resolution TV image composite display system of the present invention has a general configuration shown in FIG.
A 1024 line, 60 Hz non-interlaced one is generally used at present, but it is intended to display such an arbitrary high resolution TV video signal on a TV monitor in real time, which is as follows. It was constructed by focusing on such facts.

【0019】即ち、リフレッシュレートが60Hzでノ
ンインタレースだとすれば、TV画像合成装置がTVモ
ニタに出力する合成TVビデオ信号は60Hzノンイン
タレースであることが必要であるが、ラスタスキャンT
V画像生成装置がTV画像合成装置に出力するTVビデ
オ信号は60Hzノンインタレースである必要はないと
いう点に着目したものである。ラスタスキャンTV画像
生成装置がTVビデオ信号を15Hzや30Hzで出力
しても解像度を低下させることはなく、寧ろ当該TVビ
デオ信号に要求されるドットレートを等価的に低下させ
得るので好都合である。以下、1280ドット×102
4ライン、60HzノンインタレースのTVビデオ信号
が一般的であるので、これを例に挙げて具体的に説明す
る。
That is, if the refresh rate is 60 Hz and non-interlaced, the synthesized TV video signal output to the TV monitor by the TV image synthesizer must be 60 Hz non-interlaced.
It should be noted that the TV video signal output from the V image generation apparatus to the TV image synthesis apparatus need not be 60 Hz non-interlaced. Even if the raster scan TV image generation device outputs the TV video signal at 15 Hz or 30 Hz, the resolution is not lowered, and the dot rate required for the TV video signal can be lowered equivalently, which is advantageous. Below, 1280 dots x 102
Since a 4-line, 60 Hz non-interlaced TV video signal is generally used, this will be specifically described below as an example.

【0020】1ドットのドットレートfd は、次の数式
1で表される。
The dot rate f d of 1 dot is expressed by the following formula 1.

【0021】[0021]

【数1】fd ≒fv ・1280ドット・1024ライン[Formula 1] f d ≈ f v 1280 dots 1024 lines

【0022】これは、リフレッシュレートfv と比例関
係にあるから、リフレッシュレートfv を1/2,1/
4……とすればTV画像合成装置に与えるTVビデオ信
号のドットレートを下げることができる。従って、TV
画像合成装置の入力段にあるA/D変換器は高速でなく
とも、一般に入手容易な低速のもので支障なくサンプリ
ングできることになる。
[0022] This is because there proportional to the refresh rate f v, refresh rate f v 1 / 2,1 /
4 ..., the dot rate of the TV video signal given to the TV image synthesizing apparatus can be lowered. Therefore, TV
Even if the A / D converter in the input stage of the image synthesizing apparatus is not high speed, it can be sampled without trouble by a low speed one which is generally easily available.

【0023】例えば、数式2で表されるように、For example, as expressed by Equation 2,

【0024】[0024]

【数2】fv ・1280・1024=60(Hz)・6
40ドット・480ライン
[Formula 2] f v 1280 1024 = 60 (Hz) ・ 6
40 dots, 480 lines

【0025】となるfv を求めると、fv ≒15Hzで
あるから、ラスタスキャンTV画像生成装置からTV画
像合成装置へ出力する垂直同期信号の周波数fv を60
Hzではなく15Hzとすれば、TV画像合成装置は、
640ドット×480ライン、60Hzノンインタレー
スのTVビデオ信号を低速のA/D変換器で支障なくデ
ィジタル化でき、高解像度TV画像を合成できる。
[0025] when it comes to obtaining the f v, because it is f v ≒ 15 Hz, the frequency f v of the vertical synchronizing signal output from the raster scan TV image generating device to the TV image synthesizer 60
If it is set to 15 Hz instead of Hz, the TV image synthesizer
A 640-dot x 480-line, 60 Hz non-interlaced TV video signal can be digitized by a low-speed A / D converter without any problem, and a high-resolution TV image can be synthesized.

【0026】そこで、本発明の高解像度TV画像の合成
表示方式では、ラスタスキャンTV画像生成装置におい
て高解像度TVビデオ信号を原ドットレートに対応した
速度を低減した低減クロックに従って生成出力できるよ
うにし、TV画像合成装置においてその低減クロックよ
りも若干高速のサンプルクロックにより解像度を低下さ
せることなくディジタル化して記憶し、合成した後に本
来のドットレートに対応したドットクロックに従って合
成TVビデオ信号をTVモニタに出力するようにしてあ
る。
Therefore, in the high resolution TV image composite display system of the present invention, a high resolution TV video signal can be generated and output in a raster scan TV image generation device in accordance with a reduced clock corresponding to the original dot rate at a reduced speed. In the TV image synthesizing device, the sample clock which is slightly faster than the reduced clock is digitized and stored without lowering the resolution, and after synthesizing, the synthesized TV video signal is output to the TV monitor according to the dot clock corresponding to the original dot rate. I am doing it.

【0027】従って、現在は1280ドット×1024
ライン、60Hzノンインタレースのものが一般的であ
るが、そのような任意の高解像度TV画像の合成表示を
高価な高速素子を用いず且つ解像度を低下させずに忠実
に行うことができる。なお、ラスタスキャンTV画像生
成装置を第2発明のように構成すれば、本来の速度の高
解像度TVビデオ信号を直接TVモニタに出力できるの
で、合成を目的としない単独の装置としても使用でき
る。
Therefore, at present, 1280 dots × 1024
A line, 60 Hz non-interlaced one is generally used, but such an arbitrary high-resolution TV image can be faithfully displayed without using expensive high-speed elements and without lowering the resolution. If the raster scan TV image generation apparatus is configured as in the second aspect of the invention, the high-resolution TV video signal at the original speed can be directly output to the TV monitor, so that it can be used as a single apparatus that is not intended for composition.

【0028】[0028]

【実施例】以下、本発明の実施例を図面を参照して説明
する。本発明の高解像度TV画像の合成表示方式は、図
4に示した一般的構成と同様に、複数のラスタスキャン
TV画像生成装置(図1)と1台のTV画像合成装置
(図2)とTVモニタ(図示省略)とで構成される。な
お、本実施例では、高解像度TVビデオ信号として、1
280ドット×1024ライン、60Hzノンインタレ
ースのものを扱う。現在一般的に使用されているものだ
からである。
Embodiments of the present invention will be described below with reference to the drawings. The high resolution TV image synthesizing and displaying method of the present invention includes a plurality of raster scan TV image generating devices (FIG. 1) and a single TV image synthesizing device (FIG. 2), similar to the general configuration shown in FIG. It is composed of a TV monitor (not shown). In this embodiment, the high-resolution TV video signal is set to 1
280 dots x 1024 lines, 60 Hz non-interlaced type is used. This is because it is currently commonly used.

【0029】図1は、AとBの2台のラスタスキャンT
V画像生成装置を示すが、それぞれ同一構成であって、
画像メモリプレーン1と、読出制御回路2と、D/A変
換器3とで基本的に構成される。
FIG. 1 shows two raster scans T of A and B.
A V-image generating device is shown, which has the same configuration,
The image memory plane 1, the read control circuit 2, and the D / A converter 3 are basically configured.

【0030】画像メモリプレーン1は、ワークステーシ
ョンで一般に使用されている1280ドット×1024
ライン×nビットのもので、前述したようにコンピュー
タで生成された画像データ(#1、#2)が従来と同様
にビットマップ形式で書き込まれ、記憶されている。な
お、画像データ#1はラスタスキャンTV画像生成装置
Aの画像メモリプレーン1に書き込まれ、画像データ#
2はラスタスキャンTV画像生成装置Bの画像メモリプ
レーン1に書き込まれているとする。
The image memory plane 1 is 1280 dots × 1024 which is generally used in workstations.
The image data (# 1, # 2) generated by the computer as described above is written in the bit map format and stored in the bit map format as described above. The image data # 1 is written in the image memory plane 1 of the raster scan TV image generation apparatus A, and the image data # 1
2 is written in the image memory plane 1 of the raster scan TV image generation apparatus B.

【0031】読出制御回路2は、原ドットクロック発振
器21と、ドットクロックモジュロ4カウンタ22と、
スイッチ23と、水平ドットモジュロ1280カウンタ
24と、垂直ラインモジュロ1024カウンタ25とを
基本的に備え、次のようにして画像メモリプレーン1か
らビットマップデータをラスタスキャン方式で読み出す
と共に、垂直と水平の同期信号(#1、#2)を発生す
る。
The read control circuit 2 includes an original dot clock oscillator 21, a dot clock modulo 4 counter 22, and
Basically, the switch 23, the horizontal dot modulo 1280 counter 24, and the vertical line modulo 1024 counter 25 are provided, and the bitmap data is read from the image memory plane 1 by the raster scan method as described below, and the vertical and horizontal lines are read. Synchronous signals (# 1, # 2) are generated.

【0032】原ドットクロック発振器21は、扱うコン
ピュータ画像の原ドットレートfdに対応した速度の原
ドットクロックを発生する。図示例では、前記数式1の
説明の便宜からこの原ドットクロックのレートは、原ド
ットレートfd と等しいとしてある。この原ドットクロ
ックは、ドットクロックモジュロ4カウンタ22とスイ
ッチ23の一方の切替端aとに与えられる。
The original dot clock oscillator 21 generates an original dot clock having a speed corresponding to the original dot rate f d of the computer image to be handled. In the illustrated example, the rate of the original dot clock is assumed to be equal to the original dot rate f d for the convenience of the description of the above-mentioned formula 1. This original dot clock is given to the dot clock modulo 4 counter 22 and one switching end a of the switch 23.

【0033】ドットクロックモジュロ4カウンタ22
は、入力する原ドットクロック(fd)に基づきそれを1
/4に低減したドットクロック(低減クロック)を発生
し(図3(3))、それをスイッチ23の他方の切替端
bに与える。前記数式2で示した事項を実現するのであ
る。
Dot clock modulo 4 counter 22
Sets it to 1 based on the input original dot clock (f d ).
A dot clock (reduced clock) reduced to / 4 is generated ((3) in FIG. 3) and is applied to the other switching end b of the switch 23. The items shown in the mathematical formula 2 are realized.

【0034】スイッチ23は、手動でまたはプログラム
で自動的に切替操作されるもので、一方の切替端aに印
加される原ドットクロック(fd )と他方の切替端bに
印加されるドットクロック(fd /4)との何れかを動
作クロックとして、水平ドットモジュロ1280カウン
タ24とD/A変換器3とに与える。図示例では、スイ
ッチ23が出力する動作クロックは、ドットクロック
(fd /4)である。
The switch 23 is manually or automatically switched by a program. The original dot clock (f d ) applied to one switching end a and the dot clock applied to the other switching end b. Any one of (f d / 4) is given to the horizontal dot modulo 1280 counter 24 and the D / A converter 3 as an operation clock. In the illustrated example, the operation clock output by the switch 23 is the dot clock (f d / 4).

【0035】水平ドットモジュロ1280カウンタ24
は、スイッチ23が出力する動作クロックに基づき画像
メモリプレーン1のXアドレス(水平方向読出アドレ
ス)を発生すると共に、水平同期信号(#1、#2)を
発生する。図示例では、fd /4のドットクロックを動
作クロックとするので、水平同期信号の周波数は本来の
周波数をfH とするとfH /4である(図3(2))。
Horizontal dot modulo 1280 counter 24
Generates the X address (horizontal read address) of the image memory plane 1 based on the operation clock output from the switch 23, and also generates the horizontal synchronizing signals (# 1, # 2). In the illustrated example, since the dot clock of f d / 4 is used as the operation clock, the frequency of the horizontal synchronizing signal is f H / 4 when the original frequency is f H (FIG. 3 (2)).

【0036】垂直ラインモジュロ1024カウンタ25
は、水平ドットモジュロ1280カウンタ24が出力す
る水平同期信号に基づき画像メモリプレーン1のYアド
レス(垂直方向読出アドレス)を発生すると共に、垂直
同期信号(#1、#2)を発生する。図示例では垂直同
期信号の周波数は本来の周波数をfv とするとfv
4、即ち前述(数式2)したように1/15Hzの周期
である(図3(1))。
Vertical line modulo 1024 counter 25
Generates the Y address (vertical read address) of the image memory plane 1 based on the horizontal synchronizing signal output from the horizontal dot modulo 1280 counter 24, and also generates the vertical synchronizing signals (# 1, # 2). In the illustrated example, the frequency of the vertical synchronizing signal is f v / if the original frequency is f v
4, that is, a cycle of 1/15 Hz as described above (Formula 2) (FIG. 3 (1)).

【0037】D/A変換器3は、画像メモリプレーン1
からラスタスキャン方式で読み出されるnビット並列の
読出データ(ビットマップデータ)をスイッチ23が出
力する動作クロックに従ってアナログ化し、TVビデオ
信号(#1、#2)を形成出力する。
The D / A converter 3 is the image memory plane 1
The n-bit parallel read data (bitmap data) read by the raster scan method is analogized according to the operation clock output from the switch 23, and TV video signals (# 1, # 2) are formed and output.

【0038】図示例では、図3(4)に示すように、i
はAとBの2台のラスタスキャンTV画像生成装置を示
すが、各ラスタスキャンTV画像生成装置は、1/15
Hzの周期毎に、i[0],i[1],i[2]……と
順々に1画面分の画像を生成するTVビデオ信号を出力
する。
In the illustrated example, as shown in FIG.
Shows two raster scan TV image generators A and B. Each raster scan TV image generator is 1/15.
A TV video signal for generating an image for one screen is output in sequence of i [0], i [1], i [2], ... For each cycle of Hz.

【0039】ここに、AとBの2台のラスタスキャンT
V画像生成装置は、それぞれ、外部同期用の入力端子
(図示省略)を備え、例えば図示するように、ラスタス
キャンTV画像生成装置Bが発生する垂直と水平の同期
信号#2をラスタスキャンTV画像生成装置Aの発生す
る垂直と水平の同期信号#1に同期して発生できるよう
にしてある。これは、TV画像合成装置(図2)の入力
段の構成を複雑化させないようにするためである。
Here, two raster scans T of A and B are used.
Each of the V image generation devices is provided with an input terminal (not shown) for external synchronization, and for example, as shown in the drawing, the vertical and horizontal synchronization signals # 2 generated by the raster scan TV image generation device B are input to the raster scan TV image. It can be generated in synchronization with the vertical and horizontal synchronizing signals # 1 generated by the generator A. This is to prevent the configuration of the input stage of the TV image synthesizing device (FIG. 2) from becoming complicated.

【0040】なお、AとBの2台のラスタスキャンTV
画像生成装置は、それぞれ、スイッチ23を切替端a側
に設定することで、60HzノンインタレースのTV映
像信号(TVビデオ信号、垂直同期信号、水平同期信
号)を出力できる。つまり、高解像度TVモニタへ直接
コンピュータ画像を表示出力する独立した装置として使
用できる。また合成専用とする場合は、スイッチ23を
省略してカウンタ22の出力(低減クロック)を動作ク
ロックとしても良いことは勿論である。
Two raster scan TVs A and B
The image generating device can output a 60 Hz non-interlaced TV video signal (TV video signal, vertical synchronizing signal, horizontal synchronizing signal) by setting the switch 23 to the switching end a side. That is, it can be used as an independent device for displaying and outputting a computer image directly to a high-resolution TV monitor. In addition, in the case of dedicated synthesis, the switch 23 may be omitted and the output (reduced clock) of the counter 22 may be used as the operation clock.

【0041】次に、TV画像合成装置は、図2に示すよ
うに、ラスタスキャンTV画像生成装置Aに対応するT
V画像記憶部4と、ラスタスキャンTV画像生成装置B
に対応するTV画像記憶部5と、TV画像合成部6とで
基本的に構成される。なお、AとBのラスタスキャンT
V画像生成装置は、それぞれ、スイッチ23が切替端b
に切り替え設定され、fd /4を動作クロックとしてい
る。
Next, the TV image synthesizing apparatus, as shown in FIG. 2, corresponds to the raster scan TV image generating apparatus A.
V image storage unit 4 and raster scan TV image generation device B
The TV image storage unit 5 and the TV image synthesis unit 6 are basically configured. A and B raster scans T
In each of the V image generation devices, the switch 23 has a switching end b.
The setting is switched to, and the operation clock is f d / 4.

【0042】TV画像記憶部4と同5は、それぞれ同一
構成であって、書込制御回路45とA/D変換器46と
画像メモリプレーン47とを基本的に備える。
The TV image storage units 4 and 5 have the same structure, and basically include a write control circuit 45, an A / D converter 46, and an image memory plane 47.

【0043】書込制御回路45は、TV画像合成部6の
読出回路61から前記低減クロック(fd /4)よりも
若干高速[(fd /4)・k]の制御クロックを受け
て、その制御クロックを対応するラスタスキャンTV画
像生成装置から入力する水平/垂直の同期信号に同期さ
せたサンプルクロックとしてA/D変換器46へ出力す
ると共に、画像メモリプレーン47に対する1280ド
ット×1024ライン分の書込みアドレスを1/15H
zの各周期において発生する。
The writing control circuit 45 receives the control clock from the reading circuit 61 of the TV image synthesizing unit 6 at a speed [(f d / 4) · k] which is slightly faster than the reduced clock (f d / 4), The control clock is output to the A / D converter 46 as a sample clock that is synchronized with the horizontal / vertical synchronization signals input from the corresponding raster scan TV image generation device, and at the same time, 1280 dots × 1024 lines for the image memory plane 47. Write address of 1 / 15H
It occurs in each cycle of z.

【0044】A/D変換器46は、対応するラスタスキ
ャンTV画像生成装置から入力するTVビデオ信号(#
1、#2)を前記サンプルクロックに従ってディジタル
化しnビット並列の書込データを画像メモリプレーン4
7に与える。
The A / D converter 46 receives the TV video signal (#) input from the corresponding raster scan TV image generator.
1 and # 2) are digitized in accordance with the sample clock, and n-bit parallel write data is converted into the image memory plane 4
Give to 7.

【0045】画像メモリプレーン47は、前記画像メモ
リプレーン1と同様に、1280ドット×1024ライ
ン×nビットのもので、A/D変換器46の出力を前記
書込みアドレスに従ってビットマップ形式で記憶する。
The image memory plane 47 is of 1280 dots × 1024 lines × n bits, like the image memory plane 1, and stores the output of the A / D converter 46 in the bitmap format according to the write address.

【0046】斯くして、この2つのTV画像記憶部に
は、図3(5)に示すように、各ラスタスキャンTV画
像生成装置が、1/15Hzの周期毎にi[0],i
[1],i[2]……と順々に出力する各画面の画像デ
ータが順々に記憶される。
Thus, as shown in FIG. 3 (5), each raster scan TV image generation device stores i [0], i in each of the two TV image storage units at a cycle of 1/15 Hz.
The image data of each screen to be output in order as [1], i [2], ... Are sequentially stored.

【0047】次いでTV画像合成部6は、読出回路61
と合成演算回路62とD/A変換器63とを基本的に備
える。
Next, the TV image synthesizing unit 6 includes a reading circuit 61.
A combination arithmetic circuit 62 and a D / A converter 63 are basically provided.

【0048】読出回路61は、ラスタスキャンTV画像
生成装置における読出制御回路2からスイッチ23を省
いたものとほぼ同様の構成である。即ち、原ドットクロ
ック発振器21に対応する部分では、同様に、扱うコン
ピュータ画像のドットレートfd に対応した速度のドッ
トクロックを発生する。これは、合成演算回路62とD
/A変換器63に与えられるが、内部の動作クロックと
なる。
The readout circuit 61 has substantially the same configuration as that of the readout control circuit 2 in the raster scan TV image generation apparatus, in which the switch 23 is omitted. That is, in the portion corresponding to the original dot clock oscillator 21, similarly, a dot clock having a speed corresponding to the dot rate f d of the computer image to be handled is generated. This is a combination calculation circuit 62 and D
Although it is given to the / A converter 63, it becomes an internal operation clock.

【0049】具体的には、カウンタ22に対応する部分
では、このドットクロックに基づき前記[(fd /4)
・k]の制御クロックを発生する。また、24と25の
カウンタに対応する部分では、このドットクロックに基
づき4と5の2つのTV画像記憶部の画像メモリプレー
ンに対する1280ドット×1024ライン分の読出ア
ドレスを60Hzノンインタレースで発生する一方、外
部のTVモニタへ周期が1/60Hzの垂直同期信号
(図3(7):fv )及び1024ラインの水平同期信
号(図3(8):fH )を出力する。図示例では、前述
したように前記数式1の説明の便宜から発生するドット
クロックのレートは、ドットレートfd と等しいとして
ある。
Specifically, in the portion corresponding to the counter 22, the above [(f d / 4) is used based on this dot clock.
Generate a control clock of k]. Further, in the portion corresponding to the counters 24 and 25, a read address of 1280 dots × 1024 lines for the image memory planes of the two TV image storage units 4 and 5 is generated at 60 Hz non-interlace based on this dot clock. On the other hand, it outputs a vertical synchronizing signal (FIG. 3 (7): f v ) having a cycle of 1/60 Hz and a horizontal synchronizing signal of 1024 lines (FIG. 3 (8): f H ) to the external TV monitor. In the illustrated example, the rate of the dot clock generated for convenience of the description of Equation 1 is equal to the dot rate f d as described above.

【0050】合成演算回路62は、4と5の2つのTV
画像記憶部からラスタスキャン方式で出力される画像デ
ータ(読出データ#1、同#2)をレートfd のドット
クロックに従って取り込み、それをパーソナルコンピュ
ータ等の上位装置から入力する合成のためのパラメータ
(サイズ、位置、合成演算等)の指定に従って合成処理
をする。
The composite arithmetic circuit 62 includes two TVs 4 and 5.
Image data (readout data # 1 and # 2) output from the image storage unit by the raster scan method is fetched in accordance with the dot clock of the rate f d , and is input from a higher-level device such as a personal computer. The composition processing is performed according to the designation of size, position, composition operation, etc.

【0051】D/A変換器63は、合成演算回路62の
出力合成画像データをレートfd のドットクロックに従
ってアナログ化し、TVビデオ信号として図外のTVモ
ニタへ出力する。
The D / A converter 63 converts the combined image data output from the combining operation circuit 62 into an analog signal in accordance with the dot clock of the rate f d , and outputs it as a TV video signal to a TV monitor (not shown).

【0052】斯くして、図3(5)(6)に示すよう
に、合成画像に係るTVビデオ信号が各ラスタスキャン
TV画像生成装置からの入力時の4倍の速さ、即ち、6
0HzノンインタレースでTVモニタに対し出力される
ことになる。
Thus, as shown in FIGS. 3 (5) and (6), the TV video signal relating to the composite image is four times as fast as that at the time of input from each raster scan TV image generation device, that is, 6 times.
It will be output to the TV monitor with 0 Hz non-interlaced.

【0053】以上の説明から明らかなように、ラスタス
キャンTV画像生成装置が3台以上の場合もTV画像記
憶部をそれに対応した個数分設けることで対応でき、ま
た、640ドット×480ライン、60Hzノンインタ
レースの画像データを扱うラスタスキャンTV画像生成
装置が含まれていても支障なく画像合成ができる。
As is apparent from the above description, even when the number of the raster scan TV image generation devices is three or more, it is possible to cope with this by providing the TV image storage units by the number corresponding thereto, and 640 dots × 480 lines, 60 Hz. Even if a raster scan TV image generation device that handles non-interlaced image data is included, image synthesis can be performed without any problems.

【0054】なお、ラスタスキャンTV画像生成装置の
D/A変換器3を省略してディジタルTVビデオ信号を
出力するように、TV画像合成装置のA/D変換器46
を省略して直接画像メモリプレーン47に書き込むよう
にしても良い。
It should be noted that the D / A converter 3 of the raster scan TV image generating apparatus is omitted and the A / D converter 46 of the TV image synthesizing apparatus is used so as to output a digital TV video signal.
May be omitted and the image data may be directly written in the image memory plane 47.

【0055】[0055]

【発明の効果】以上説明したように、本発明の高解像度
TV画像の合成表示方式では、ラスタスキャンTV画像
生成装置において高解像度TVビデオ信号を原ドットレ
ートに対応した速度を低減した低減クロックに従って生
成出力できるようにし、TV画像合成装置においてその
低減クロックよりも若干高速のサンプルクロックにより
解像度を低下させることなくディジタル化して記憶し、
合成した後に本来のドットレートに対応したドットクロ
ックに従って合成TVビデオ信号をTVモニタに出力す
るようにしてあるので、1280ドット×1024ライ
ン、60Hzノンインタレースのものが現在一般的であ
るが、そのような任意の高解像度TV画像の合成表示を
高価な高速素子を用いず且つ解像度を低下させずに忠実
に行うことができる。従って、複数のコンピュータ画像
を1台のTVモニタの画面上に同時に重ねてリアルタイ
ム表示するマルチメディア対応の高解像度ディスプレイ
を容易にかつ経済的に実現できる効果がある。なお、ラ
スタスキャンTV画像生成装置を第2発明のように構成
すれば、本来の速度の高解像度TVビデオ信号を直接T
Vモニタに出力できるので、合成を目的としない単独の
装置としても使用できる効果もある。
As described above, in the high resolution TV image synthesizing display method of the present invention, the high resolution TV video signal in the raster scan TV image generating apparatus is reduced in accordance with the reduced clock corresponding to the original dot rate. It can be generated and output, and in the TV image synthesizing device, it is digitized and stored without lowering the resolution by the sample clock slightly faster than the reduced clock,
Since the composite TV video signal is output to the TV monitor in accordance with the dot clock corresponding to the original dot rate after composition, a 1280 dot × 1024 line, 60 Hz non-interlaced one is currently common. It is possible to faithfully perform composite display of such an arbitrary high-resolution TV image without using an expensive high-speed element and without lowering the resolution. Therefore, there is an effect that it is possible to easily and economically realize a multimedia-compatible high-resolution display in which a plurality of computer images are simultaneously superimposed on the screen of one TV monitor and displayed in real time. If the raster scan TV image generation apparatus is configured as in the second invention, the high-resolution TV video signal of the original speed can be directly transmitted to the T video signal.
Since it can be output to the V monitor, there is also an effect that it can be used as a single device that is not intended for composition.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るラスタスキャンTV画
像生成装置の構成ブロック図である。
FIG. 1 is a configuration block diagram of a raster scan TV image generation apparatus according to an embodiment of the present invention.

【図2】本発明の一実施例に係るラスタスキャンTV画
像合成装置の構成ブロック図である。
FIG. 2 is a configuration block diagram of a raster scan TV image synthesizing apparatus according to an embodiment of the present invention.

【図3】本発明の高解像度TV画像の合成表示方式のタ
イムチャートである。
FIG. 3 is a time chart of a high-resolution TV image composite display method of the present invention.

【図4】TV画像の合成表示方式の一般的な構成ブロッ
ク図である。
FIG. 4 is a general configuration block diagram of a composite display method of TV images.

【図5】高解像度TV画像の合成をドットレートを下げ
て行う場合の構成ブロック図である。
FIG. 5 is a configuration block diagram in the case of combining high-resolution TV images at a reduced dot rate.

【符号の説明】[Explanation of symbols]

1 画像メモリプレーン 2 読出制御回路 3 D/A変換器 4 TV画像記憶部 5 TV画像記憶部 6 TV画像合成部 21 原ドットクロック発振器 22 ドットクロックモジュロ4カウンタ 23 スイッチ 24 水平ドットモジュロ1280カウンタ 25 垂直ラインモジュロ1024カウンタ 45 書込制御回路 46 A/D変換器 47 画像メモリプレーン 61 読出回路 62 合成演算回路 63 D/A変換器 A ラスタスキャンTV画像生成装置 B ラスタスキャンTV画像生成装置 1 Image Memory Plane 2 Read Control Circuit 3 D / A Converter 4 TV Image Storage 5 TV Image Storage 6 TV Image Synthesizer 21 Original Dot Clock Oscillator 22 Dot Clock Modulo 4 Counter 23 Switch 24 Horizontal Dot Modulo 1280 Counter 25 Vertical Line modulo 1024 counter 45 write control circuit 46 A / D converter 47 image memory plane 61 read circuit 62 composite arithmetic circuit 63 D / A converter A raster scan TV image generation device B raster scan TV image generation device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/265 7/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication H04N 5/265 7/00

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 コンピュータ画像データをビットマップ
形式で記憶する画像メモリプレーンと; 扱うコンピュ
ータ画像の原ドットレートに対応した速度の原クロック
を発生する回路と; 前記原ドットレート以下の低減ド
ットレートに対応した速度の低減クロックを前記原クロ
ックに基づき発生する回路と; 前記低減クロックに従
って前記画像メモリプレーンの読出しアドレスの発生と
水平/垂直の同期信号の発生を行う回路と; を備えた
ことを特徴とするラスタスキャンTV画像生成装置。
1. An image memory plane for storing computer image data in a bit map format; a circuit for generating an original clock having a speed corresponding to an original dot rate of a computer image to be handled; and a reduced dot rate lower than the original dot rate. A circuit for generating a reduced clock of a corresponding speed based on the original clock; a circuit for generating a read address of the image memory plane and a horizontal / vertical synchronizing signal according to the reduced clock; A raster scan TV image generation device.
【請求項2】 請求項1に記載のラスタスキャンTV画
像生成装置において; 前記画像メモリプレーンから読
み出されたデータを前記低減クロックに従ってアナログ
化しTVビデオ信号を出力するD/A変換器; を備え
たことを特徴とするラスタスキャンTV画像生成装置。
2. The raster scan TV image generating apparatus according to claim 1, further comprising: a D / A converter that converts the data read from the image memory plane into analog data according to the reduced clock and outputs a TV video signal. A raster scan TV image generation device characterized by the above.
【請求項3】 請求項1に記載のラスタスキャンTV画
像生成装置において; 前記画像メモリプレーンから読
み出されたデータがそのままTVビデオ信号として出力
される; ことを特徴とするラスタスキャンTV画像生
成装置。
3. The raster scan TV image generating apparatus according to claim 1, wherein the data read from the image memory plane is output as a TV video signal as it is. .
【請求項4】 コンピュータ画像データをビットマップ
形式で記憶する画像メモリプレーンと; 扱うコンピュ
ータ画像の原ドットレートに対応した速度の原クロック
を発生する回路と; 前記原ドットレート以下の低減ド
ットレートに対応した速度の低減クロックを前記原クロ
ックに基づき発生する回路と; 前記原クロックと前記
低減クロックの一方を動作クロックとして出力するスイ
ッチと; 前記動作クロックに従って前記画像メモリプ
レーンの読出しアドレスの発生と水平/垂直の同期信号
の発生を行う回路と; を備えたことを特徴とするラス
タスキャンTV画像生成装置。
4. An image memory plane for storing computer image data in a bit map format; a circuit for generating an original clock having a speed corresponding to an original dot rate of a computer image to be handled; and a reduced dot rate lower than the original dot rate. A circuit for generating a reduced clock of a corresponding speed based on the original clock; a switch for outputting one of the original clock and the reduced clock as an operation clock; generation of a read address of the image memory plane according to the operation clock and horizontal A circuit for generating a vertical synchronizing signal; and a raster scan TV image generating device.
【請求項5】 請求項4に記載のラスタスキャンTV画
像生成装置において; 前記画像メモリプレーンから読
み出されたデータを前記動作クロックに従ってアナログ
化しTVビデオ信号を出力するD/A変換器; を備え
たことを特徴とするラスタスキャンTV画像生成装置。
5. The raster scan TV image generating apparatus according to claim 4, further comprising: a D / A converter that converts the data read from the image memory plane into analog data according to the operation clock and outputs a TV video signal. A raster scan TV image generation device characterized by the above.
【請求項6】 請求項4に記載のラスタスキャンTV画
像生成装置において; 前記画像メモリプレーンから読
み出されたデータがそのままTVビデオ信号として出力
される; ことを特徴とするラスタスキャンTV画像生
成装置。
6. The raster scan TV image generation apparatus according to claim 4, wherein the data read from the image memory plane is output as a TV video signal as it is. .
【請求項7】 請求項2に記載のラスタスキャンTV画
像生成装置または低減クロックを動作クロックとする請
求項5に記載のラスタスキャンTV画像生成装置の一方
または双方の複数個と; 前記複数のラスタスキャンT
V画像生成装置の出力を受けるTV画像合成装置と;
からなり、TV画像合成装置は、前記複数のラスタスキ
ャンTV画像生成装置と1対1対応で設けられるTV画
像記憶部と; この複数のTV画像記憶部に後置される
TV画像合成部と; で構成され、前記TV画像記憶部
は、前記低減クロックよりも若干高速の制御クロックを
受けてその制御クロックを対応するラスタスキャンTV
画像生成装置から入力する水平/垂直の同期信号に同期
させたサンプルクロックとして出力すると共に、書込み
アドレスを発生する回路と; 対応するラスタスキャン
TV画像生成装置から入力するアナログTVビデオ信号
を前記サンプルクロックに従ってディジタル化するA/
D変換器と; 前記A/D変換器の出力を前記書込みア
ドレスに従ってビットマップ形式で記憶する画像メモリ
プレーンと; を備え、前記TV画像合成部は、扱うコ
ンピュータ画像を所定のTVモニタへ直接出力する場合
のドットレートに相当する速度のドットクロックを発生
すると共に、そのドットクロックに基づき前記制御クロ
ック及び前記複数の画像メモリプレーンに対する読出ア
ドレスをそれぞれ発生する一方、外部のTVモニタへ水
平/垂直の同期信号を出力する回路と; 前記複数の画
像メモリプレーンから読出された画像データを前記ドッ
トクロックに従って取り込み合成処理をする回路と;
前記合成処理された合成画像データを前記ドットクロッ
クに従ってアナログ化しTVビデオ信号として外部のT
Vモニタへ出力するD/A変換器と; を備えたことを
特徴とする高解像度TV画像の合成表示方式。
7. A raster scan TV image generating apparatus according to claim 2, or a plurality of one or both of the raster scan TV image generating apparatuses according to claim 5, wherein a reduced clock is used as an operation clock; Scan T
A TV image synthesizing device that receives the output of the V image generating device;
The TV image synthesizing device includes a TV image storage unit provided in a one-to-one correspondence with the plurality of raster scan TV image generating devices; and a TV image synthesizing unit provided behind the plurality of TV image storage units. The TV image storage unit receives a control clock slightly faster than the reduced clock and uses the control clock as a corresponding raster scan TV.
A circuit for outputting a sample clock synchronized with a horizontal / vertical synchronizing signal input from the image generating device and generating a write address; and an analog TV video signal input from a corresponding raster scan TV image generating device. Digitize according to A /
A D converter; an image memory plane for storing the output of the A / D converter in a bitmap format according to the write address; and the TV image synthesizing unit directly outputs a computer image to be processed to a predetermined TV monitor. In addition to generating a dot clock having a speed corresponding to the dot rate in the case of performing the above, the control clock and the read address for the plurality of image memory planes are respectively generated based on the dot clock, while the horizontal / vertical direction is supplied to an external TV monitor. A circuit for outputting a synchronization signal; a circuit for taking in image data read from the plurality of image memory planes according to the dot clock and performing a combining process;
The synthesized image data that has been subjected to the synthesis process is analogized according to the dot clock, and external T
A high-resolution TV image composite display method comprising: a D / A converter for outputting to a V monitor;
【請求項8】 請求項3に記載のラスタスキャンTV画
像生成装置または低減クロックを動作クロックとする請
求項6に記載のラスタスキャンTV画像生成装置の一方
または双方の複数個と; 前記複数のラスタスキャンT
V画像生成装置の出力を受けるTV画像合成装置と;
からなり、TV画像合成装置は、前記複数のラスタスキ
ャンTV画像生成装置と1対1対応で設けられるTV画
像記憶部と; この複数のTV画像記憶部に後置される
TV画像合成部と; で構成され、前記TV画像記憶部
は、前記低減クロックよりも若干高速の制御クロックを
受けてその制御クロックを対応するラスタスキャンTV
画像生成装置から入力する水平/垂直の同期信号に同期
させた書込みアドレスを発生する回路と; 対応するラ
スタスキャンTV画像生成装置から入力するディジタル
TVビデオ信号を前記書込みアドレスに従ってビットマ
ップ形式で記憶する画像メモリプレーンと; を備え、
前記TV画像合成部は、扱うコンピュータ画像を所定の
TVモニタへ直接出力する場合のドットレートに相当す
る速度のドットクロックを発生すると共に、そのドット
クロックに基づき前記制御クロック及び前記複数の画像
メモリプレーンに対する読出アドレスをそれぞれ発生す
る一方、外部のTVモニタへ水平/垂直の同期信号を出
力する回路と; 前記複数の画像メモリプレーンから読
出された画像データを前記ドットクロックに従って取り
込み合成処理をする回路と; 前記合成処理された合成
画像データを前記ドットクロックに従ってアナログ化し
TVビデオ信号として外部のTVモニタへ出力するD/
A変換器と;を備えたことを特徴とする高解像度TV画
像の合成表示方式。
8. A plurality of raster scan TV image generators according to claim 3 or one or both of the raster scan TV image generators according to claim 6, wherein a reduced clock is used as an operation clock; Scan T
A TV image synthesizing device that receives the output of the V image generating device;
The TV image synthesizing device includes a TV image storage unit provided in a one-to-one correspondence with the plurality of raster scan TV image generating devices; and a TV image synthesizing unit provided behind the plurality of TV image storage units. The TV image storage unit receives a control clock slightly faster than the reduced clock and uses the control clock as a corresponding raster scan TV.
A circuit for generating a write address synchronized with a horizontal / vertical synchronizing signal input from the image generating device; a digital TV video signal input from a corresponding raster scan TV image generating device is stored in a bit map format according to the write address. An image memory plane and;
The TV image synthesizing unit generates a dot clock having a speed corresponding to a dot rate when a computer image to be handled is directly output to a predetermined TV monitor, and based on the dot clock, the control clock and the plurality of image memory planes. And a circuit for generating horizontal / vertical sync signals to an external TV monitor while respectively generating read addresses for the above; and a circuit for taking in image data read from the plurality of image memory planes according to the dot clock and performing a combining process. D / that the synthesized image data subjected to the synthesizing process is analogized according to the dot clock and output as a TV video signal to an external TV monitor
A high-resolution TV image synthesizing display system characterized by including an A converter;
【請求項9】 請求項7または請求項8に記載の複数の
ラスタスキャンTV画像生成装置は、それぞれ、その発
生する水平/垂直の同期信号を他のラスタスキャンTV
画像生成装置との間で同期を取るための外部入力端子を
有する; ことを特徴とするラスタスキャンTV画像生
成装置。
9. A plurality of raster scan TV image generating apparatuses according to claim 7 or claim 8, wherein the respective horizontal / vertical synchronization signals generated by the plurality of raster scan TV image generating apparatuses are supplied to another raster scan TV.
An external input terminal for synchronizing with an image generating device is provided; A raster scan TV image generating device characterized by the above.
JP6034136A 1994-02-07 1994-02-07 Raster scan tv image generation device and composite display method for tv image of high resolution Pending JPH07219512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6034136A JPH07219512A (en) 1994-02-07 1994-02-07 Raster scan tv image generation device and composite display method for tv image of high resolution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6034136A JPH07219512A (en) 1994-02-07 1994-02-07 Raster scan tv image generation device and composite display method for tv image of high resolution

Publications (1)

Publication Number Publication Date
JPH07219512A true JPH07219512A (en) 1995-08-18

Family

ID=12405811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6034136A Pending JPH07219512A (en) 1994-02-07 1994-02-07 Raster scan tv image generation device and composite display method for tv image of high resolution

Country Status (1)

Country Link
JP (1) JPH07219512A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296930B1 (en) * 1998-07-21 2001-10-27 구자홍 High resolution format conversion device and method thereof
KR100433239B1 (en) * 1999-05-18 2004-05-27 엘지.필립스 엘시디 주식회사 Apparatus and Method For Transmitting Data And Apparatus And Method for Driving Liquid Crystal Display Using The Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100296930B1 (en) * 1998-07-21 2001-10-27 구자홍 High resolution format conversion device and method thereof
KR100433239B1 (en) * 1999-05-18 2004-05-27 엘지.필립스 엘시디 주식회사 Apparatus and Method For Transmitting Data And Apparatus And Method for Driving Liquid Crystal Display Using The Same

Similar Documents

Publication Publication Date Title
JPH01194082A (en) Image magnifying device
JPH1011009A (en) Processor for video signal and display device using the same
JPS62142476A (en) Television receiver
JPH02500710A (en) Apparatus and method for image processing of video signals under the control of a data processing system
JPH0775014A (en) Video display device, multi-screen display system and magnification processing circuit
JP3685668B2 (en) Screen synthesizer for multi-screen
JPH07219512A (en) Raster scan tv image generation device and composite display method for tv image of high resolution
JP2951871B2 (en) Display data output device, information processing device, and display data output method
JPS62239672A (en) Display method
JPH02312380A (en) Display device
JP3217820B2 (en) Video synthesizing method and external synchronous display device
JPS6221380A (en) Two-screen television receiver
JP3024622B2 (en) Image processing device
JP3804893B2 (en) Video signal processing circuit
JP2000098962A (en) Device and method for displaying fixed pixel
JPH0370288A (en) Scan converter
KR100250679B1 (en) Interlace scaning converting apparatus for projector
JPH11288257A (en) Method and device for compression display
JPH01126686A (en) Video synthesizer
JP2610181B2 (en) Video scanning frequency converter
JP3397165B2 (en) Image synthesis device
JP4350395B2 (en) Progressive scan conversion method
JP2610182B2 (en) Video scanning frequency converter
KR0176207B1 (en) Ceiaracter generator for simple event display
JPH0876731A (en) Frame memory writing control circuit and its method