JPH07219495A - 走査変換装置 - Google Patents
走査変換装置Info
- Publication number
- JPH07219495A JPH07219495A JP6014736A JP1473694A JPH07219495A JP H07219495 A JPH07219495 A JP H07219495A JP 6014736 A JP6014736 A JP 6014736A JP 1473694 A JP1473694 A JP 1473694A JP H07219495 A JPH07219495 A JP H07219495A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- frame memory
- address
- signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
(57)【要約】
【目的】 本発明は、入力されたビデオ信号を、それよ
り低いフレーム周波数のビデオ信号に変換する走査変換
装置に関し、変換された画像の品質を劣化されないよう
にする。 【構成】 入力されたビデオ信号のデータを一時蓄積す
るフレームメモリと、そのフレームメモリへの入力信号
のデータの書込を制御する書込制御回路と、そのフレー
ムメモリからのデータの読み出しを制御する読出制御回
路から構成され、読出を行っているフレームメモリのア
ドレスに応じて，フレームメモリへの書込の許可／不許
可を制御する。該制御を、読出を行っているフレームメ
モリのアドレスと、予め設定されたアドレスＮとを比較
することによって行う。又、該制御を、読出を行ってい
るフレームメモリのアドレスと、入力されたビデオ信号
のフレーム周波数(VFI) と、出力するビデオ信号のフレ
ーム周波数(VFO) と、走査線数(RNO) から一意に決まる
上記アドレス(N) とを比較して行うように構成する。
り低いフレーム周波数のビデオ信号に変換する走査変換
装置に関し、変換された画像の品質を劣化されないよう
にする。 【構成】 入力されたビデオ信号のデータを一時蓄積す
るフレームメモリと、そのフレームメモリへの入力信号
のデータの書込を制御する書込制御回路と、そのフレー
ムメモリからのデータの読み出しを制御する読出制御回
路から構成され、読出を行っているフレームメモリのア
ドレスに応じて，フレームメモリへの書込の許可／不許
可を制御する。該制御を、読出を行っているフレームメ
モリのアドレスと、予め設定されたアドレスＮとを比較
することによって行う。又、該制御を、読出を行ってい
るフレームメモリのアドレスと、入力されたビデオ信号
のフレーム周波数(VFI) と、出力するビデオ信号のフレ
ーム周波数(VFO) と、走査線数(RNO) から一意に決まる
上記アドレス(N) とを比較して行うように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、入力されたビデオ信号
を、それより低いフレーム周波数のビデオ信号に変換す
る走査変換装置に関する。
を、それより低いフレーム周波数のビデオ信号に変換す
る走査変換装置に関する。
【０００２】
【従来の技術】ＣＧワークステーション（ＷＳ）等で、
画像生成を行う場合、その出力結果をＣＧワークステー
ション（ＷＳ) が持っているディスプレイに表示するだ
けではなく、プレゼンテーション等に用いるために、通
常のＴＶに映したり，ＶＴＲに録画したい等の要求が起
きる場合がある。この場合、上記ＣＧワークステーショ
ン（ＷＳ) のディスプレイ信号を、よりフレーム周波数
の低いＴＶ用のＮＴＳＣ信号に変換する必要がある。
画像生成を行う場合、その出力結果をＣＧワークステー
ション（ＷＳ) が持っているディスプレイに表示するだ
けではなく、プレゼンテーション等に用いるために、通
常のＴＶに映したり，ＶＴＲに録画したい等の要求が起
きる場合がある。この場合、上記ＣＧワークステーショ
ン（ＷＳ) のディスプレイ信号を、よりフレーム周波数
の低いＴＶ用のＮＴＳＣ信号に変換する必要がある。
【０００３】図４は、従来の走査変換装置を説明する図
であり、図４(a1)は、フレームメモリが１つの場合を示
し、図４(a2)は、フレームメモリが２つの場合を示し、
図４(b) は、フレームメモリが１つの場合の問題点を示
している。
であり、図４(a1)は、フレームメモリが１つの場合を示
し、図４(a2)は、フレームメモリが２つの場合を示し、
図４(b) は、フレームメモリが１つの場合の問題点を示
している。
【０００４】走査変換の従来の技術としては、次の２通
りが主流であった。即ち、 1)シングルバッファ構成のフレームメモリを用意し、入
力と出力を独立に行う。｛図４(a1)参照｝ 2)ダブルバッファとして構成されたフレームメモリを用
意し、片方のバッファを出力している間は、もう一方の
バッファに書込を行う。｛図４(a2)参照｝
りが主流であった。即ち、 1)シングルバッファ構成のフレームメモリを用意し、入
力と出力を独立に行う。｛図４(a1)参照｝ 2)ダブルバッファとして構成されたフレームメモリを用
意し、片方のバッファを出力している間は、もう一方の
バッファに書込を行う。｛図４(a2)参照｝
【０００５】
【発明が解決しようとする課題】上記従来技術による
と、次のような問題点があった。 1)の場合：１つのフレームバッファ 1に対し、フレーム
周波数が異なり、且つ、入力ビデオ信号の入力（書き
込み）と、該書き込まれたビデオ信号の出力（読み出
し）ビデオ信号が無関係に独立して行われるため、図
４(b) に示されているように、あるフレーム(1) の画像
を出力している途中に、次のフレーム(2) の画像が入力
が開始され、該フレーム(2) の画像を出力している途中
に、更に、次のフレーム(3) の画像が入力が開始され、
例えば、フレーム(1) と, フレーム(2) と, フレーム
(3) の画像が、少しずつ表示されてしまうという、いわ
ゆる、画像割れが生じてしまい、変換された画像の品質
を劣化させるという問題があった。
と、次のような問題点があった。 1)の場合：１つのフレームバッファ 1に対し、フレーム
周波数が異なり、且つ、入力ビデオ信号の入力（書き
込み）と、該書き込まれたビデオ信号の出力（読み出
し）ビデオ信号が無関係に独立して行われるため、図
４(b) に示されているように、あるフレーム(1) の画像
を出力している途中に、次のフレーム(2) の画像が入力
が開始され、該フレーム(2) の画像を出力している途中
に、更に、次のフレーム(3) の画像が入力が開始され、
例えば、フレーム(1) と, フレーム(2) と, フレーム
(3) の画像が、少しずつ表示されてしまうという、いわ
ゆる、画像割れが生じてしまい、変換された画像の品質
を劣化させるという問題があった。
【０００６】2)の場合：フレームバッファ 1を、図４(b
2)に示したように、ダブルバッファ構成とするため、メ
モリ及びその制御回路の物量とコストが増大するという
問題があった。
2)に示したように、ダブルバッファ構成とするため、メ
モリ及びその制御回路の物量とコストが増大するという
問題があった。
【０００７】本発明は上記従来の欠点に鑑み、入力され
たビデオ信号を、それより低いフレーム周波数のビデ
オ信号に変換する走査変換装置において、変換された
画像の品質を劣化されないようにすることができる走査
変換装置を提供することを目的とするものである。
たビデオ信号を、それより低いフレーム周波数のビデ
オ信号に変換する走査変換装置において、変換された
画像の品質を劣化されないようにすることができる走査
変換装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】図１は、本発明の原理構
成図であり、図１(a) は、原理構成を示し、図１(b)
は、画像割れを生じないときの入力ビデオ信号と読出
しビデオ信号との関係を示している。上記の問題点は
下記の如くに構成された走査変換装置によって解決され
る。
成図であり、図１(a) は、原理構成を示し、図１(b)
は、画像割れを生じないときの入力ビデオ信号と読出
しビデオ信号との関係を示している。上記の問題点は
下記の如くに構成された走査変換装置によって解決され
る。
【０００９】(1) 入力されたヒデオ信号を、それより
低いフレーム周波数のビデオ信号に変換する走査変換
装置であって、該入力されたビデオ信号のデータを一
時蓄積するフレームメモリ 1と、該フレームメモリ 1へ
入力されたビデオ信号のデータの書込を制御する書込
制御回路 2と、該フレームメモリ 1からのデータの読み
出しを制御する読出制御回路 3から構成され、読出しを
行っているフレームメモリ 1のアドレスに応じて、前記
フレームメモリ 1への書込みの許可／不許可を制御する
信号を上記書込制御回路 2に送出し、上記書込制御回
路 2では、上記書込みの許可／不許可を制御する信号
によって、前記フレームメモリ 1への書込みを行うよう
に構成する。
低いフレーム周波数のビデオ信号に変換する走査変換
装置であって、該入力されたビデオ信号のデータを一
時蓄積するフレームメモリ 1と、該フレームメモリ 1へ
入力されたビデオ信号のデータの書込を制御する書込
制御回路 2と、該フレームメモリ 1からのデータの読み
出しを制御する読出制御回路 3から構成され、読出しを
行っているフレームメモリ 1のアドレスに応じて、前記
フレームメモリ 1への書込みの許可／不許可を制御する
信号を上記書込制御回路 2に送出し、上記書込制御回
路 2では、上記書込みの許可／不許可を制御する信号
によって、前記フレームメモリ 1への書込みを行うよう
に構成する。
【００１０】(2) 上記(1) 項に記載の書込みの許可／不
許可の制御信号を、読出しを行っているフレームメモ
リのアドレスと、予め設定されたアドレス(N) とを比
較して生成するように構成する。
許可の制御信号を、読出しを行っているフレームメモ
リのアドレスと、予め設定されたアドレス(N) とを比
較して生成するように構成する。
【００１１】(3) 上記(1) 項に記載の書込みの許可／不
許可の制御信号を、読出しを行っているフレームメモ
リのアドレスと、入力されたビデオ信号のフレーム
周波数(VFI) と，出力するビデオ信号のフレーム周波
数(VFO) と，該出力するビデオ信号の走査線数(RNO)
から一意に決まるアドレス(N) を、N=[RNO−FVO ×RNO/
VFI]、但し、[ ]は、切り捨て演算を示す。で算出して
比較し、生成するように構成する。
許可の制御信号を、読出しを行っているフレームメモ
リのアドレスと、入力されたビデオ信号のフレーム
周波数(VFI) と，出力するビデオ信号のフレーム周波
数(VFO) と，該出力するビデオ信号の走査線数(RNO)
から一意に決まるアドレス(N) を、N=[RNO−FVO ×RNO/
VFI]、但し、[ ]は、切り捨て演算を示す。で算出して
比較し、生成するように構成する。
【００１２】
【作用】図１は、本発明の原理説明図であり、図１(a)
は構成例を示し、図１(b) は、原理説明図である。図１
(a) において、1 はフレームメモリ，2 はフレームメモ
リ 1へ入力されたビデオ信号の書込みを制御する書込
制御回路，3 はフレームメモリ 1からの出力ビデオ信号
の読出しを制御する読出制御回路である。
は構成例を示し、図１(b) は、原理説明図である。図１
(a) において、1 はフレームメモリ，2 はフレームメモ
リ 1へ入力されたビデオ信号の書込みを制御する書込
制御回路，3 はフレームメモリ 1からの出力ビデオ信号
の読出しを制御する読出制御回路である。
【００１３】本発明による読出制御回路 3は、読出しを
行っているフレームメモリ 1のアドレスから、画像割
れが生じないタイミング (アドレスＮのタイミング）を
判断し、書込制御回路 2に対して、書込開始許可信号
を発行する。書込制御回路 2は、この書込開始許可信号
が発行されている間に限りフレームメモリに対する書
込を実行する。
行っているフレームメモリ 1のアドレスから、画像割
れが生じないタイミング (アドレスＮのタイミング）を
判断し、書込制御回路 2に対して、書込開始許可信号
を発行する。書込制御回路 2は、この書込開始許可信号
が発行されている間に限りフレームメモリに対する書
込を実行する。
【００１４】即ち、画像割れが生じないタイミングは、
読出制御回路 3において読出しを行っているアドレス
が、図１(b) のアドレスＮであるとき、書込制御回路 2
において書込みが開始されるとすると、読出しの終了タ
イミングと、書込みの終了タイミングとが一致し、前述
の図４(b) に示したような画像割れが生じることがな
い。
読出制御回路 3において読出しを行っているアドレス
が、図１(b) のアドレスＮであるとき、書込制御回路 2
において書込みが開始されるとすると、読出しの終了タ
イミングと、書込みの終了タイミングとが一致し、前述
の図４(b) に示したような画像割れが生じることがな
い。
【００１５】このタイミングにおいては、入力されたビ
デオ信号のフレーム周波数を FVIとし、出力するビデ
オ信号のフレーム周波数を FVOとし、出力するビデオ
信号の走査線数を RNOとすると、入力されたビデオ信
号が、１フレームを書込むのに必要な走査時間は１/F
VIであり、出力するビデオ信号が、最後の RNO-Nの間
(斜線で示す) を走査して読出すのに必要な時間は、１
フレームの読出しに必要な走査時間は 1/FVOであるか
ら、１走査の読出しにかかる時間は 1/FVO×1/RNO とな
る。従って、RNO-N の区間の読出し走査に必要な時間
は、1/FVO ×(RNO-N)/RNO であるから、 １/FVI＝1/FVO ×(RNO-N)/RNO が、上記画像割れを生じない条件となることから、 (RNO-N)FVI＝RNO ×FVO が得られるので、RNO-N=(RN0×FV0)/FVI N=RNO-(RN0×FV0)/FVI が得られる。
デオ信号のフレーム周波数を FVIとし、出力するビデ
オ信号のフレーム周波数を FVOとし、出力するビデオ
信号の走査線数を RNOとすると、入力されたビデオ信
号が、１フレームを書込むのに必要な走査時間は１/F
VIであり、出力するビデオ信号が、最後の RNO-Nの間
(斜線で示す) を走査して読出すのに必要な時間は、１
フレームの読出しに必要な走査時間は 1/FVOであるか
ら、１走査の読出しにかかる時間は 1/FVO×1/RNO とな
る。従って、RNO-N の区間の読出し走査に必要な時間
は、1/FVO ×(RNO-N)/RNO であるから、 １/FVI＝1/FVO ×(RNO-N)/RNO が、上記画像割れを生じない条件となることから、 (RNO-N)FVI＝RNO ×FVO が得られるので、RNO-N=(RN0×FV0)/FVI N=RNO-(RN0×FV0)/FVI が得られる。
【００１６】従って、読出制御回路 3において、読出し
アドレスが、上記Ｎとなったタイミングから、読出し
走査が終了するまで、書込制御回路 2に対して、上記書
込許可信号を送出し、書込制御回路 2では、該書込許
可信号が送出されている間、書込みを行うように制御
することで、画像割れの生じることのない走査変換を行
うことができる。
アドレスが、上記Ｎとなったタイミングから、読出し
走査が終了するまで、書込制御回路 2に対して、上記書
込許可信号を送出し、書込制御回路 2では、該書込許
可信号が送出されている間、書込みを行うように制御
することで、画像割れの生じることのない走査変換を行
うことができる。
【００１７】
【実施例】以下本発明の実施例を図面によって詳述す
る。前述の図１が、本発明の原理説明図であり、図２，
図３は、本発明の一実施例を示した図であって、図２
は、上記書込許可／不許可信号を、読出しを行ってい
るフレームメモリのアドレスと、予め、設定されてい
る上記アドレスＮと比較して、一致したときに送出する
場合を示しており、図３は、上記アドレスＮを、入力さ
れたビデオ信号のフレーム周波数 FVIと、出力するビ
デオ信号のフレーム周波数 FVOと、出力するビデオ信
号の走査線数 RNOとから、実時間で算出する場合を示
している。
る。前述の図１が、本発明の原理説明図であり、図２，
図３は、本発明の一実施例を示した図であって、図２
は、上記書込許可／不許可信号を、読出しを行ってい
るフレームメモリのアドレスと、予め、設定されてい
る上記アドレスＮと比較して、一致したときに送出する
場合を示しており、図３は、上記アドレスＮを、入力さ
れたビデオ信号のフレーム周波数 FVIと、出力するビ
デオ信号のフレーム周波数 FVOと、出力するビデオ信
号の走査線数 RNOとから、実時間で算出する場合を示
している。
【００１８】本発明においては、入力されたヒデオ信号
を、それより低いフレーム周波数のビデオ信号に変
換する走査変換装置であって、該入力されたビデオ信号
のデータを一時蓄積するフレームメモリ 1と、該フレ
ームメモリ 1へ入力されたビデオ信号のデータの書込
を制御する書込制御回路 2と、そのフレームメモリ 1か
らのデータの読み出しを制御する読出制御回路 3から構
成され、読出しを行っているフレームメモリ 1のアドレ
スに応じて、前記フレームメモリ 1への書込みの許可／
不許可を制御する信号を上記書込制御回路 2に送出
し、上記書込制御回路 2では、上記書込みの許可／不許
可を制御する信号によって、前記フレームメモリ 1へ
の書込みを行うように構成すると共に、該書込みの許可
／不許可の制御信号を、読出しを行っているフレーム
メモリのアドレスと、入力されたビデオ信号のフレ
ーム周波数(VFI) と，出力するビデオ信号のフレーム
周波数(VFO) と，該出力するビデオ信号の走査線数(R
NO) から一意に決まるアドレス(N) を、N=[RNO−FVO ×
RNO/VFI]、但し、[ ]は、切り捨て演算を示す。で算出
し、上記読出制御回路での読出しアドレスと比較して
生成する手段が、本発明を実施するのに必要な手段であ
る。尚、全図を通して同じ符号は同じ対象物を示してい
る。
を、それより低いフレーム周波数のビデオ信号に変
換する走査変換装置であって、該入力されたビデオ信号
のデータを一時蓄積するフレームメモリ 1と、該フレ
ームメモリ 1へ入力されたビデオ信号のデータの書込
を制御する書込制御回路 2と、そのフレームメモリ 1か
らのデータの読み出しを制御する読出制御回路 3から構
成され、読出しを行っているフレームメモリ 1のアドレ
スに応じて、前記フレームメモリ 1への書込みの許可／
不許可を制御する信号を上記書込制御回路 2に送出
し、上記書込制御回路 2では、上記書込みの許可／不許
可を制御する信号によって、前記フレームメモリ 1へ
の書込みを行うように構成すると共に、該書込みの許可
／不許可の制御信号を、読出しを行っているフレーム
メモリのアドレスと、入力されたビデオ信号のフレ
ーム周波数(VFI) と，出力するビデオ信号のフレーム
周波数(VFO) と，該出力するビデオ信号の走査線数(R
NO) から一意に決まるアドレス(N) を、N=[RNO−FVO ×
RNO/VFI]、但し、[ ]は、切り捨て演算を示す。で算出
し、上記読出制御回路での読出しアドレスと比較して
生成する手段が、本発明を実施するのに必要な手段であ
る。尚、全図を通して同じ符号は同じ対象物を示してい
る。
【００１９】以下、図１を参照しながら、図２，図３に
よって、本発明の走査変換装置の構成と動作を説明す
る。図２に、本発明の一実施例を示す。図２において、
1 は入力されたビデオ信号のデータを一時蓄積するフ
レームメモリである。2 は、上記書込制御回路であっ
て、21は、上記入力されたビデオ信号から書込のタイ
ミングを制御するために使う同期信号 (水平同期信号,
垂直同期信号) を分離する同期分離回路であり、22は、
上記の同期分離回路 21 から出力される垂直同期信号に
よりリセットされ、水平同期信号をカウントする水平カ
ウンタ回路である。又、23は、上記水平カウンタ 22 か
ら出力される書き込みアドレス (書込み走査線番号)
と、予め、図示されていないレジスタに設定された書き
込み開始アドレス（例えば、“０”）とを比較し、両者
が等しくなったときに、書込開始フラグを出力する比較
器である。
よって、本発明の走査変換装置の構成と動作を説明す
る。図２に、本発明の一実施例を示す。図２において、
1 は入力されたビデオ信号のデータを一時蓄積するフ
レームメモリである。2 は、上記書込制御回路であっ
て、21は、上記入力されたビデオ信号から書込のタイ
ミングを制御するために使う同期信号 (水平同期信号,
垂直同期信号) を分離する同期分離回路であり、22は、
上記の同期分離回路 21 から出力される垂直同期信号に
よりリセットされ、水平同期信号をカウントする水平カ
ウンタ回路である。又、23は、上記水平カウンタ 22 か
ら出力される書き込みアドレス (書込み走査線番号)
と、予め、図示されていないレジスタに設定された書き
込み開始アドレス（例えば、“０”）とを比較し、両者
が等しくなったときに、書込開始フラグを出力する比較
器である。
【００２０】同様に、3 は、上記読出制御回路であっ
て、31は、出力するビデオ信号のタイミングを決定す
る同期信号 (水平同期信号, 垂直同期信号) を生成する
同期生成回路である。32は、上記同期生成回路 31 から
出力される垂直同期信号によりリセットされ、水平同期
信号をカウントする水平カウンタ回路である。33は、上
記水平カウンタ 32 から出力される水平走査線数、即
ち、読出しアドレスと、あらかじめ設定された画像割
れを生じない出力ビデオ信号の走査線番号Ｎとを比較
し、両者が等しくなったときから、上記水平カウンタ 3
2 がリセットされるまでの間、書込開始許可信号を出
力する比較器である。
て、31は、出力するビデオ信号のタイミングを決定す
る同期信号 (水平同期信号, 垂直同期信号) を生成する
同期生成回路である。32は、上記同期生成回路 31 から
出力される垂直同期信号によりリセットされ、水平同期
信号をカウントする水平カウンタ回路である。33は、上
記水平カウンタ 32 から出力される水平走査線数、即
ち、読出しアドレスと、あらかじめ設定された画像割
れを生じない出力ビデオ信号の走査線番号Ｎとを比較
し、両者が等しくなったときから、上記水平カウンタ 3
2 がリセットされるまでの間、書込開始許可信号を出
力する比較器である。
【００２１】10は、上記比較器 33 からの書込許可信号
が出力されている間に、前述の読出制御回路 2内の比
較器 23 から書込開始フラグが出力されていることを検
出した場合、上記ＶＲＡＭ 1に入力ビデオ信号のデー
タの書込を行うメモリ制御回路である。
が出力されている間に、前述の読出制御回路 2内の比
較器 23 から書込開始フラグが出力されていることを検
出した場合、上記ＶＲＡＭ 1に入力ビデオ信号のデー
タの書込を行うメモリ制御回路である。
【００２２】画像割れが生じない出力ビデオ信号の走
査線番号Ｎは、前述のようにして求める。再掲すると、
入力されるビデオ信号のフレーム周波数をＦＶＩ，出
力されるビデオ信号の走査線数をＲＮＯ，フレーム周
波数をＦＶＯとすると、画像割れが生じない出力ビデオ
信号の走査線番号Ｎは、 Ｎ＝［ＲＮＯ−ＦＶＯ×ＲＮＯ／ＦＶＩ］ ただし，［］は切捨てを示す。
査線番号Ｎは、前述のようにして求める。再掲すると、
入力されるビデオ信号のフレーム周波数をＦＶＩ，出
力されるビデオ信号の走査線数をＲＮＯ，フレーム周
波数をＦＶＯとすると、画像割れが生じない出力ビデオ
信号の走査線番号Ｎは、 Ｎ＝［ＲＮＯ−ＦＶＯ×ＲＮＯ／ＦＶＩ］ ただし，［］は切捨てを示す。
【００２３】尚、上記の実施例では、Ｎを、予め、算出
して、比較器 33 に設定することとしたが、これを自動
的に決定するような回路を付加しても本発明の効果は変
わらない。この場合の実施例を、図３によって、具体的
に説明する。
して、比較器 33 に設定することとしたが、これを自動
的に決定するような回路を付加しても本発明の効果は変
わらない。この場合の実施例を、図３によって、具体的
に説明する。
【００２４】先ず、上記読出制御回路 3の同期生成回路
31 によって、出力するビデオ信号の水平同期信号
と、垂直同期信号とが生成される。該生成された水平同
期信号を、走査線数検出器 34 でカウントし、垂直同期
信号でリセットすることで、出力ビデオ信号の走査線
数 RNOを検出する。
31 によって、出力するビデオ信号の水平同期信号
と、垂直同期信号とが生成される。該生成された水平同
期信号を、走査線数検出器 34 でカウントし、垂直同期
信号でリセットすることで、出力ビデオ信号の走査線
数 RNOを検出する。
【００２５】又、出力ビデオ信号のフレーム周波数検
出器 35 において、上記垂直同期信号でリセットしなが
ら、例えば、１ミリ秒タイマ信号をクロックとして、該
クロックをカウンとすることで、該出力ビデオ信号の
フレーム周波数 VFOを検出することができる。
出器 35 において、上記垂直同期信号でリセットしなが
ら、例えば、１ミリ秒タイマ信号をクロックとして、該
クロックをカウンとすることで、該出力ビデオ信号の
フレーム周波数 VFOを検出することができる。
【００２６】同様にして、書込制御回路 2の入力ビデオ
信号のフレーム周波数検出器 24において、該書込制
御回路 2の同期分離回路 21 で出力される垂直同期信号
でリセットしながら、例えば、１ミリ秒タイマ信号をク
ロックとして、該クロックをカウンとすることで、該入
力ビデオ信号のフレーム周波数 VFIを検出することが
できる。
信号のフレーム周波数検出器 24において、該書込制
御回路 2の同期分離回路 21 で出力される垂直同期信号
でリセットしながら、例えば、１ミリ秒タイマ信号をク
ロックとして、該クロックをカウンとすることで、該入
力ビデオ信号のフレーム周波数 VFIを検出することが
できる。
【００２７】従って、該入力されるビデオ信号のフレ
ーム周波数をＦＶＩ，出力されるビデオ信号の走査線
数をＲＮＯ，フレーム周波数をＦＶＯとすると、画像割
れが生じない出力ビデオ信号の走査線番号Ｎを、例え
ば、演算回路 36 において、 Ｎ＝［ＲＮＯ−ＦＶＯ×ＲＮＯ／ＦＶＩ］ ただし，［］は切捨てを示す。で実時間で算出し、上記
読出制御回路 3の比較器 33 で、読出しアドレスと比
較し、一致してから、上記水平カウンタ 32 がリセット
される迄の間、本発明の書込開始許可信号を出力する
ことができる。
ーム周波数をＦＶＩ，出力されるビデオ信号の走査線
数をＲＮＯ，フレーム周波数をＦＶＯとすると、画像割
れが生じない出力ビデオ信号の走査線番号Ｎを、例え
ば、演算回路 36 において、 Ｎ＝［ＲＮＯ−ＦＶＯ×ＲＮＯ／ＦＶＩ］ ただし，［］は切捨てを示す。で実時間で算出し、上記
読出制御回路 3の比較器 33 で、読出しアドレスと比
較し、一致してから、上記水平カウンタ 32 がリセット
される迄の間、本発明の書込開始許可信号を出力する
ことができる。
【００２８】このように、本発明の走査変換装置は、入
力されたビデオ信号を、それより低いフレーム周波数
のビデオ信号に変換する走査変換装置であって、入力
されたビデオ信号のデータを一時蓄積するフレームメ
モリと、そのフレームメモリへ入力されたビデオ信号
のデータの書込を制御する書込制御回路と、そのフレー
ムメモリからのデータの読み出しを制御する読出制御回
路から構成され、読出を行っているフレームメモリのア
ドレスに応じて，フレームメモリへの書込の許可／不許
可を制御する。該制御を、読出を行っているフレームメ
モリのアドレスと、予め設定されたアドレスＮとを比較
することによって行う。又、該制御を、読出を行ってい
るフレームメモリのアドレスと、入力されたビデオ信号
のフレーム周波数(VFI) と、出力するビデオ信号の
フレーム周波数(VFO) と、走査線数(RNO) から一意に決
まるアドレスＮを実時間で求めて、比較するようにした
ところに特徴がある。
力されたビデオ信号を、それより低いフレーム周波数
のビデオ信号に変換する走査変換装置であって、入力
されたビデオ信号のデータを一時蓄積するフレームメ
モリと、そのフレームメモリへ入力されたビデオ信号
のデータの書込を制御する書込制御回路と、そのフレー
ムメモリからのデータの読み出しを制御する読出制御回
路から構成され、読出を行っているフレームメモリのア
ドレスに応じて，フレームメモリへの書込の許可／不許
可を制御する。該制御を、読出を行っているフレームメ
モリのアドレスと、予め設定されたアドレスＮとを比較
することによって行う。又、該制御を、読出を行ってい
るフレームメモリのアドレスと、入力されたビデオ信号
のフレーム周波数(VFI) と、出力するビデオ信号の
フレーム周波数(VFO) と、走査線数(RNO) から一意に決
まるアドレスＮを実時間で求めて、比較するようにした
ところに特徴がある。
【００２９】
【発明の効果】以上、詳細に説明したように、本発明の
走査変換装置によれば、入力されたビデオ信号を、そ
れより低いフレーム周波数のビデオ信号に変換するに
際し、シングルバッファ構成のフレームメモリを用い、
且つ、書込の許可／不許可を画像割れが生じないように
制御することができるので、低コストで、品質の高い走
査変換装置を構成することが可能である。
走査変換装置によれば、入力されたビデオ信号を、そ
れより低いフレーム周波数のビデオ信号に変換するに
際し、シングルバッファ構成のフレームメモリを用い、
且つ、書込の許可／不許可を画像割れが生じないように
制御することができるので、低コストで、品質の高い走
査変換装置を構成することが可能である。
【図１】本発明の原理説明図
【図２】本発明の一実施例を示した図（その１）
【図３】本発明の一実施例を示した図（その２）
【図４】従来の走査変換装置を説明する図
1 フレームメモリ 10 メモリ制御
回路 2 書込制御回路 21 同期分離回路 22 水平カウン
タ 23 比較器 24 フレーム周
波数検出器 3 読出制御回路 31 同期生成回
路 32 水平カウンタ 33 比較器 34 走査線数検出器 35 フレーム周
波数検出器 入力ビデオ信号 書込開始許可信号 読出しアドレス 出力ビデオ信号
回路 2 書込制御回路 21 同期分離回路 22 水平カウン
タ 23 比較器 24 フレーム周
波数検出器 3 読出制御回路 31 同期生成回
路 32 水平カウンタ 33 比較器 34 走査線数検出器 35 フレーム周
波数検出器 入力ビデオ信号 書込開始許可信号 読出しアドレス 出力ビデオ信号
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/937
Claims (3)
- 【請求項１】入力されたヒデオ信号 () を、フレーム
周波数の異なるビデオ信号 () に変換する走査変換装
置であって、 該入力されたビデオ信号 () のデータを一時蓄積する
フレームメモリ(1) と、該フレームメモリ(1) へ入力さ
れたビデオ信号 () のデータの書込を制御する書込制
御回路(2) と、該フレームメモリ(1) からのデータの読
み出しを制御する読出制御回路(3) から構成され、 読出しを行っているフレームメモリ(1) のアドレスに応
じて、前記フレームメモリ(1) への書込みの許可／不許
可を制御する信号 () を上記書込制御回路(2) に送出
し、上記書込制御回路(2) では、上記書込みの許可／不
許可を制御する信号 () によって、前記フレームメモ
リ(1) への書込みを行うことを特徴とする走査変換装
置。 - 【請求項２】請求項１に記載の書込みの許可／不許可の
制御信号（）を、読出しを行っているフレームメモリ
のアドレス（）と、予め設定されたアドレス(N) とを
比較して生成することを特徴とする走査変換装置。 - 【請求項３】請求項１に記載の書込みの許可／不許可の
制御信号（）を、読出しを行っているフレームメモリ
のアドレス（）と、入力されたビデオ信号 () のフ
レーム周波数(VFI) と，出力するビデオ信号（）のフ
レーム周波数(VFO) と，該出力するビデオ信号（）の
走査線数(RNO) から一意に決まるアドレス(N) を算出し
て比較し、生成することを特徴とする走査変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014736A JPH07219495A (ja) | 1994-02-09 | 1994-02-09 | 走査変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6014736A JPH07219495A (ja) | 1994-02-09 | 1994-02-09 | 走査変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07219495A true JPH07219495A (ja) | 1995-08-18 |
Family
ID=11869416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6014736A Withdrawn JPH07219495A (ja) | 1994-02-09 | 1994-02-09 | 走査変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07219495A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336317B2 (en) | 2003-09-25 | 2008-02-26 | Canon Kabushiki Kaisha | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device |
-
1994
- 1994-02-09 JP JP6014736A patent/JPH07219495A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7336317B2 (en) | 2003-09-25 | 2008-02-26 | Canon Kabushiki Kaisha | Frame rate conversion device, overtaking prediction method for use in the same, display control device and video receiving display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0173704B1 (ko) | 투사형 화상표시시스템의 비대칭화면 보정장치 | |
| EP0744731B1 (en) | Method and apparatus for synchronizing video and graphics data in a multimedia display system including a shared frame buffer | |
| US7202870B2 (en) | Display controller provided with dynamic output clock | |
| TW496086B (en) | Method and apparatus to execute a memory maintenance operation during a screen blanking interval | |
| US6320575B1 (en) | Memory controller and liquid crystal display using the memory controller | |
| JPS62166659A (ja) | 文字図形表示回路 | |
| JPH0438081A (ja) | ビデオ信号切換装置 | |
| JPH07219495A (ja) | 走査変換装置 | |
| KR20000013229A (ko) | 화면 부분 줌인 장치 | |
| JPH03192392A (ja) | 映像信号出力装置 | |
| KR0151441B1 (ko) | 영상 처리 시스템의 영상 확대 장치 | |
| JPH05130568A (ja) | ビデオ信号処理装置 | |
| JP3301196B2 (ja) | 走査変換装置 | |
| US8035740B2 (en) | Image processing apparatus and method | |
| KR100188200B1 (ko) | 투사형 화상표시 시스템의 비대칭화면 보정장치 | |
| JPH0537880A (ja) | 歪み補正回路 | |
| KR100188215B1 (ko) | 투사형 화상표시시스템의 비대칭화면 보정제어방법 | |
| JP2002271751A (ja) | 表示制御方法及び装置 | |
| JPH0611552B2 (ja) | プリンタ制御装置 | |
| JPH0346882A (ja) | 画像情報変換装置 | |
| JP2580815B2 (ja) | 半導体メモリ | |
| JPH05145848A (ja) | 画像交換方式 | |
| JP2001204009A (ja) | 表示装置 | |
| JPH0573019A (ja) | 画像合成表示装置 | |
| JPS6098775A (ja) | テレビジヨン信号のプリンタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |