JPH07212225A

JPH07212225A - 分数位相シフト環状発振器装置

Info

Publication number: JPH07212225A
Application number: JP6319768A
Authority: JP
Inventors: Sanjay Kasturia; カスリアサンジェイ
Original assignee: American Telephone and Telegraph Co Inc; AT&T Corp
Current assignee: AT&T Corp
Priority date: 1993-12-29
Filing date: 1994-12-22
Publication date: 1995-08-11
Also published as: EP0661810A2; EP0661810A3; CA2136888A1; US5394116A

Abstract

(57)【要約】【目的】本件発明は、高い精度にて迅速及び簡単に出力
信号を任意の周波数に同調（チューニング）することが
でき、この選択された周波数レベルに必要な期間だけ維
持することができる発振器装置を提供することを目的と
する。【構成】本件発明の環状発振器は、複数の発振器出力を
有し、その各々が所定の周波数、即ち反復期間の発振信
号を伝達する。ここで、反復期間は、所定の反復シーケ
ンスにおける任意の発振器出力から次の発振器出力の反
復期間の所定の分数の位相シフトを有する。セレクタの
入力が発振器出力の各々に接続される。任意の時間にお
けるセレクタ出力とセレクタ入力の選択された一つのみ
との間の接続を確立するように作動する、個別に作動可
能な複数のセレクタスイッチが含まれる。動作は、複数
のセレクタスイッチが接続を維持する第１のモード、又
はセレクタスイッチがセクタ入力間で所定の反復シーケ
ンスで接続を断続的にインデキシングする第２のモード
のいずれかで達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の分野】本発明は一般的には発振器装置、より詳
細には可変出力周波数を持つ発振器装置に関するが、こ
れは、特に、電気通信回路内で高精度の周波数源として
使用にするのに適し、極めて低いノイズ生成特性及びそ
の出力信号周波数に対して変化する要件に対して非常に
迅速な応答を持つ。

【０００２】

【発明の背景】その動作範囲内の任意の周波数へ高精度
にてチューニング（同調）することができ、それを要求
される期間だけ維持できる発振器装置を達成するための
必要性が様々な分野で存在する。この必要性は、電気通
信分野、特に、セルラー及びコードレス電話システムの
領域において顕著である。この領域においては、送信機
と受信機の間の周波数ロック、又は送信機と受信機が一
つの通信から異なる周波数の次の通信の間に同一の周波
数への正確なチューニングが、これら電気通信デバイス
間で高品質伝送を確立するために必須である。従って、
これらシステムの送信機及び受信機は、非常に安定であ
るか又はそれらの周波数及び／又は位相を調和して変更
する能力、好ましくはこれらの両方の能力を持つ発振器
装置を具備しなければならない。この同期は、現在の傾
向である増加する伝送速度、隣接する搬送波周波数間の
間隔の減少、信号多重化、データ圧縮及び／又は利用可
能な伝送スペクトルの制約された本質にもかかわらず様
々なサービスに対する尽きることを知らない要求を満足
するための試みにおける様々な他の技法の観点からます
ます重要になってきている。

【０００３】電圧制御制御発振器のような、発信入力
（基準）信号に対する周波数位相ロック関係で、可変周
波数発振器の出力周波数を制御するために現在用いられ
ている一つのアプローチは、発振器出力と位相検出器と
の間の帰還ループ内に整数分周器を挿入する方法がある
が、この位相検出器は、一つの入力信号を受信し、二つ
の信号（入力信号と基準信号）の位相の間の差異を表わ
す制御信号又はエラー信号を発行する。このエラー信号
は、次に、帰還フィルタ及び増幅器内で処理された後、
発振器の動作（つまり、発振周波数）を制御するために
発振器の制御入力に供給される。位相検出器は、その二
つの入力信号のエッジに関して動作する。つまり、これ
は、エッジの間の遅れ／進みの関係を検出して、対応す
るエラー信号を発行する。結果として、発振器の出力周
波数がＮｘ入力基準信号周波数Ｆ_rのレベルに維持され
る。ここでＮは、これが整数分周器が発振器の出力信号
を割る整数である。

【０００４】このタイプの発振器装置に関する経験は、
入り信号周波数Ｆ_r の所の信号の幾らかがこの発振器装
置を通ってその出力の所に漏れることである。このＦ_r
の漏れは、電圧制御発振器の出力信号内に変調側波帯
（modulation sidebands）を生成する。通信チャネル間
の干渉又は漏話を排除又は少なくとも最小にするため
に、殆どのセルラー／コードレス電話システムは、通
常、基準側波帯（referencesidebands ）と呼ばれる側
波帯によって運ばれる電力が、搬送波よりも少なくとも
５０から６０ｄＢ低いことを要求する。これは典型的に
は、発振器装置又はシンセサイザのループ帯域幅Ｆ_bwが
入り信号周波数の約十分の一以下、つまり、０．１Ｆ_r
以下に維持されることを要求する。現在、この特定の構
成においては、発振器の出力での周波数ステップサイズ
Ｆ_stepもＦ_r に等しくされ、このために、ループ帯域幅
Ｆ_bwと周波数ステップサイズＦ_stepの比は、典型的に
は、０．１とされている。シンセサイザにおけるループ
フィルタの次数の増加は、基準側波帯抑圧を劣化させる
ことなくループ帯域幅Ｆ_bwを増加することができるが、
これは、同時に、ループの位相余裕（phase margin）を
低減させ、せいぜい、比較的小さな（例えば、２又は３
の係数の）改善を提供できるのみである。このため、Ｆ
_bw、Ｆ_step比を大きく増加させるためには、従来の技術
に従った場合には、複数の位相ロックループを使用する
ことを必要とする。明らかに、これは、採用するには、
あまりにも扱いにくく、また割高な提案である。

【０００５】

【本件発明の目的】従って、本発明の目的は、従来の技
術の問題点を回避することである。より詳細には、本発
明の目的は、その出力信号について任意の要求される周
波数へ、高い精度にて迅速及び簡単にチューニングする
ことができ、この選択された周波数レベルに必要な期間
だけ維持することができる発振器装置を提供することで
ある。本発明の他の目的は、要求された搬送波の側波帯
内に運ばれる電力の量を、他の通信チャネル内の通信に
それらが例え非常に接近しているとしても悪影響を及ぼ
さない許容できるレベルに最小化するような方法で、こ
こで考慮される形式の発振器装置を構成することであ
る。本発明の一つの付随する目的は、構造が比較的単純
で、製造が安価で、使用が簡単で、動作の信頼性が高い
上のタイプの発振器装置を考案することである。

【０００６】

【本件発明の概要】これら目的、及び後に明らかになる
他の目的の達成における本発明の一つの特質は、複数の
発振器出力を有する一つの環状発振器を含む可変出力発
振器装置内にある。この環状発振器は、ある与えられた
周波数及び従って反復期間（repetition periods）の発
振信号を生成し、これを、所定の反復シーケンスにおけ
る発振器出力の任意の一つから次の一つへの反復期間の
分数の位相シフトを有する発振器出力へ示される。本発
明の発振器装置はさらに一つのセレクタを有し、このセ
レクタ各々は複数の発振器出力の一つに接続された複数
のセレクタ入力、及び一つのセレクタ出力を有する。こ
のセレクタはさらに、複数のセレクタ入力と一つのセレ
クタ出力の間に挿入された個別に作動可能な複数のセレ
クタスイッチを含む。さらに、これら複数のセレクタス
イッチを任意の時間においてセレクタ出力と前記の複数
のセレクタ入力のうちただ一つ選択されたセレクタ入力
の間に一つの接続を確立するように作動するための手
段、及び一つの制御信号に応答してこの作動手段を二つ
のモードのうちの一つにて動作するための手段が含まれ
る。ここで、これらモードの一方においては、複数のセ
レクタスイッチは接続を維持し、他方のモードにおいて
は、これらセレクタスイッチはこの接続を、複数のセレ
クタ入力の間で所定の反復シーケンスにて断続的にイン
デックシング（index)する。そして、さらに次に動作す
べき二つのモードの一つを選択させるべく、動作手段は
制御信号を提供するための手段を含む。

【０００７】本発明の特徴として考慮されるべき新規の
諸特質が特許請求の範囲においてより具体的に陳述され
る。ただし、その構造と、それが構成及び使用される方
法の両方の観点からの、この改善された発振器装置自
身、並びにこの発振器装置の追加の特質及び長所は、幾
つかの具体的な実施例の以下の詳細な説明を添付の図面
を照合して読むことによって最も良く理解できるもので
ある。なお、図面中、同一の参照文字は複数の図面を通
じて同一の要素を示す。

【０００８】

【発明の詳細な記述】図面の詳細な説明に移る。まず、
図１の説明を行なうが、一般参照番号１０は、本発明を
具現する発振器構成を識別する。図示されるように、発
振器構成１０は、その基本要素として、環状発振器（ri
ng oscillator ）２０、セレクタ４０、分周器６０、及
びスキップ制御デバイス８０を含む。発振器２０は、２
１．１から２１．２及び２２．１から２２．ｎとして識
別される複数の発振器出力を有する（ここで、ｎは、説
明の各所において使用される場合は、後に説明される発
振器２０の個々の段のそれに対応する整数を表わす）。
これら発振器出力２１．１から２２．ｎは、これも後に
説明されるように、個別にセレクタ４０の対応する入力
に接続される。セレクタ４０は、スキップ制御デバイス
８０の出力８１に接続されたスキップ制御入力、及び分
周器６０の入力に接続された出力４２を持つ。分周器６
０は、出力６１を持つ整数分周器（integer divider ）
として構成され、装置１０が動作しているときには出力
６１上に、分周された出力信号が出現する。スキップ制
御デバイス８０はさらに、スキップ制御デバイス８０の
動作モードを制御する制御信号を受信するための制御入
力８２を含む。

【０００９】図１（及び図１の基本構成を組み込む図５
から図７）の装置１０の更なる詳細が、図２から図４の
図解及びこれらの以下の説明から一層明らかになるもの
である。図２に示されるように、環状発振器２０の本体
は、上に説明された複数の段２３．１から２３．ｎを含
む。段２３．１から２３．ｎの数ｎは、奇数、例えば、
５であることが特に有利であることが発見されている。
しかしながら、これは必要不可欠ではない。発振器段２
３．１から２３．ｎは、各々の上に述べた発振器出力２
１．１から２１．ｎ及び２２．１から２２．ｎを持つ。

【００１０】これとの関連で、後の類似した状況におけ
る同一の解釈の目的上、出力２１．１から２１．ｎ及び
２２．１から２２．ｎの各々は、実際には、（不当に図
面を煩雑にすることを避けるために別個には識別されて
ない）二つのリードを持つことを注意しておくべきであ
る。二つのリードを持つのは、電子回路の分野における
当業者には後に明らかになるが、発振器構成１０が差分
出力信号原理で動作するためである。これは、発振器段
２３．１から２３．ｎ（及び後に説明される様々な追加
の要素）から実際の出力信号（及び、同様な理由によ
り、入力信号）、が、（これら出力２１．１から２１．
ｎ及び２２．１から２２．ｎ、等の）各々の関連するリ
ードライン上に出現する電位の間の差であることを意味
する。これは、結果として、それと関連するラインの両
方に同一又は類似する効果を与える種々の影響力、特
に、動乱）が、全ての意図及び目的に対して、その出力
（又は入力）信号の規模及び／又は位相に関するかぎ
り、互いに相殺すると言う長所を提供する。

【００１１】明らかに、この手法が正しく機能するため
には、各々の関連するライン上に出現するこれら信号
が、互いの補数（complements ）であること、つまり、
一つが「高値」であるときには他方が“低値”となるべ
きである。この理由により、以下に説明される回路は、
遂行されるべき各機能に対して並列ブランチを採用し、
これらブランチは同一の構造を有する。ただし、片方
は、各々の信号によって制御され、他方はその補数（信
号）によって制御される。一旦、回路がこの特質を全体
を通じて利用することが認識及び理解されたなら、この
回路の構造及び動作が、これを詳細に説明するまでもな
く、図面だけで理解できるものである。従って、開示さ
れる回路の以下の説明においては、この動作を理解する
ために必要とされる場合についてのみ詳細に触れられ
る。

【００１２】図１と図２の比較から明かなように、出力
２１．１から２１．ｎ及び２２．１から２２．ｎは、一
対一のベースにて、セレクタ４０の、それぞれセレクタ
スイッチＣ１からＣｎ、及びＤ１からＤｎに対応する
（個別に番号の与えられてない）関連する入力と接続さ
れている。図示されるように、スイッチＣ１からＣｎ及
びＤ１からＤｎの各々は３つのトランジスタを含むが、
これらの構造及び動作については周知であり、さらに説
明を必要としない。あえて説明するとすれば、各々の制
御ライン８６．１から８６．ｎ又は８７．１から８７．
ｎを通じてスイッチＣ１からＣｎ、及び／又はＤ１から
Ｄｎに供給される（二進）信号は、これらスイッチＣ１
からＣｎ及びＤ１からＤｎの各々に、その開いた状態と
閉じた状態のいずれか片方を取らせ、結果として、各々
の関連する発振器出力２１．１から２１．ｎ又は２２．
１から２２．ｎと各々の出力４３又は４４の間の接続が
中断又は確立される。これら出力４３及び４４は、次
に、二者択一セレクタ４５に至るが、制御ライン８８を
通じてその入力Ｅを供給される制御信号に基づいて、セ
レクタ４５は、出力４３及び４４のどちらを排除してセ
レクタ出力４２に接続されるべきかを決定する。

【００１３】環状発振器２０の追加の詳細が図３に示さ
れる。ここに、発振器段２３．１との関連で図解されて
いるように、各発振器段２３．１から２３．ｎは、反復
又は巡回発振器段シーケンスにおいて次に来る発振器段
２３．２から２３．ｎの対応する入力、つまり、３２．
１に接続された出力２４．１から２４．ｎ（図１参照）
を有する。従って、図３に示される状況においては、段
２３．１の出力２４．１は、段２３．２の対応する入力
に接続され、一方、段２３．ｎの出力は、発振器段２
３．１の対応する入力に接続される。段２３．１から２
３．ｎのこの環状接続のためと、トランジスタ及び類似
する要素の動作における生来的な遅延のために、発振器
２０は、パワーアップの後にある与えられた周波数での
動作に落ち着く。この周波数の正確な値は、ある限界内
はあるが非常に高い精度にて、チューニング電圧Ｖ_tune
を、まず共通ライン２５を通じて、次に個別にブランチ
ライン（例えば、図３に示される２５．１）を通じて、
各々の制御可能トランジスタ（例えば、図３の２６．
１）に供給することによって設定することができる。こ
こで、これらトランジスタの各々は、それらが中に挿入
される一つの又は複数のブランチを通じて流れる電流を
制御する。この電流流れの制御は、結果として、次に続
く発振器段２３．２から２３．ｎの関連する入力、つま
り、２３．１に接続された各々の出力２４．１から２
４．ｎに供給される信号のタイミングを制御する各々の
トランジスタに供給される信号の立ち上がり及び立ち下
がり時間（スロープ）、及び当業者においてはすぐに理
解できるように、環状発振器２０の発振周期及び周波数
を決定する。

【００１４】様々な段２３．１から２３．ｎの出力２
４．１から２４．ｎの所に出現する出力信号は、それぞ
れ、関連するスイッチＣ１からＣｎ及びＤ１からＤｎの
入力に直接に供給することもできる。ただし、これら二
つのタイプ（発振器及びセレクタ）の出力信号を互いに
ある程度分離（isolate ）したほうが良いことが発見さ
れている。これを達成するために、図３の回路は、（ま
た他の段２３．２から２３．ｎも同様であるが）、追加
のセレクタ出力回路２７．１を含むように示されるが、
この出力回路は事実上、構造及び動作の両面において、
チューニングが可能であることは要求されず、そのよう
に示されてないことを除いて、上に説明のそれと同一で
ある。この下位回路２７．１のトランジスタは、出力２
４．１上に出現する発振器の出力信号に対して上に説明
のトランジスタと同様に機能し、結果として、これら出
力信号の時間遅延された補数複製（complementary repl
icas）を提供する。

【００１５】これら信号又は信号の複製が、次に、各々
のセレクタ出力２１．１から２１．ｎにセレクタ出力信
号として加えられる。上に述べた出力リード２２．１
は、示されるように、リード２１．１から図示されるよ
うに物理的な意味において逆転するように枝分かれし、
これに対応するスイッチ、例えば、Ｃ１及びＤ１に配達
される出力信号は互いに補数となるが、図１に示される
ライン４３及び４４に送られる信号も、これら対応する
スイッチが同時に両方とも閉じられた場合には同一の結
果となる。ただし、後に説明される理由によって、後者
のケース、つまり、スイッチが両方とも同時に閉じられ
ることはない。

【００１６】前述のように、スイッチＣ１からＣｎ及び
Ｄ１からＤｎは、各々の制御ライン８６．１から８６．
ｎ又は８７．１から８７．ｎを通じてそれらに供給され
る信号によって作動される。これら作動信号は、二つの
部分８４ａ及び８４ｂを有するように示されるアクチュ
エータによって、同期様式にて生成される。ただし、こ
れら部分８４ａ及び８４ｂの機能は、通常、おそらく他
の機能と共に、単一デバイスに結合されることに注意す
る。このタイプのアクチュエータの構造は、周知である
ので、ここでは、これらアクチュエータ部分８４ａ及び
８４ｂが、任意の時間において、それと関連するスイッ
チＣ１からＣｎ又はＣ１からＤｎの一つのみを閉じた
（接続された）状態にさせ、残りの一つを開いたままの
状態に留めることに言及するのみで、それ以上の説明は
必要でない。さらに付け加えると、各アクチュエータ部
分８４ａ又は８４ｂは、制御ライン８５ａ又は８５ｂ上
に出現する制御信号に応答して、二つのモードの動作の
間で切り替わる。一方のモードにおいては、スイッチＣ
１からＣｎ又はＤ１からＤｎのそのとき閉じられている
一つを通じての電気接続を維持し（つまり、これはこの
スイッチを閉じたままに保ち、そして他のスイッチを開
いたままに保ち）、他方のモードにおいては、スイッチ
Ｃ１からＣｎ又はＤ１からＤｎを通じて、所定の（発振
器段２３．１から２３．ｎのそれと対応する）巡回シー
ケンスにてインデックシング（indexes）を行なう。入
力ライン８２を通じて供給されるモード切り替え信号に
応答して、ライン８５ａ及び８５ｂ上に出現する制御信
号が、動作デバイス８３によって生成される。この動作
信号はさらに一つの制御信号を発行するが、これは、制
御ライン８８を通じて二者択一セレクタスイッチ４５の
制御入力Ｅに供給され、セレクタ出力４２を供給ライン
４３と接続すべきか、又は供給ライン４４と接続すべき
かを決定する。

【００１７】こうして、ライン４３及び４４上に出現す
る信号の上に述べた補数的な性質に起因して、セレクタ
スイッチ４５の切り替えは、発振器段２３．１から２
３．ｎの一つ、そして同一の一つと関連するセレクタス
イッチ、例えば、Ｃ１及びＤ１の両方が同時にそれらの
閉じられた状態にあるときに、１８０°の位相シフトを
与えることが理解できる。このような大きな位相シフト
は、セレクタスイッチ４５の出力信号に望ましくない動
乱を導入するおそれがある。従って、アクチュエータ部
分８４ａ及び８４ｂの動作が、動作デバイス８３によっ
て同期又は調節され、特に、他方のモード（つまりイン
デックシングモード）にて動作している際に、セレクタ
スイッチ４５の切り替えによって導入される位相シフト
が、一方スイッチＣ１からＣｎ、他方Ｄ１からＤｎを通
じて間又はインデックシングの際に遭遇されるそれと同
一となることを保証する。

【００１８】セレクタスイッチ４５の一つの可能なそし
て好ましい構造が、一例として図４に示される。ここで
も、この回路図は、ほぼそれ自体で理解できるものであ
り、詳細な説明は行なわない。あえて述べるとすれば、
ライン８８（ここでも再度差分信号を運ぶ二重のライン
として示されている）から来る制御信号に応答して、セ
レクタ出力４２上に出現する出力信号は、ライン４３か
ら到着する信号に応答してトランジスタ回路４６ａを通
過する（入力１に至る）信号、又はライン４４から到達
する信号に応答してトランジスタ回路４６ｂを通過する
（入力２に至る）信号のいずれかである。制御ライン８
８の二つのリード上に出現するこれら信号が互いに補数
である限り、任意の時間において、スイッチ４６ａ及び
４６ｂの一つの動作の結果として一方の信号がセレクタ
出力４２を通過し、他方は破棄される。段２３．１から
２３．ｎの出力２１．１から２１．ｎ及び２２．１から
２２．ｎ上に出現する信号のこの補数関係の性質のため
に、環状発振器２０から得られる発信信号の異なる位相
シフトの数は、様々な発振器段２３．１から２３．ｎの
二倍、つまり、２ｎとなることが理解できる。これら位
相シフトの各々は、ライン４３と４４の間の切り替えの
際に起こるそれらを含めて、単に発振器信号期間の分数
（fraction）である。勿論、全てのこれらの分数は、理
想的には（そして好ましくは）、順次インデックシング
（sequential indexing ）が遂行されるシーケンス内に
おいて、個々の発振器信号が、互いに等しい長さの、従
って、同一の位相シフトの２ｎ間隔に細分割されるよう
な同一の値を有するべきである。

【００１９】次に、本発明の発振器装置の構造について
幾分か詳細な説明を終えたこの時点で、この動作につい
て、ここでも図１に示される環境との関連で説明する。
環状発振器２０は、（２８の所に示されるように）周波
数Ｆ₀ の前述の発振器信号を生成する。これに加えて、
同一周波数Ｆ₀ ではあるが、位相において発振器信号期
間の前述の分数だけ遅れた又はフオセットされた信号が
Ｄ＝２ｎ発振器出力又はタップ２１．１から２１．ｎ及
び２２．１から２２．ｎの所に出現し、セレクタ４０の
各々の関連する入力に供給される。前に言及されたよう
に、スキップ制御デバイス８０は、現実には、図２のラ
イン８６．１から８６．ｎ、８７．１から８７．ｎ、及
び８８を包括するライン８１を通じてセレクタ４０を制
御する。デバイス８０によって実行される制御の結果と
して、セレクタ４０は、その二つのモード、つまり、そ
のとき存在する接続を維持するモード又は任意のシーケ
ンスにてタップ２１．１から２１．ｎ、２２．１から２
２．ｎを通じてインデックシングを行なうモードのどち
らかのモードにて動作する。これは、出力４２上に出現
する出力信号が、第一のモードにおいて動作していると
きには出力２８上に出現する発振器出力信号と同一の期
間（ただし、異なる位相）を有することを意味する。他
方、スキップ制御デバイス８０が入力８２上に出現する
信号に応答して１ステップだけのインデックシングを起
こさせると、上に述べた分数が、そのインデキシングが
起こっている期間を通じて各々の期間に加えられる（又
はインデキシングの向きによっては、これから差し引か
れる）。影響された期間は、従って、これら分数分だけ
長く（又は短く）なり、そして、もし所定の時間間隔の
間に発生する個々の一連の期間においてインデキシング
が一度行なわれる場合は、この時間間隔の間に出力４２
の所に出現する周波数は、最初は、出力２８上に出現す
る周波数Ｆ₀ よりも対応して低く（又は高く）なる。こ
の周波数が次に分周器６０内でＭにて割られるが、ここ
で、分周器６０の入力の所に出現するＭ番目毎の信号の
みが出力６１への信号の発行を起こす。最終的な結果と
して、分周器６０の出力６１に発行される信号は、前述
の動作のどのモードが選択されたかに基づいて、例え
ば、Ｆ₀ ／Ｍ、又はＦ₀ ／（Ｍ＋１／Ｄ）にて発生す
る。これは、スキップ制御デバイス８０によって発行さ
れた“スキップ（skip）”パルスの結果として、セレク
タ６０が断続的にその出力をその入力ｉ（ここで、ｉ＝
１、２・・、２ｎの順番）からその入力ｉ＋１に切り替
わるような状況に適用する。これは、モジュロＤにて遂
行され、こうして、ｉ＝Ｄ−１の場合は、（ｉ＋１）が
出力４２にマッピングされる。この（ｉ＋１）出力信号
がｉ入力からＦ_oの１期間は１サイクルの１／Ｄだけ遅
延されるために、分周器６０からの出力信号は、実際、
周波数Ｆ₀ ／（Ｍ＋１／Ｄ）となり、残留位相変調は持
たない。これとの関連で、分割された出力のＤサイクル
は、“スキッピング”が起こらない場合は、ＭＤサイク
ルを必要とし、これは、“スキッピング”機能が実施さ
れたときに必要とされるＭＤ＋１サイクルとは対照的で
あることに注意する。これは、Ｆ₀ を整数（Ｍ）で割る
か、又は複合分数（Ｍ＋１／Ｄ）で割るかの選択を提供
する。

【００２０】高性能（１２ＧＨｚ）シリコン双極プロセ
ス（bipolar process ）を使用する図２に示されるのと
類似する５段環状発振器構成の回路シミュレーション
は、ＧＨｚ回路が、５ボルト、１０ｍＡ程度を使用して
実現できることを示す。前述のように、この実現におい
て使用される５段発振器は、１期間の１０分の１の位相
オフセットを提供し、Ｄ＝１０及びｎ＝５となる。これ
は、上に述べたように、環状発振器ゲートの出力並びに
それらの補数を使用することによって可能となる。勿
論、これらの補数は、これらの環状発振器ゲートが差分
方式であるために入手であるものである。

【００２１】図１の環状発振器装置１０は、この発振器
環内の各ゲートの遅延が上に説明されたように可変であ
る場合は、可変周波数発振器（又は電圧制御発振器（Ｖ
ＣＯ））として動作することができる。ＥＣＬ又はＣＭ
Ｌ環状発振器の場合は、ゲート遅延は、周知のように、
各差分ペア内のツリー電流（tree current）を変動する
ことによって、又はダイオード上の逆バイアスを変化さ
せることによって変化させることができる。

【００２２】ここに開示される原理及び装置を使用する
ことによる具体的な長所が図５から明らかになるが、こ
こで、参照番号９０は、説明のタイプの、即ち図１との
関連で説明された要素４０、６０及び８０、及びこれら
を接続する様々なラインを包含するタイプの分数分周器
を示す。分数分周器９０の分周された出力信号を運ぶ出
力ライン６１は、周知の構造の位相検出器９１の一つの
入力に接続され、一方において、周波数Ｆ_r の基準信号
が位相検出器９１のもう一方の入力に供給される。検出
器９１はこれらの入り信号の位相を比較し、これら入力
信号の間の位相差（遅れ／進みの関係）を表わすエラー
信号を発行する。このエラー信号が次に、これも周知の
構造を有するループフィルタ及び増幅器９２に通され、
修正された後、ライン２５．１から２５．ｎによって運
ばれる前述のチューニング又は周波数制御信号として環
状発振器２０に供給される。ライン８２を通じて分数分
周器９０に供給される信号は、“維持（maintaining
）”モードの動作の指標である二進の“０”及び“イ
ンデキシング（indexing）”モードの動作の指標である
二進の“１”の値を有する二進信号である。二つの二進
値又は状態の間のこの信号の切り替えは、分数分周器９
０が整数分周器として何サイクル動作し、これが真の分
数分周器として何サイクル動作すべきかを決定する。こ
の“分配（split)”は、安定な基準周波数Ｆ_r と比較さ
れる有効周波数、従って環状発振器２０にフィードバッ
クされるエラー信号の値、そして最終的には発振器２０
の出力周波数Ｆ₀ を決定する。

【００２３】図５の帰還制御スキーム（scheme ）の修
正された実現が図６に示され、ブロック９３は図５の同
一の番号を有するブロックに対応する。加えて、図６に
示される構成は二つのカウンタ９４及び９５を含むが、
それぞれ、カウンタＡ及びターミナルカウンタＢとも呼
ばれる。カウンタ９４及び９５は、両方とも、周波数Ｆ
d を有するブロック９３から発行された分周された出力
を受信し、各カウンタは、その事前に設定されたカウン
トに達するまで受信されたパルスの数を計測する。カウ
ンタ９５の出力は、二進信号を“スキップ”又はモジュ
ラス制御（modulus control ）ライン８２に供給し、一
方、カウンタ９４の出力はライン６１及びターミナルカ
ウンタ９５のリセット入力に供給される。

【００２４】この図６の本発明の実現は以下のように動
作する。つまり、サイクルの開始において、カウンタ９
４の出力信号（つまり、モジュラス信号）が二進“０”
に設定され、カウンタ９４が（Ａ−１）を計測するよう
に設定される。そして、カウンタ９５は（Ｂ−１）を計
測するように設定される。ここで、Ａ及びＢは異なる選
択された整数であり、Ａ≧Ｂである。カウンタ９４及び
９５は両方とも、受信された各パルスと共にカウントダ
ウンし、こうして、Ｆ_d にてクロックされる。カウンタ
Ｂが０に達すると、ライン８２上のモジュラス制御信号
が二進の“１”にセットされ、カウンタ９５はカウンタ
９４の出力信号によってリセットされるまでカウントを
停止する。結果として、このループが固定された場合は
以下の条件が優勢となる。Ｆ₀ ＝Ｆ_r （（Ａ−Ｂ）Ｍ＋Ｂ（Ｍ＋１／Ｄ））＝Ｆ
_r （ＡＭ＋Ｂ／Ｄ）

【００２５】分数掛算器のために、Ｆ₀ はＦ_r ／Ｄのス
テップにおいて調節することができる。このステップサ
イズにてチャネル周波数の一連の級数（consecutive se
ries）を得るためには、Ｂ／ＤをＭ−１／Ｄと同一の大
きさに保ち、又はＢをＤ（Ｍ−１／Ｄ）と同一の大きさ
に保つことが必要である。Ａ≧Ｂであるために、Ｆ
₀は、Ｆ_r ＤＭ（Ｍ−１／Ｄ）を超える周波数の所でロ
ックを達成することができる。これは、ある与えられた
アプリケーションに対するＭの最大の使用可能な値を制
限する。これにもかかわらず、しばしば、高速分周器の
後に続くカウンタ回路のクロック速度を低減することに
よってパワー消費を低減するためにＭのこれよりも大き
な値が要求される。

【００２６】図７は、この目的を達成するためにさらに
修正された発振器構成を開示する。図７に示されるよう
に、カウンタ９４及び９５に加えて、ＴＣカウンタＣと
して識別される追加のカウンタ９６が提供される。ブロ
ック９３は、図５の÷Ｍ分周器６０の代わりに、÷Ｍモ
ードと÷（Ｍ＋１）モードとの間で切り替えが可能な整
数分周器９７を含む。この分周器９７の出力信号はカウ
ンタ９４、９５及び９６の全ての入力に供給され、この
出力信号のパルスがカウンタ９４、９５及び９６の各々
によって計測される。カウンタ９４の出力信号（カウン
ト）は、ここでもリセット信号として使用されるが、こ
こでは、カウンタ９５に対してだけではなく、カウンタ
９６に対しても使用される。カウンタ９５の出力信号は
ここでも上に説明の方法でセレクタ４０の動作を制御す
るが、他方、カウンタ９６の出力信号は、そのカウント
に達したとき整数分周器をその一方の（÷Ｍの）モード
から他方のモードに切り替えるために使用される。

【００２７】これら修正の結果として、上に説明の分析
は以下のように修正される。つまり、Ｂ／Ｄは、ここで
は、（１−１／Ｄ）と同一の大きさに保たれる能力を持
たなければならず、これは、ＢがＤ（１−１／Ｄ）＝Ｄ
−１と同一の大きさとなる能力を持たなければならない
ことを意味する。さらに、カウンタ９６のカウントＣ
は、Ｍ−１と同一の大きさとなることが許されなければ
ならない。これは、Ｆ₀がおおむねＦ_r （Ｍ＋Ｄ−２）
Ｍよりも大きくなければならないことを意味する。より
具体的には、Ｆ₀ ＝Ｆ_r （（Ａ−Ｂ−Ｃ）Ｍ＋Ｂ（Ｍ＋１／Ｄ）＋Ｃ
（Ｍ＋１））＝Ｆ_r ｅｆ（ＡＭ＋Ｃ＋ＢＤ）この分周器連鎖は、（Ａ−Ｂ−Ｃ）サイクルに対しては
Ｍによって割り、Ｂサイクルに対しては（Ｍ＋１／Ｄ）
にて割り、そしてＣサイクルに対しては（Ｍ＋１）にて
割る。

【００２８】図７の回路に対して満足されるべき唯一の
諸要件は次の通りである。つまり、選択された入力のエ
ッジから出力までの絶対時間遅延が各入力に対して同一
であるべきであること、選択の変更がその出力上にスプ
リアス遷移を生成しないこと、及び変更が分周された出
力信号のＦ_d の１期間以内に効果を表わすことである。

【００２９】上においては、環状発振器２０が段２３．
１から２３．ｎまでの全てからの出力信号が位相におい
て一様な間隔を有する、つまり、ｉ番目の段の出力信号
が（ｉ＋１）番目の段の出力よりもその発振期間の１／
Ｄだけ遅れるという意味において理想的であることが想
定された。ただし、デバイスパラメータの不可避的なバ
ラツキのために、ほとんど常に、様々な発振器段２３．
１から２３．ｎの出力信号間に位相差の一様でない分布
が存在する。この位相ロックループが、ＶＣＯ制御が一
定に保持されるように意図的に破壊さられた場合、上に
述べた位相変動は位相検出器の出力の所にＦ_r ／Ｄの基
本周波数を有する信号を生成する。この信号はそのルー
プが高速切り替えを目的に設計されている場合は、その
ループ帯域幅以内となる。このために、帰還ループが閉
じられると、結果として、Ｆ_r ／Ｄの基本周波数を有す
る波形を有するＶＣＯの位相変調が起こる。さらに、ル
ープ利得がＦr ／Ｄの所でかなり大きく、位相変調の全
てがＦ_r ／Ｄの所で起こるものと想定すると、結果とし
ての側波帯内の電力は、搬送波のそれよりもlog₁₀（β
／２）だけ低くなるはずである。ここで、２βは、環状
発振器２０からのタップされた出力２１．１から２１．
ｎ及び２２．１から２２．ｎの理想からのピーク・ツウ
・ピーク位相偏差（peak-to-peak phase deviation）で
ある。側波帯抑圧が多くの無線受信機において典型的な
要件である５５ｄＢを超えるためには、βが０．０６％
位相“ジッタ（jitter）”に対応する０．００３６以下
でなければならない。これは、高い周波数においては、
満足されるためのかなり大変な要件ではあるが、ただ
し、デバイスの製造の際に適当な注意がはらわれた場合
には、達成が不可能ということはない。

【００３０】本発明が、無線通信内で使用されるための
発振器構成内で実現されるものとして図解及び説明され
たが、これらの説明は本発明をこれらの詳細に限定する
ことを意図するものではなく、様々な修正及び構造上の
変更が本発明の精神から逸脱することなく可能である。

【００３１】さらに分析を行なわなくても、上の説明は
本発明の要点を充分に明らかにするものである。当業者
においては、この説明から、現在の知識を適用すること
により、従来の技術の観点から見て、本発明の当分野へ
の寄与の一般的及び具体的な諸局の本質的な特徴を相当
程度構成すると考えられるこれらの特質を排除すること
なしに本発明を様々な用途に対して適応できるものであ
る。従って、これらの適応も特許請求の範囲と同等の意
味及び範囲内で解釈されるべきである。

【図面の簡単な説明】

【図１】本発明に従う発振器構造の基本要素を含むブロ
ック図である。

【図２】図１の発振器装置及び後に説明される他の装置
内で使用することが有利である複数の段を含む環状発振
器の一つの実施例、及び関連するセレクタ回路を示す回
路図である。

【図３】図２の環状発振器の複数の段の任意の一つの回
路図である。

【図４】図２のセレクタ回路の一部分として使用される
ための一つのセレクタの回路図である。

【図５】発振器周波数制御フィードバック状況における
図１の発振器装置の一つの可能な使用を示すブロック図
である。

【図６】図５のそれに類似するが、ただし、フィードバ
ック制御スキームの修正を示すブロック図である。

【図７】図５及び６のそれに類似するが、ただし、本発
明に従ってのフィードバック制御スキームの一層の修正
を示すブロック図である。

Claims

【特許請求の範囲】

【請求項１】複数の発振器出力を持つ一つの環状発振
器を含み、この環状発振器がある与えられた周波数及び
反復期間の発振信号を生成するための手段、及び前記の
発振信号を前記の複数の発振器出力に提供するための手
段を含み、この手段が前記の複数の発振器出力の任意の
一つと前記の複数の発振器出力のある事前に決定された
反復シーケンスの順番において次の一つの間に前記の反
復期間のある事前に決定された分数の位相シフトを導入
し、この装置がさらに各々が前記の複数の発振器出力の
対応する一つに接続された複数のセレクタ入力、一つの
セレクタ出力、及び前記の複数のセレクタ入力と前記の
セレクタ出力の間に挿入された複数の個別に作動可能な
セレクタスイッチを持つ一つのセレクタ、前記の複数のセレクタスイッチを任意の時間において前
記のセレクタ出力と前記の複数のセレクタ入力のたった
一つの選択されたスイッチとの間に接続が確立されるよ
うに作動するための手段、及び制御信号に応答して前記
の作動手段を二つのモードの一つにおいて動作させるた
めの手段を含み、一方のモードにおいて前記の複数のセ
レクタスイッチが前記の接続を維持し、他方のモードに
おいて前記の複数のセレクタスイッチが断続的に前記の
接続を前記の複数のセレクタ入力の間で前記の事前に決
定された反復シーケンスにてインデックシングし、この
装置がさらに前記の制御信号を前記の動作手段に前記の
作動手段がそのときそれで動作すべき前記の二つのモー
ドの一つを選択するために提供するための手段を含むこ
とを特徴とする発振器装置。
【請求項２】請求項１に記載の発振器装置において、
前記の環状発振器の発振信号を提供するための手段が前
記の発振信号の前記の位相シフトに、それが前記の複数
の発振器出力の前記の事前に決定された反復シーケンス
において各々のシーケンス上一続きの二つに提供される
ときに、同一の規模を与えるように構成されることを特
徴とする発振器装置。
【請求項３】請求項１に記載の発振器装置において、
前記の動作手段が、少なくとも前記の作動手段が前記の
他方のモードにおいて動作されている際に、ある事前に
決定された時間間隔の経過を検出するため、及び前記の
事前に決定された時間間隔の前記の経過の検出に応答し
て、前記の接続の前記のインデックシングの結果とし
て、そのとき閉じられた状態から前記の複数のセレクタ
スイッチのシーケンス上において次に続く一つへの切り
替えを起こさせるための手段を含むことを特徴とする発
振器装置。
【請求項４】請求項３に記載の発振器装置において、
前記の事前に決定された時間間隔が前記の反復期間に対
応することを特徴とする発振器装置。
【請求項５】請求項１に記載の発振器装置において、
前記の環状発振器が一つの周波数制御信号に応答して前
記の与えられた周波数を変動するための手段を含み、こ
の装置がさらに、第一及び第二の検出器入力を持つ一つ
の位相検出器及び前記の変動手段に接続された一つの検
出器出力、一つの発振器基準信号を前記の第一の検出器
入力に供給するための手段、及び前記のセレクタ出力を
前記の第二の検出器の入力に、前記の検出器が動作状態
に入り、前記の発振信号と前記の基準信号との間のある
位相関係を検出できるようにし、また前記の周波数制御
信号を構成するために前記の変動手段に一つの対応する
エラー信号を発行することができるように接続するため
の手段を含むことを特徴とする発振器装置。
【請求項６】請求項１に記載の発振器装置において、
前記の制御信号を提供するための手段が前記の制御信号
に前記の一方のモードを示す第一の値、及び前記の他方
のモードを示す第二の値を与える動作ができ、発振器装
置の一つの動作サイクルの開始以来のある所定の時間期
間の満期を決定し、またこれに応答して前記の制御信号
を前記の第一の値から第二の値に変更するための手段を
含むことを特徴とする発振器装置。
【請求項７】請求項１に記載の発振器装置において、
前記の所定の時間期間の満期を決定するための手段が前
記の事前に決定された時間期間の継続期間を決定するた
めに前記の反復期間の第一の数をカウントし、これに応
答して前記の制御信号の値の変更を実施するための第一
のカウント手段、及び前記の動作サイクルの継続期間を
決定するために前記の第一の数を超える前記の反復期間
の第二の数をカウントし、少なくとも前記の第一のカウ
ント手段をリセットするための一つのリセット信号を発
行するための第二のカウント手段を含み、この信号の結
果として、第一のカウント手段が前記の制御信号を前記
の第二の値から前記の第一の値に戻すことを特徴とする
発振器装置。
【請求項８】請求項７に記載の発振器装置において、
前記のセレクタ出力の所に出現する発振信号を一つの分
周された出力信号を得るためにある事前に決定された整
数で割ることによって分周するための手段がさらに含ま
れることを特徴とする発振器装置。
【請求項９】請求項８に記載の発振器装置において、
前記の時間期間を決定するための手段が前記の分周され
た出力信号を受信するための前記の分周手段に接続され
ることを特徴とする発信器装置。
【請求項１０】請求項７に記載の発振器装置におい
て、前記のセレクタ出力の所に出現する前記の発振信号
を一つの選択信号に応答して、ある事前に決定された整
数とこの事前に決定された整数に１を加算した整数の一
つのいずれかにて、二つの分周器された出力信号の選択
された一つを得るために、選択的に分周するための手段
が含まれ、さらに前記の反復期間の第三の数をカウント
し、前記の選択信号を前記の事前に決定された整数によ
る割り算に対応する一つの値から前記の事前に決定され
た整数に１を加算した整数による割り算に対応するもう
一つの値に変更するための手段が含まれ、前記の第二の
カウント手段がさらに前記の選択信号を前記のもう一つ
の値から前記の一つの値に前記の第一のカウント手段の
前記のリセット動作と実質的に同時にリセットするよう
に動作することを特徴とする発振器装置。