JPH07209354A - ひずみ率測定装置及び方法。 - Google Patents
ひずみ率測定装置及び方法。Info
- Publication number
- JPH07209354A JPH07209354A JP1993994A JP1993994A JPH07209354A JP H07209354 A JPH07209354 A JP H07209354A JP 1993994 A JP1993994 A JP 1993994A JP 1993994 A JP1993994 A JP 1993994A JP H07209354 A JPH07209354 A JP H07209354A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- phase
- signal
- measured
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/16—Spectrum analysis; Fourier analysis
- G01R23/20—Measurement of non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ひずみ率測定装置及び方法において、ノッチ
フィルタを必要としない簡便な周辺回路の構成を得る。 【構成】 被測定対象物１からの出力の振幅と位相を取
り込み、基本波出力信号波形６を測定する波形デジタイ
ザA・２ を設け、振幅や周波数や位相が自在に変えられ
る任意波形発生器３からの出力信号７と、被測定対象物
１からのの出力とを、加算（又は減算）する加算器５
（又は減算器11）を設け、当該出力を取り込み、信号以
外の成分８を測定する波形デジタイザB・４ を具備する
装置及び方法。
フィルタを必要としない簡便な周辺回路の構成を得る。 【構成】 被測定対象物１からの出力の振幅と位相を取
り込み、基本波出力信号波形６を測定する波形デジタイ
ザA・２ を設け、振幅や周波数や位相が自在に変えられ
る任意波形発生器３からの出力信号７と、被測定対象物
１からのの出力とを、加算（又は減算）する加算器５
（又は減算器11）を設け、当該出力を取り込み、信号以
外の成分８を測定する波形デジタイザB・４ を具備する
装置及び方法。
Description
【０００１】
【産業上の利用分野】本発明は、電子計測技術分野のひ
ずみ率測定装置及び方法に関する。
ずみ率測定装置及び方法に関する。
【０００２】
【従来の技術】半導体デバイスをDUT （被測定対象物）
として、各種特性項目を計測する半導体試験装置におい
ては、該デバイスが持つ特性の一つである、ひずみ率を
測定することも項目として含まれる。図５は、従来技術
の試験装置における、ひずみ率の測定装置及び方法の概
念を示すブロック図である。図５中に示されている波形
デジタイザA・２並びに波形デジタイザB・４、ノッチフ
ィルタ９及び任意波形発生器３等は、測定回路として又
はそのモジュールとして、被測定対象物１が装填されて
いるパフォーマンスボード上に配置されるか、試験装置
本体に設けられる。
として、各種特性項目を計測する半導体試験装置におい
ては、該デバイスが持つ特性の一つである、ひずみ率を
測定することも項目として含まれる。図５は、従来技術
の試験装置における、ひずみ率の測定装置及び方法の概
念を示すブロック図である。図５中に示されている波形
デジタイザA・２並びに波形デジタイザB・４、ノッチフ
ィルタ９及び任意波形発生器３等は、測定回路として又
はそのモジュールとして、被測定対象物１が装填されて
いるパフォーマンスボード上に配置されるか、試験装置
本体に設けられる。
【０００３】従来の測定方法としては、先ず、（1）任
意波形発生器３と波形デジタイザB・４を用いて、ノッ
チフィルタ９の特性を測定する。このとき、切り換えス
イッチ14はY側である。 （2）次に、波形デジタイザA・２で、被測定対象物１の
基本波信号レベルを測定する。このとき、図６・６A に
示すように、基本波出力信号波形６の信号は高いレンジ
幅の波形デジタイザA・２に入力され測定される。 （3） さらに、被測定対象物１からの出力は、ノッチフ
ィルタ切り換えスイッチ14をX 側にして、ノッチフィル
タ９を経由させるので、基本波信号以外の成分８のみ
が、低いレンジ幅に設定された波形デジタイザB・４ に
入力され測定される。このとき、ノッチフィルタ９の、
図６・６B に示すような特性によって、基本波信号成分
をカットし、図６・６C に示すように、信号以外の成分
８のみが波形デジタイザB・４に取り込まれていく。 （4） そして、（2）並びに（3）の測定結果から、基本
波信号成分と、信号以外の成分８との比を求めて、ひず
み率を導き算出する。このとき、ノッチフィルタ９の動
作特性の誤差として、信号成分が残ったり、信号以外の
成分を余分にとってしまう部分については、（1） で測
定してあり既知値なので、補正が可能である。
意波形発生器３と波形デジタイザB・４を用いて、ノッ
チフィルタ９の特性を測定する。このとき、切り換えス
イッチ14はY側である。 （2）次に、波形デジタイザA・２で、被測定対象物１の
基本波信号レベルを測定する。このとき、図６・６A に
示すように、基本波出力信号波形６の信号は高いレンジ
幅の波形デジタイザA・２に入力され測定される。 （3） さらに、被測定対象物１からの出力は、ノッチフ
ィルタ切り換えスイッチ14をX 側にして、ノッチフィル
タ９を経由させるので、基本波信号以外の成分８のみ
が、低いレンジ幅に設定された波形デジタイザB・４ に
入力され測定される。このとき、ノッチフィルタ９の、
図６・６B に示すような特性によって、基本波信号成分
をカットし、図６・６C に示すように、信号以外の成分
８のみが波形デジタイザB・４に取り込まれていく。 （4） そして、（2）並びに（3）の測定結果から、基本
波信号成分と、信号以外の成分８との比を求めて、ひず
み率を導き算出する。このとき、ノッチフィルタ９の動
作特性の誤差として、信号成分が残ったり、信号以外の
成分を余分にとってしまう部分については、（1） で測
定してあり既知値なので、補正が可能である。
【０００４】この従来技術による測定法では、ノッチフ
ィルタ９を用いる方式であるため、 （1） ノッチフィルタ９の特性を測定する作業ステップ
が１回余分に必要である。 （2） また、測定基本周波数15を変更するときに、ノッ
チフィルタ９の特性もそれに伴って変更、調整する必要
があり、多種類の特性を用意する必要がある。 （3） そのためには、周波数可変型とするか周波数固定
型を並列に設けることで対処せねばならず、周辺回路が
大規模化したり、複数個設置するためのスペースが必要
である。 （4） ことに、試験装置が、ますます多機能化したため
に、パフォーマンスボード上に設置せねばならない周辺
回路の種類が増加、多岐にわたってきたため、スペース
の割り振りが仕切れなくなってしまっていた。
ィルタ９を用いる方式であるため、 （1） ノッチフィルタ９の特性を測定する作業ステップ
が１回余分に必要である。 （2） また、測定基本周波数15を変更するときに、ノッ
チフィルタ９の特性もそれに伴って変更、調整する必要
があり、多種類の特性を用意する必要がある。 （3） そのためには、周波数可変型とするか周波数固定
型を並列に設けることで対処せねばならず、周辺回路が
大規模化したり、複数個設置するためのスペースが必要
である。 （4） ことに、試験装置が、ますます多機能化したため
に、パフォーマンスボード上に設置せねばならない周辺
回路の種類が増加、多岐にわたってきたため、スペース
の割り振りが仕切れなくなってしまっていた。
【０００５】
【発明が解決しようとする課題】従来技術の測定装置及
び方法でのノッチフィルタ９を用いる方式では、測定基
本周波数信号15を変更する場合に、ノッチフィルタ９の
特性も変更、調整する必要があり、そのために、周波数
可変型を用いれば構成回路が大規模化し、また、周波数
固定型のものを複数個設ければ、スペースが多く必要と
なる。このことは、半導体試験装置の限られたスペース
しかないパフォーマンスボード上に、設置せねばならな
い測定部周辺回路の配置を困難にするという問題点を有
していた。
び方法でのノッチフィルタ９を用いる方式では、測定基
本周波数信号15を変更する場合に、ノッチフィルタ９の
特性も変更、調整する必要があり、そのために、周波数
可変型を用いれば構成回路が大規模化し、また、周波数
固定型のものを複数個設ければ、スペースが多く必要と
なる。このことは、半導体試験装置の限られたスペース
しかないパフォーマンスボード上に、設置せねばならな
い測定部周辺回路の配置を困難にするという問題点を有
していた。
【０００６】そこで、本発明は、ノッチフィルタ９を必
要とせず、簡単な周辺回路であっても、ひずみ率が測定
できる測定装置及び方法を提供することを目的とする。
要とせず、簡単な周辺回路であっても、ひずみ率が測定
できる測定装置及び方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明のひずみ率測定装置及び方法では、図１に示
すように、 先ず、波形デジタイザA・２を用いて、被測定対象物
１からの基本波出力信号波形６の振幅と位相を測定す
る。 次に、で測定した波形に同じ振幅と、同じ周波数
で180゜位相をずらした、即ち、反転させた波形７を、
任意波形発生器３から出力して被測定対象物１からの出
力信号６とで加算器５で加算させ、信号以外の成分、即
ちひずみ成分８のみを波形デジタイザB・４で測定す
る。 そして、ととから得た２つの測定値の比をとり、
ひずみ率を導く、という装置及び方法で実現した。
に、本発明のひずみ率測定装置及び方法では、図１に示
すように、 先ず、波形デジタイザA・２を用いて、被測定対象物
１からの基本波出力信号波形６の振幅と位相を測定す
る。 次に、で測定した波形に同じ振幅と、同じ周波数
で180゜位相をずらした、即ち、反転させた波形７を、
任意波形発生器３から出力して被測定対象物１からの出
力信号６とで加算器５で加算させ、信号以外の成分、即
ちひずみ成分８のみを波形デジタイザB・４で測定す
る。 そして、ととから得た２つの測定値の比をとり、
ひずみ率を導く、という装置及び方法で実現した。
【０００８】
【作用】本発明によれば、被測定対象物からの出力信号
の振幅と位相を測定し、その波形と同じ振幅と、同じ周
波数で180° 位相をずらした波形を、任意波形発生器か
ら出力して、被測定対象物からの出力信号とで加算器で
加算させて、相殺してしまい、信号以外の成分を測定す
ることで、より精度の高いひずみ率測定の装置及び方法
を実現したが、上記記載の任意波形発生器から出力する
同じ振幅と同じ周波数の信号波形を180° ずらさない、
即ち反転させないで、被測定対象物からの出力信号とで
減算器で減算させる方法でも、本発明は、実現可能であ
る。
の振幅と位相を測定し、その波形と同じ振幅と、同じ周
波数で180° 位相をずらした波形を、任意波形発生器か
ら出力して、被測定対象物からの出力信号とで加算器で
加算させて、相殺してしまい、信号以外の成分を測定す
ることで、より精度の高いひずみ率測定の装置及び方法
を実現したが、上記記載の任意波形発生器から出力する
同じ振幅と同じ周波数の信号波形を180° ずらさない、
即ち反転させないで、被測定対象物からの出力信号とで
減算器で減算させる方法でも、本発明は、実現可能であ
る。
【０００９】
【実施例】図１は、本発明の、ひずみ率の測定装置及び
方法を示すブロック図である。本図によって、本発明に
よる実施例について逐次説明する。 （1）先ず、波形デジタイザA・２を用いて、被測定対象
物１の出力の振幅と位相を測定する。 （2） （1）で測定した波形と同じ振幅及び同じ周波数
で、180°位相をずらした波形７を、任意波形発生器３
から出力し、それを被測定対象物１からの出力である基
本波出力信号成分６と加算器５で加算し相殺させる。そ
して、該加算器５の出力から信号以外の成分、即ちひず
み成分８を波形デジタイザB・４ に取り込み測定する。 （3） （1）と（2）とで測定して得た２つの値の比をと
り、ひずみ率を導き出す。なお、加算器５の構成は、オ
ペアンプ１個を用いた簡易な回路構成で成っている。
方法を示すブロック図である。本図によって、本発明に
よる実施例について逐次説明する。 （1）先ず、波形デジタイザA・２を用いて、被測定対象
物１の出力の振幅と位相を測定する。 （2） （1）で測定した波形と同じ振幅及び同じ周波数
で、180°位相をずらした波形７を、任意波形発生器３
から出力し、それを被測定対象物１からの出力である基
本波出力信号成分６と加算器５で加算し相殺させる。そ
して、該加算器５の出力から信号以外の成分、即ちひず
み成分８を波形デジタイザB・４ に取り込み測定する。 （3） （1）と（2）とで測定して得た２つの値の比をと
り、ひずみ率を導き出す。なお、加算器５の構成は、オ
ペアンプ１個を用いた簡易な回路構成で成っている。
【００１０】図２、図３及び図４には、図１に示した本
発明の基本構成に準拠した他の実施例を示す。 （4） 図２には、上記記載の（1）の実施例における、
波形デジタイザA・２及び波形デジタイザB・４に代え
て、レンジ切り換えスイッチ13 を持つ波形デジタイザC
・12 １台のみとした実施例を示すブロック図である。 （5）図３は、上記記載の（1）の実施例における、加算
器５に代えて、減算器11とした実施例を示すブロック図
である。この場合には、被測定対象物１からの出力の振
幅レベルと位相を測定し、その波形と同じ振幅及び周波
数で、位相もそのままの波形を任意波形発生器３から出
力し、それを被測定対象物１からの出力である基本波出
力信号成分６から減算器11で減算して消去させて、その
減算器11の出力から信号以外の成分８を波形デジタイザ
B・４ に取り込み、測定を行うことを原理とする実施例
のブロック図である。 （6）図４は、上記記載の（5）と同様に、加算器５に代
えて減算器11とし、さらに、上記記載の（4） と同様
に、波形デジタイザA・２及び波形デジタイザB・４に代
えて、レンジ切り換えスイッチ13を持つ波形デジタイザ
C・12 １台のみの構成とした実施例を示すブロック図で
ある。
発明の基本構成に準拠した他の実施例を示す。 （4） 図２には、上記記載の（1）の実施例における、
波形デジタイザA・２及び波形デジタイザB・４に代え
て、レンジ切り換えスイッチ13 を持つ波形デジタイザC
・12 １台のみとした実施例を示すブロック図である。 （5）図３は、上記記載の（1）の実施例における、加算
器５に代えて、減算器11とした実施例を示すブロック図
である。この場合には、被測定対象物１からの出力の振
幅レベルと位相を測定し、その波形と同じ振幅及び周波
数で、位相もそのままの波形を任意波形発生器３から出
力し、それを被測定対象物１からの出力である基本波出
力信号成分６から減算器11で減算して消去させて、その
減算器11の出力から信号以外の成分８を波形デジタイザ
B・４ に取り込み、測定を行うことを原理とする実施例
のブロック図である。 （6）図４は、上記記載の（5）と同様に、加算器５に代
えて減算器11とし、さらに、上記記載の（4） と同様
に、波形デジタイザA・２及び波形デジタイザB・４に代
えて、レンジ切り換えスイッチ13を持つ波形デジタイザ
C・12 １台のみの構成とした実施例を示すブロック図で
ある。
【００１１】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。 （1） ノッチフィルタが不要となったので、ノッチフィ
ルタの特性の確認のための測定作業ステップと、それに
要する時間が削減できた。 （2） また、ノッチフィルタによる方法ではなく、オペ
アンプ各一個で構成する簡単な周辺回路の加算器及び減
算器を用いたことで、該半導体試験装置のパフォーマン
スボード上での周辺回路の設置スペースを大幅に減少さ
せることができた。 （3） 本発明によれば、波形デジタイザは、１台でもレ
ンジを切り換える方法で可能であり、更に省スペース、
低価格化が実現できた。また、測定スピードを重視する
場合には、波形デジタイザを２台設置する方法で実現で
き、ユーザの要求に応じて、そのいずれかを選択するこ
とで対応することが可能となった。
ているので、以下に記載されるような効果を奏する。 （1） ノッチフィルタが不要となったので、ノッチフィ
ルタの特性の確認のための測定作業ステップと、それに
要する時間が削減できた。 （2） また、ノッチフィルタによる方法ではなく、オペ
アンプ各一個で構成する簡単な周辺回路の加算器及び減
算器を用いたことで、該半導体試験装置のパフォーマン
スボード上での周辺回路の設置スペースを大幅に減少さ
せることができた。 （3） 本発明によれば、波形デジタイザは、１台でもレ
ンジを切り換える方法で可能であり、更に省スペース、
低価格化が実現できた。また、測定スピードを重視する
場合には、波形デジタイザを２台設置する方法で実現で
き、ユーザの要求に応じて、そのいずれかを選択するこ
とで対応することが可能となった。
【図１】本発明の、ひずみ率測定法の実施例を示すブロ
ック図である。
ック図である。
【図２】本発明の、実施例を示し、波形デジタイザの構
成を１台のみとした場合のブロック図である。
成を１台のみとした場合のブロック図である。
【図３】本発明の、実施例を示し、加算器に代えて減算
器とした場合のブロック図である。
器とした場合のブロック図である。
【図４】本発明の、実施例を示し、加算器に代えて減算
器とし、更に、波形デジタイザの構成も一台のみとした
場合のブロック図である。
器とし、更に、波形デジタイザの構成も一台のみとした
場合のブロック図である。
【図５】従来の技術による、ひずみ率測定法の実施例を
示すブロック図である。
示すブロック図である。
【図６】従来の技術の構成におけるノッチフィルタの動
作原理を示す概念図である。 （６A）：被測定対象物出力信号内の基本波信号と信号
以外の成分を示す。 （６B）：ノッチフィルタの特性を示す。 （６C）：ノッチフィルタの動作により、基本波信号成
分が消去され、その信 号以外の成分のみ
が残ることを示す。
作原理を示す概念図である。 （６A）：被測定対象物出力信号内の基本波信号と信号
以外の成分を示す。 （６B）：ノッチフィルタの特性を示す。 （６C）：ノッチフィルタの動作により、基本波信号成
分が消去され、その信 号以外の成分のみ
が残ることを示す。
１ 被測定対象物 ２ 波形デジタイザA ３ 任意波形発生器 ４ 波形デジタイザB ５ 加算器 ６ 基本波出力信号波形 ７ 位相を反転した信号波形 ８ 信号以外の成分 ９ ノッチフィルタ 10 位相が同相の信号波形 11 減算器 12 波形デジタイザC 13 レンジ切り換えスイッチ 14 ノッチフィルタ切り換えスイッチ 15 測定基本周波数信号
Claims (4)
- 【請求項１】 被測定対象物（1） からの出力の振幅と
位相を取り込んで、基本波出力信号波形（６）を測定す
る波形デジタイザA（２）を設け、 振幅と周波数と位相とが自在に変えられる任意波形発生
器（３）を設け、 該任意波形発生器（３）からの、位相を反転した信号波
形（７）と、該基本波出力信号波形（６）とを加算す
る、加算器（５）を設け、 該加算器（５）からの出力を取り込んで、信号以外の成
分（８）を測定する波形デジタイザB（４）とを具備す
ることを特徴とするひずみ率測定装置。 - 【請求項２】 被測定対象物（1） からの出力の振幅と
位相を取り込んで、基本波出力信号波形（６）を測定す
る波形デジタイザA（２）を設け、 振幅と周波数と位相とが自在に変えられる任意波形発生
器（３）を設け、 該任意波形発生器（３）の出力である、位相が同相の信
号波形（１０）と、該基本波出力信号波形（６）とを減
算する、減算器（１１）を設け、 該減算器（１１）からの出力を取り込んで、信号以外の
成分（８）を測定する波形デジタイザB（４）を具備す
ることを特徴とするひずみ率測定装置。 - 【請求項３】 被測定対象物（1） からの基本波出力信
号波形（６）の振幅と位相を測定し、 任意波形発生器（３）から、同一の振幅と逆相の位相を
もつ信号波形（７）を発生し、 当該逆位相の信号波形（７）と、当該基本波出力信号波
形（６）とを加算器（５）により加算し、 当該加算器（５）からの出力を取り込んで、信号以外の
成分（８）を、波形デジタイザB（４）により測定す
る、ひずみ率測定方法。 - 【請求項４】 被測定対象物（1） からの基本波出力信
号波形（６）の振幅と位相を測定し、 任意波形発生器（３）から、同一の振幅と同相の位相を
もつ信号波形（１０）を発生し、 当該同相の信号波形（１０）と、当該基本波出力信号波
形（６）とを減算器（１１）により減算し、 当該減算器（１１）からの出力を取り込んで、信号以外
の成分（８）を、波形デジタイザB（４）により測定す
る、ひずみ率測定方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993994A JPH07209354A (ja) | 1994-01-20 | 1994-01-20 | ひずみ率測定装置及び方法。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993994A JPH07209354A (ja) | 1994-01-20 | 1994-01-20 | ひずみ率測定装置及び方法。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07209354A true JPH07209354A (ja) | 1995-08-11 |
Family
ID=12013184
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993994A Withdrawn JPH07209354A (ja) | 1994-01-20 | 1994-01-20 | ひずみ率測定装置及び方法。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07209354A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8280667B2 (en) | 2008-10-16 | 2012-10-02 | Advantest Corporation | Test apparatus, performance board and calibration board |
| US8290032B2 (en) | 2008-10-16 | 2012-10-16 | Advantest Corporation | Distortion identification apparatus, test system, recording medium and distortion identification method |
| US8358682B2 (en) | 2008-10-16 | 2013-01-22 | Advantest Corporation | Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method |
-
1994
- 1994-01-20 JP JP1993994A patent/JPH07209354A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8280667B2 (en) | 2008-10-16 | 2012-10-02 | Advantest Corporation | Test apparatus, performance board and calibration board |
| US8290032B2 (en) | 2008-10-16 | 2012-10-16 | Advantest Corporation | Distortion identification apparatus, test system, recording medium and distortion identification method |
| US8358682B2 (en) | 2008-10-16 | 2013-01-22 | Advantest Corporation | Signal processing apparatus, test system, distortion detecting apparatus, signal compensation apparatus, analytic signal generating apparatus, recording medium and analytic signal generating method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Boyd et al. | Measuring volterra kernels | |
| CA1084590A (en) | Selective intermodulation distortion measurement | |
| JP4498184B2 (ja) | 直線性補償回路 | |
| US8400338B2 (en) | Compensating for harmonic distortion in an instrument channel | |
| EP0159546A1 (en) | Digital graphic equalizer | |
| JP2010515069A (ja) | 機器チャンネルの高調波ひずみ補償 | |
| JPWO2006019196A1 (ja) | 電磁妨害低減量の計算方法、電磁妨害低減量計算装置、計算プログラム及び電子回路 | |
| JPH0210451B2 (ja) | ||
| CN1790916B (zh) | 使用滤波器乘积的线性校正器的校准系统 | |
| JPH07209354A (ja) | ひずみ率測定装置及び方法。 | |
| EP0430256B1 (en) | Method and equipment for cablibrating output levels of waveform analyzing apparatus | |
| JPH0710411Y2 (ja) | 信号発生器 | |
| JPH07110687A (ja) | ピッチ情報検出装置 | |
| JP3472333B2 (ja) | 信号発生装置および歪み測定装置 | |
| US7705609B2 (en) | Phase frequency distortion measurement system | |
| Abuelma'atti | Spectrum of a nonlinearly quantised sinusoid | |
| JPH0660107A (ja) | Ｆｆｔ演算回路 | |
| Beaumont-Smith et al. | A VLSI chip implementation of an A/D converter error table compensator | |
| JP3147915B2 (ja) | 波形測定方法 | |
| KR100275683B1 (ko) | 디지탈필터 | |
| SU1402980A2 (ru) | Устройство дл автоматической коррекции погрешностей измерительного преобразовател | |
| JPH06317459A (ja) | ディジタル計量装置用低周波減衰器 | |
| Hsieh et al. | Source nonlinearity calibration using Volterra adaptive filters | |
| JP2598541Y2 (ja) | 半導体試験装置用タイミング発生器 | |
| JPS63278404A (ja) | 波形発生器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |