JPH07203373A - Video signal processor - Google Patents
Video signal processorInfo
- Publication number
- JPH07203373A JPH07203373A JP5338621A JP33862193A JPH07203373A JP H07203373 A JPH07203373 A JP H07203373A JP 5338621 A JP5338621 A JP 5338621A JP 33862193 A JP33862193 A JP 33862193A JP H07203373 A JPH07203373 A JP H07203373A
- Authority
- JP
- Japan
- Prior art keywords
- image
- frame
- signal
- image signal
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、再生画像信号を処理し
て画像表示装置に供給する映像信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing device for processing a reproduced image signal and supplying it to an image display device.
【０００２】[0002]
【従来の技術】従来、ビデオカメラ等により撮影された
画像信号を、記録時とは異なった速度で再生する場合
で、再生速度が低速のときには、画像データを重複させ
て画像を表示する。また、再生速度が高速のときには、
画像データを間引いて一部の画像データのみを取り出し
て画像を表示し、他の画像データは捨てている。具体的
には、例えば再生速度がｎ倍速、即ち標準速度で１フレ
ーム分の画像データを再生する時間にｎフレーム分の画
像データを再生する場合には、１フレーム以上の画像デ
ータを連続して取り出すことは困難であるため、ｎ分の
１、即ち１フレーム分の画像データのみを再生し、残り
のｎ−１フレーム分の画像データは再生しない。このよ
うな方法を用いて再生画像信号を処理し、画像データを
表示するのが一般的である。2. Description of the Related Art Conventionally, when an image signal photographed by a video camera or the like is reproduced at a speed different from that at the time of recording, and when the reproduction speed is low, the image data is overlapped to display the image. Also, when the playback speed is high,
The image data is thinned out, only part of the image data is taken out to display the image, and the other image data is discarded. Specifically, for example, when the reproduction speed is n times speed, that is, when the image data for n frames is reproduced at the time for reproducing the image data for one frame at the standard speed, the image data for one frame or more is continuously reproduced. Since it is difficult to take out, only 1 / n, that is, one frame of image data is reproduced, and the remaining n-1 frame of image data is not reproduced. It is general to process the reproduced image signal and display the image data by using such a method.
【０００３】[0003]
【発明が解決しようとする課題】ところで、再生される
画像データの再生速度が高速のときには、上述したよう
に全ての画像データを再生していないので、画像が１フ
レーム異なることにより画像に変化が生じる場合があ
り、瞬間的な場面の画像を得ることが困難であった。By the way, when the reproduction speed of the image data to be reproduced is high, not all the image data is reproduced as described above, and therefore the image is changed by one frame difference. Occasionally, it was difficult to obtain an image of a momentary scene.
【０００４】例えば、高速で移動する物体や瞬時に変化
する現象が１〜２フレーム程度にしか記録されていない
場合に、上記記録された画像信号をｎ分の１に間引いて
再生すると、上記高速で移動する物体や瞬時に変化する
現象を見つけることができないことがある。For example, when an object that moves at high speed or a phenomenon that changes instantaneously is recorded in only about 1 to 2 frames, if the recorded image signal is thinned out to 1 / n and reproduced, Sometimes you can't find moving objects or phenomena that change instantly.
【０００５】そこで、本発明は上述の実情に鑑み、全て
のフレームの画像を得ることができる映像信号処理装置
を提供するものである。In view of the above situation, the present invention provides a video signal processing device capable of obtaining images of all frames.
【０００６】[0006]
【課題を解決するための手段】本発明に係る映像信号処
理装置は、画像表示装置の表示画面をｎ分割し、このｎ
分割された各領域に対して、上記ｎ倍速で再生された画
像信号のｎフレーム又はｎフィールド周期で、順次フレ
ーム又はフィールド毎の画像を巡回的に割り振って、ｎ
分割表示させるための画像信号を得ることにより上述し
た課題を解決する。A video signal processing device according to the present invention divides a display screen of an image display device into n parts.
An image for each frame or field is cyclically allocated to each of the divided areas at an n-frame or n-field cycle of the image signal reproduced at the n-fold speed, and n
The above-mentioned problems are solved by obtaining image signals for split display.
【０００７】また、上記ｎ倍速で再生された画像信号を
それぞれフレーム又はフィールド毎にｎフレーム又はｎ
フィールド周期で巡回的に記憶するｎ個のフレームメモ
リ又はフィールドメモリと、上記ｎ個のフレームメモリ
又はフィールドメモリにそれぞれ記憶されたフレーム毎
の画像信号よる画像の面積をそれぞれｎ分の１の面積に
縮小する画像縮小処理回路と、上記画像縮小処理回路に
より画像の面積が縮小されたフレーム又はフィールド毎
の画像信号を、上記画像表示装置に表示される順に記憶
する記憶手段と、上記記憶手段から出力されるフレーム
又はフィールド毎の画像信号による画像の上記画像表示
装置上での表示位置を制御する画像表示制御部とを有し
て成ることを特徴とする。Further, the image signal reproduced at the n-times speed is n frames or n for each frame or field.
The area of the image by the n frame memories or field memories cyclically stored in the field cycle and the image signal for each frame stored in the n frame memories or field memories is set to 1 / n An image reduction processing circuit for reducing, a storage means for storing the image signals for each frame or field in which the image area is reduced by the image reduction processing circuit in the order in which they are displayed on the image display device, and output from the storage means And an image display control unit for controlling the display position of the image on the image display device by the image signal for each frame or field.
【０００８】[0008]
【作用】本発明においては、ｎ倍速で再生された画像信
号のフレーム又はフィールド毎の画像信号による画像の
面積をｎ分の１の面積に縮小し、画像表示装置の画面を
ｎ分割して、上記画像の面積がｎ分の１に縮小された画
像信号を巡回的に割り振って表示する。In the present invention, the area of the image by the image signal for each frame or field of the image signal reproduced at n times speed is reduced to 1 / n, and the screen of the image display device is divided into n areas. The image signal in which the area of the image is reduced to 1 / n is cyclically allocated and displayed.
【０００９】[0009]
【実施例】以下、本発明の好ましい実施例について、図
面を参照しながら説明する。図１には、本発明に係る映
像信号処理装置を用いた画像編集システムの概略的な構
成を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a schematic configuration of an image editing system using a video signal processing device according to the present invention.
【００１０】ビデオカメラ１等の撮像機により撮影され
た画像は、所定の記録フォーマットの信号に変換されて
カセットテープ２等の記録媒体に記録される。このカセ
ットテープ２に記録された画像信号は複数の再生機３に
より高速な再生速度で再生される。この再生された画像
信号は、本発明に係る映像信号処理装置４及び編集装置
６に転送される。上記映像信号処理装置４に転送された
画像信号は、標準速度の画像信号に変換された後、さら
にモニタ５等の表示装置に適応した画像信号に変換処理
される。この変換処理された画像信号が上記モニタ５に
送られることにより、画像が表示される。また、上記編
集装置６に転送される画像信号は上記編集装置６内の画
像編集用メモリに記憶され、編集される。これにより、
高速にダビングを行いながら、全てのフレームの画像を
確認することができる。An image taken by an image pickup device such as a video camera 1 is converted into a signal of a predetermined recording format and recorded on a recording medium such as a cassette tape 2. The image signal recorded on the cassette tape 2 is reproduced at a high reproduction speed by the plurality of reproducing devices 3. The reproduced image signal is transferred to the video signal processing device 4 and the editing device 6 according to the present invention. The image signal transferred to the video signal processing device 4 is converted into an image signal of standard speed, and then further converted into an image signal suitable for a display device such as the monitor 5. An image is displayed by sending the converted image signal to the monitor 5. The image signal transferred to the editing device 6 is stored and edited in the image editing memory in the editing device 6. This allows
You can check the images of all frames while dubbing at high speed.
【００１１】次に、本発明に係る映像信号処理装置の概
略的な構成を図２に示す。図２のｎ倍速画像再生信号入
力端子１０からはｎ倍速で再生された画像再生信号が入
力される。ここで、上記ｎ倍速画像再生信号入力端子１
０に入力される画像再生信号のタイミングを図３のａに
示す。上記入力されたｎ倍速で再生された画像再生信号
は、フレームメモリ１１内のｎ個のフレームメモリＦＭ
にそれぞれフレーム毎に送られる。Next, FIG. 2 shows a schematic configuration of a video signal processing device according to the present invention. An image reproduction signal reproduced at n times speed is input from the n times speed image reproduction signal input terminal 10 in FIG. Here, the n-fold speed image reproduction signal input terminal 1
The timing of the image reproduction signal input to 0 is shown in a of FIG. The input image reproduction signal reproduced at the n-times speed is the n frame memories FM in the frame memory 11.
To each frame.
【００１２】具体的には、ｎ倍速で再生された画像再生
信号の内の第１フレームの画像信号は、第１フレームメ
モリＦＭ1 、第２フレームＦＭ2 、・・・を介すること
によりｎ−１フレーム分遅延され、第ｎフレームＦＭn
に記憶される。次の第２フレームの画像信号は、第１フ
レームメモリＦＭ1 、第２フレームＦＭ2 、・・・を介
することによりｎ−２フレーム分遅延されて記憶され
る。このように、次々にフレーム毎の画像信号がフレー
ムメモリＦＭに記憶されていき、第ｎ−１フレームの画
像信号は第２フレームメモリＦＭ2 に記憶され、最後の
第ｎフレームの画像信号は第１フレームメモリＦＭ1 に
記憶される。Specifically, the image signal of the first frame of the image reproduction signal reproduced at n times speed is n- by passing through the first frame memory FM 1 , the second frame FM 2 , ... The frame is delayed by one frame, and the nth frame FM n
Memorized in. The image signal of the next second frame is stored after being delayed by n-2 frames via the first frame memory FM 1 , the second frame FM 2 , ... In this way, the image signal for each frame is sequentially stored in the frame memory FM, the image signal of the (n−1) th frame is stored in the second frame memory FM 2, and the image signal of the last nth frame is stored in the It is stored in the 1-frame memory FM 1 .
【００１３】ここで、本発明に係る映像信号処理装置に
より処理された画像信号を図１のモニタ５等の画像表示
装置に表示する場合には、上記モニタ５の画面をｎ分割
して同時にｎフレーム分の画像を表示する。この上記モ
ニタ５の画面をｎ分割してｎフレーム分の画像を同時に
表示する画面分割方法は、予め使用者によって設定され
る。具体的には、例えば、図４に示すように、第１列目
の第１フレームの画面２１を図１のモニタ５の画面２０
の左上に配置し、次に上記第１フレームの画面２１の右
隣に第２フレームの画面２２を配置し、第ｋフレームの
画面２３を画面２０の右上に配置する。さらに、次の列
の画面を画面２０の右端から配置していき、最終列とし
て、画面２０の左下に第ｉフレームの画面２４を配置
し、この第ｉフレームの画面２４の右隣に第ｉ＋１フレ
ームの画面２５を配置し、最後の第ｎフレームの画面２
６を画面２０の右下に配置する。Here, when the image signal processed by the video signal processing apparatus according to the present invention is displayed on an image display device such as the monitor 5 shown in FIG. 1, the screen of the monitor 5 is divided into n and at the same time n. Display images for frames. The screen division method of dividing the screen of the monitor 5 into n and displaying images of n frames at the same time is set in advance by the user. Specifically, for example, as shown in FIG. 4, the screen 21 of the first frame in the first column is changed to the screen 20 of the monitor 5 in FIG.
The screen 22 of the second frame is arranged next to the screen 21 of the first frame, and the screen 23 of the k-th frame is arranged on the upper right of the screen 20. Further, the screen of the next column is arranged from the right end of the screen 20, and as the last column, the screen 24 of the i-th frame is arranged at the lower left of the screen 20, and the i + 1th screen is arranged to the right of the screen 24 of the i-th frame. The screen 25 of the frame is arranged, and the screen 2 of the last nth frame
6 is arranged at the lower right of the screen 20.
【００１４】上述のように、第１フレームから第ｎフレ
ームまでの画像信号がそれぞれフレーム毎にフレームメ
モリＦＭに記憶されたならば、予め使用者によって設定
された画面分割方法に基づいた、画像表示制御部である
ウィンドウ制御部１４の制御により、上記フレームメモ
リ１１内の各フレームメモリＦＭから画像信号が図１の
モニタ５に出力される順序でフレーム毎に読み出され、
画像縮小処理を行うデータ間引き回路１２に送られる。As described above, if the image signals from the first frame to the nth frame are stored in the frame memory FM for each frame, the image display based on the screen division method preset by the user. Under the control of the window control unit 14 which is a control unit, the image signals are read from each frame memory FM in the frame memory 11 for each frame in the order of being output to the monitor 5 of FIG.
It is sent to the data thinning circuit 12 which performs image reduction processing.
【００１５】このデータ間引き回路１２内にはｎ個のデ
ータ間引き回路ＤＳが存在する。上記フレームメモリ１
１から読み出されたフレーム毎の画像信号からは、それ
ぞれに対応するデータ間引き回路ＤＳにより、画像信号
がｎ分の１となるように間引かれる。具体的には、例え
ば、図３のｂに示す間引きゲート信号のパルスの発生時
以外の画像信号を捨てることにより、上記フレーム毎の
画像信号からそれぞれｎサンプル毎にｎ−１サンプルの
画像データを間引くことができる。従って、ｎ倍速で再
生された１フレーム分の画像信号は、図１のモニタ５の
表示画面のｎ分の１の面積に表示されることになる。In the data thinning circuit 12, there are n data thinning circuits DS. Frame memory 1
The image signal for each frame read from 1 is thinned out by the corresponding data thinning circuit DS so that the image signal becomes 1 / n. Specifically, for example, by discarding image signals other than when the pulse of the thinning-out gate signal shown in FIG. 3B is generated, image data of n-1 samples is obtained every n samples from the image signal of each frame. Can be thinned out. Therefore, the image signal for one frame reproduced at n times speed is displayed in the area of 1 / n of the display screen of the monitor 5 in FIG.
【００１６】実際には、各フレームメモリＦＭ1 〜フレ
ームメモリＦＭn にそれぞれ記憶される各フレーム毎の
画像信号を、それぞれ上記モニタ５の表示画面のｎ分の
１の面積に表示させることができるように、ｎ分の１に
縮小する縮小処理を行えばよい。具体的には、画像信号
が４倍速再生の場合であって、上記モニタ５の表示画面
の縦及び横がそれぞれ２分割された、４分割の表示画面
に上記画像信号を表示するときには、１フレームの画像
信号による画像を、縦２サンプル、横２サンプル、即ち
２×２サンプルである４サンプル毎のブロックに分割
し、各ブロック毎の４サンプルから１サンプルを取り出
すことにより４分の１の画像表示データを得る方法や、
上記各ブロック毎に４サンプルを加算平均して１サンプ
ルとすることにより４分の１の画像表示データを得る方
法が考えられる。さらに、上記モニタ５の表示画面を縦
４分割又は横４分割にした画像表示となるような縮小処
理を行うようにしてもよい。Actually, the image signals for each frame stored in each of the frame memories FM 1 to FM n can be displayed in the area of 1 / n of the display screen of the monitor 5. As described above, the reduction processing for reducing the size to 1 / n may be performed. Specifically, when the image signal is reproduced at 4 × speed, when the image signal is displayed on a 4-division display screen in which the vertical and horizontal display screens of the monitor 5 are each divided into two, one frame is displayed. The image by the image signal of is divided into blocks of 2 samples in the vertical direction and 2 samples in the horizontal direction, that is, 2 × 2 samples, and a 1/4 image is obtained by extracting 1 sample from the 4 samples in each block. How to get the display data,
A method of obtaining a quarter of image display data by adding and averaging four samples for each block to obtain one sample can be considered. Further, reduction processing may be performed such that the display screen of the monitor 5 is divided into four vertically or horizontally four images.
【００１７】予め使用者によって設定された画像表示装
置の画面分割方法に基づいたウィンドウ制御部１４の制
御により、上記データ間引き回路１２からの画像信号が
ｎ分の１に間引かれた第１フレームから第ｎフレームま
での画像信号は、図１のモニタ５に出力される順に順次
上記出力メモリ１３に書き込まれる。この出力メモリ１
３に書き込まれたフレーム毎の画像信号は、図３のｃに
示す、標準速度で１フレーム分の画像信号量の画像出力
信号となり、画像信号処理回路１５に入力される。The first frame in which the image signal from the data thinning circuit 12 is thinned out to 1 / n by the control of the window control unit 14 based on the screen division method of the image display device preset by the user. The image signals from the nth frame through the nth frame are sequentially written in the output memory 13 in the order of being output to the monitor 5 in FIG. This output memory 1
The image signal for each frame written in No. 3 becomes an image output signal of the amount of image signal for one frame at the standard speed shown in c of FIG. 3, and is input to the image signal processing circuit 15.
【００１８】上記画像信号処理回路１５に入力された１
フレーム分の画像信号は、出力先の図１のモニタ５上で
表示することができる画像信号に変換され、画像信号出
力端子１６から出力される。1 input to the image signal processing circuit 15
The image signal for the frame is converted into an image signal that can be displayed on the monitor 5 of the output destination in FIG. 1, and is output from the image signal output terminal 16.
【００１９】具体的には、上記画像信号処理回路１５に
入力された画像信号は、出力先のモニタ５に適応した画
像信号、例えばカラーテレビジョン用のＮＴＳＣ信号又
はＰＡＬ信号、及びＲＧＢ信号又はＣR ／ＣB ／Ｙ信号
等の多様な画像信号に変換することが可能である。ま
た、通常のカラーテレビジョン放送方式の画像信号のみ
ではなく、パーソナルコンピュータの表示装置へ出力さ
れる画像信号に変換することも可能である。Specifically, the image signal input to the image signal processing circuit 15 is an image signal adapted to the monitor 5 of the output destination, for example, an NTSC signal or PAL signal for color television, and an RGB signal or C. It can be converted to a variety of image signals, such as R / C B / Y signal. Further, it is possible to convert not only an image signal of a normal color television broadcasting system but also an image signal output to a display device of a personal computer.
【００２０】上述のように、始めのｎ倍速で再生された
画像再生信号が上記フレームメモリ１１に記憶された後
に、上記データ間引き回路１２以後の処理が施される間
には、次のｎ倍速で再生された画像再生信号が上記フレ
ームメモリ１１に記憶される。これにより、図１のモニ
タ５の画面上には、ｎ倍速で再生された画像再生信号の
内の各フレームの画像が、順次各分割画面に割り振られ
て巡回的に表示される。このとき、各ｎ倍速で再生され
たｎフレームの画像再生信号において、同じフレーム番
号の画像は、図１のモニタ５の画面内の同じ位置の分割
画面に表示される。As described above, after the image reproduction signal reproduced at the first n times speed is stored in the frame memory 11, while the processing after the data thinning circuit 12 is performed, the next n times speed is reproduced. The image reproduction signal reproduced in step 1 is stored in the frame memory 11. As a result, on the screen of the monitor 5 of FIG. 1, the image of each frame of the image reproduction signal reproduced at n times speed is sequentially allocated to each divided screen and cyclically displayed. At this time, in the n-frame image reproduction signal reproduced at each n-fold speed, the image of the same frame number is displayed on the divided screen at the same position in the screen of the monitor 5 of FIG.
【００２１】尚、図１のカセットテープ２に画像データ
を記録する際に、この画像データに圧縮エンコード処理
を施し、この圧縮エンコード処理された画像データを本
発明に係る映像信号処理装置に入力する際に、上記圧縮
エンコード処理に応じた伸長デコード処理を施すように
してもよい。When image data is recorded on the cassette tape 2 of FIG. 1, this image data is subjected to compression encoding processing, and the compression encoded image data is input to the video signal processing apparatus according to the present invention. At this time, decompression decoding processing corresponding to the compression encoding processing may be performed.
【００２２】また、上記実施例においては、ｎ倍速で再
生された画像信号をフレーム毎の画像信号として信号処
理する場合について説明しているが、フィールド毎の画
像信号として信号処理を行うようにしてもよい。この場
合には、奇数フィールド及び偶数フィールドのフィール
ド処理を行う必要がある。In the above embodiment, the case where the image signal reproduced at n times speed is processed as the image signal for each frame has been described. However, the signal processing is performed as the image signal for each field. Good. In this case, it is necessary to perform field processing for odd fields and even fields.
【００２３】[0023]
【発明の効果】以上の説明からも明らかなように、本発
明に係る映像信号処理装置は、画像表示装置の表示画面
をｎ分割し、このｎ分割された各領域に対して、上記ｎ
倍速で再生された画像信号のｎフレーム又はｎフィール
ド周期で、順次フレーム又はフィールド毎の画像を巡回
的に割り振って、ｎ分割表示させるための画像信号を得
ることにより、ｎ倍速で再生された画像信号のｎフレー
ム又はｎフィールド分の全ての画像が、ｎ分割された画
面上に割り振られて同時に表示されるので、全てのフレ
ーム又はフィールドの画像を視覚により確認することが
できる。As is apparent from the above description, the video signal processing device according to the present invention divides the display screen of the image display device into n parts, and for each of the n divided regions, the above n
An image reproduced at n-fold speed by cyclically allocating images for each frame or field cyclically at an n-frame or n-field cycle of the image signal reproduced at double-speed to obtain an image signal for n-division display. Since all the images of n frames or n fields of the signal are allocated and displayed simultaneously on the screen divided into n, the images of all the frames or fields can be visually confirmed.
【００２４】また、上記ｎ倍速で再生された画像信号を
それぞれフレーム又はフィールド毎にｎフレーム又はｎ
フィールド周期で巡回的に記憶するｎ個のフレームメモ
リ又はフィールドメモリと、上記ｎ個のフレームメモリ
又はフィールドメモリにそれぞれ記憶されたフレーム毎
の画像信号よる画像の面積をそれぞれｎ分の１の面積に
縮小する画像縮小処理回路と、上記画像縮小処理回路に
より画像の面積が縮小されたフレーム又はフィールド毎
の画像信号を、上記画像表示装置に表示される順に記憶
する記憶手段と、上記記憶手段から出力されるフレーム
又はフィールド毎の画像信号による画像の上記画像表示
装置上での表示位置を制御する画像表示制御部とを有し
て成ることにより、ｎ倍速で再生された画像信号のｎフ
レーム又はフィールド分の全ての画像が、ｎ分割された
画面上に割り振られて同時に表示されるので、全てのフ
レーム又はフィールドの画像を視覚により確認すること
ができる。The image signal reproduced at the n-times speed is n frames or n for each frame or field.
The area of the image by the n frame memories or field memories cyclically stored in the field cycle and the image signal for each frame stored in the n frame memories or field memories is set to 1 / n An image reduction processing circuit for reducing, a storage means for storing the image signals for each frame or field in which the image area is reduced by the image reduction processing circuit in the order in which they are displayed on the image display device, and output from the storage means An image display control unit for controlling the display position of the image on the image display device by the image signal for each frame or field to be reproduced, and n frames or fields of the image signal reproduced at n times speed. All images for each minute are allocated and displayed at the same time on the screen divided into n. The image of de can be confirmed by visual.
【図１】本発明に係る映像信号処理装置を用いた画像編
集システムの概略的な構成を示す図である。FIG. 1 is a diagram showing a schematic configuration of an image editing system using a video signal processing device according to the present invention.
【図２】本発明に係る映像信号処理装置の概略的な構成
を示す図である。FIG. 2 is a diagram showing a schematic configuration of a video signal processing device according to the present invention.
【図３】図２の構成における各信号のタイミングを示す
図である。3 is a diagram showing the timing of each signal in the configuration of FIG.
【図４】図１のモニタ５の画面をｎ分割してｎフレーム
の画像を表示する場合の具体的な例を示す図である。FIG. 4 is a diagram showing a specific example of a case where the screen of the monitor 5 of FIG. 1 is divided into n to display images of n frames.
１１・・・・・フレームメモリ １２・・・・・データ間引き回路 １３・・・・・出力メモリ １４・・・・・ウィンドウ制御部 １５・・・・・画像信号処理回路 11 ... Frame memory 12 ... Data thinning circuit 13 ... Output memory 14 ... Window control unit 15 ... Image signal processing circuit
Claims (2)
画像表示装置に供給する映像信号処理装置において、 上記画像表示装置の表示画面をｎ分割し、このｎ分割さ
れた各領域に対して、上記ｎ倍速で再生された画像信号
のｎフレーム又はｎフィールド周期で、順次フレーム又
はフィールド毎の画像を巡回的に割り振って、ｎ分割表
示させるための画像信号を得ることを特徴とする映像信
号処理装置。1. A video signal processing device for processing an image signal reproduced at n times speed and supplying the processed image signal to an image display device, wherein a display screen of the image display device is divided into n parts, and each of the n divided regions is divided. And a video image obtained by cyclically allocating images for each frame or field cyclically at an n-frame or n-field cycle of the image signal reproduced at the n-fold speed to obtain an image signal for n-division display. Signal processing device.
ぞれフレーム又はフィールド毎にｎフレーム又はｎフィ
ールド周期で巡回的に記憶するｎ個のフレームメモリ又
はフィールドメモリと、 上記ｎ個のフレームメモリ又はフィールドメモリにそれ
ぞれ記憶されたフレーム毎の画像信号よる画像の面積を
それぞれｎ分の１の面積に縮小する画像縮小処理回路
と、 上記画像縮小処理回路により画像の面積が縮小されたフ
レーム又はフィールド毎の画像信号を、上記画像表示装
置に表示される順に記憶する記憶手段と、 上記記憶手段から出力されるフレーム又はフィールド毎
の画像信号による画像の上記画像表示装置上での表示位
置を制御する画像表示制御部とを有して成ることを特徴
とする請求項１記載の映像信号処理装置。2. An n number of frame memories or field memories for cyclically storing the image signal reproduced at the n-times speed for each frame or field at an n frame or n field cycle, and the n number of frame memories or An image reduction processing circuit for reducing the area of the image by the image signal for each frame stored in the field memory to 1 / n, and for each frame or field in which the image area is reduced by the image reduction processing circuit. Storage means for storing the image signals in the order of being displayed on the image display device, and an image for controlling the display position on the image display device of the image signal for each frame or field output from the storage means. The video signal processing device according to claim 1, further comprising a display control unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338621A JPH07203373A (en) | 1993-12-28 | 1993-12-28 | Video signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5338621A JPH07203373A (en) | 1993-12-28 | 1993-12-28 | Video signal processor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07203373A true JPH07203373A (en) | 1995-08-04 |
Family
ID=18319906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5338621A Withdrawn JPH07203373A (en) | 1993-12-28 | 1993-12-28 | Video signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07203373A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990976A (en) * | 1996-03-14 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Video image processing apparatus and the method of the same |
| US7149408B2 (en) | 2001-06-27 | 2006-12-12 | Kabushiki Kaisha Toshiba | Method and apparatus for editing video data |
| US8756506B2 (en) | 2005-10-19 | 2014-06-17 | Fujifilm Corporation | Image reproduction apparatus and image reproduction program |
-
1993
- 1993-12-28 JP JP5338621A patent/JPH07203373A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5990976A (en) * | 1996-03-14 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Video image processing apparatus and the method of the same |
| US7149408B2 (en) | 2001-06-27 | 2006-12-12 | Kabushiki Kaisha Toshiba | Method and apparatus for editing video data |
| US8756506B2 (en) | 2005-10-19 | 2014-06-17 | Fujifilm Corporation | Image reproduction apparatus and image reproduction program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4536402B2 (en) | Video playback device, video playback method, and program for causing computer to execute the method | |
| EP1400122A1 (en) | Method and apparatus for high-definition multi-screen display | |
| JPS61117986A (en) | Reproducing device of electronic camera system | |
| GB2216749A (en) | Reducing flicker of a still frame in a digital image processing system | |
| JPH03273363A (en) | Content list display system for moving image | |
| JPH07203373A (en) | Video signal processor | |
| JP3683462B2 (en) | Movie display device | |
| JP3341429B2 (en) | Video signal processing device | |
| JP3312456B2 (en) | Video signal processing device | |
| JPH0614292A (en) | Method for giving moving image effect on one part of still picture | |
| US20060012706A1 (en) | Image processing apparatus | |
| JP2006121299A (en) | Recording reproducing device | |
| JPH06121282A (en) | Moving picture high speed reproduction device | |
| JP4416930B2 (en) | Image information recording method and reproducing method | |
| JPH0759003A (en) | Picture display device | |
| JPH0595529A (en) | Picture display method | |
| JPH1169258A (en) | Multi-channel display device | |
| JPH04129487A (en) | Picture reproducing device | |
| JP2000316134A (en) | Picture processor | |
| JPH06205293A (en) | Picture processing unit | |
| JPH077711A (en) | Multi-picture video recorder | |
| JPH04248775A (en) | Recording controller for video signal | |
| JPS6333080A (en) | Picture reproducing device | |
| JPH06225263A (en) | Still picture reproduction device | |
| JPH1051719A (en) | Information recording/reproducing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |