JPH07203210A - Picture processing unit - Google Patents

Picture processing unit

Info

Publication number
JPH07203210A
JPH07203210A JP5354403A JP35440393A JPH07203210A JP H07203210 A JPH07203210 A JP H07203210A JP 5354403 A JP5354403 A JP 5354403A JP 35440393 A JP35440393 A JP 35440393A JP H07203210 A JPH07203210 A JP H07203210A
Authority
JP
Japan
Prior art keywords
signal
pixel signal
pixel
image processing
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5354403A
Other languages
Japanese (ja)
Inventor
Hiroshi Shimura
浩 志村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP5354403A priority Critical patent/JPH07203210A/en
Publication of JPH07203210A publication Critical patent/JPH07203210A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the picture processing unit eliminating moire or the like by exchanging signal levels of picture element signals in a received picture element signal string so as to weaken a specific frequency component in the input signal. CONSTITUTION:An input picture element signal S whose picture element consists of 8-picture elements has a value of 256 gradation. A selector 12 acts like selecting usually the signal S or selecting a picture element signal P preceding by B picture elements being a signal to be selected and transferred from a picture input section. A line buffer 11 has a data length of B picture elements in parallel 8-bits, shifts one picture element of the signal S for every input and the picture element signal appears at the output by B-times of shift. On the other hand, an output of the picture element signal received by the line buffer 11 is set to a latch 18. An output Q of the latch 18 and a signal T preceding by B-picture elements being and an output of the buffer 11 are objects of exchange. The signals T, Q are given to a subtractor 14, the difference of them is given to a comparator 15, where the difference is compared with a prescribed value A, and the signals are exchanged only when the signal level difference is within the prescribed value A.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像信号や音声信号など
連続する信号系列中に一定周期で発生する雑音を除去す
る処理装置に係り、特に連続する画素の画素信号列とし
て入力される画像信号中に一定周期で発生する雑音によ
るモアレの発生を防ぐことができる画像処理装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a processing device for removing noise generated at a constant cycle in a continuous signal sequence such as an image signal or an audio signal, and particularly to an image signal input as a pixel signal string of continuous pixels. The present invention relates to an image processing device capable of preventing the generation of moire due to noise generated in a constant cycle.

【0002】[0002]

【従来の技術】網点で構成されたカラー印刷物などの原
稿を読み取ったり、原稿を網点化(ディザ化)して画像
形成する場合、モアレが発生することが知られている。
これは、光電変換素子の配列などの周期性と網点原稿に
よる入力光の周期性が干渉し、あるいは網点原稿による
入力画像情報の周期性と出力段における網点化(ディザ
化)によって生成される信号の周期性が干渉して発生す
るものである。また、特公平3−32264号公報に記
載されているように、カラー画像信号において、色信号
間の規則性も干渉を引き起こし、モアレの原因になる。
2. Description of the Related Art It is known that moire occurs when an original such as a color printed matter formed of halftone dots is read or when the original is halftone-dotted (dithered) to form an image.
This is caused by the periodicity of the array of photoelectric conversion elements and the periodicity of the input light from the halftone dot original, or the periodicity of the input image information from the halftone original and the halftoning (dithering) in the output stage. The periodicity of the generated signals interferes with each other. Further, as described in Japanese Patent Publication No. 3-32264, in the color image signal, the regularity between the color signals also causes interference and causes moire.

【0003】このようなモアレ雑音を除去するために、
従来は光電変換素子受光部の形状を菱形にし、光電変換
素子の入力側で改善を図ったり、出力段のディザ化手段
の前にフィルタを設けることにより干渉の原因となる一
方の周波数成分を除去している。また、特公平3−32
264号公報に記載の技術では、特定色の画素信号は一
定周期の信号であるが、他の色の画素信号は特定色の画
素位置に対して間隔をランダムに変化させて色信号間の
規則性を解消している。しかしながら、上述したような
方法ではいずれの場合も装置が高価となるという問題点
があった。
In order to remove such moire noise,
Conventionally, the shape of the photoelectric conversion element light receiving part has been changed to a rhombus to improve on the input side of the photoelectric conversion element, and one frequency component that causes interference is removed by providing a filter before the dithering means of the output stage. is doing. In addition, Japanese Patent Publication No. 3-32
In the technique described in Japanese Patent No. H264, the pixel signal of a specific color is a signal of a constant cycle, but the pixel signals of other colors are randomly changed at intervals with respect to the pixel positions of the specific color, and the rule between the color signals is changed. The sex is eliminated. However, the method as described above has a problem that the apparatus becomes expensive in any case.

【0004】[0004]

【発明の目的】したがって、本発明の課題は上述したよ
うな従来技術の問題を解決し、連続する信号系列上に一
定周期で重畳された雑音の周波数成分を除去して安価な
手段でモアレなどを解消できる画像処理装置を提供する
ことにある。
SUMMARY OF THE INVENTION Therefore, the object of the present invention is to solve the problems of the prior art as described above, to eliminate the frequency components of noise superimposed on a continuous signal sequence at a constant period, and to provide moire with an inexpensive means. An object of the present invention is to provide an image processing device capable of solving the above problem.

【0005】[0005]

【課題を解決するための手段】この目的を達成するため
に本発明に係る画像処理装置は、第1の手段として、連
続する画素の画素信号列として入力される信号レベルの
画像信号を処理する画像処理装置において、入力した画
素信号列の中から複数の画素信号をサンプリングし、該
サンプリングした対象画素信号の信号レベルを所定の画
素信号の信号レベルと比較し、その差が所定値A以内の
場合、前記入力した画素信号列中の比較した画素信号と
前記所定の画素信号との間で信号レベルの交換を行うよ
うに構成する。第2の手段として、前記第1の手段に加
え、入力した画素信号列の全画素信号をサンプリング
し、該サンプリングした対象画素信号と信号レベルとを
比較する所定の画素信号を、入力した画素信号列中で対
象画素信号から一定間隔Bだけ離れた位置の信号とする
ように画像処理装置を構成する。
To achieve this object, an image processing apparatus according to the present invention, as a first means, processes an image signal of a signal level input as a pixel signal string of continuous pixels. In the image processing device, a plurality of pixel signals are sampled from the input pixel signal sequence, the signal level of the sampled target pixel signal is compared with the signal level of a predetermined pixel signal, and the difference is within a predetermined value A. In this case, the signal level is exchanged between the compared pixel signal in the input pixel signal sequence and the predetermined pixel signal. As a second means, in addition to the first means, a pixel signal input is a predetermined pixel signal for sampling all pixel signals of an input pixel signal sequence and comparing the sampled target pixel signal with a signal level. The image processing apparatus is configured so that the signal is located at a position separated from the target pixel signal by a constant distance B in the column.

【0006】第3の手段として、前記第2の手段に加
え、‘1’または‘0’のいずれかをランダムに出力す
る交換決定手段を備え、信号レベルの比較条件を満たし
且つ交換決定手段の出力値が所定の値のときのみ信号レ
ベルを交換するよう画像処理装置を構成する。第4の手
段として、上記第2及び第3の手段において、一定間隔
Bをモアレ周期の2分の1とする。第5の手段として、
上記第1の手段において、サンプリングをランダムな間
隔で行うよう画像処理装置を構成する。第6の手段とし
て、上記第5の手段において、対象画素信号と信号レベ
ルを比較する所定の画素信号をサンプリングした隣接画
素信号とする。第7の手段として、上記第5の手段にお
いて、対象画素信号と信号レベルを比較する所定の画素
信号を、入力された画素信号列中で対象画素信号から一
定間隔Cだけ離れた位置の画素信号とする構成にした。
As a third means, in addition to the second means, a switching determining means for randomly outputting either "1" or "0" is provided, which satisfies the signal level comparison condition and which is the switching determining means. The image processing apparatus is configured to exchange the signal level only when the output value is a predetermined value. As a fourth means, in the second and third means, the constant interval B is set to one half of the moire cycle. As a fifth means,
In the first means, the image processing device is configured to perform sampling at random intervals. As a sixth means, in the fifth means, a predetermined pixel signal whose signal level is compared with that of the target pixel signal is sampled as an adjacent pixel signal. As a seventh means, in the fifth means, the predetermined pixel signal for comparing the signal level with the target pixel signal is a pixel signal at a position separated from the target pixel signal by a constant distance C in the input pixel signal sequence. It was made to be the structure.

【0007】第8の手段として、上記第1の手段におい
て、対象画素信号の信号レベルを比較する画素信号を複
数個とし、上記複数個の画素信号及び対象画素信号のレ
ベルの差が所定値A以内の場合、上記入力された画素信
号列中の信号レベル比較を行なった3個以上の画素信号
間で信号レベルをランダムに交換するよう画像処理装置
を構成する。第9の手段として、サンプリングした信号
レベルが所定値Bより大きいことを信号レベル交換の条
件にする。第10の手段として、ライン単位またはそれ
以上の所定単位で、上記信号レベルの交換を複数回行う
ように画像処理装置を構成する。第11の手段として、
上記第4の手段において、モアレテストモード時、入力
画素信号列がモアレ除去回路をパスする手段と、ディザ
化手段の後段に設けられたモアレテストモード時のモア
レ周期を検出するモアレ周期検出手段と、モアレテスト
モードでないときラインバッファの入出力遅延をモアレ
周期検出手段から与えられたモアレ周期の2分の1の画
素間隔にする手段を備える。第12の手段として、上記
第11の手段において、モアレ周期検出手段を、画像信
号のピークからピークまでの時間を計測する手段と、上
記時間に所定誤差範囲で一致するピークからピークまで
の時間を連続して所定回数検出したときその時間をモア
レ周期とする手段を備える。
As an eighth means, in the first means, a plurality of pixel signals for comparing the signal levels of the target pixel signals are provided, and the difference between the levels of the plurality of pixel signals and the target pixel signal is a predetermined value A. If it is less than or equal to the above, the image processing apparatus is configured to randomly exchange signal levels among three or more pixel signals subjected to signal level comparison in the input pixel signal sequence. As a ninth means, a signal level exchange condition is that the sampled signal level is higher than a predetermined value B. As a tenth means, the image processing apparatus is configured so that the signal level is exchanged a plurality of times in line units or predetermined units of more than that. As the eleventh means,
In the above-mentioned fourth means, means for allowing an input pixel signal sequence to pass through the moiré removal circuit in the moiré test mode, and moiré cycle detection means for detecting a moiré cycle in the moiré test mode provided after the dithering means. A means is provided for setting the input / output delay of the line buffer to a pixel interval of ½ of the moiré cycle given from the moiré cycle detecting means when not in the moiré test mode. As a twelfth means, in the eleventh means, the moire period detecting means is a means for measuring the time from peak to peak of the image signal, and a time from peak to peak corresponding to the time within a predetermined error range. A means is provided for setting the time as a moire cycle when the detection is performed a predetermined number of times in succession.

【0013】[0013]

【作用】本発明に係る画像装置は上述したような手段を
備えたため、副作用的雑音を発生させることなく、入力
された画素信号列上に重畳された特定周波数成分を弱
め、また、サンプリングした信号レベルが所定値Aより
大きいことを信号レベル交換の条件にする構成によっ
て、地肌レベルの信号が地肌レベルでない信号と交換さ
れることがなくなる。更にライン単位またはそれ以上の
所定単位で、上記信号レベルの交換を複数回行う構成に
よって、入力された画素信号列上に重畳された特定周波
数成分をより効果的に弱めることができる。
Since the image device according to the present invention is provided with the means as described above, the specific frequency component superimposed on the input pixel signal sequence is weakened and the sampled signal is generated without causing side effect noise. With the configuration in which the signal level exchange condition is that the level is larger than the predetermined value A, the background level signal is not exchanged with the non-background level signal. Further, the configuration in which the signal levels are exchanged a plurality of times in line units or predetermined units more than that can more effectively weaken the specific frequency component superimposed on the input pixel signal sequence.

【0014】[0014]

【実施例】以下、図面に示した実施例に基づいて本発明
を詳細に説明する。図1は本発明に係る画像処理装置に
おける画像出力部の一実施例を示すブロック図であり、
モアレ除去の場合の構成を示している。同図において、
1はモアレ除去回路、2はディザ化手段、3は記録制御
回路、4は画像形成手段である。モアレ除去回路1に入
力される画素信号列の各画素信号は複数ビットから成る
多値の階調信号であり、ディザ法等による階調信号では
ない。この信号列には図示していない画像入力部などで
発生した周期性のある雑音つまりディザ化手段2で生成
される周波数に近い周波数成分を持った雑音を含んでい
る。モアレ除去回路1は後述するようにモアレ発生の原
因である強いパワーを持った干渉し合う二つの周波数成
分の一方である入力画素信号列上に重畳された雑音を完
全に除去するものではなく、その雑音中の干渉する上記
周波数成分を他の周波数成分並に弱める機能を有し、該
モアレ除去回路1から出力される画素信号列はディザ化
手段2でディザ信号に変換される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the embodiments shown in the drawings. FIG. 1 is a block diagram showing an embodiment of an image output section in an image processing apparatus according to the present invention.
The configuration for removing moire is shown. In the figure,
Reference numeral 1 is a moire removing circuit, 2 is a dithering unit, 3 is a recording control circuit, and 4 is an image forming unit. Each pixel signal of the pixel signal sequence input to the moire removal circuit 1 is a multivalued gradation signal composed of a plurality of bits, and is not a gradation signal by the dither method or the like. This signal sequence includes periodic noise generated in an image input unit (not shown), that is, noise having a frequency component close to the frequency generated by the dithering unit 2. As will be described later, the moire removing circuit 1 does not completely remove the noise superimposed on the input pixel signal sequence, which is one of two frequency components having strong power and interfering with each other, which causes moire. It has a function of weakening the interfering frequency component in the noise in the same manner as other frequency components, and the pixel signal string output from the moire removing circuit 1 is converted into a dither signal by the dithering means 2.

【0015】該ディザ化手段2は画像形成手段4が多階
調数による階調表現能力は低いが、解像(単位長当たり
の画素数)能力が高い場合などに、入力されたそれぞれ
の画素をマトリックス化された複数の網点で表現して、
1個の網点の階調数が低くてもよいようにする。その結
果、上記マトリックスがn×nのマトリックスであるな
らば、ディザ化手段2から出力される網点信号列はモア
レ除去回路1の出力信号列のn倍の周波数成分を含む。
もし前記モアレ除去回路1がない場合には、入力画素信
号列上に重畳された雑音の周波数成分である網点信号列
の上記周波数成分に近い周波数成分が網点信号列の新た
な周波数成分(入力される信号列のn倍の周波数成分)
と干渉するが、モアレ除去回路1の挿入により、本発明
に係る画像処理装置ではそのような干渉が発生しない。
In the dithering unit 2, when the image forming unit 4 has a low gradation expression ability by a large number of gradations, but the resolution (the number of pixels per unit length) is high, each input pixel is inputted. Is expressed as a matrix of multiple dots,
The number of gradations of one halftone dot may be low. As a result, if the matrix is an n × n matrix, the halftone dot signal string output from the dithering means 2 contains n times the frequency components of the output signal string of the moire removing circuit 1.
If the moire removing circuit 1 is not provided, a frequency component close to the above frequency component of the halftone dot signal sequence, which is a frequency component of noise superimposed on the input pixel signal sequence, is a new frequency component of the halftone dot signal sequence ( N times the frequency component of the input signal sequence)
However, due to the insertion of the moire removing circuit 1, such interference does not occur in the image processing apparatus according to the present invention.

【0016】画像形成手段4は例えば電子写真方式によ
っており、記録制御回路3はレーザ光の発光時間を制御
する回路を含む構成となっている。レーザ光発光時間は
ディザ化手段2から与えられる各網点信号の値に応じた
パルス巾の信号に比例した時間であり、画像形成手段4
に含まれる感光体ドラム上に発光時間に比例した大きさ
のドット(僣像)を形成し、該ドットの大きさに対応し
てトナーが付着するので多階調の濃度が実現される。
The image forming means 4 is based on, for example, an electrophotographic method, and the recording control circuit 3 is configured to include a circuit for controlling the emission time of laser light. The laser light emission time is a time proportional to a signal having a pulse width corresponding to each halftone dot signal value given from the dithering means 2, and the image forming means 4
A dot having a size proportional to the light emission time is formed on the photoconductor drum included in, and toner adheres corresponding to the size of the dot, so that multi-tone density is realized.

【0017】図2は図1に示したモアレ除去回路1の詳
細を示すブロック図である。同図において、11は入力
画素信号列の連続するB画素分の画素信号を一時的に蓄
えるラインバッファ、12はラインバッファ11に入力
する画素信号を、画像入力部側から転送されてきた入力
画素信号列Sにするか或は交換されたB画素分先行する
画素信号Pにするか選択するためのセレクタ、13はデ
ィザ化手段2へ出力するデータ(画素信号)をラインバ
ッファ11から出力されたデータ(画素信号)Tにする
か交換されたB画素分後行するデータ(画素信号)Qに
するか選択するためのセレクタ、14は画素信号列中で
B画素分離れた二つの画素信号の信号レベルの差を算出
する減算器、15は減算器14によって算出された信号
レベルの差が所定値A以内かどうか比較するコンパレー
タであり、所定値A以内の時には‘1’(ハイレベル)
を出力する。16は減算器14で信号レベルの差を求め
る対象となった二つの画素信号の信号レベルを交換する
か否かを決定する一つの条件となる交換決定手段であ
り、‘1’または‘0’をランダムに出力する。17は
ANDゲートで、コンパレータ15の出力が‘1’であ
り、且つ交換決定手段16の出力が‘1’のとき、その
出力が‘1’となり、そのときセレクタ12、13がP
及びQを選択するようにセレクタ12、13を制御す
る。
FIG. 2 is a block diagram showing details of the moire removing circuit 1 shown in FIG. In the figure, 11 is a line buffer that temporarily stores pixel signals for consecutive B pixels of the input pixel signal sequence, and 12 is a pixel signal that is input to the line buffer 11 from an input pixel that has been transferred from the image input unit side. A selector 13 for selecting whether to use the signal sequence S or the pixel signal P that precedes the B pixels that have been exchanged, and 13 outputs the data (pixel signal) to be output to the dithering means 2 from the line buffer 11. A selector for selecting whether to use the data (pixel signal) T or the data (pixel signal) Q that follows the exchanged B pixel, 14 is a selector of two pixel signals separated by B pixels in the pixel signal column. A subtracter for calculating a signal level difference, 15 is a comparator for comparing whether or not the signal level difference calculated by the subtractor 14 is within a predetermined value A. When the difference is within the predetermined value A, '1' (high Le)
Is output. Reference numeral 16 is an exchange determining means which is one condition for determining whether or not to exchange the signal levels of the two pixel signals for which the subtractor 14 has obtained the signal level difference, and is "1" or "0". Is output at random. Reference numeral 17 is an AND gate, and when the output of the comparator 15 is "1" and the output of the exchange determining means 16 is "1", the output becomes "1", at which time the selectors 12 and 13 are set to P.
The selectors 12 and 13 are controlled so as to select Q and Q.

【0018】以下、図2に示す実施例の動作を順を追っ
て説明する。入力画素信号列Sは1画素が例えば8ビッ
トで構成され256階調の値を持ち、セレクタ12は通
常Sを選択し、8ビットパラレルの画素信号がラインバ
ッファ11に入力される。該ラインバッファ11は8ビ
ットパラレルでB画素分の長さを有し、ラインバッファ
11は入力画素信号列Sの1画素がラインバッファ11
に入力される毎に図の左から右へシフトし、B回のシフ
トで出力に画素信号が現われる。一方、ラインバッファ
11に入力する画素信号はラッチ18にもセットされ
る。該ラッチ18よりの出力信号Qとラインバッファ1
1から出力されたB画素分先行した画素信号Tが、ある
条件の下で交換の対象となる画素信号であり、これらの
画像信号T及びQは減算器14に与えられ、その差の出
力信号がコンパレータ15に供給され、コンパレータ1
5は前記差の出力信号と所定値Aとを比較する。
The operation of the embodiment shown in FIG. 2 will be described below step by step. In the input pixel signal sequence S, one pixel is composed of, for example, 8 bits and has a value of 256 gradations, the selector 12 normally selects S, and an 8-bit parallel pixel signal is input to the line buffer 11. The line buffer 11 is 8-bit parallel and has a length of B pixels. One line pixel of the input pixel signal sequence S is line buffer 11 in the line buffer 11.
Each time it is input to, the pixel is shifted from the left to the right in the figure, and the pixel signal appears at the output by shifting B times. On the other hand, the pixel signal input to the line buffer 11 is also set in the latch 18. Output signal Q from the latch 18 and line buffer 1
The pixel signal T preceding by B pixels output from 1 is a pixel signal to be exchanged under a certain condition, and these image signals T and Q are given to the subtractor 14 and the difference output signal Is supplied to the comparator 15, and the comparator 1
Reference numeral 5 compares the output signal of the difference with a predetermined value A.

【0019】すなわち、交換しようとしている二つの画
素信号の信号レベル差が所定値A以内の場合にのみ信号
交換が実行される。該信号交換は入力画素信号列上に重
畳された雑音の特定周波数成分を弱めるために行うもの
であって、雑音低減という観点からいえば、むしろ交換
される二つの画素信号の信号レベル差は大きい方が元の
信号波形をより大きく崩すことになり特定周波数成分を
弱める効果が大きいが、仮に信号レベル差が大きいもの
であっても信号交換を行うように構成し、且つ二つの信
号が共に有効信号である場合には、交換後の信号レベル
が交換前と大きく異なり、交換した画素に隣接する画素
の信号と整合しなくなるという新たな問題点が発生して
しまう。例えば、交換前の信号レベルが5で、その直前
が7、直後が3で、7,5,3と推移していたのが、5
を20に交換したりすると、7,20,3という推移にな
り、交換された信号20は信号波形を乱すことになる。
That is, the signal exchange is performed only when the signal level difference between the two pixel signals to be exchanged is within the predetermined value A. The signal exchange is performed in order to weaken the specific frequency component of the noise superimposed on the input pixel signal sequence, and from the viewpoint of noise reduction, the signal level difference between the two pixel signals to be exchanged is rather large. It is more effective to weaken the specific frequency component because it breaks the original signal waveform more, but it is configured to exchange signals even if the signal level difference is large, and both signals are effective. In the case of a signal, the signal level after the exchange is significantly different from that before the exchange, and there arises a new problem that the signal level of the pixel adjacent to the exchanged pixel does not match. For example, the signal level before exchange was 5, immediately before it was 7, and immediately after that it was 7, 5, 3
Replacing 20 with 20 results in a transition of 7, 20, and 3, and the exchanged signal 20 disturbs the signal waveform.

【0020】したがって、前述したように、比較した二
信号の差が所定値A以内のときのみ交換を許可するとい
う条件が必要になる。なお、上記所定値Aは実験的に求
められる。交換の条件としては、前述したように信号レ
ベルの差が所定値以内であること及び交換決定手段16
の出力が‘1’という条件が付加される。該交換決定手
段16はランダマイザを備えており、‘1' または
‘0’をランダムに発生するので、このような条件を付
加することにより、交換はランダムな頻度で行われるこ
とになる。このような交換決定手段を付加する理由は、
交換決定手段を付加せずに信号レベル差のみを用いて信
号交換を行うと、周期的に交換が行なわれることにな
り、その周期に対応した周波数成分の雑音が発生し、こ
れがあらたな干渉の一方の周波数成分になるためであ
る。したがって、交換決定手段が‘1’と‘0’を交互
にくり返すように設定すると周期的交換の周期が2倍に
なるだけで周期的交換に他ならず、問題は解決しないこ
とが分かる。すなわち、‘1’‘0’の出現はランダム
でなくてはならない。これら二つの条件がANDゲート
17に与えられ、このAND条件が成立した場合にセレ
クタ12及び13は交換された信号を選択し、画素信号
列中に組み込まれる。以下、このような処理が1画素入
力毎に行われる。
Therefore, as described above, it is necessary to permit the exchange only when the difference between the compared two signals is within the predetermined value A. The predetermined value A is experimentally obtained. As the condition for replacement, as described above, the difference between the signal levels is within a predetermined value, and the replacement determining means 16
The condition that the output of "1" is added is added. The exchange determining means 16 is provided with a randomizer and randomly generates "1" or "0". Therefore, by adding such a condition, the exchange is performed at random frequency. The reason for adding such exchange determination means is
If the signal exchange is performed using only the signal level difference without adding the exchange determining means, the exchange is periodically performed, and the noise of the frequency component corresponding to the period is generated, which causes a new interference. This is because it becomes one frequency component. Therefore, it can be seen that if the exchange determining means is set to repeat "1" and "0" alternately, only the period of the periodic exchange is doubled, and the problem is none other than the periodic exchange. That is, the appearance of '1'0' must be random. These two conditions are given to the AND gate 17, and when the AND condition is satisfied, the selectors 12 and 13 select the exchanged signals and incorporate them into the pixel signal train. Hereinafter, such processing is performed for each pixel input.

【0021】図3は上記交換を説明する図である。同図
(a)の入力画素信号列の信号レベルは交換処理前の信
号レベル、(b)は現対象画素まで交換処理が済んだ信
号レベルである。この例では対象画素信号の交換相手は
8画素先行する画素信号である。つまり画素間隔Bは8
画素分であり、この場合、図2に示したラインバッファ
11は8画素分でよい。図から明らかなように対象画素
の交換相手が既に交換を行なっていて、交換後16画素分
(2×B)先行する画素信号のレベルになる画素信号も
出現している。今後更に交換処理が進行していくと24画
素分(3×B)あるいは32画素分(4×B)先行する画
素信号のレベルになる画素信号も出現するはずである。
図では雑音によって信号レベルが正規の信号レベルから
変動している様子は表現されていないが、重畳された雑
音レベルも一緒になって交換されており、(b)の様子
から雑音の周期性つまり特定周波数成分が崩されている
ことは容易に類推できる。
FIG. 3 is a diagram for explaining the above exchange. The signal level of the input pixel signal sequence in FIG. 9A is the signal level before the exchange processing, and FIG. 9B is the signal level after the exchange processing up to the current target pixel. In this example, the exchange partner of the target pixel signal is a pixel signal that precedes by 8 pixels. That is, the pixel interval B is 8
This is for pixels, and in this case, the line buffer 11 shown in FIG. 2 may be for 8 pixels. As is apparent from the figure, the other party of the target pixel has already exchanged, and there is also a pixel signal at the level of the pixel signal preceding by 16 pixels (2 × B) after the exchange. As the exchange process further progresses in the future, pixel signals that have the level of the pixel signal preceding by 24 pixels (3 × B) or 32 pixels (4 × B) should appear.
Although the figure does not show that the signal level fluctuates from the normal signal level due to noise, the superimposed noise level is also exchanged together, and from the state of (b), the noise periodicity It can be easily inferred that the specific frequency component is destroyed.

【0022】また、交換する画素間の間隔Bをモアレ周
期の2分の1にするとモアレを抑える効果がより大きい
ことが実験的に確認されている。モアレ周期は装置の構
成要素によって決まるため設計時にモアレ周期を確認す
ると共に、上記画素間隔Bの値を検出したモアレ周期の
2分の1に設定することが可能である。またモアレ周期
を自動的に検出して、画素間隔Bの検出されたモアレ周
期の2分の1に設定することも可能である。この場合、
図4に示したように、画像処理装置にモアレ周期テスト
モードを設けると共に、セレクタ13aによってモアレ
除去回路1をパスさせ、ディザ化手段2の出力部に積極
的にモアレを発生させ、モアレ周期検出手段22により
モアレ周期を検出し、ラインバッファ11aを一定間隔
Bの可変範囲の最大値以上の画素分の容量を備えたFI
FOで構成することにより実現することができる。
It has been experimentally confirmed that the effect of suppressing the moire is greater when the interval B between the pixels to be exchanged is set to ½ of the moire period. Since the moire period is determined by the constituent elements of the device, it is possible to confirm the moire period at the time of design and set the value of the pixel interval B to one half of the detected moire period. It is also possible to automatically detect the moire cycle and set it to ½ of the detected moire cycle of the pixel interval B. in this case,
As shown in FIG. 4, the moire cycle test mode is provided in the image processing apparatus, and the selector 13a causes the moire removing circuit 1 to pass to positively generate the moire at the output portion of the dithering means 2 to detect the moire cycle. The means 22 detects the moiré cycle, and the line buffer 11a is provided with a FI having a capacity for pixels equal to or larger than the maximum value of the variable range of the constant interval B.
It can be realized by configuring with FO.

【0023】同図において、セレクタ13aは3方向か
らの信号(各8ビット)のいずれか一つを選択して次段
のディザ化手段2へ出力する。上記3方向からの信号中
の二つは前記図2に示した信号T及びQであり、新たに
モアレ除去回路1に入力される入力画素信号列を直接入
力している。この入力画素信号列は図示していない操作
部等からの信号であるモアレテストモードCによって選
択される。ラインバッファ(FIFO)11aは書き込
みクロックaによってセレクタ12から入力した入力画
素信号が書き込まれ、B画素分入力した際に遅延回路1
9によって書き込みクロックaよりもB画素分遅れて出
力される読み出しクロックbによって読み出される。前
記遅延回路19はカウンタを備え、そのカウンタがBレ
ジスタ23によって与えられた値に達したときカウント
をやめ書き込みクロックaを通過させ、読み出しクロッ
クbとする。該Bレジスタ23にはモアレ周期検出手段
22が検出した周期の2分の1の値が供給されている。
モアレ周期検出手段22は例えばカウンタやピーク検出
手段などを備え、ピークからピークまでの時間を計測
し、計測した値に所定誤差範囲で一致する時間を連続し
て所定回数以上検出したとき、その時間に対応した画素
数をモアル周期とする。なお、図4に示すモアレ除去回
路1aでは図2に示すモアレ除去回路と共通する部分を
省略して示している。
In the figure, the selector 13a selects one of the signals from the three directions (8 bits each) and outputs it to the dithering means 2 in the next stage. Two of the signals from the above three directions are the signals T and Q shown in FIG. 2, and the input pixel signal sequence newly input to the moire removing circuit 1 is directly input. This input pixel signal sequence is selected by the moire test mode C which is a signal from an operation unit (not shown) or the like. The line buffer (FIFO) 11a is written with the input pixel signal input from the selector 12 in response to the write clock a, and the delay circuit 1 is input when B pixels are input.
The read clock b outputs the read clock b delayed by B pixels from the write clock a. The delay circuit 19 is provided with a counter, and when the counter reaches the value given by the B register 23, the count is stopped and the write clock a is passed to be the read clock b. The B register 23 is supplied with a value of one half of the cycle detected by the moire cycle detecting means 22.
The moire period detection means 22 is provided with, for example, a counter and a peak detection means, measures the time from peak to peak, and when the time that coincides with the measured value within a predetermined error range is continuously detected a predetermined number of times or more, the time. The number of pixels corresponding to is the Moal cycle. In the moire removing circuit 1a shown in FIG. 4, the parts common to the moire removing circuit shown in FIG. 2 are omitted.

【0024】図5にモアレ除去回路の他の実施例を示
す。この実施例では入力画素信号毎にサンプリングせ
ず、ランダムな画素間隔でサンプリングし、比較を行な
っており、この構成は前述したような一定周期でサンプ
リングを行い、交換決定手段に従って交換するかしない
か決定する場合と同等の効果をもたらす。この実施例で
はランダムな画素間隔を決定するのは乱数発生器24で
あり、乱数発生器20は所定数以内の数をランダムに発
生する。ラインバッファ11bは例えばRAMで構成
し、所定領域にサイクリックに書き込み、M画素分書き
込むと、書き込んだ順に1画素読み出しては、そのアド
レスにセレクタ12の出力画素を書き込む動作をくり返
す。このようなアクセス制御はアクセス制御回路25に
よって行われ、該アクセス制御回路25はカウンタを含
み、乱数発生器24から得た数値をセットした後、ライ
ンバッファ11bに1画素書き込む毎にカウンタを1づ
つカウントダウンさせ、カウンタが0になった際に、ア
クセス制御回路25が保持する現書き込みアドレスから
乱数発生数値分手前のアドレスの画素信号レベルを読み
出し、減算器14に与える。またその直後にアクセス制
御回路25は入力画素信号列Sの現画素信号レベルをラ
ッチ18にラッチし、それを減算器14に与え、二つの
信号レベルの差が所定値A以内ならANDゲート17a
の出力が‘1’になる。ラインバッファから読み出した
信号レベルの交換は、一方はアクセス制御回路25の制
御の基づきいてゲート26を介して行われ、他方はセレ
クタ12を介して行なわれる。
FIG. 5 shows another embodiment of the moire removing circuit. In this embodiment, instead of sampling for each input pixel signal, sampling is performed at random pixel intervals and comparison is performed. In this configuration, sampling is performed at a constant cycle as described above, and whether or not replacement is performed according to the replacement determination means. It has the same effect as making a decision. In this embodiment, it is the random number generator 24 that determines the random pixel interval, and the random number generator 20 randomly generates a number within a predetermined number. The line buffer 11b is composed of, for example, a RAM, and when cyclically writing to a predetermined area and writing M pixels, one pixel is read in the written order and the operation of writing the output pixel of the selector 12 to the address is repeated. Such access control is performed by the access control circuit 25. The access control circuit 25 includes a counter. After setting a numerical value obtained from the random number generator 24, the access control circuit 25 increments the counter by one every time one pixel is written in the line buffer 11b. When the counter counts down to 0, the pixel signal level at the address before the random number generation numerical value is read from the current write address held by the access control circuit 25, and is given to the subtractor 14. Immediately after that, the access control circuit 25 latches the current pixel signal level of the input pixel signal sequence S in the latch 18 and supplies it to the subtractor 14, and if the difference between the two signal levels is within the predetermined value A, then the AND gate 17a.
Output becomes '1'. The exchange of the signal level read from the line buffer is performed via the gate 26 on the one hand under the control of the access control circuit 25 and the other via the selector 12.

【0025】図6も本発明に係る画像処理装置に用いる
モアレ除去回路の他の実施例である。この実施例では交
換のサンプリング間隔はランダムであり、乱数発生器2
4が発生する数値をカウンタ27にセットし、このカウ
ンタを入力画素信号をラインバッファに入力する毎にカ
ウントダウンし、0になった際にサンプリング対象画素
信号をラッチ18にラッチし、ANDゲート17を開く
ことによって交換が行なわれる。サンプリング対象画素
信号と比較、交換される画素信号は対象画素信号から一
定画素間隔Cだけ先行する画素信号であり、それはライ
ンバッファ11dの画素長をCにすることによりライン
バッファ11dの出力信号Tとなる。また、交換条件の
中に、サンプリングした信号レベルが所定値Bより大き
いことという条件を付加することにより記録紙の地肌が
雑音でよごれるのを防ぐことができる。図7は本発明に
係る画像処理装置のモアレ除去回路の要部を示すブロッ
ク図である。
FIG. 6 is another embodiment of the moire removing circuit used in the image processing apparatus according to the present invention. In this embodiment, the sampling interval of the exchange is random and the random number generator 2
The numerical value generated by 4 is set in the counter 27, and this counter is counted down each time the input pixel signal is input to the line buffer, and when it becomes 0, the sampling target pixel signal is latched in the latch 18, and the AND gate 17 is set. Exchange is performed by opening. The pixel signal that is compared and exchanged with the sampling target pixel signal is a pixel signal that precedes the target pixel signal by a constant pixel interval C, and is the output signal T of the line buffer 11d by setting the pixel length of the line buffer 11d to C. Become. Further, by adding a condition that the sampled signal level is higher than the predetermined value B to the replacement condition, it is possible to prevent the background of the recording paper from being contaminated by noise. FIG. 7 is a block diagram showing a main part of the moire removing circuit of the image processing apparatus according to the present invention.

【0026】以上の説明では2個の画素信号の間で交換
を行なったが、図8に示すように、3個以上(図8は3
個の画素信号間で信号の交換を行う一例であるが、4個
以上の画素信号間で信号の交換を行う場合には類似の回
路を付加することにより容易に可能である)の画素信号
間の交換を行うモアレ除去回路は、上述した実施例と比
較してより効果がある。図示した例では対象画素信号a
をn画素先行する画素信号b及び2n画素先行する画素
信号Cとの間でランダムに交換しようというものであ
り、ラインバッファ11e及び11fは共にn画素分の
容量を持つ。サンプリングされた3信号間の信号レベル
の差は減算器14a、14b,14cでそれぞれ求めら
れ、その差は共に所定値A以内であることがコンパレー
タ15a、15b,15cによってチェックされる。
In the above description, two pixel signals are exchanged, but as shown in FIG.
This is an example of exchanging signals between individual pixel signals, but when exchanging signals among four or more pixel signals, it is easily possible by adding a similar circuit. The moire removing circuit for exchanging is more effective than the above-described embodiment. In the illustrated example, the target pixel signal a
Is randomly exchanged between the pixel signal b preceding by n pixels and the pixel signal C preceding by 2n pixels, and the line buffers 11e and 11f both have a capacity of n pixels. Differences in the signal levels among the three sampled signals are respectively obtained by subtractors 14a, 14b and 14c, and it is checked by comparators 15a, 15b and 15c that the differences are within a predetermined value A.

【0027】交換回路31は次のいずれかの接続を行
う。すなわち、第1にaとf、bとe、cとdの接続、
第2にaとf、bとd、cとe、第3にaとe、bと
f、cとd…というようにa、b、cのグループとd、
e、fのグループ間の全ての組合せの接続を行い、どの
組合せの接続を選択するかは交換回路31に内蔵される
ランダマイザによりランダムに信号レベルの交換の都度
決定される。信号レベルの交換が3者間で行われるのは
前記のようにANDゲート17dが‘1' のときセレク
タ30a、30b、30cを制御して行われる。
The exchange circuit 31 makes one of the following connections. That is, first, the connection of a and f, b and e, c and d,
Secondly, a and f, b and d, c and e, thirdly a and e, b and f, c and d ...
All combinations of connections between the groups e and f are connected, and which combination is selected is randomly determined by the randomizer built in the switching circuit 31 each time the signal level is switched. The signal levels are exchanged among the three parties by controlling the selectors 30a, 30b and 30c when the AND gate 17d is "1" as described above.

【0028】また、図9に示すような実施例によって、
1ライン単位またはそれ以上の単位でモアレ除去回路を
何回でも通してモアレ除去効果を上げることも可能であ
る。この例ではモアレ除去を1ライン単位で行なってお
り、1ラインバッファ33はそのために用いられてい
る。複数種類(上記に説明したような様々の実施例によ
ったもの)のモアレ除去回路を備えて(図では1c及び
1dの2種類)、くりかえしの際、前回と同じ除去方法
を選択もできるし、異なる除去方法も選択できる。この
選択は制御部32がセレクタ34を制御して行う。モア
レ除去回路1cまたは1dから出力された画素信号列は
OR回路36を介してセレクタ35に入力し、制御部3
2によってセレクタ35が制御され、ディザ化手段2ま
たは1ラインバッファ33に出力される。つまり、1ラ
イン単位でセレクタ35の出力先を選択することによ
り、モアレ除去回路を1回だけ通すこともできるし、任
意の複数回通すことも可能である。
Further, according to the embodiment as shown in FIG.
It is also possible to pass the moiré removal circuit many times in units of one line or more to improve the moiré removal effect. In this example, moire removal is performed for each line, and the 1-line buffer 33 is used for that purpose. With a plurality of types (according to various embodiments as described above) of moire removing circuits (two types 1c and 1d in the figure), the same removing method as the previous time can be selected when repeating. Different removal methods can be selected. This selection is performed by the control unit 32 controlling the selector 34. The pixel signal sequence output from the moire removal circuit 1c or 1d is input to the selector 35 via the OR circuit 36, and the control unit 3
The selector 35 is controlled by 2 and is output to the dithering means 2 or the 1-line buffer 33. That is, by selecting the output destination of the selector 35 on a line-by-line basis, it is possible to pass the moiré removal circuit only once, or to pass the moiré removal circuit any number of times.

【0029】[0029]

【発明の効果】以上説明したように、本発明によれば、
入力された画素信号列中の画素信号間で信号レベルの交
換を行うことにより、入力された画素信号列上に重畳さ
れた特定周波数成分を弱めることができるので、安価な
手段でモアレなどを解消できる画像処理装置を提供でき
る。 また、信号レベル交換の条件を与えることによ
り、信号レベル交換の副作用を除去できる。更に、ライ
ン単位またはそれ以上の所定単位で、上記信号レベルの
交換を複数回行う構成では、入力された画素信号列上に
重畳された特定周波数成分をより効果的に弱めることが
できるので、モアレなどもより効果的に解消できる。
As described above, according to the present invention,
By exchanging the signal level between the pixel signals in the input pixel signal sequence, the specific frequency component superimposed on the input pixel signal sequence can be weakened, so moire etc. can be eliminated by an inexpensive means. It is possible to provide an image processing device that can do so. Further, by giving a condition for signal level exchange, the side effect of signal level exchange can be eliminated. Furthermore, in a configuration in which the signal level is exchanged a plurality of times in line units or predetermined units more than that, it is possible to more effectively weaken the specific frequency component superimposed on the input pixel signal sequence. Can be eliminated more effectively.

【0030】[0030]

【図面の簡単な説明】[Brief description of drawings]

【図1】本技術による画像処理システムの画像出力部の
一実施例を示すブロック図。
FIG. 1 is a block diagram illustrating an example of an image output unit of an image processing system according to an embodiment of the present technology.

【図2】図1に示すモア本除去回路の一実施例を示すブ
ロック図。
FIG. 2 is a block diagram showing an embodiment of the mower main removal circuit shown in FIG.

【図3】(a) 及び(b) は本発明に係る画像処理システム
を説明するための図。
3A and 3B are diagrams for explaining an image processing system according to the present invention.

【図4】図1に示すモアレ除去回路の他の実施例を示す
ブロック図。
FIG. 4 is a block diagram showing another embodiment of the moire removing circuit shown in FIG.

【図5】図1に示すモアレ除去回路の他の実施例を示す
ブロック図。
5 is a block diagram showing another embodiment of the moire removing circuit shown in FIG.

【図6】図1に示すモアレ除去回路の他の実施例を示す
ブロック図。
FIG. 6 is a block diagram showing another embodiment of the moire removing circuit shown in FIG.

【図7】図1に示すモアレ除去回路の他の実施例を示す
ブロック図。
7 is a block diagram showing another embodiment of the moire removing circuit shown in FIG.

【図8】図1に示すモアレ除去回路の他の実施例を示す
ブロック図。
8 is a block diagram showing another embodiment of the moire removing circuit shown in FIG.

【図9】図1に示すモアレ除去回路の他の実施例を示す
ブロック図。
9 is a block diagram showing another embodiment of the moire removing circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1・・・モアレ除去回路、2・・・ディザ化手段、3・
・・記録制御回路、4・・・画像形成手段、11・・・
ラインバッファ、12、13・・・セレクタ、14・・
・減算器、15・・・コンパレータ、16・・・交換決
定手段、19・・・遅延回路、22・・・モアレ周期検
出手段、23・・・Bレジスタ、24・・・乱数発生
器、28、29・・・コンパレータ、31・・・交換回
路、32・・・制御部、33・・・1ラインバッファ。
1 ... Moire removing circuit, 2 ... Dithering means, 3 ...
..Recording control circuits, 4 ... Image forming means, 11 ...
Line buffer, 12, 13 ... Selector, 14 ...
-Subtractor, 15 ... Comparator, 16 ... Exchange determining means, 19 ... Delay circuit, 22 ... Moire cycle detecting means, 23 ... B register, 24 ... Random number generator, 28 , 29 ... Comparator, 31 ... Exchange circuit, 32 ... Control unit, 33 ... 1 line buffer.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 連続する画素の画素信号列として入力す
る画像信号を処理する画像処理装置において、入力した
画素信号列の中から複数の画素信号をサンプリングし、
該サンプリングした画素信号の信号レベルを所定の画素
信号の信号レベルと比較し、前記サンプリングした信号
レベルと前記所定の画素信号レベルとの差が所定値A以
内の場合、前記入力した画素信号列と、該画素信号列と
比較した画素信号との間で信号レベルの交換を行うこと
を特徴とする画像処理装置。
1. An image processing apparatus for processing an image signal input as a pixel signal sequence of continuous pixels, sampling a plurality of pixel signals from the input pixel signal sequence,
The signal level of the sampled pixel signal is compared with the signal level of a predetermined pixel signal, and if the difference between the sampled signal level and the predetermined pixel signal level is within a predetermined value A, An image processing apparatus, characterized in that signal levels are exchanged between a pixel signal compared with the pixel signal sequence.
【請求項2】 入力した画素信号列の全画素信号をサン
プリングし、該サンプリングした画素信号の信号レベル
を比較する所定の画素信号を、入力した画素信号列中で
あって対象画素信号から一定間隔B離れた位置の信号と
したことを特徴とする請求項1記載の画像処理装置。
2. A predetermined pixel signal for sampling all pixel signals of an input pixel signal sequence and comparing the signal levels of the sampled pixel signals with a predetermined interval from the target pixel signal in the input pixel signal sequence. The image processing apparatus according to claim 1, wherein the signal is at a position apart from B.
【請求項3】 ‘1’または‘0’のいずれかをランダ
ムに出力する交換決定手段を備え、信号レベルの比較条
件を満たし且つ前記交換決定手段出力値があらかじめ定
めた所定の値のときのみ信号レベルを交換したことを特
徴とする請求項2記載の画像処理装置。
3. An exchange determining means for randomly outputting either "1" or "0" is provided, and only when a signal level comparison condition is satisfied and the exchange determining means output value is a predetermined value. The image processing apparatus according to claim 2, wherein the signal levels are exchanged.
【請求項4】 前記一定間隔Bをモアレ周期の2分の1
にしたことを特徴とする請求項2及び3記載の画像処理
装置。
4. The constant interval B is ½ of a moire cycle.
The image processing apparatus according to claim 2 or 3, wherein
【請求項5】 サンプリングをランダムな間隔で行うよ
うにしたことを特徴とする請求項1記載の画像処理装
置。
5. The image processing apparatus according to claim 1, wherein sampling is performed at random intervals.
【請求項6】 対象画素信号と信号レベルを比較する所
定の画素信号をサンプリングした隣接画素信号としたこ
とを特徴とする請求項5記載の画像処理装置。
6. The image processing apparatus according to claim 5, wherein a predetermined pixel signal whose signal level is compared with that of the target pixel signal is sampled as an adjacent pixel signal.
【請求項7】 対象画素信号と信号レベルを比較する所
定の画素信号を、入力した画素信号列中で対象画素信号
から一定間隔Cだけ離れた位置の画素信号としたことを
特徴とする請求項5記載の画像処理装置。
7. The predetermined pixel signal for comparing the signal level with the target pixel signal is a pixel signal at a position separated from the target pixel signal by a constant interval C in the input pixel signal sequence. 5. The image processing device according to item 5.
【請求項8】 対象画素信号と信号レベルを比較する所
定の画素信号を複数個とし、前記複数個の画素信号及び
対象画素信号のそれぞれの間における信号レベルの差が
所定値A以内の場合、前記入力した画素信号列中の信号
レベル比較を行なった3個以上の画素信号間で信号レベ
ルをランダムに交換したことを特徴とする請求項1記載
の画像処理装置。
8. A plurality of predetermined pixel signals for comparing a signal level with a target pixel signal are provided, and when a difference in signal level between each of the plurality of pixel signals and the target pixel signal is within a predetermined value A, The image processing apparatus according to claim 1, wherein signal levels are randomly exchanged among three or more pixel signals subjected to signal level comparison in the input pixel signal train.
【請求項9】 サンプリングした信号レベルが所定値B
より大きいことを信号レベル交換の条件にしたことを特
徴とする請求項1乃至8記載の画像処理装置。
9. The sampled signal level is a predetermined value B.
9. The image processing device according to claim 1, wherein the condition that the signal level is larger than that of the signal level is exchanged.
【請求項10】 ライン単位またはそれ以上の所定単位
で、信号レベルの交換を複数回行うようにしたこと特徴
とする請求項1乃至9記載の画像処理装置。
10. The image processing apparatus according to claim 1, wherein the signal levels are exchanged a plurality of times in units of line units or predetermined units of more.
【請求項11】 モアレテストモード時、入力画素信号
列がモアレ除去回路をパスする手段と、ディザ化手段の
後段に設けられたモアレテストモード時のモアレ周期を
検出するモアレ周期検出手段と、モアレテストモードで
ないときラインバッファの入出力遅延をモアレ周期検出
手段から与えられたモアレ周期の2分の1の画素間隔に
する手段を備えたことを特徴とする請求項4記載の画像
処理装置。
11. A moiré period detecting means for detecting a moiré period in the moiré test mode, which is provided after the dithering means, the means for allowing an input pixel signal sequence to pass through the moiré removing circuit in the moiré test mode. 5. The image processing apparatus according to claim 4, further comprising means for setting the input / output delay of the line buffer to a pixel interval of half of the moiré cycle given by the moiré cycle detection means when not in the test mode.
【請求項12】 モアレ周期検出手段を、画像信号のピ
ークからピークまでの時間を計測する手段と、上記時間
に所定誤差範囲で一致するピークからピークまでの時間
を連続して所定回数検出したときその時間をモアレ周期
とする手段を備えたことを特徴とする請求項11記載の
画像処理装置。
12. The moire period detecting means detects the time from peak to peak of the image signal, and the time from peak to peak corresponding to the time within a predetermined error range is detected a predetermined number of times in succession. The image processing apparatus according to claim 11, further comprising means for setting the time as a moire cycle.
JP5354403A 1993-12-27 1993-12-27 Picture processing unit Pending JPH07203210A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5354403A JPH07203210A (en) 1993-12-27 1993-12-27 Picture processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5354403A JPH07203210A (en) 1993-12-27 1993-12-27 Picture processing unit

Publications (1)

Publication Number Publication Date
JPH07203210A true JPH07203210A (en) 1995-08-04

Family

ID=18437329

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5354403A Pending JPH07203210A (en) 1993-12-27 1993-12-27 Picture processing unit

Country Status (1)

Country Link
JP (1) JPH07203210A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7103214B2 (en) 2002-06-28 2006-09-05 Canon Kabushiki Kaisha Image processing apparatus and method
US7432985B2 (en) 2003-03-26 2008-10-07 Canon Kabushiki Kaisha Image processing method
US7433538B2 (en) 2002-06-28 2008-10-07 Canon Kabushiki Kaisha Image processing apparatus and control method thereof
EP2288136A2 (en) 2002-06-05 2011-02-23 Canon Kabushiki Kaisha Image processing apparatus, image processing method and computer program for removing noise in image data
JP2012079618A (en) * 2010-10-05 2012-04-19 Honda Motor Co Ltd Cell voltage detection device, battery system, and cell voltage detection method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2288136A2 (en) 2002-06-05 2011-02-23 Canon Kabushiki Kaisha Image processing apparatus, image processing method and computer program for removing noise in image data
US8023764B2 (en) 2002-06-05 2011-09-20 Canon Kabushiki Kaisha Image processing apparatus, image processing method, and a program, for removing low-frequency noise from image data
US8306357B2 (en) 2002-06-05 2012-11-06 Canon Kabushiki Kaisha Image processing apparatus, image processing method, and computer program
US8744209B2 (en) 2002-06-05 2014-06-03 Canon Kabushiki Kaisha Image processing apparatus and image processing method for visually reducing noise components contained in a low frequency range of image data
US7103214B2 (en) 2002-06-28 2006-09-05 Canon Kabushiki Kaisha Image processing apparatus and method
US7177463B2 (en) 2002-06-28 2007-02-13 Canon Kabushiki Kaisha Image processing apparatus and method
US7433538B2 (en) 2002-06-28 2008-10-07 Canon Kabushiki Kaisha Image processing apparatus and control method thereof
US7634153B2 (en) 2002-06-28 2009-12-15 Canon Kabushiki Kaisha Image processing apparatus and control method thereof
US7432985B2 (en) 2003-03-26 2008-10-07 Canon Kabushiki Kaisha Image processing method
JP2012079618A (en) * 2010-10-05 2012-04-19 Honda Motor Co Ltd Cell voltage detection device, battery system, and cell voltage detection method thereof

Similar Documents

Publication Publication Date Title
EP0781034B1 (en) Image processing apparatus and method
JPH07203210A (en) Picture processing unit
CA2040562C (en) Half tone image processing circuit
JP3187352B2 (en) Method of halftoning gray value signal of pixel of image and image reproducing apparatus for reproducing image
JPH0359623B2 (en)
JPS59189782A (en) Picture processing device
JP2624427B2 (en) Image discriminating device
JPS6115466A (en) Halftone picture display device
US5528378A (en) Electrophotographic printer
JP2521744B2 (en) Image processing device
JP3512462B2 (en) Black isolated point removal device
JP3184616B2 (en) Image processing method and apparatus
JP3043041B2 (en) Image binarization method
JP3070128B2 (en) Method and apparatus for binarizing a gradation image
JP2904364B2 (en) Binarization method of gradation image
JP3113682B2 (en) Image processing device
JPH1042132A (en) Picture processor
KR0136120B1 (en) Method to retrieve half tone image
JPH04274668A (en) Picture processing method and its device
JPH0131344B2 (en)
JPS61123272A (en) Intermediate tone picture data converting system
JPH0575864A (en) Reading system in facsimile
JPS61253584A (en) Picture processor
JPH06303424A (en) Dot area discrimination device
JPS62245862A (en) Picture processor