JPH07202605A - Compressor circuit for compounder - Google Patents

Compressor circuit for compounder

Info

Publication number
JPH07202605A
JPH07202605A JP35273393A JP35273393A JPH07202605A JP H07202605 A JPH07202605 A JP H07202605A JP 35273393 A JP35273393 A JP 35273393A JP 35273393 A JP35273393 A JP 35273393A JP H07202605 A JPH07202605 A JP H07202605A
Authority
JP
Japan
Prior art keywords
circuit
input signal
operational amplifier
output
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35273393A
Other languages
Japanese (ja)
Inventor
Shuichi Koizumi
秀一 小泉
Yukinori Kitani
幸典 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP35273393A priority Critical patent/JPH07202605A/en
Publication of JPH07202605A publication Critical patent/JPH07202605A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the compressor circuit for compounder which improves the reproducibility of a weak input signal at a high frequency at the output signal of compounder by compressing such an input signal at the same compressibility of a low frequency. CONSTITUTION:When the input signal gets weak and lowered rather than the set value of its voltage VIN, a current is supplied from a comparator circuit 5 to an operational amplifier circuit 4, and the bias current of the operational amplifier circuit 4 is increased. Thus, the opened loop gain of the operational amplifier circuit 4 is increased, the compressibility is not changed by the frequency even in the case of the weak input signal, and the reproducibility of this input signal at the output signal of the compounder is improved.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、通信路の伝送ノイズを
抑圧するために用いられるコンパンダ用コンプレッサ回
路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compressor circuit for a compander used to suppress transmission noise on a communication path.

【0002】[0002]

【従来の技術】コンパンダはコンプレッサとエキスパン
ダを直列接続して構成され、通信路上で信号に重畳され
る伝送ノイズを抑圧するために用いられる回路であり、
自動車電話やコードレス電話の回路に近時多用される。
図6はコンパンダの説明図であり、コンプレッサにより
入力信号のダイナミックレンジを圧縮し、逆にエキスパ
ンダによりダイナミックレンジを伸張する。通常、圧縮
比は対数で1/2、伸張比は2倍にしてあり、コンプレ
ッサの入力信号はエキスパンダの出力信号として再現さ
れる。例えば通信路に−30dBのレベルの伝送ノイズ
があった場合、入力信号が通信路に直接加えられる場合
にはそのレベル以下の入力信号はノイズとの区別ができ
ない。しかし、コンプレッサにより−60dBを越える
入力信号であれば、通信路では−30dBを越える信号
となりノイズとの区別ができる。
2. Description of the Related Art A compander is a circuit composed of a compressor and an expander connected in series, and is used to suppress transmission noise superimposed on a signal on a communication path.
Recently, it is often used in the circuits of car phones and cordless phones.
FIG. 6 is an explanatory diagram of the compander, in which the dynamic range of the input signal is compressed by the compressor and conversely the dynamic range is expanded by the expander. Usually, the compression ratio is logarithm 1/2 and the expansion ratio is doubled, and the input signal of the compressor is reproduced as the output signal of the expander. For example, if there is -30 dB level transmission noise on the communication path, and if the input signal is directly applied to the communication path, an input signal below that level cannot be distinguished from noise. However, if the input signal exceeds -60 dB due to the compressor, it becomes a signal exceeding -30 dB on the communication path and can be distinguished from noise.

【0003】さらにエキスパンダにより、その通信路の
ダイナミックレンジが伸張されることによりノイズと信
号のレベル差が広がり、結果的に伝送ノイズが抑圧され
ることになる。例えば、−40dBの入力信号は通信路
では−20dBでありノイズの−30dBのレベルより
も10dB上側にあり、エキスパンダの出力信号では伝
送ノイズのレベルが−60dBであるから、−40dB
の出力信号とは20dBのレベル差を生ずる。
Further, the expander expands the dynamic range of the communication path to widen the level difference between noise and signal, and as a result, transmission noise is suppressed. For example, an input signal of -40 dB is -20 dB on the communication path, which is 10 dB above the noise level of -30 dB, and an output signal of the expander has a transmission noise level of -60 dB.
And a level difference of 20 dB from the output signal of.

【0004】図3は従来のコンパンダ用コンプレッサ回
路のブロック図であり、演算増幅回路4、可変利得回路
6、整流平滑回路7から主に構成されている。演算増幅
回路4の反転入力端子には、入力端子1の入力信号の電
圧VINが抵抗R3を経て加えられ、非反転入力端子には
電圧源E1が接続されている。そして、演算増幅回路4
は該入力信号を反転増幅する。演算増幅回路4の出力信
号の電圧VOUT は負帰還信号として抵抗R1を経て可変
利得回路6、抵抗R2を経て整流平滑回路7に加えられ
る。可変利得回路6は整流平滑回路7の出力によりその
利得を制御されており、可変利得回路6の出力は入力信
号と共に演算増幅回路4に加えられる。なお、R4、R
5は直流帰還用抵抗であり、C1は交流信号のバイパス
コンデンサである。そして、演算増幅回路4の負帰還信
号の帰還率は入力信号の強さによって変化され、閉ルー
プ利得が制御される。帰還率は、入力信号が弱くそのレ
ベルが低い場合には少なくなって閉ループ利得が高くな
る。また、入力信号が強くそのレベルが高い場合には多
くなって閉ループ利得が低くなる。
FIG. 3 is a block diagram of a conventional compressor circuit for a compander, which is mainly composed of an operational amplifier circuit 4, a variable gain circuit 6, and a rectifying / smoothing circuit 7. The voltage V IN of the input signal of the input terminal 1 is applied to the inverting input terminal of the operational amplifier circuit 4 via the resistor R3, and the voltage source E1 is connected to the non-inverting input terminal. Then, the operational amplifier circuit 4
Inverts and amplifies the input signal. The voltage V OUT of the output signal of the operational amplifier circuit 4 is applied as a negative feedback signal to the rectifying / smoothing circuit 7 via the resistor R1 and the variable gain circuit 6 and the resistor R2. The gain of the variable gain circuit 6 is controlled by the output of the rectifying / smoothing circuit 7, and the output of the variable gain circuit 6 is added to the operational amplifier circuit 4 together with the input signal. In addition, R4, R
Reference numeral 5 is a DC feedback resistor, and C1 is an AC signal bypass capacitor. Then, the feedback rate of the negative feedback signal of the operational amplifier circuit 4 is changed by the strength of the input signal, and the closed loop gain is controlled. The feedback factor decreases when the input signal is weak and its level is low, and the closed loop gain becomes high. Further, when the input signal is strong and the level thereof is high, the input signal becomes large and the closed loop gain becomes low.

【0005】図4は、このようなコンプレッサ回路の入
力信号の電圧と出力信号の電圧の関係を示す特性図であ
る。なお、入力信号の周波数は、1KHzである。実線
で示すように入力信号の電圧VINは1/2に圧縮されて
出力信号の電圧VOUT になるが、圧縮されない場合の関
係を示す点線と比較して明らかなように、入力信号が弱
くなり電圧VINのレベルが低くなるにつれて閉ループ利
得は高くなり、入力信号が強くなるにつれて閉ループ利
得は低くなる。例えば電圧VINが−40dBの場合には
20dB、−80dBの場合には40dBの閉ループ利
得になる。
FIG. 4 is a characteristic diagram showing the relationship between the voltage of the input signal and the voltage of the output signal of such a compressor circuit. The frequency of the input signal is 1 KHz. As shown by the solid line, the voltage V IN of the input signal is compressed to ½ to become the voltage V OUT of the output signal, but as is clear from comparison with the dotted line showing the relationship when not compressed, the input signal is weak. As the level of the voltage V IN becomes lower, the closed loop gain becomes higher, and as the input signal becomes stronger, the closed loop gain becomes lower. For example, when the voltage V IN is −40 dB, the closed loop gain is 20 dB, and when it is −80 dB, the closed loop gain is 40 dB.

【0006】さらに、図5は入力信号の周波数と出力信
号の電圧の関係を入力信号の強さをパラメータにして示
す特性図である。入力信号の電圧VINが0dB、−20
dBのレベルでは、0.1KHzから20KHzの広い
周波数範囲において1/2に圧縮された出力信号の電圧
OUT が得られている。しかし、電圧VINが−40d
B、−60dBのレベルまで低くなると、3KHzを越
えた周波数では圧縮比が1/2に達しなくなる。例え
ば、電圧VINが−60dBの場合には、20KHzでは
出力電圧が−30dBとなるところが−38dB程度ま
でしか圧縮されないから、−8dB少なくなる。理由
は、このレベルの入力信号を1/2に圧縮するために
は、3KHzを越えた周波数では閉ループ利得が演算増
幅回路4の開ループ利得を越えることになり、理論的に
閉ループ利得が開ループ利得を越えることはできないこ
とによる。従ってコンプレッサの弱い入力信号は、周波
数が高くなるとエキスパンダの出力信号、つまりコンパ
ンダの出力信号における再現性が悪い欠点があった。
Further, FIG. 5 is a characteristic diagram showing the relationship between the frequency of the input signal and the voltage of the output signal using the strength of the input signal as a parameter. Input signal voltage V IN is 0 dB, -20
At the dB level, the voltage V OUT of the output signal compressed to 1/2 is obtained in a wide frequency range of 0.1 KHz to 20 KHz. However, the voltage V IN is -40d
When the level is lowered to B and -60 dB, the compression ratio does not reach 1/2 at the frequency exceeding 3 KHz. For example, when the voltage V IN is -60 dB, the output voltage at -20 dB at -30 dB is compressed to about -38 dB, and is reduced by -8 dB. The reason is that in order to compress the input signal of this level to 1/2, the closed loop gain exceeds the open loop gain of the operational amplifier circuit 4 at a frequency exceeding 3 KHz, and theoretically the closed loop gain becomes open loop. Because the gain cannot be exceeded. Therefore, the weak input signal of the compressor has a drawback that the reproducibility of the output signal of the expander, that is, the output signal of the expander is poor when the frequency becomes high.

【0007】[0007]

【発明が解決しようとする課題】本発明の課題は、弱い
入力信号が高い周波数でも低い周波数と同じ圧縮比で圧
縮されるようにして、コンパンダの出力信号における該
入力信号の再現性を良好に行えるコンパンダ用コンプレ
ッサ回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to improve the reproducibility of an input signal in a compander output signal by allowing a weak input signal to be compressed at the same compression ratio as a low frequency even at a high frequency. It is to provide a compressor circuit for a compander that can perform.

【0008】[0008]

【課題を解決するための手段】本発明は、入力信号を反
転増幅する演算増幅回路、演算増幅回路の出力信号が負
帰還信号として加えられる可変利得回路と整流平滑回路
を有し、整流平滑回路の出力によって利得を制御される
可変利得回路の出力が該演算増幅回路に入力信号と共に
加えられるコンパンダ用コンプレッサ回路において、前
記入力信号が設定値よりも弱い場合には演算増幅回路の
バイアス電流を変化させてその開ループ利得を増加する
利得制御回路を有していることを特徴とする。
The present invention has an operational amplifier circuit for inverting and amplifying an input signal, a variable gain circuit to which an output signal of the operational amplifier circuit is added as a negative feedback signal, and a rectifying / smoothing circuit. In a compressor circuit for a compander in which the output of a variable gain circuit whose gain is controlled by the output of the operational amplifier is added to the operational amplifier circuit together with an input signal, when the input signal is weaker than a set value, the bias current of the operational amplifier circuit is changed. It has a gain control circuit for increasing the open loop gain.

【0009】[0009]

【実施例】以下、本発明のコンパンダ用コンプレッサ回
路の実施例を示す回路図である図1を参照しながら説明
する。なお、図3と同一部分は同じ符号を付与してあ
る。図1におけるコンプレッサ回路は、演算増幅回路
4、可変利得回路6、整流平滑回路7の他に、入力側を
整流平滑回路7、出力側を演算増幅回路4に接続された
比較回路5を有している。演算増幅回路4は、トランジ
スタQ1、Q2、Q3、Q4、抵抗R6、R7からなる
差動増幅回路が主要部を構成している。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a compressor circuit for a compander of the present invention will be described below with reference to FIG. 1 which is a circuit diagram. The same parts as those in FIG. 3 are designated by the same reference numerals. The compressor circuit in FIG. 1 has, in addition to the operational amplifier circuit 4, the variable gain circuit 6 and the rectifying / smoothing circuit 7, a comparing circuit 5 whose input side is connected to the rectifying / smoothing circuit 7 and whose output side is connected to the operational amplifier circuit 4. ing. The operational amplifier circuit 4 is mainly composed of a differential amplifier circuit including transistors Q1, Q2, Q3, Q4 and resistors R6, R7.

【0010】トランジスタQ1とトランジスタQ2のエ
ミッタは、抵抗R6と抵抗R7を介して互いに接続され
ており、抵抗R6と抵抗R7の接続点が電流源S1の出
力側に接続する。電流源S1の入力側は電源電圧VCC
加えられる端子3に接続される。なお、電流源S1は、
演算増幅回路の主要部の差動増幅回路のバイアス電流を
供給する。トランジスタQ1とトランジスタQ2のコレ
クタには、能動負荷としてトランジスタQ3とトランジ
スタ4からなるカレントミラー回路が接続している。コ
レクタが電流源S2を介して端子3に接続されると共に
出力端子2に接続され、ベースをトランジスタQ4のコ
レクタに接続されたトランジスタQ5は増幅回路を構成
しており、そのコレクタとベース間に接続されるコンデ
ンサC2は発振防止用のコンデンサである。
The emitters of the transistors Q1 and Q2 are connected to each other via resistors R6 and R7, and the connection point of the resistors R6 and R7 is connected to the output side of the current source S1. The input side of the current source S1 is connected to the terminal 3 to which the power supply voltage V CC is applied. The current source S1 is
It supplies the bias current of the differential amplifier circuit of the main part of the operational amplifier circuit. A current mirror circuit including a transistor Q3 and a transistor 4 is connected as an active load to the collectors of the transistor Q1 and the transistor Q2. A transistor Q5 having a collector connected to the terminal 3 via the current source S2 and the output terminal 2 and a base connected to the collector of the transistor Q4 constitutes an amplifier circuit, and is connected between the collector and the base. The capacitor C2 is a capacitor for preventing oscillation.

【0011】出力端子2は抵抗R1、抵抗R2を介して
夫々可変利得回路6、整流平滑回路7に接続される。整
流平滑回路7は可変利得回路6に接続し、その利得を制
御している。また、可変利得回路6の出力側は演算増幅
回路4の片側の入力端子であるトランジスタQ1のベー
スに接続される。なお、他方の入力端子となるトランジ
スタQ2のベースには電圧源E1が接続されている。入
力端子1は抵抗R3、R4、R5を介して出力端子2に
接続され、抵抗R3を介してトランジスタQ1のベース
に接続される。抵抗R4と抵抗R5の接続点は、コンデ
ンサC1を介して接地される。そして、比較回路5の入
力側の一端は整流平滑回路7の出力側に接続され、他端
には電圧源E2が接続されている。比較回路5の出力側
は電流源S1の出力側に接続される。この比較回路5で
は、基準電圧となる電圧源E2の電圧と整流平滑回路7
の出力電圧が比較され、該出力電圧が電圧源E2の電圧
よりも低くなった場合に出力側に電流が発生する。
The output terminal 2 is connected to a variable gain circuit 6 and a rectifying / smoothing circuit 7 via a resistor R1 and a resistor R2, respectively. The rectifying / smoothing circuit 7 is connected to the variable gain circuit 6 and controls its gain. The output side of the variable gain circuit 6 is connected to the base of the transistor Q1 which is one input terminal of the operational amplifier circuit 4. The voltage source E1 is connected to the base of the transistor Q2 which is the other input terminal. The input terminal 1 is connected to the output terminal 2 via the resistors R3, R4, R5, and is connected to the base of the transistor Q1 via the resistor R3. The connection point between the resistors R4 and R5 is grounded via the capacitor C1. Then, one end on the input side of the comparison circuit 5 is connected to the output side of the rectifying and smoothing circuit 7, and the other end is connected to the voltage source E2. The output side of the comparison circuit 5 is connected to the output side of the current source S1. In this comparison circuit 5, the voltage of the voltage source E2 serving as the reference voltage and the rectifying / smoothing circuit 7
Are compared, and a current is generated on the output side when the output voltage becomes lower than the voltage of the voltage source E2.

【0012】このように構成されたコンプレッサ回路に
おいて、演算増幅回路4の負帰還信号の帰還率は入力信
号の強さによって変化し、閉ループ利得が制御されるこ
とは図3の場合と同様である。入力信号の電圧VINと出
力信号の電圧VOUT の関係は(1)式で表される。 VOUT 2 =VIN・I0 ・R1・R2/R3 (1) なお、I0 は可変利得回路6を構成する増幅回路のバイ
アス電流源の電流値、R1・R2・R3は夫々同じ符号
の抵抗の抵抗値を表している。図3と異なることは、入
力信号が弱くなってその電圧VINのレベルが低くなるこ
とにより出力信号の電圧VOUT も低くなり、整流平滑回
路7の出力電圧が電圧源E2の電圧以下になった場合
に、電流が演算増幅回路4に供給されることである。こ
の電流は、電流源S1の電流と共にバイアス電流として
演算増幅回路4に流れるので、そのトランスコンダクタ
ンスが増し、開ループ利得が高くなる。
In the compressor circuit constructed as described above, the feedback rate of the negative feedback signal of the operational amplifier circuit 4 changes depending on the strength of the input signal, and the closed loop gain is controlled as in the case of FIG. . The relationship between the voltage V IN of the input signal and the voltage V OUT of the output signal is expressed by equation (1). V OUT 2 = V IN · I 0 · R 1 · R 2 / R 3 (1) Note that I 0 is the current value of the bias current source of the amplifier circuit that constitutes the variable gain circuit 6, and R 1, R 2, and R 3 are of the same sign, respectively. It represents the resistance value of the resistor. What is different from FIG. 3 is that the input signal becomes weak and the level of the voltage V IN thereof becomes low, so that the voltage V OUT of the output signal also becomes low and the output voltage of the rectifying / smoothing circuit 7 becomes equal to or lower than the voltage of the voltage source E2. In this case, the current is supplied to the operational amplifier circuit 4. This current flows as a bias current into the operational amplifier circuit 4 together with the current of the current source S1, so that its transconductance increases and the open loop gain increases.

【0013】基準電圧となる電圧源E2の電圧は、周波
数によって圧縮比の変化が生じない電圧VINの最も低い
レベルを設定値とし、その設定値と対応させて決めるこ
とができる。従って、電圧VINが高い周波数において圧
縮比が変化するレベルまで低くなった場合には、演算増
幅回路4のバイアス電流を増すことによりその開ループ
利得を高くできるので、必要な閉ループ利得を得ること
ができ、周波数による圧縮比の変化を防ぐことができ
る。なお、電圧VINの低下を示す電圧VOUT の低下を整
流平滑回路7の出力によって検出したが、整流平滑回路
7とは別の検出用の回路を新たに設けてもよい。
The voltage of the voltage source E2 serving as the reference voltage can be determined by setting the lowest level of the voltage V IN at which the compression ratio does not change depending on the frequency as a set value and corresponding to the set value. Therefore, when the voltage V IN becomes low enough to change the compression ratio at a high frequency, the open loop gain can be increased by increasing the bias current of the operational amplifier circuit 4, so that the required closed loop gain can be obtained. It is possible to prevent the change of the compression ratio due to the frequency. Although the decrease in the voltage V OUT indicating the decrease in the voltage V IN is detected by the output of the rectifying / smoothing circuit 7, a detection circuit different from the rectifying / smoothing circuit 7 may be newly provided.

【0014】図2は、本発明のコンパンダ用コンプレッ
サ回路の他の実施例を示す回路図である。図2は、入力
信号の電圧VINが比較回路5に直接加えられて直流源E
3の電圧と比較されることが図1とは異なるが、他の構
成は図1と同じである。電圧VINが直接比較回路5に加
えられることにより、その設定値を正確に決めることが
できる。
FIG. 2 is a circuit diagram showing another embodiment of the compander compressor circuit of the present invention. In FIG. 2, the voltage V IN of the input signal is directly applied to the comparison circuit 5 so that the DC source E
3 differs from FIG. 1 in that it is compared with the voltage of 3, but the other configurations are the same as in FIG. By directly applying the voltage V IN to the comparison circuit 5, the set value can be accurately determined.

【0015】[0015]

【発明の効果】以上述べたように本発明のコンパンダ用
コンプレッサ回路は、入力信号の強さが設定値よりも弱
くなった場合には演算増幅回路の開ループ利得を高める
ことによって、高い周波数でも圧縮比が変化しないため
に必要な閉ループ利得を得られるようにしてある。従っ
て、弱い入力信号においても高い周波数での圧縮比が低
くなることはないから、コンパンダの出力信号における
入力信号の再現性が入力信号の強弱や周波数によって変
わることはない。なお、演算増幅回路の開ループ利得の
増加は、入力信号の弱い場合にだけ行われるので、入力
信号の強い場合に位相遅れや発振現象を生じることのな
い利点がある。
As described above, the compander compressor circuit of the present invention increases the open loop gain of the operational amplifier circuit even when the input signal strength becomes weaker than the set value, so that even at a high frequency. The required closed-loop gain is obtained because the compression ratio does not change. Therefore, the compression ratio at a high frequency does not decrease even with a weak input signal, so that the reproducibility of the input signal in the output signal of the compander does not change depending on the strength or frequency of the input signal. Since the open loop gain of the operational amplifier circuit is increased only when the input signal is weak, there is an advantage that a phase delay or an oscillation phenomenon does not occur when the input signal is strong.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のコンパンダ用コンプレッサ回路の実
施例を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a compander compressor circuit of the present invention.

【図2】 本発明のコンパンダ用コンプレッサ回路の他
の実施例を示す回路図である。
FIG. 2 is a circuit diagram showing another embodiment of the compander compressor circuit of the present invention.

【図3】 従来のコンパンダ用コンプレッサ回路の回路
図である。
FIG. 3 is a circuit diagram of a conventional compander compressor circuit.

【図4】 図3のコンプレッサ回路の入力信号の電圧と
出力信号の電圧の関係を示す特性図である。
4 is a characteristic diagram showing a relationship between an input signal voltage and an output signal voltage of the compressor circuit of FIG.

【図5】 図3のコンプレッサ回路の入力信号の周波数
と出力信号の電圧の関係を入力信号の強さをパラメータ
にして示す特性図である。
5 is a characteristic diagram showing the relationship between the frequency of the input signal and the voltage of the output signal of the compressor circuit of FIG. 3 with the strength of the input signal as a parameter.

【図6】 コンパンダ回路の説明図である。FIG. 6 is an explanatory diagram of a compander circuit.

【符号の説明】[Explanation of symbols]

4 演算増幅回路 5 比較回路 6 可変利得回路 7 整流平滑回路 4 Operational amplifier circuit 5 Comparison circuit 6 Variable gain circuit 7 Rectification smoothing circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力信号を反転増幅する演算増幅回路、
演算増幅回路の出力信号が負帰還信号として加えられる
可変利得回路と整流平滑回路を有し、整流平滑回路の出
力によって利得を制御される可変利得回路の出力が該演
算増幅回路に入力信号と共に加えられるコンパンダ用コ
ンプレッサ回路において、前記入力信号が設定値よりも
弱い場合には演算増幅回路のバイアス電流を変化させて
その開ループ利得を増加する利得制御回路を有している
ことを特徴とするコンパンダ用コンプレッサ回路。
1. An operational amplifier circuit for inverting and amplifying an input signal,
It has a variable gain circuit to which the output signal of the operational amplifier circuit is added as a negative feedback signal and a rectifying / smoothing circuit, and the output of the variable gain circuit whose gain is controlled by the output of the rectifying / smoothing circuit is added to the operational amplifier circuit together with the input signal. In the compander compressor circuit, a compander having a gain control circuit for changing the bias current of the operational amplifier circuit to increase the open loop gain when the input signal is weaker than a set value. Compressor circuit.
【請求項2】 該利得制御回路は、入力側に加えられる
整流平滑回路の出力と基準電圧と比較し、出力側が演算
増幅回路のバイアス電流の電流源の出力側に接続される
比較回路からなる請求項1のコンパンダ用コンプレッサ
回路。
2. The gain control circuit comprises a comparator circuit for comparing the output of a rectifying / smoothing circuit applied to the input side with a reference voltage, and the output side being connected to the output side of a current source for a bias current of an operational amplifier circuit. The compressor circuit for a compander according to claim 1.
【請求項3】 該利得制御回路は、入力側に加えられる
入力信号と基準電圧を比較し、出力側が演算増幅回路の
バイアス電流の電流源の出力側に接続される比較回路か
らなる請求項1のコンパンダ用コンプレッサ回路。
3. The gain control circuit comprises a comparison circuit for comparing an input signal applied to the input side with a reference voltage and having an output side connected to an output side of a bias current source of an operational amplifier circuit. Compressor circuit for compander.
JP35273393A 1993-12-28 1993-12-28 Compressor circuit for compounder Pending JPH07202605A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35273393A JPH07202605A (en) 1993-12-28 1993-12-28 Compressor circuit for compounder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35273393A JPH07202605A (en) 1993-12-28 1993-12-28 Compressor circuit for compounder

Publications (1)

Publication Number Publication Date
JPH07202605A true JPH07202605A (en) 1995-08-04

Family

ID=18426068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35273393A Pending JPH07202605A (en) 1993-12-28 1993-12-28 Compressor circuit for compounder

Country Status (1)

Country Link
JP (1) JPH07202605A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380631A (en) * 1986-09-25 1988-04-11 Rohm Co Ltd Noise reduction circuit
JPS63275214A (en) * 1987-05-06 1988-11-11 Nec Ic Microcomput Syst Ltd Automatic gain control circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6380631A (en) * 1986-09-25 1988-04-11 Rohm Co Ltd Noise reduction circuit
JPS63275214A (en) * 1987-05-06 1988-11-11 Nec Ic Microcomput Syst Ltd Automatic gain control circuit

Similar Documents

Publication Publication Date Title
JP3174340B2 (en) Automatic gain control device for receiver
JPH06164249A (en) Variable gain amplifier circuit
US5936470A (en) Audio amplifier having linear gain control
JPH07202605A (en) Compressor circuit for compounder
JP3024346B2 (en) Circuit for DC control of compressor
KR940007972B1 (en) Variable frequency oscillator
US6262623B1 (en) Log-domain filter having a variable dynamic range window
JPS62202608A (en) Compressor
JPS585594B2 (en) rectifier circuit
JPH0677739A (en) Gain control circuit
JP2981953B2 (en) Linear transmission circuit
KR100301805B1 (en) Signal compressing apparatus
US5208551A (en) Noise reduction circuit with a main signal path and an auxiliary signal path having a high-pass filter characteristic
US5701353A (en) Audio signal processing circuit for compressing or expanding audio signal in which output DC voltage is controlled in response to reference voltage
JPH08265068A (en) Gain control circuit
JPH0738541B2 (en) Amplifier device
JPH01317009A (en) Variable gain control circuit
JPS6046133A (en) Radio receiver
JP2979805B2 (en) PLL frequency synthesizer
JPS5949728B2 (en) variable impedance circuit
JP2569391B2 (en) Compressor circuit
JPS6145631Y2 (en)
JPS5851611A (en) Variable resistor circuit
JPH0317512Y2 (en)
JPH03255712A (en) Electronic volume circuit