JPH07202106A - Semiconductor device and its manufacturing device - Google Patents

Semiconductor device and its manufacturing device

Info

Publication number
JPH07202106A
JPH07202106A JP5350840A JP35084093A JPH07202106A JP H07202106 A JPH07202106 A JP H07202106A JP 5350840 A JP5350840 A JP 5350840A JP 35084093 A JP35084093 A JP 35084093A JP H07202106 A JPH07202106 A JP H07202106A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
package
die pad
parting surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5350840A
Other languages
Japanese (ja)
Other versions
JP2908978B2 (en
Inventor
Tetsuya Ueda
哲也 上田
Kazunari Michii
一成 道井
Yutaka Koyama
裕 小山
Naoto Ueda
直人 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5350840A priority Critical patent/JP2908978B2/en
Publication of JPH07202106A publication Critical patent/JPH07202106A/en
Application granted granted Critical
Publication of JP2908978B2 publication Critical patent/JP2908978B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To provide a semiconductor device which can increase as much as possible the size of a semiconductor chip in a package of preset outer dimensions. CONSTITUTION:There is a height difference between a first parting surface 19 of a lead terminal 4 of a package for a semiconductor chip and a second parting surface 18 of a die pad lifting lead 7 supporting the die pad. A parting line 20 connecting the first parting surface 19 to the second parting surface 18 is provided where a lead terminal does not protrude on the side of the package other than corner ridge lines.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体装置、特にチ
ップを収容するパッケージの構造並びにそのパッケージ
を製造する際に用いられる半導体製造装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure of a package for housing a chip and a semiconductor manufacturing apparatus used for manufacturing the package.

【0002】[0002]

【従来の技術】図13は従来の半導体装置の一例を表す
一部破断斜視図、図14は図13のA−A線断面図であ
る。図13に示すように、従来の半導体装置1Aでは、
2つの対向する辺にダイパッド吊りリード7が接続され
た矩形状のダイパッド3上に半導体チップ2が搭載さ
れ、この半導体チップ2の上面に形成された複数の電極
9(図15参照)と、矩形のダイパッド3の対向側面に
配置された複数のリード端子4の内側の部分であるイン
ナーリード4aとを、金線等よりなる接続ワイヤー5に
より各別に接続し、半導体チップ2を搭載したダイパッ
ド3を金型(図示せず)内に配置した後、溶融した絶縁
用樹脂を金型内に流し込んで半導体チップ2やインナー
リード4aを樹脂封止することにより形成される。
13 is a partially broken perspective view showing an example of a conventional semiconductor device, and FIG. 14 is a sectional view taken along the line AA of FIG. As shown in FIG. 13, in the conventional semiconductor device 1A,
A semiconductor chip 2 is mounted on a rectangular die pad 3 having die pad suspension leads 7 connected to two opposite sides, and a plurality of electrodes 9 (see FIG. 15) formed on the upper surface of the semiconductor chip 2 and a rectangle The inner leads 4a, which are the inner portions of the plurality of lead terminals 4 arranged on the opposite side surfaces of the die pad 3, are separately connected by connection wires 5 made of gold wire or the like, and the die pad 3 having the semiconductor chip 2 mounted thereon is formed. It is formed by placing it in a mold (not shown) and then pouring a molten insulating resin into the mold to seal the semiconductor chip 2 and the inner leads 4a with resin.

【0003】ところで、図15に示すように、インナー
リード4aとダイパッド3とが同一平面上に配置される
と、半導体チップ2の電極9とインナーリード4aとを
接続する接続ワイヤー5が半導体チップ2の上縁部に接
触してショートし易くなるため(図15のB部参照)、
図15に破線で示すように、インナーリード4aとダイ
パッド3との間に高低差を設けて接続ワイヤー5と半導
体チップ2の上縁部との間の間隔を広げて接続ワイヤー
5と半導体チップ2とのショートを防止するようにして
いる。すなわち、ダイパッド3を支持する吊りリード7
を該ダイパッド3の近傍で折り曲げて沈め部7aを形成
して、ダイパッド3をインナーリード4aよりも沈め
て、下方に配置させている。
By the way, as shown in FIG. 15, when the inner leads 4a and the die pad 3 are arranged on the same plane, the connection wires 5 connecting the electrodes 9 of the semiconductor chip 2 and the inner leads 4a are connected to each other. Since it is easy to make contact with the upper edge of the above and short-circuit (see B part in FIG. 15),
As shown by a broken line in FIG. 15, a height difference is provided between the inner lead 4a and the die pad 3 to widen the space between the connection wire 5 and the upper edge portion of the semiconductor chip 2 and the connection wire 5 and the semiconductor chip 2. I try to prevent short circuit with. That is, the suspension leads 7 that support the die pad 3
Is bent near the die pad 3 to form a submerged portion 7a, and the die pad 3 is submerged below the inner lead 4a and arranged below.

【0004】尚、このような屈曲した沈め部7aは通常
プレス加工等により形成されるが、プレス加工の際に、
金属箔よりなるインナーリード4aの沈め部7aは、局
部的に機械的に引き延ばされるため、その機械的強度が
低下してしまう。このため、半導体チップ2を搭載した
ダイパッド3を金型内に配置して、該ダイパッド3をそ
の両側から延びる一対の吊りリード7により支持した場
合には、金型内に封止樹脂を充填する際に、ダイパッド
3が充填された封止樹脂より不均等な圧力を受けて、上
下に移動したり、一対の吊りリード7を中心として回動
したり、捻じれたりし易い。
Incidentally, such a bent submerged portion 7a is usually formed by press working or the like.
Since the submerged portion 7a of the inner lead 4a made of a metal foil is locally mechanically stretched, its mechanical strength is reduced. Therefore, when the die pad 3 on which the semiconductor chip 2 is mounted is arranged in the mold and the die pad 3 is supported by the pair of suspension leads 7 extending from both sides thereof, the mold is filled with the sealing resin. At this time, the die pad 3 is likely to move up and down, rotate about the pair of suspension leads 7 or be twisted due to uneven pressure applied by the sealing resin.

【0005】[0005]

【発明が解決しようとする課題】また、最近の半導体装
置、特にメモリ用の半導体装置は小形化、高集積化が進
んでおり、パッケージ8もより大きなチップを収容する
必要が生じてきた。パッケージ8の外形寸法は規格化さ
れて、予め所定の寸法に決められている。
Recently, semiconductor devices, especially semiconductor devices for memories, have become smaller and more highly integrated, and it has become necessary for the package 8 to accommodate a larger chip. The external dimensions of the package 8 are standardized and predetermined to a predetermined dimension.

【0006】従来の半導体装置1Aにおいては、上記吊
りリード7の沈め部7aをパッケージ8内部に有してお
り、吊りリード7の沈め部7aだけで片側約0.7mm
以上の領域を必要とするため、外形寸法が規格化され予
め決められているパッケージ8の樹脂の厚さ(半導体チ
ップ2側面とパッケージ8外側面との間の間隔)を薄く
してチップサイズを大きくしようとしても、吊りリード
7の沈め部7aにより制約を受けてチップサイズを思い
通り拡大できないという問題点があった。
In the conventional semiconductor device 1A, the submerged portion 7a of the suspension lead 7 is provided inside the package 8, and the submerged portion 7a of the suspension lead 7 alone is about 0.7 mm on one side.
Since the above area is required, the thickness of the resin of the package 8 (the distance between the side surface of the semiconductor chip 2 and the outer surface of the package 8) of which the outer dimensions are standardized and determined in advance is reduced to reduce the chip size. Even if an attempt is made to increase the size, there is a problem in that the chip size cannot be expanded as desired due to the restriction of the submerged portion 7a of the suspension lead 7.

【0007】さらに、ダイパッド吊りリード7に沈め加
工を行なわない場合には、前述したように、接続ワイヤ
ー5と半導体チップ2との間にショートが発生し易いと
共に、吊りリード7がダイパッド3の一辺から複数出て
いる場合には、該吊りリード7に挟まれた部分にインナ
ーリード4aを配置できず、その部分へのワイヤボンデ
ィングができなくなるという問題点もあった。
Further, when the die pad suspension leads 7 are not submerged, a short circuit is liable to occur between the connection wire 5 and the semiconductor chip 2 as described above, and the suspension leads 7 form one side of the die pad 3. In the case where a plurality of the lead wires are exposed, the inner lead 4a cannot be arranged in the portion sandwiched by the suspension leads 7, and wire bonding to that portion cannot be performed.

【0008】図16及び図17は、ダイパッド3の一辺
から複数の吊りリード7が出ている場合の上記問題点を
示している。すなわち、図16は従来の半導体装置1A
の製造時に用いるリードフレームの平面図であり、図1
7は図16に示したリードフレームの組立工程の途中の
図で、ダイパッド3上に半導体チップ2を半田付け等に
より接着した後、接続ワイヤー5によるワイヤボンディ
ングを行なった状態を示す平面図である。これらの図か
ら明らかなように、インナーリード4aが2本の吊りリ
ード7により囲まれた領域に入り込めないため、半導体
チップ2上の電極9とインナーリード4aとを結ぶ接続
ワイヤー5の長さcが他の接続ワイヤーよりも長くな
り、接続ワイヤー長さの規格値を超えてしまうため組み
立てができなくなる。
FIGS. 16 and 17 show the above problems when a plurality of suspension leads 7 are projected from one side of the die pad 3. That is, FIG. 16 shows a conventional semiconductor device 1A.
FIG. 1 is a plan view of a lead frame used in manufacturing the
7 is a diagram in the middle of the process of assembling the lead frame shown in FIG. 16, and is a plan view showing a state in which the semiconductor chip 2 is bonded onto the die pad 3 by soldering or the like and then wire bonding is performed with the connection wire 5. . As is clear from these figures, since the inner lead 4a cannot enter the area surrounded by the two suspension leads 7, the length of the connecting wire 5 connecting the electrode 9 on the semiconductor chip 2 and the inner lead 4a Since c becomes longer than other connecting wires and exceeds the standard value of the connecting wire length, it becomes impossible to assemble.

【0009】尚、上記ダイパッド3の吊りリード7を該
ダイパッド3の一辺から複数本引き出すのは、樹脂封止
時のダイパッド3の変位を抑えるためである。因みに、
吊りリード7をダイパッド3の2つの対向辺に各1本ず
つ設けた場合には、特に樹脂封止工程において、封止樹
脂が金型内へ注入された際に、注入樹脂による不均等な
圧力がダイパッド3に加わり、2本の吊りリード7によ
り支持されたダイパッド3が上下に移動したり、吊りリ
ード7を中心にして回動し易くなり、製品となった半導
体装置1Aの品質及び信頼性が低下する虞が有る。
The plurality of suspension leads 7 of the die pad 3 are pulled out from one side of the die pad 3 in order to suppress displacement of the die pad 3 during resin sealing. By the way,
When one suspension lead 7 is provided on each of the two opposite sides of the die pad 3, particularly when the sealing resin is injected into the mold in the resin sealing step, uneven pressure due to the injection resin is applied. Is added to the die pad 3, the die pad 3 supported by the two suspension leads 7 moves up and down, and it is easy to rotate around the suspension leads 7, and the quality and reliability of the semiconductor device 1A as a product are improved. May decrease.

【0010】そこで本発明は、上述した従来例の問題点
を解決するためになされたもので、所定の外形寸法のパ
ッケージに内蔵される半導体チップのサイズを可及的に
大きくしうる半導体装置及びその製造方法を提供するこ
とを目的とするものである。
Therefore, the present invention has been made in order to solve the above-mentioned problems of the conventional example, and a semiconductor device and a semiconductor device capable of increasing the size of a semiconductor chip incorporated in a package having a predetermined external dimension as much as possible. It is intended to provide a manufacturing method thereof.

【0011】[0011]

【課題を解決するための手段】請求項1の発明に係る半
導体装置は、チップを収容するパッケージのリード端子
の第1パーティング面とダイパッドを支持するダイパッ
ド吊りリードの第2パーティング面との間に高低差の有
る半導体装置において、前記第1パーティング面と前記
第2パーティング面とを結ぶパーティング線を、パッケ
ージのコーナー稜線以外の前記パッケージの側面のうち
前記リード端子が出ていない部分に設けた。
According to another aspect of the present invention, there is provided a semiconductor device comprising: a first parting surface of a lead terminal of a package containing a chip; and a second parting surface of a die pad suspension lead supporting a die pad. In a semiconductor device having a height difference between them, a parting line connecting the first parting surface and the second parting surface does not have a lead terminal on a side surface of the package other than a corner ridge of the package. It was provided in the part.

【0012】請求項2の発明に係る半導体装置は、前記
パッケージのリード端子の出ていない部分に、前記リー
ド端子を備えた第1リードフレームのパーティング面と
前記ダイパッドを備えた第2リードフレームのパーティ
ング面とを結ぶように第1、第2金型の突き合わせ部跡
が形成される。
In a semiconductor device according to a second aspect of the present invention, a part of the package where the lead terminals are not exposed has a parting surface of a first lead frame having the lead terminals and a second lead frame having the die pad. Traces of the abutting portions of the first and second molds are formed so as to connect with the parting surface of.

【0013】請求項3の発明に係る半導体装置は、前記
第1リードフレームのパーティング面と前記第2リード
フレームのパーティング面とを結んだ第1、第2金型の
突き合わせ部跡が、前記リード端子が延出するパッケー
ジ側面から0.3mm以内のところに配置される。
In a semiconductor device according to a third aspect of the present invention, traces of the abutting portions of the first and second molds connecting the parting surface of the first lead frame and the parting surface of the second lead frame, The lead terminals are arranged within 0.3 mm from the side surface of the extending package.

【0014】請求項4の発明に係る半導体装置は、前記
ダイパッドを備えた前記第2リードフレームのパーティ
ング面を該第2リードフレームの、チップを搭載した面
に設けた。
In a semiconductor device according to a fourth aspect of the present invention, the parting surface of the second lead frame having the die pad is provided on the chip mounting surface of the second lead frame.

【0015】請求項5の発明に係る半導体装置は、前記
リード端子を備えた前記第1リードフレームのパーティ
ング面を、該第1リードフレームのチップ側の面に設け
た。
In the semiconductor device according to the fifth aspect of the present invention, the parting surface of the first lead frame having the lead terminals is provided on the chip side surface of the first lead frame.

【0016】請求項6の発明に係る半導体装置は、リー
ド端子とダイパッド吊りリードとの間に高低差の有る半
導体装置のチップを樹脂封止するための半導体製造装置
であって、前記チップを収容する第1金型と、その第1
金型に被着されて樹脂を充填するための中空部を形成す
る第2金型とを備え、前記第1、第2金型の前記半導体
装置のリード端子に対応する第1合せ面と、前記半導体
装置のダイパッド吊りリードに対応する第2合せ面とが
段差を有し、これら第1及び第2合せ面を結ぶ前記第
1、第2金型の突き合わせ部分を前記リード端子が配置
されていない位置に設けた。
A semiconductor device according to a sixth aspect of the present invention is a semiconductor manufacturing device for resin-sealing a chip of a semiconductor device having a height difference between a lead terminal and a die pad suspension lead, wherein the chip is housed. First mold to do and its first
A second mold which is attached to the mold and forms a hollow portion for filling with resin, and a first mating surface corresponding to the lead terminals of the semiconductor device of the first and second molds; There is a step with a second mating surface corresponding to the die pad suspension lead of the semiconductor device, and the lead terminal is arranged at a butting portion of the first and second molds connecting the first and second mating surfaces. It was set up in a non-position.

【0017】[0017]

【作用】請求項1の発明における半導体装置では、同一
サイズのパッケージ内により大きな半導体チップを収容
することができ、また、半導体チップからパッケージ外
側面までの間の封止樹脂の厚さを大きくすることができ
る。
In the semiconductor device according to the invention of claim 1, a larger semiconductor chip can be accommodated in a package of the same size, and the thickness of the sealing resin between the semiconductor chip and the outer surface of the package is increased. be able to.

【0018】請求項2の発明における半導体装置では、
樹脂封止後の半導体装置の中間製品を上金型及び下金型
から抜き取ることを容易にするためのテーパーをパッケ
ージの外側面に設けることにより、金型からの中間製品
の抜き取り作業を簡単化して作業効率を高めることがで
きる。
According to another aspect of the semiconductor device of the present invention,
By providing a taper on the outer surface of the package to make it easier to remove the intermediate product of the semiconductor device after resin sealing from the upper mold and the lower mold, the work of extracting the intermediate product from the mold is simplified. Work efficiency can be improved.

【0019】請求項3の発明における半導体装置では、
上金型の一部が下金型に入り込んでいる部分により形成
されるパッケージ(樹脂)領域へもダイパッドを入り込
ませることが可能になり、その分だけダイパッド延いて
はチップの長さを増大させることができる。
According to another aspect of the semiconductor device of the present invention,
It is possible to insert the die pad into the package (resin) area formed by the part where the upper die partially enters the lower die, and the die pad and the length of the chip are increased accordingly. be able to.

【0020】請求項4の発明における半導体装置では、
第2リードフレームのパーティング面を該第2リードフ
レームの、チップ搭載面と反対側に設けた場合に比べ
て、チップまたはダイパッドからパッケージ表面に至る
までの封止樹脂の水平距離が大きくなり、その分信頼性
も向上する。
According to another aspect of the semiconductor device of the present invention,
As compared with the case where the parting surface of the second lead frame is provided on the side opposite to the chip mounting surface of the second lead frame, the horizontal distance of the sealing resin from the chip or die pad to the package surface becomes large, The reliability is also improved accordingly.

【0021】請求項5の発明における半導体装置では、
第1リードフレームのパーティング面を該第1リードフ
レームのチップ側の面と反対側の面に一致させて設けた
場合に比べて、チップまたはダイパッドからパッケージ
表面に至るまでの封止樹脂の水平距離が大きくなり、そ
の分だけ信頼性も向上する。
According to the semiconductor device of the invention of claim 5,
Compared with the case where the parting surface of the first lead frame is provided so as to match the surface of the first lead frame opposite to the chip side, the level of the sealing resin from the chip or die pad to the package surface is horizontal. The distance is increased and the reliability is improved accordingly.

【0022】請求項6の発明における半導体製造装置で
は、同一サイズのパッケージ内により大きな半導体チッ
プを収容することができ、また、半導体チップからパッ
ケージ外側面までの間の封止樹脂の厚さを大きくするこ
とができ、パッケージの信頼性に優れた半導体装置を製
造でき、さらに、第1金型及び第2金型を組合わせて型
締めする際に、第1合せ面と第2合せ面とを結ぶ段差部
において第1金型及び第2金型を突き合わせることによ
り、両者の位置決めを極めて簡単に行なうことができ、
型締め作業を簡素化して生産性の向上を図ることができ
る。
In the semiconductor manufacturing apparatus according to the invention of claim 6, a larger semiconductor chip can be accommodated in a package of the same size, and the thickness of the sealing resin between the semiconductor chip and the outer surface of the package is increased. It is possible to manufacture a semiconductor device having excellent package reliability. Further, when the first die and the second die are combined and clamped, the first mating surface and the second mating surface are separated from each other. By abutting the first mold and the second mold in the step portion to be connected, the positioning of both can be performed very easily,
The mold clamping work can be simplified and productivity can be improved.

【0023】[0023]

【実施例】以下、本発明の実施例につき添付図面を参照
して説明する。尚、以下の説明において、各図中、同一
あるいは対応する部材には同一の符号を付した。
Embodiments of the present invention will be described below with reference to the accompanying drawings. In the following description, the same or corresponding members in the drawings are designated by the same reference numerals.

【0024】実施例1.図1は本発明の第1実施例によ
る半導体装置の製造途中の工程における半導体装置の中
間製品の断面図で、図2は製造完了後の第1実施例によ
る半導体装置の断面図である。
Example 1. FIG. 1 is a sectional view of an intermediate product of a semiconductor device in a manufacturing process of the semiconductor device according to the first embodiment of the present invention, and FIG. 2 is a sectional view of the semiconductor device according to the first embodiment after the manufacture is completed.

【0025】図1において、本実施例による半導体装置
1の樹脂パッケージ8内には、略矩形のダイパッド3上
に搭載された半導体チップ2が樹脂封止されており、ダ
イパッド3の2つの対向する辺から複数本の吊りリード
7がそれぞれ延びており、これら吊りリード7のパッケ
ージ8外側面からその外側に出た部分には、プレス等に
より屈曲形成されたダイパッド3の沈め込み用の沈め部
7aが配置されている。このようにして形成されたパッ
ケージ8の吊りリード7を、パッケージ8の外側面に沿
って切断することにより、図2に示すような半導体装置
1が最終的に完成される。
In FIG. 1, a semiconductor chip 2 mounted on a substantially rectangular die pad 3 is resin-sealed in a resin package 8 of a semiconductor device 1 according to this embodiment, and two die pads 3 are opposed to each other. A plurality of suspension leads 7 respectively extend from the sides, and in the portions of these suspension leads 7 protruding from the outer surface of the package 8 to the outside thereof, a submerged portion 7a for sinking the die pad 3 formed by bending by pressing or the like is formed. Are arranged. By cutting the suspension leads 7 of the package 8 thus formed along the outer surface of the package 8, the semiconductor device 1 as shown in FIG. 2 is finally completed.

【0026】図3は上記図2の半導体装置1を製造する
ための金型に、半導体チップ2を搭載したダイパッド3
を有する第1リードフレーム10と、複数のインナーリ
ード4aを有する第2リードフレーム11とを設置した
状態を示す部分平面図で、図4は図3のC−C線断面
図、図5は図3のD−D線断面図である。
FIG. 3 shows a die pad 3 having a semiconductor chip 2 mounted on a die for manufacturing the semiconductor device 1 shown in FIG.
4 is a partial plan view showing a state in which a first lead frame 10 having an inner lead 4a and a second lead frame 11 having a plurality of inner leads 4a are installed, FIG. 4 is a sectional view taken along line CC of FIG. 3, and FIG. 3 is a sectional view taken along line DD of FIG.

【0027】図4及び図5から明らかなように、第1金
型としての下金型16は、製造される半導体装置1の略
上半分の外形状を規定する樹脂封止用の第1キャビティ
16aと、その第1キャビティ16aの長手方向の両端
(図面には一端のみを示す)に設けられ、第1リードフ
レーム10の沈め部7aを含む吊りリード7の形状に対
応して形成された複数の吊りリード収容溝16bを備え
た位置決め凹部16cと、その位置決め凹部16cの先
端に形成され、第1リードフレーム10の外側フレーム
部10aに対応する外側フレーム収容凹部16dとを有
している。
As is apparent from FIGS. 4 and 5, the lower mold 16 as the first mold is the first cavity for resin encapsulation that defines the outer shape of substantially the upper half of the semiconductor device 1 to be manufactured. 16a and a plurality of first cavity 16a provided at both ends in the longitudinal direction (only one end is shown in the drawing) and formed corresponding to the shape of the suspension lead 7 including the submerged portion 7a of the first lead frame 10. It has a positioning recess 16c provided with the hanging lead housing groove 16b, and an outer frame housing recess 16d formed at the tip of the positioning recess 16c and corresponding to the outer frame portion 10a of the first lead frame 10.

【0028】また、第2金型としての上金型17は、下
金型16の第1キャビティ16aと対応する位置におい
て、製造される半導体装置1の略下半分の外形状を規定
し、第1キャビティ16aと協同して樹脂封止用中空部
を形成する第2キャビティ17aと、その第2キャビテ
ィ17aの長手方向の両端(図面には一端のみを示す)
において、第1リードフレーム10の沈め部7aを含む
吊りリード7の形状に対応して形成され、下金型16の
対応する位置決め凹部16aに嵌合されて吊りリード7
を吊りリード収容溝16b内に押圧する位置決め凸部1
7bと、その位置決め凸部17bの先端に形成され、第
2リードフレーム11の外側フレーム部11aに対応す
る外側フレーム収容凹部17cとを有している。上金型
17の下面には、第2リードフレーム11の複数のリー
ド端子4を収容する複数のリード端子収容溝17dが形
成されている。
The upper die 17 as the second die defines the outer shape of the lower half of the semiconductor device 1 to be manufactured at a position corresponding to the first cavity 16a of the lower die 16. A second cavity 17a that forms a resin-sealing hollow portion in cooperation with one cavity 16a, and both longitudinal ends of the second cavity 17a (only one end is shown in the drawing).
In the first lead frame 10, the suspension lead 7 is formed in a shape corresponding to the shape of the suspension lead 7 and is fitted into the corresponding positioning recess 16 a of the lower die 16 to form the suspension lead 7.
Positioning projection 1 that presses the hanging lead into the lead receiving groove 16b
7b, and an outer frame housing recess 17c formed at the tip of the positioning protrusion 17b and corresponding to the outer frame portion 11a of the second lead frame 11. A plurality of lead terminal accommodating grooves 17 d for accommodating the plurality of lead terminals 4 of the second lead frame 11 are formed on the lower surface of the upper mold 17.

【0029】図4及び図5において、18は第1及び第
2リードフレーム10、11を上金型17及び下金型1
6で挟んだ場合の位置決め凸部17b及び位置決め凹部
16cの合わせ面である、ダイパッド3上面と同一平面
上の第2パーティング面としてのダイパッドパーティン
グ面、19は同様に第1及び第2リードフレーム、1
0、11を上金型17及び下金型16で挟んだ場合のイ
ンナーリード4aの下面と同一平面上の第1パーティン
グ面としてのインナーリードパーティング面、20は上
記ダイパッドパーティング面18とインナーリードパー
ティング面19とを結ぶパーティング線で、上金型17
と下金型16とが噛み合わされる部分である。
In FIGS. 4 and 5, reference numeral 18 designates the first and second lead frames 10 and 11 as an upper mold 17 and a lower mold 1.
6 is a mating surface of the positioning convex portion 17b and the positioning concave portion 16c, which is a die pad parting surface as a second parting surface on the same plane as the upper surface of the die pad 3, and 19 is the first and second leads. Frame, 1
Inner lead parting surface as a first parting surface on the same plane as the lower surface of the inner lead 4a when 0 and 11 are sandwiched by the upper mold 17 and the lower mold 16, and 20 is the die pad parting surface 18 A parting line connecting the inner lead parting surface 19 with the upper die 17
And the lower die 16 are engaged with each other.

【0030】次に、これら図3乃至図5を参照して、本
実施例による半導体装置1の製造方法について説明す
る。先ず、図示しないが、半導体チップ2を搭載した矩
形のダイパッド3と、この矩形のダイパッド3の対向す
る短辺から延び、途中に、屈曲して段差のある沈め部7
aを有する複数(図示例では二対)の吊りリード7とを
備えた第1リードフレーム10上に、インナーリード4
aとアウターリード4bとを有する複数のリード端子4
を備えた第2リードフレーム11を所定位置で重ね合わ
せる。すなわち、第1リードフーレム10の外側フレー
ム部10a上の所定位置に第2リードフレーム11の外
側フレーム部11aを重ね合わせて、半導体チップ2の
上面の複数の電極9とそれらに対応するリード端子4と
を金線等の接続ワイヤー5を用いてワイヤーボンディン
グにより電気的に接続する。このようにして組み立てら
れた第1及び第2リードフレーム10、11を、半導体
チップ2を搭載したダイパッド3が下金型16に形成さ
れたキャビティ16a内の所定位置となるように設置す
る。すなわち、第1リードフレーム10の外側フレーム
10aを、外側フレーム収容凹部16d内に配置すると
共に、第1リードフレーム10のダイパッド吊りリード
7を、下金型16の上面の対応する吊りリード収容凹溝
16b内に配置する。
Next, with reference to FIGS. 3 to 5, a method of manufacturing the semiconductor device 1 according to this embodiment will be described. First, although not shown, a rectangular die pad 3 on which the semiconductor chip 2 is mounted and extending from opposite short sides of the rectangular die pad 3 and bent in the middle to have a stepped portion 7 with a step.
The inner lead 4 is provided on the first lead frame 10 including a plurality of (two pairs in the illustrated example) suspension leads 7 having a.
a and a plurality of lead terminals 4 having outer leads 4b
The second lead frame 11 provided with is superposed at a predetermined position. That is, the outer frame portion 11a of the second lead frame 11 is superposed at a predetermined position on the outer frame portion 10a of the first lead frame 10, and the plurality of electrodes 9 on the upper surface of the semiconductor chip 2 and the lead terminals 4 corresponding thereto are formed. Are electrically connected by wire bonding using a connecting wire 5 such as a gold wire. The first and second lead frames 10 and 11 assembled in this manner are installed so that the die pad 3 on which the semiconductor chip 2 is mounted is located at a predetermined position in the cavity 16a formed in the lower mold 16. That is, the outer frame 10a of the first lead frame 10 is arranged in the outer frame accommodating recess 16d, and the die pad suspension lead 7 of the first lead frame 10 is arranged in the corresponding suspension lead accommodating groove on the upper surface of the lower mold 16. It is placed in 16b.

【0031】次いで、上金型17を下金型16に重ね合
わせる。すなわち、上金型17の外側フレーム収容凹部
16d及びリード端子収容溝17dを第2リードフレー
ム11の外側フレーム部10a及び対応するリード端子
4にそれぞれ嵌合させると共に、上金型17の位置決め
凸部17bを下金型16の対応する位置決め凹部16c
に嵌合させる。
Next, the upper die 17 is placed on the lower die 16. That is, the outer frame accommodating concave portion 16d and the lead terminal accommodating groove 17d of the upper mold 17 are fitted to the outer frame portion 10a of the second lead frame 11 and the corresponding lead terminal 4, respectively, and the positioning convex portion of the upper mold 17 is formed. 17b is a corresponding positioning recess 16c of the lower mold 16.
To fit.

【0032】このようにして、上金型17及び下金型1
6を型締めした後、溶融した封止用の樹脂を金型内に注
入し、硬化させる。この際、半導体チップ2を搭載した
ダイパッド3を支持する吊りリード7の沈め部7aは上
金型17及び下金型16のキャビティ17a、16aの
外側に配置されており、すなわち沈め部7aは下金型1
6の吊りリード収容溝16bに収容されて上金型17の
位置決め凸部17bにより抑えられており、ダイパッド
3は、沈め部7aのようにプレス成形等により強度(剛
性)低下を生じていない吊りリード7の部分により強固
に支持されているので、溶融樹脂の注入時に、注入樹脂
によりダイパッド3に不均一な圧力が加わったとして
も、ダイパッド3が位置ずれ(上下方向への変位等)を
生じる可能性は大幅に低下する。
In this way, the upper die 17 and the lower die 1
After the mold 6 is clamped, the molten sealing resin is injected into the mold and cured. At this time, the submerged portion 7a of the suspension lead 7 supporting the die pad 3 on which the semiconductor chip 2 is mounted is arranged outside the cavities 17a, 16a of the upper mold 17 and the lower mold 16, that is, the submerged portion 7a is located below. Mold 1
6 is held in the hanging lead housing groove 16b of the upper die 17 and is held by the positioning convex portion 17b of the upper die 17, and the die pad 3 is hung so that the strength (rigidity) is not reduced by press molding or the like like the sinking portion 7a. Since it is firmly supported by the lead 7, the die pad 3 is displaced (displaced in the vertical direction, etc.) even when non-uniform pressure is applied to the die pad 3 by the injected resin during injection of the molten resin. The probability is greatly reduced.

【0033】金型内に注入された溶融樹脂の硬化後、上
金型17を下金型16から外し、下金型16から樹脂封
止されたパッケージ8を取り出して、不要となったダイ
パッド吊りリード7のパッケージ8外側面から外側に出
ている部分を切断すると共に、リード端子4を適当な位
置で第2リードフレーム11の外側フレーム部11aか
ら切り離して半導体装置1を完成させる。
After the molten resin injected into the mold is cured, the upper mold 17 is removed from the lower mold 16, the resin-sealed package 8 is taken out from the lower mold 16, and the unnecessary die pad is hung. The semiconductor device 1 is completed by cutting the part of the lead 7 that extends outside from the outer surface of the package 8 and separating the lead terminal 4 from the outer frame portion 11a of the second lead frame 11 at an appropriate position.

【0034】以上から明らかなように、本実施例では、
吊りリード7の沈め部7aが上、下金型17、16のキ
ャビティ17a、16aの外側に配置されているので、
吊りリード7の沈め部7aにより占められていた部分に
半導体チップ2を配置することができ、パッケージ8の
外形寸法が予め規定されている半導体装置1のチップサ
イズの大型化に寄与することができる。
As is clear from the above, in this embodiment,
Since the submerged portion 7a of the suspension lead 7 is arranged outside the cavities 17a and 16a of the upper and lower molds 17 and 16,
The semiconductor chip 2 can be arranged in the portion occupied by the submerged portion 7a of the suspension lead 7, which can contribute to an increase in the chip size of the semiconductor device 1 in which the outer dimensions of the package 8 are defined in advance. .

【0035】また、図4及び図5に示すように、ダイパ
ッドパーティング面18とインナーリードパーティング
面19とを結ぶパーティング線20をパッケージ8のコ
ーナー稜線に沿って設けず、パッケージ8の側面、特に
アウターリード4bの出ていない側面に設けることによ
り、樹脂封止後の半導体装置1の中間製品を上金型17
及び下金型16から抜き取ることを容易にするためのテ
ーパー(側面に角度を付ける)を設けることが可能とな
る。
Further, as shown in FIGS. 4 and 5, the parting line 20 connecting the die pad parting surface 18 and the inner lead parting surface 19 is not provided along the corner ridge of the package 8, but the side surface of the package 8 is not formed. In particular, by providing it on the side surface where the outer lead 4b is not exposed, the intermediate product of the semiconductor device 1 after resin sealing is processed by the upper mold 17
Also, it becomes possible to provide a taper (side surfaces are angled) for facilitating extraction from the lower mold 16.

【0036】尚、ダイパッドパーティング面18とイン
ナーリードパーティング面19とを結ぶパーティング線
20をパッケージ8のコーナー稜線に沿って設け、且つ
パッケージ8の側面にテーパーを設けることは、上金型
17と下金型16とが噛み込むことになり不可能であ
る。
The parting line 20 connecting the die pad parting surface 18 and the inner lead parting surface 19 is provided along the corner ridgeline of the package 8 and the side surface of the package 8 is tapered by the upper mold. It is impossible because 17 and the lower die 16 are caught.

【0037】図8は図6の半導体装置1を矢視G方向か
ら見た側面図、図9は図8のj−j線断面図、図10は
本発明を実施しない(従来の)半導体装置1の図9と同
様の断面図である。これらの図において、hはインナー
リード4aパーティング面19とダイパッドパーティン
グ面18とを結ぶパーティング線20とパッケージ8外
形側面からの距離、kは組立工程上必要なダイパッド3
の端部からパッケージ8外形側面までの距離である。通
常、kは0.6mm程度であり、ダイパッド3の端部か
らパッケージ8外形側面までの必要最小樹脂厚さ(0.
2mm+α)を考慮して、hを0.3mm以上とするこ
とにより、図9に示すように、上金型17の一部が下金
型16に入り込んでいる位置決め凸部17bにより形成
されるパッケージ8(樹脂)領域へもダイパッド3を入
り込ませることが可能になり、その分だけダイパッド3
の長さを大きくすることができる。
FIG. 8 is a side view of the semiconductor device 1 of FIG. 6 viewed from the direction of arrow G, FIG. 9 is a sectional view taken along the line j--j of FIG. 8, and FIG. 10 is a semiconductor device in which the present invention is not implemented (conventional). 10 is a sectional view similar to FIG. 9 of FIG. In these figures, h is the distance from the parting line 20 connecting the parting surface 19 of the inner lead 4a and the die pad parting surface 18 and the outer side surface of the package 8, and k is the die pad 3 required in the assembly process.
Is the distance from the end of the package to the outer side surface of the package 8. Usually, k is about 0.6 mm, and the minimum required resin thickness from the end of the die pad 3 to the outer side surface of the package 8 (0.
2 mm + α), and by setting h to 0.3 mm or more, as shown in FIG. 9, a package formed by the positioning protrusions 17b in which a part of the upper mold 17 is inserted into the lower mold 16. It is possible to insert the die pad 3 into the 8 (resin) area as well, and the die pad 3 can be inserted correspondingly.
The length of can be increased.

【0038】図11は図6の矢視H方向から見た側断面
図である。この図において、パッケージ8の外形寸法は
標準化により規定されており、従ってパッケージ8の長
手方向の長さL3も予め決められており、上金型17の
位置決め凸部17b(図6参照)により形成される面と
ダイパッド吊りリード7との交点を通るダイパッドパー
ティング面18が、ダイパッド吊りリード7のチップ搭
載面上に設けられている。図11に二点鎖線で示すよう
に、ダイパッドパーティング面18をダイパッド吊りリ
ード7のチップ搭載面と反対側に設けた場合に比べて、
半導体チップ22またはダイパッド3からパッケージ表
面に至るまでの封止樹脂の水平距離がmだけ大きくな
り、その分信頼性も向上する。
FIG. 11 is a side sectional view seen from the direction H in FIG. In this figure, the external dimensions of the package 8 are defined by standardization, and therefore the length L3 in the longitudinal direction of the package 8 is also predetermined, and is formed by the positioning convex portion 17b of the upper die 17 (see FIG. 6). A die pad parting surface 18 that passes through the intersection of the surface to be mounted and the die pad suspension lead 7 is provided on the chip mounting surface of the die pad suspension lead 7. As shown by the chain double-dashed line in FIG. 11, compared to the case where the die pad parting surface 18 is provided on the side opposite to the chip mounting surface of the die pad suspension lead 7,
The horizontal distance of the sealing resin from the semiconductor chip 22 or the die pad 3 to the package surface is increased by m, and the reliability is improved accordingly.

【0039】図12は図6の矢視G方向から見た側断面
図である。図12において、インナーリードパーティン
グ面19はインナーリード4aの下面と一致するように
設けられている。この場合、パッケージ8の幅Wはパッ
ケージ8の標準化により規定されているので、図12に
二点鎖線で示したように、インナーリードパーティング
面19をインナーリード4aの上面に一致させて設けた
場合に比べて、半導体チップ22またはダイパッド3か
らパッケージ表面に至るまでの封止樹脂の水平距離がp
だけ大きくなり、その分だけ信頼性も向上する。
FIG. 12 is a side sectional view as seen from the direction of arrow G in FIG. In FIG. 12, the inner lead parting surface 19 is provided so as to coincide with the lower surface of the inner lead 4a. In this case, since the width W of the package 8 is defined by the standardization of the package 8, the inner lead parting surface 19 is provided so as to match the upper surface of the inner lead 4a, as shown by the chain double-dashed line in FIG. Compared with the case, the horizontal distance of the sealing resin from the semiconductor chip 22 or the die pad 3 to the package surface is p.
However, the reliability is improved accordingly.

【0040】実施例2.また、ダイパッドパーティング
面18とインナーリードパーティング面19とを結ぶパ
ーティング線20とをパッケージ8のコーナー稜線に沿
って設けた場合には、上記コーナー稜線すなわちパッケ
ージ8の隅部に丸みを持たせること(Rを付けたり、面
取り状にすること)が不可能であったが、本発明では可
能である。
Example 2. When the parting line 20 connecting the die pad parting surface 18 and the inner lead parting surface 19 is provided along the corner ridge of the package 8, the corner ridge, that is, the corner of the package 8 is rounded. Although it was impossible to give (make R or chamfer), it is possible in the present invention.

【0041】図7はこのようにパッケージ8のコーナー
稜線(隅部)に丸みを持たせた実施例による半導体装置
1Bを表す部分斜視図である。図示していないが、この
実施例では、平面が略矩形のダイパッドの4隅からダイ
パッド吊りリードが延出されており、ダイパッド上に搭
載された矩形の半導体チップの4つ側面の夫々の近傍
に、各側面に対向するように、且つダイパッド吊りリー
ドに対して段差を以って複数のリード端子4が配置され
ており、この状態で上述した金型と同様の金型内に配置
されて樹脂封止され、図7に一部を示すような半導体装
置1Bが製造される。この実施例では、上金型の位置決
め凸部及び下金型の位置決め凹部が略矩形の平面形状の
キャビティの4隅に設けられており、平面矩形状の上金
型の下金型との合せ面には、その各側面に対応してイン
ナーリード収容溝が形成されている。このような点を除
けば、本実施例で使用される金型は、上記第1実施例の
金型と略同様の構成である。
FIG. 7 is a partial perspective view showing a semiconductor device 1B according to an embodiment in which the corner ridgelines (corners) of the package 8 are rounded as described above. Although not shown, in this embodiment, the die pad suspension leads extend from the four corners of the die pad having a substantially rectangular plane, and are arranged in the vicinity of the four side surfaces of the rectangular semiconductor chip mounted on the die pad. , A plurality of lead terminals 4 are arranged so as to face each side surface and have a step with respect to the die pad suspension lead, and in this state, the lead terminals 4 are arranged in a mold similar to the mold described above, The semiconductor device 1B which is sealed and is partially shown in FIG. 7 is manufactured. In this embodiment, the positioning protrusions of the upper mold and the positioning recesses of the lower mold are provided at the four corners of the cavity having a substantially rectangular planar shape, and are aligned with the lower mold of the planar rectangular upper mold. Inner lead housing grooves are formed on the surface corresponding to the respective side surfaces. Except for such points, the mold used in this embodiment has substantially the same structure as the mold of the first embodiment.

【0042】図7に示されるように、本実施例では、平
面矩形状のパッケージ8の各側面からアウターリード4
bが延出され、また、パッケージ8の各隅部(すなわち
パッケージ側面のリード端子4が出ていない部分)にダ
イパッド吊りリード7が配置されており、これらの部分
でパッケージ8の角部が丸みを付された状態あるいは面
取りされた状態に形成されている。
As shown in FIG. 7, in this embodiment, the outer leads 4 are provided from the respective side surfaces of the flat rectangular package 8.
b is extended, and the die pad suspension leads 7 are arranged at the corners of the package 8 (that is, the portions on the side surface of the package where the lead terminals 4 are not exposed), and the corners of the package 8 are rounded at these portions. It is formed in a marked state or a chamfered state.

【0043】このように、パッケージ8の角部に丸みを
付すことにより、僅かな衝撃で破損し易いパッケージ角
部の破損を効果的に防止して、その商品価値が損なわれ
るのを回避することができる。
By rounding the corners of the package 8 in this way, it is possible to effectively prevent damage to the corners of the package, which are easily damaged by a slight impact, and to prevent the commercial value of the package from being impaired. You can

【0044】[0044]

【発明の効果】以上のように、請求項1の半導体装置に
よれば、チップを収容するパッケージのリード端子の第
1パーティング面とダイパッドを支持するダイパッド吊
りリードの第2パーティング面との間に高低差の有る半
導体装置において、前記第1パーティング面と前記第2
パーティング面とを結ぶパーティング線を、パッケージ
のコーナー稜線以外の前記パッケージの側面のうち前記
リード端子が出ていない部分に設けたので、同一サイズ
のパッケージ内により大きな半導体チップを収容するこ
とができ、また、半導体チップからパッケージ外側面ま
での間の封止樹脂の厚さを大きくすることができ、パッ
ケージの信頼性に優れた半導体装置が得られる効果があ
る。
As described above, according to the semiconductor device of the first aspect, the first parting surface of the lead terminal of the package housing the chip and the second parting surface of the die pad suspension lead supporting the die pad are provided. In a semiconductor device having a height difference between the first parting surface and the second parting surface,
Since the parting line connecting the parting surface is provided on the part of the side surface of the package other than the corner ridge of the package where the lead terminals are not exposed, it is possible to accommodate a larger semiconductor chip in the same size package. In addition, the thickness of the sealing resin between the semiconductor chip and the outer surface of the package can be increased, and a semiconductor device with excellent package reliability can be obtained.

【0045】請求項2の半導体装置によれば、前記パッ
ケージのリード端子の出ていない部分に、前記リード端
子を備えた第1リードフレームのパーティング面と前記
ダイパッドを備えた第2リードフレームのパーティング
面とを結ぶように第1、第2金型の突き合わせ部跡が形
成されるので、樹脂封止後の半導体装置の中間製品を上
金型及び下金型から抜き取ることを容易にするためのテ
ーパーをパッケージの外側面に設けることにより、金型
からの中間製品の抜き取り作業を簡単化して作業効率を
高めることができる効果が有る。
According to the semiconductor device of the second aspect, the parting surface of the first lead frame provided with the lead terminals and the second lead frame provided with the die pad are provided in the portion of the package where the lead terminals are not exposed. Since the traces of the abutting portions of the first and second molds are formed so as to connect with the parting surface, it becomes easy to extract the intermediate product of the semiconductor device after resin sealing from the upper mold and the lower mold. By providing the taper on the outer surface of the package, there is an effect that the work of extracting the intermediate product from the mold can be simplified and the work efficiency can be improved.

【0046】請求項3の半導体装置によれば、前記第1
リードフレームのパーティング面と前記第2リードフレ
ームのパーティング面とを結んだ第1、第2金型の突き
合わせ部跡が、前記リード端子が延出するパッケージ側
面から0.3mm以内のところに配置されるので、上金
型の一部が下金型に入り込んでいる部分により形成され
るパッケージ(樹脂)領域へもダイパッドを入り込ませ
ることが可能になり、その分だけダイパッド延いてはチ
ップの長さを増大させることができる効果が有る。
According to the semiconductor device of claim 3, the first
The traces of the abutting portions of the first and second molds that connect the parting surface of the lead frame and the parting surface of the second lead frame are located within 0.3 mm from the side surface of the package from which the lead terminals extend. Since it is arranged, the die pad can be made to enter the package (resin) area formed by the part where the upper die partially enters the lower die, and the die pad can be extended by that amount. There is an effect that the length can be increased.

【0047】請求項4の半導体装置によれば、前記ダイ
パッドを備えた前記第2リードフレームのパーティング
面を該第2リードフレームの、チップを搭載した面に設
けたので、その第2リードフレームのパーティング面を
該第2リードフレームの、チップ搭載面と反対側に設け
た場合に比べて、チップまたはダイパッドからパッケー
ジ表面に至るまでの封止樹脂の水平距離が大きくなり、
その分信頼性も向上する効果が有る。
According to the semiconductor device of the fourth aspect, since the parting surface of the second lead frame having the die pad is provided on the surface of the second lead frame on which the chip is mounted, the second lead frame is provided. The horizontal distance of the sealing resin from the chip or die pad to the package surface becomes larger than that in the case where the parting surface of the second lead frame is provided on the side opposite to the chip mounting surface.
There is an effect of improving reliability accordingly.

【0048】請求項5の半導体装置によれば、前記リー
ド端子を備えた前記第1リードフレームのパーティング
面を該第1リードフレームのチップ側の面に設けたの
で、その第1リードフレームのパーティング面を該第1
リードフレームのチップ側の面と反対側の面に一致させ
て設けた場合に比べて、チップまたはダイパッドからパ
ッケージ表面に至るまでの封止樹脂の水平距離が大きく
なり、その分だけ信頼性も向上する効果が有る。
According to the semiconductor device of the fifth aspect, the parting surface of the first lead frame provided with the lead terminals is provided on the chip side surface of the first lead frame. The parting surface is the first
The horizontal distance of the encapsulation resin from the chip or die pad to the package surface is larger than when it is provided so as to match the surface of the lead frame opposite to the chip side, and the reliability is correspondingly improved. Has the effect of

【0049】請求項6の半導体装置によれば、リード端
子とダイパッド吊りリードとの間に高低差の有る半導体
装置のチップを樹脂封止するための半導体製造装置であ
って、前記チップを収容する第1金型と、その第1金型
に被着されて樹脂を充填するための中空部を形成する第
2金型とを備え、前記第1、第2金型の前記半導体装置
のリード端子に対応する第1合せ面と、前記半導体装置
のダイパッド吊りリードに対応する第2合せ面とが段差
を有し、これら第1及び第2合せ面を結ぶ前記第1、第
2金型の突き合わせ部分を前記リード端子が配置されて
いない位置に設けたので、同一サイズのパッケージ内に
より大きな半導体チップを収容することができ、また、
半導体チップからパッケージ外側面までの間の封止樹脂
の厚さを大きくすることができ、パッケージの信頼性に
優れた半導体装置を製造できる効果がある。さらに、前
記第1金型及び第2金型を組合わせて型締めする際に、
前記第1合せ面と第2合せ面とを結ぶ段差部において第
1金型及び第2金型を突き合わせることにより、両者の
位置決めを極めて簡単に行なうことができ、型締め作業
を簡素化して生産性の向上に資するものである。
According to a sixth aspect of the semiconductor device, there is provided a semiconductor manufacturing device for resin-sealing a chip of a semiconductor device having a height difference between a lead terminal and a die pad suspension lead, and the chip is accommodated. A first mold; and a second mold which is attached to the first mold and forms a hollow portion for filling a resin, the lead terminals of the semiconductor device of the first and second molds. And a second mating surface corresponding to the die pad suspension lead of the semiconductor device has a step, and the first and second molds are butted to connect the first and second mating surfaces. Since the portion is provided at a position where the lead terminals are not arranged, a larger semiconductor chip can be accommodated in a package of the same size.
The thickness of the sealing resin between the semiconductor chip and the outer surface of the package can be increased, and a semiconductor device with excellent package reliability can be manufactured. Furthermore, when the first die and the second die are combined and clamped,
By abutting the first mold and the second mold at the step portion connecting the first mating surface and the second mating surface, the positioning of both can be performed very easily, and the mold clamping work can be simplified. It contributes to the improvement of productivity.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施例による半導体装置のアセ
ンブリプロセス工程の途中の中間製品の断面図である。
FIG. 1 is a sectional view of an intermediate product in the middle of an assembly process step of a semiconductor device according to a first embodiment of the present invention.

【図2】図1の半導体装置の中間製品の完成後の断面図
である。
2 is a cross-sectional view of an intermediate product of the semiconductor device of FIG. 1 after completion.

【図3】第1及び第2リードフレームを組み立てた状態
で下金型に配置した状態を表す部分平面図である。
FIG. 3 is a partial plan view showing a state where the first and second lead frames are assembled and arranged in a lower mold.

【図4】図3のC−C線断面図である。4 is a cross-sectional view taken along the line CC of FIG.

【図5】図3のD−D線断面図である。5 is a cross-sectional view taken along the line DD of FIG.

【図6】図2の半導体装置の部分斜視図である。FIG. 6 is a partial perspective view of the semiconductor device of FIG.

【図7】この発明の第2実施例による半導体装置の部分
斜視図である。
FIG. 7 is a partial perspective view of a semiconductor device according to a second embodiment of the present invention.

【図8】図6の矢視G方向から見た側面図である。8 is a side view seen from the direction of arrow G in FIG.

【図9】図8のj−j線断面図である。9 is a cross-sectional view taken along the line jj of FIG.

【図10】従来の半導体装置の図9と同様の断面図であ
る。
10 is a sectional view of a conventional semiconductor device similar to FIG.

【図11】図6の半導体装置を矢視H方向から見た部分
側面図である。
11 is a partial side view of the semiconductor device of FIG. 6 viewed from the direction of arrow H. FIG.

【図12】図6の半導体装置を矢視G方向から見た部分
側面図である。
12 is a partial side view of the semiconductor device of FIG. 6 viewed from the direction of arrow G. FIG.

【図13】従来の半導体装置の一部破断斜視図である。FIG. 13 is a partially cutaway perspective view of a conventional semiconductor device.

【図14】図13のA−A線断面図である。14 is a cross-sectional view taken along the line AA of FIG.

【図15】図13の半導体装置の一部を拡大した部分拡
大側面図である。
15 is a partially enlarged side view in which a part of the semiconductor device of FIG. 13 is enlarged.

【図16】従来の半導体装置製造工程の一例を示す平面
図である。
FIG. 16 is a plan view showing an example of a conventional semiconductor device manufacturing process.

【図17】従来の半導体装置製造工程の他の例を示す平
面図である。
FIG. 17 is a plan view showing another example of the conventional semiconductor device manufacturing process.

【符号の説明】[Explanation of symbols]

1 半導体装置 2 チップ 3 ダイパッド 4 リード端子 7 ダイパッド吊りリード 8 パッケージ 16 第1金型としての下金型 17 第2金型としての上金型 18 第2パーティング面としてのダイパッドパーティ
ング面 19 第1パーティング面としてのインナーリードパー
ティング面 20 パーティング線
DESCRIPTION OF SYMBOLS 1 Semiconductor device 2 Chip 3 Die pad 4 Lead terminal 7 Die pad suspension lead 8 Package 16 Lower mold as a first mold 17 Upper mold as a second mold 18 Die pad parting surface as a second parting surface 19th 1 Inner lead parting surface as parting surface 20 Parting line

【手続補正書】[Procedure amendment]

【提出日】平成7年3月7日[Submission date] March 7, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】請求項6[Name of item to be corrected] Claim 6

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図4[Name of item to be corrected] Fig. 4

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図4】 [Figure 4]

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 直人 熊本県菊池郡西合志町御代志997 三菱電 機株式会社熊本製作所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Naoto Ueda 997 Miyoshi, Nishigoshi-cho, Kikuchi-gun, Kumamoto Mitsubishi Electric Corporation Kumamoto Factory

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 チップを収容するパッケージのリード端
子の第1パーティング面とダイパッドを支持するダイパ
ッド吊りリードの第2パーティング面との間に高低差の
有る半導体装置において、前記第1パーティング面と前
記第2パーティング面とを結ぶパーティング線を、パッ
ケージのコーナー稜線以外の前記パッケージの側面のう
ち前記リード端子が出ていない部分に設けたことを特徴
とする半導体装置。
1. A semiconductor device in which there is a height difference between a first parting surface of a lead terminal of a package accommodating a chip and a second parting surface of a die pad suspension lead supporting a die pad. A semiconductor device, wherein a parting line connecting the surface and the second parting surface is provided on a portion of the side surface of the package other than a corner ridge of the package where the lead terminal is not exposed.
【請求項2】 前記パッケージのリード端子の出ていな
い部分に、前記リード端子を備えた第1リードフレーム
のパーティング面と前記ダイパッドを備えた第2リード
フレームのパーティング面とを結ぶように第1、第2金
型の突き合わせ部跡が形成されたことを特徴とする請求
項1記載の半導体装置。
2. A parting surface of the first lead frame having the lead terminals and a parting surface of the second lead frame having the die pads are connected to a portion of the package where the lead terminals are not exposed. The semiconductor device according to claim 1, wherein traces of the abutting portions of the first and second molds are formed.
【請求項3】 前記第1リードフレームのパーティング
面と前記第2リードフレームのパーティング面とを結ん
だ第1、第2金型の突き合わせ部跡が、前記リード端子
が延出するパッケージ側面から0.3mm以内のところ
に配置されたことを特徴とする請求項2記載の半導体装
置。
3. A package side surface from which the lead terminal extends, the traces of the abutting portions of the first and second molds connecting the parting surface of the first lead frame and the parting surface of the second lead frame. 3. The semiconductor device according to claim 2, wherein the semiconductor device is arranged within 0.3 mm from.
【請求項4】 前記ダイパッドを備えた前記第2リード
フレームのパーティング面を該第2リードフレームの、
チップを搭載した面に設けたことを特徴とする請求項2
記載の半導体装置。
4. The parting surface of the second lead frame having the die pad is formed on the parting surface of the second lead frame.
The device is provided on the surface on which the chip is mounted.
The semiconductor device described.
【請求項5】 前記リード端子を備えた前記第1リード
フレームのパーティング面を、該第1リードフレームの
チップ側の面に設けたことを特徴とする請求項2記載の
半導体装置。
5. The semiconductor device according to claim 2, wherein a parting surface of the first lead frame having the lead terminals is provided on a chip side surface of the first lead frame.
【請求項6】 リード端子とダイパッド吊りリードとの
間に高低差の有る半導体装置のチップを樹脂封止するた
めの半導体製造装置であって、前記チップを収容する第
1金型と、その第1金型に被着されて樹脂を充填するた
めの中空部を形成する第2金型とを備え、前記第1、第
2金型の前記半導体装置のリード端子に対応する第1合
せ面と、前記半導体装置のダイパッド吊りリードに対応
する第2合せ面とが段差を有し、これら第1及び第2合
せ面を結ぶ前記第1、第2金型の突き合わせ部分を前記
リード端子が配置されていない位置に設けたことを特徴
とする半導体製造装置。
6. A semiconductor manufacturing apparatus for resin-sealing a chip of a semiconductor device having a height difference between a lead terminal and a die pad suspension lead, the first mold containing the chip, and the first mold. A second die which is attached to the first die and forms a hollow portion for filling the resin, and a first mating surface corresponding to the lead terminals of the semiconductor device of the first and second dies; And a second mating surface corresponding to the die pad suspension lead of the semiconductor device has a step, and the lead terminal is arranged at a butting portion of the first and second molds connecting the first and second mating surfaces. A semiconductor manufacturing apparatus, which is provided at a position not provided.
JP5350840A 1993-12-29 1993-12-29 Semiconductor device and its manufacturing apparatus Expired - Fee Related JP2908978B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5350840A JP2908978B2 (en) 1993-12-29 1993-12-29 Semiconductor device and its manufacturing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5350840A JP2908978B2 (en) 1993-12-29 1993-12-29 Semiconductor device and its manufacturing apparatus

Publications (2)

Publication Number Publication Date
JPH07202106A true JPH07202106A (en) 1995-08-04
JP2908978B2 JP2908978B2 (en) 1999-06-23

Family

ID=18413246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5350840A Expired - Fee Related JP2908978B2 (en) 1993-12-29 1993-12-29 Semiconductor device and its manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP2908978B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012794A (en) * 1996-06-27 1998-01-16 Nec Kyushu Ltd Lead frame for semiconductor device
JP2009135444A (en) * 2007-10-15 2009-06-18 Power Integrations Inc Package for power semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012794A (en) * 1996-06-27 1998-01-16 Nec Kyushu Ltd Lead frame for semiconductor device
JP2009135444A (en) * 2007-10-15 2009-06-18 Power Integrations Inc Package for power semiconductor device

Also Published As

Publication number Publication date
JP2908978B2 (en) 1999-06-23

Similar Documents

Publication Publication Date Title
JP4066608B2 (en) Package molded body and manufacturing method thereof
US7158368B2 (en) Process for producing solid electrolytic capacitor and solid electrolytic capacitor
TWI431738B (en) A manufacturing method of a semiconductor device
EP0330512B1 (en) Producing electronic components with the aid of lead frames
EP1494291A2 (en) Solid-state imaging device and method for manufacturing the same
US20140103513A1 (en) Semiconductor device with lead terminals having portions thereof extending obliquely
US7719585B2 (en) Solid-state imaging device
JP3838572B2 (en) Solid-state imaging device and manufacturing method thereof
JP2001291641A (en) Chip-type capacitor and its manufacturing method, and molding die
KR102011559B1 (en) Semiconductor device and manufacturing method thereof
JP3838571B2 (en) Method for manufacturing solid-state imaging device
JP2866572B2 (en) Semiconductor manufacturing method
JPH07202106A (en) Semiconductor device and its manufacturing device
KR20050033498A (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and semiconductor device and portable apparatus and electronic apparatus comprising the same
JP2921416B2 (en) Solid electrolytic capacitor and method of manufacturing the same
JP4775958B2 (en) Bottom electrode type solid electrolytic capacitor
JP2001035961A (en) Semiconductor and manufacture thereof
JPH06151520A (en) Semiconductor device
JP6663294B2 (en) Method for manufacturing semiconductor device
JPH02137253A (en) Semiconductor device
JP4200150B2 (en) Lead frame manufacturing method
JP2023108390A (en) Semiconductor device and method for manufacturing semiconductor device
JP2714002B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JP3219864B2 (en) Chip type solid electrolytic capacitor
JP4493170B2 (en) Manufacturing method of plastic package

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090402

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100402

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110402

Year of fee payment: 12

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees