JPH07202078A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPH07202078A
JPH07202078A JP5335593A JP33559393A JPH07202078A JP H07202078 A JPH07202078 A JP H07202078A JP 5335593 A JP5335593 A JP 5335593A JP 33559393 A JP33559393 A JP 33559393A JP H07202078 A JPH07202078 A JP H07202078A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
type semiconductor
pga
coating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5335593A
Other languages
Japanese (ja)
Inventor
Hiroyuki Hozoji
裕之 宝蔵寺
Teruo Kitamura
輝夫 北村
Atsushi Honda
厚 本多
Yasuki Tsutsumi
安己 堤
Kenji Sato
健司 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP5335593A priority Critical patent/JPH07202078A/en
Publication of JPH07202078A publication Critical patent/JPH07202078A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15322Connection portion the connection portion being formed on the die mounting surface of the substrate being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

PURPOSE:To surely prevent the short circuit and the disconnection of a bonding wire by heat change or mechanical shock, in a PGA-type semiconductor device. CONSTITUTION:Photo and thermo combination setting resin 9 is potted at the center of a PGA-type semiconductor device 1 until a semiconductor chip 3 and a bonding wire 8 are soaked, and surplus resin, is removed by tilting the PGA-type semiconductor device 1, and then it is hardened, being irradiated with light or the like so as not to flow out. When it is hardened to a specified hardness, the PGA-type semiconductor device 1 is heated to accelerate the hardening reaction, thus a tough coating layer is made. The thickness of the coating layer of the resin 9 is in the range of 15mum-30mum, and the adjustment of the coating layer of the resin 9 is performed by changing the quantity of solvent, the time of irradiation, etc.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置に関し、特
に、PGA(Pin Grid Array)形半導体
装置のボンディングワイヤの断線防止に適用して有効な
技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a technique effectively applied to prevent breakage of a bonding wire of a PGA (Pin Grid Array) type semiconductor device.

【0002】[0002]

【従来の技術】近年、半導体装置は、高集積化および多
機能化に伴い、多ピン化や高消費電力化となる傾向にあ
る。
2. Description of the Related Art In recent years, semiconductor devices have tended to have higher pin counts and higher power consumption with higher integration and higher functionality.

【0003】このような多ピン化、高消費電力化に対応
するパッケージングとして、たとえば、熱拡散版を取り
付けたPGA形半導体装置が用いられている。
A PGA type semiconductor device equipped with a thermal diffusion plate is used, for example, as the packaging for such high pin count and high power consumption.

【0004】本発明者が検討したところによれば、この
PGA形半導体装置は、図3に示すように、外部接続用
のリードピン30を、たとえば、ガラス・エポキシ樹脂
製の多層のプラスチック基板31に挿入させた後、シリ
コンなどの液状の接着剤32を用いて熱拡散板33に接
着させている。
According to a study made by the present inventor, in this PGA type semiconductor device, as shown in FIG. 3, the lead pin 30 for external connection is provided on, for example, a multi-layer plastic substrate 31 made of glass epoxy resin. After the insertion, the liquid adhesive 32 such as silicon is used to adhere to the heat diffusion plate 33.

【0005】また、このプラスチック基板31には、銅
などによって配線(図示せず)が施されており、リード
ピン30とプラスチック基板31上に設けられた電極
(図示せず)とが電気的に接続されている。
Further, wiring (not shown) is provided on the plastic substrate 31 by copper or the like, and the lead pins 30 and the electrodes (not shown) provided on the plastic substrate 31 are electrically connected. Has been done.

【0006】さらに、、ペレット付け用の接着剤34を
用いて半導体チップ35が熱拡散板33上に接着され、
ボンディングワイヤ36によって半導体チップ35上の
電極(図示せず)とプラスチック基板31上の電極とが
電気的に接続され、この半導体チップ35の周囲を、た
とえば、シリコンゲル37で固定させ、アルミニウムな
どのキャップ38により封止している。
Further, the semiconductor chip 35 is adhered on the heat diffusion plate 33 by using an adhesive 34 for pelletizing,
An electrode (not shown) on the semiconductor chip 35 and an electrode on the plastic substrate 31 are electrically connected by the bonding wire 36, and the periphery of the semiconductor chip 35 is fixed with, for example, a silicon gel 37 and made of aluminum or the like. It is sealed by the cap 38.

【0007】[0007]

【発明が解決しようとする課題】ところが、上記のよう
なPGA形の半導体装置では、半導体装置の自己発熱や
半田リフローなどの様々な温度変化によって、前記半導
体チップを封止しているシリコンゲルが膨張および収縮
を繰り返すことによりボンディングワイヤが移動し、接
触することによるワイヤショートが生じてしまう恐れが
ある。
However, in the PGA type semiconductor device as described above, the silicon gel encapsulating the semiconductor chip is changed by various temperature changes such as self-heating of the semiconductor device and solder reflow. The bonding wire may move due to repeated expansion and contraction, and a wire short circuit may occur due to contact.

【0008】また、遠心加速や落下などの機械的衝撃が
加わることにより、シリコンゲルが移動してしまい、ワ
イヤショートやワイヤ断線などが生じてしまう。
Further, the mechanical shock such as centrifugal acceleration or dropping causes the silicon gel to move, resulting in a wire short circuit or a wire disconnection.

【0009】本発明の目的は、温度サイクルなどの熱変
化や機械的衝撃によるボンディングワイヤのショートお
よび断線を防止することのできる半導体装置を提供する
ことにある。
An object of the present invention is to provide a semiconductor device which can prevent short-circuiting and disconnection of the bonding wire due to thermal change such as temperature cycle and mechanical shock.

【0010】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0011】[0011]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0012】すなわち、請求項1の発明は、ボンディン
グワイヤおよび半導体チップの表面が、樹脂によりコー
ティングされたものである。
That is, according to the invention of claim 1, the surfaces of the bonding wire and the semiconductor chip are coated with a resin.

【0013】また、請求項2記載の発明は、樹脂が光お
よび熱併用硬化形樹脂または熱硬化形樹脂よりなるもの
である。
According to a second aspect of the present invention, the resin is a light and heat combined curing type resin or a thermosetting type resin.

【0014】さらに、請求項3記載の発明は、樹脂のコ
ーティングの厚さが、15〜30μmであるものであ
る。
Further, in the invention according to claim 3, the resin coating has a thickness of 15 to 30 μm.

【0015】[0015]

【作用】上記のような構成の半導体装置によれば、シリ
コンゲルを用いないので温度サイクルなどの熱変化によ
るシリコンゲルの変位や機械的衝撃によるシリコンゲル
の移動が無くなる。
According to the semiconductor device having the above structure, since the silicon gel is not used, the displacement of the silicon gel due to the thermal change such as the temperature cycle and the movement of the silicon gel due to the mechanical shock are eliminated.

【0016】それにより、ボンディングワイヤのショー
トや断線不良をなくすことができる。
As a result, it is possible to eliminate short-circuiting or defective disconnection of the bonding wire.

【0017】[0017]

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】図1は、本発明の一実施例による樹脂コー
ティングを行ったPGA形半導体装置の断面図である。
FIG. 1 is a sectional view of a PGA type semiconductor device coated with a resin according to an embodiment of the present invention.

【0019】本実施例において、PGA形半導体装置1
は、放熱用の熱拡散板2の中央部に半導体チップ3が接
着剤4によって固定されている。
In this embodiment, a PGA type semiconductor device 1
The semiconductor chip 3 is fixed to the central portion of the heat diffusion plate 2 for heat dissipation by the adhesive 4.

【0020】また、半導体チップ3の外周の熱拡散板2
上には、たとえば、プリント基板と同じ構成の銅張りガ
ラス・エポキシ樹脂製の積層プラスチック基板5がシリ
コンゴムなどの接着剤6によって固定されている。この
積層プラスチック基板5には、外部接続用のリードピン
7が埋め込まれている。
Further, the heat diffusion plate 2 on the outer periphery of the semiconductor chip 3
For example, a laminated plastic substrate 5 made of copper-clad glass / epoxy resin having the same structure as the printed circuit board is fixed by an adhesive 6 such as silicon rubber. Lead pins 7 for external connection are embedded in the laminated plastic substrate 5.

【0021】そして、半導体チップ3上に成形されてい
る所定の電極部(図示せず)と積層プラスチック基板5
上に成形されている所定の電極部(図示せず)とがボン
ディングワイヤ8によって接続されている。また、リー
ドピン7と積層プラスチック基板5上の電極部とは、所
定の配線により接続されている。
Then, a predetermined electrode portion (not shown) formed on the semiconductor chip 3 and the laminated plastic substrate 5 are formed.
A predetermined electrode portion (not shown) formed above is connected by a bonding wire 8. The lead pin 7 and the electrode portion on the laminated plastic substrate 5 are connected by a predetermined wiring.

【0022】さらに、半導体チップ3およびボンディン
グワイヤ8は、光および熱併用硬化形の樹脂9によりコ
ーティングされている。
Further, the semiconductor chip 3 and the bonding wires 8 are coated with a light and heat curing type resin 9.

【0023】この樹脂9の光反応可能な官能基として
は、ビニル基をメルカプトアルキル基、アクリル基また
はアジド基により架橋させたり、紫外線などの光により
分解してラジカルを発生する反応開始材を加えて促進さ
せることができる。
As the photoreactive functional group of this resin 9, a vinyl group is crosslinked with a mercaptoalkyl group, an acryl group or an azide group, or a reaction initiator which decomposes by light such as ultraviolet rays to generate a radical is added. Can be promoted.

【0024】また、これらの樹脂9は、液状とするため
に溶剤が加えられ、ボンディングワイヤ8および半導体
チップ3の表面との接着性を向上させるためにカップリ
ング剤が添加されている。
A solvent is added to these resins 9 in order to make them liquid, and a coupling agent is added to improve the adhesiveness between the bonding wires 8 and the surface of the semiconductor chip 3.

【0025】溶剤としては、トルエン、レキシン、n−
ブチルアルコール、メチルエチルケトン、メチルイソブ
チルケトン、シクロヘキサノン、ジアセトンアルコー
ル、シクロヘキサノール、メチルシクロヘキセン、N−
メチルピペラジン、エチルグリコールジメチルエーテル
などの使用する樹脂を溶解可能なものであればよい。
As the solvent, toluene, lexin, n-
Butyl alcohol, methyl ethyl ketone, methyl isobutyl ketone, cyclohexanone, diacetone alcohol, cyclohexanol, methylcyclohexene, N-
Any material that can dissolve the resin used, such as methylpiperazine and ethyl glycol dimethyl ether, may be used.

【0026】また、カップリング剤としては、アミノプ
ロピルトリメトキシシラン、アミノプロピルトリエトキ
シシラン、トリエトキシシラン、トリメトキシシラン、
アルミキレートおよびチタネート系などのボンディング
ワイヤ8と反応する官能基を有するものであればよい。
As the coupling agent, aminopropyltrimethoxysilane, aminopropyltriethoxysilane, triethoxysilane, trimethoxysilane,
Any material having a functional group that reacts with the bonding wire 8 such as aluminum chelate and titanate may be used.

【0027】次に、本実施例の作用について説明する。Next, the operation of this embodiment will be described.

【0028】まず、樹脂9をPGA形半導体装置1の中
央部に半導体チップ3およびボンディングワイヤ8が浸
るまでポッティングする。
First, the resin 9 is potted in the central portion of the PGA type semiconductor device 1 until the semiconductor chip 3 and the bonding wire 8 are immersed.

【0029】そして、PGA形半導体装置1を傾けるこ
とによって過剰の樹脂を除去した後、光などを照射さ
せ、樹脂9がボンディングワイヤ8から流動しないよう
に硬化させる。
Then, after the excess resin is removed by tilting the PGA type semiconductor device 1, light or the like is irradiated to cure the resin 9 so that the resin 9 does not flow from the bonding wire 8.

【0030】次に、所定の硬さまで硬化すると、PGA
形半導体装置1を加熱することにより、さらに硬化反応
を進め、強靭なコーティング層を形成させる。
Next, when it is cured to a predetermined hardness, PGA
By heating the shaped semiconductor device 1, the curing reaction is further advanced to form a tough coating layer.

【0031】この樹脂9によるボンディングワイヤ8の
コーティング層の厚さは15μmよりも薄くなると、充
分な強度が得られなくなってしまい、温度変化などによ
ってコーティング層にクラックなどが生じてしまう恐れ
がある。
If the thickness of the coating layer of the bonding wire 8 made of the resin 9 is less than 15 μm, sufficient strength cannot be obtained, and there is a risk that the coating layer will be cracked due to temperature changes.

【0032】また、コーティング層の厚さが30μmよ
りも厚くなると、近接するボンディングワイヤ8が樹脂
9で埋まってしまい、コーティング層が衝撃を受けた
り、温度変化によるコーティング層の移動などによっ
て、樹脂9で埋まったボンディングワイヤ8が切断して
しまう恐れがある。
When the thickness of the coating layer is more than 30 μm, the adjacent bonding wires 8 are filled with the resin 9, and the coating layer is impacted or moved due to temperature change. There is a risk that the bonding wire 8 buried in will be cut.

【0033】よって、樹脂9のコーティング層の厚さ
は、15μm〜30μmの範囲で形成する。樹脂9のコ
ーティング層の厚さの調整は、樹脂9の溶剤の量や光を
照射する時間などを変えることによって行う。
Therefore, the thickness of the coating layer of the resin 9 is formed in the range of 15 μm to 30 μm. The thickness of the coating layer of the resin 9 is adjusted by changing the amount of the solvent of the resin 9 and the time of light irradiation.

【0034】そして、樹脂9によりコーティング層が形
成すると、アルミニウムなどのキャップ(図示せず)に
より封止する。
Then, when the coating layer is formed of the resin 9, it is sealed with a cap (not shown) such as aluminum.

【0035】また、樹脂は、エポキシ、フェノールおよ
びアミンなどの熱硬化形の官能基を用いても良く、これ
らの樹脂には可撓性を付与するためにゴム成分として熱
可塑性樹脂を添加する。
The resin may use a thermosetting functional group such as epoxy, phenol and amine, and a thermoplastic resin is added to these resins as a rubber component in order to impart flexibility.

【0036】また、これらの樹脂には、コーティング樹
脂としてノボラック、ナフタレンおよびビフェルニなど
の炭素骨格からなるものやシリコン骨格からなるものを
使用する。
As these coating resins, those having a carbon skeleton such as novolac, naphthalene and biferni and those having a silicon skeleton are used as the coating resin.

【0037】さらに、これらの樹脂に添加する溶剤およ
びカップリング剤は、前記光および熱併用硬化形の樹脂
に用いたものが使用できる。
Further, as the solvent and coupling agent to be added to these resins, those used in the above-mentioned light and heat curable resin can be used.

【0038】また、この熱硬化形の樹脂によってコーテ
ィング層を形成させるには、熱硬化形の樹脂をPGA形
半導体装置1の中央部に半導体チップ3およびボンディ
ングワイヤ8が浸るまでポッティングし、PGA形半導
体装置1を傾けることによって過剰の樹脂を除去し、そ
の後、熱を加えることにより、熱硬化形の樹脂が流動し
ないように硬化させる。
In order to form a coating layer with this thermosetting resin, the thermosetting resin is potted until the semiconductor chip 3 and the bonding wire 8 are immersed in the central portion of the PGA type semiconductor device 1 to form the PGA type. Excess resin is removed by tilting the semiconductor device 1, and then heat is applied to cure the thermosetting resin so that it does not flow.

【0039】そして、所定の硬さまで硬化すると、PG
A形半導体装置1をさらに高温に加熱し、硬化反応を進
め、強靭なコーティング層を形成させる。
Then, when cured to a predetermined hardness, PG
The A-type semiconductor device 1 is further heated to a higher temperature to proceed with the curing reaction and form a tough coating layer.

【0040】また、熱硬化形樹脂によるボンディングワ
イヤ8のコーティング層の厚さも、樹脂9と同様に、1
5μm〜30μmとし、コーティング層の厚さの調整
も、熱硬化形の樹脂の溶剤の量や加熱時間や加熱温度な
どを変えることによって行う。
The thickness of the coating layer of the bonding wire 8 made of thermosetting resin is 1 as in the case of the resin 9.
The thickness of the coating layer is 5 μm to 30 μm, and the thickness of the coating layer is also adjusted by changing the amount of the solvent of the thermosetting resin, the heating time, the heating temperature, and the like.

【0041】さらに、半導体チップ表面の樹脂9による
コーティングの厚さは、30μm以上となってもよい。
Further, the thickness of the coating of the resin 9 on the surface of the semiconductor chip may be 30 μm or more.

【0042】それにより、本実施例によれば、ボンディ
ングワイヤ8に樹脂コーティングを行うことによって、
ワイヤの断線やショートなどを確実に防止できる。
Therefore, according to the present embodiment, by coating the bonding wire 8 with resin,
It is possible to reliably prevent disconnection or short circuit of the wire.

【0043】以上、本発明者によってなされた発明を実
施例に基づき説明したが、本発明は前記実施例に限定さ
れるものでなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
Although the invention made by the present inventor has been described based on the embodiments, the present invention is not limited to the embodiments, and various modifications can be made without departing from the scope of the invention. There is no end.

【0044】たとえば、図2に示すように、熱拡散板上
の半導体チップ3と積層プラスチック基板5との隙間
は、樹脂9をコーティングしなくても効果は同様であ
る。
For example, as shown in FIG. 2, the effect is the same even if the resin 9 is not coated in the gap between the semiconductor chip 3 on the heat diffusion plate and the laminated plastic substrate 5.

【0045】また、樹脂9をコーティングする半導体装
置は、前記実施例のPGA形半導体装置以外でも良く、
積層セラミックDIP(Dual In−line P
ackage)形半導体装置やQFN(Quad Fl
at Non−leadedPackage)形半導体
装置などの気密封止方式の半導体装置に用いることがで
きる。
The semiconductor device coated with the resin 9 may be other than the PGA type semiconductor device of the above embodiment,
Multilayer Ceramic DIP (Dual In-line P)
package) semiconductor device and QFN (Quad Fl)
It can be used for a hermetically sealed semiconductor device such as an at non-leaded package type semiconductor device.

【0046】[0046]

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
The effects obtained by the typical ones of the inventions disclosed by the present application will be briefly described as follows.
It is as follows.

【0047】(1)本発明によれば、半導体チップおよ
びボンディングワイヤが樹脂によりコーティングされて
いるので、熱変化や機械的衝撃などによるボンディング
ワイヤの断線およびショートを確実に防止することがで
きる。
(1) According to the present invention, since the semiconductor chip and the bonding wire are coated with resin, it is possible to surely prevent the bonding wire from breaking and short-circuiting due to thermal change or mechanical shock.

【0048】(2)また、本発明では、樹脂のコーティ
ング厚さを15〜30μmとすることにより、機械的衝
撃や温度変化などによるコーティング層のクラックの発
生および近接するボンディングワイヤが樹脂で埋まって
しまうなどによるボンディングワイヤの切断やショート
を防止することができる。
(2) Further, in the present invention, by setting the resin coating thickness to 15 to 30 μm, cracks in the coating layer due to mechanical shock, temperature change, and the like, and adjacent bonding wires are filled with the resin. It is possible to prevent the bonding wire from being cut or short-circuited due to, for example, being caught.

【0049】(3)さらに、本発明においては、上記
(1)および(2)により、半導体装置の信頼性が向上
する。
(3) Further, in the present invention, the reliability of the semiconductor device is improved by the above (1) and (2).

【0050】(4)また、本発明では、樹脂に光および
熱硬化形樹脂または熱硬化形樹脂を使用することによ
り、コーティングを容易に確実に行うことができる。
(4) In the present invention, the light and thermosetting resin or the thermosetting resin is used as the resin, so that the coating can be easily and surely performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例による樹脂コーティングを行
ったPGA形半導体装置の断面図である。
FIG. 1 is a sectional view of a PGA type semiconductor device coated with a resin according to an embodiment of the present invention.

【図2】本発明のその他の実施例による樹脂コーティン
グを行ったPGA形半導体装置の断面図である。
FIG. 2 is a cross-sectional view of a PGA type semiconductor device coated with a resin according to another embodiment of the present invention.

【図3】本発明者が検討したPGA形半導体装置の断面
図である。
FIG. 3 is a cross-sectional view of a PGA type semiconductor device examined by the present inventor.

【符号の説明】[Explanation of symbols]

1 PGA形半導体装置 2 熱拡散板 3 半導体チップ 4 接着剤 5 積層プラスチック基板 6 接着剤 7 リードピン 8 ボンディングワイヤ 9 樹脂 30 リードピン 31 プラスチック基板 32 接着剤 33 熱拡散板 34 接着剤 35 半導体チップ 36 ボンディングワイヤ 37 シリコンゲル 38 キャップ 1 PGA type semiconductor device 2 Thermal diffusion plate 3 Semiconductor chip 4 Adhesive 5 Laminated plastic substrate 6 Adhesive 7 Lead pin 8 Bonding wire 9 Resin 30 Lead pin 31 Plastic substrate 32 Adhesive 33 Thermal diffusion plate 34 Adhesive 35 Semiconductor chip 36 Bonding wire 37 Silicon gel 38 Cap

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本多 厚 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 堤 安己 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 佐藤 健司 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Atsushi Honda 2326 Imai, Ome City, Tokyo, Hitachi Device Development Center (72) Inventor Yasumi Tsutsumi 2326 Imai, Ome City, Tokyo Hitachi, Ltd. Device In Development Center (72) Inventor Kenji Sato, 145 Nakajima, Nanae-cho, Kameda-gun, Hokkaido Inside Hitachi Hokkai Semiconductor Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 ボンディングワイヤおよび半導体チップ
の表面が、樹脂によりコーティングされたことを特徴と
する半導体装置。
1. A semiconductor device, wherein the surfaces of the bonding wire and the semiconductor chip are coated with a resin.
【請求項2】 前記樹脂が、光および熱併用硬化形樹脂
または熱硬化形樹脂よりなることを特徴とする請求項1
記載の半導体装置。
2. The resin according to claim 1, wherein the resin is a light- and heat-curable resin or a thermosetting resin.
The semiconductor device described.
【請求項3】 前記樹脂のコーティングの厚さが、15
〜30μmであることを特徴とする請求項1または2記
載の半導体装置。
3. The resin coating has a thickness of 15
3. The semiconductor device according to claim 1, wherein the semiconductor device has a thickness of about 30 μm.
JP5335593A 1993-12-28 1993-12-28 Semiconductor device Pending JPH07202078A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5335593A JPH07202078A (en) 1993-12-28 1993-12-28 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5335593A JPH07202078A (en) 1993-12-28 1993-12-28 Semiconductor device

Publications (1)

Publication Number Publication Date
JPH07202078A true JPH07202078A (en) 1995-08-04

Family

ID=18290325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5335593A Pending JPH07202078A (en) 1993-12-28 1993-12-28 Semiconductor device

Country Status (1)

Country Link
JP (1) JPH07202078A (en)

Similar Documents

Publication Publication Date Title
CN1146985C (en) Semiconductor device and wiring tape for semiconductor device
US5960260A (en) Semiconductor device, its manufacturing method, and dicing adhesive element therefor
CN101452895A (en) Semiconductor device and resin adhesive used to manufacture the same
JP4785917B2 (en) Multi-chip module manufacturing method
WO2000059036A1 (en) Semiconductor module and method of mounting
CN1575096A (en) Electronic circuit device and its manufacturing method
JPH0621251A (en) Semiconductor device provided with low- temperature uv-curing epoxy seal and its manufacture
JP2004072009A (en) Semiconductor device, and manufacturing method thereof
JP2002093825A (en) Semiconductor package and its manufacturing method
JPH10242333A (en) Semiconductor device and its manufacture
JP2000049171A (en) Manufacture of electronic package by simultaneously curing adhesive and encapsulant
JPH09505444A (en) Multi-chip electronic package module using adhesive sheet
JPH0964237A (en) Mounted semiconductor device and mounting method
JPH0661417A (en) Semiconductor device, electronic circuit device, and method and device for manufacturing them
JPH07202078A (en) Semiconductor device
US6812125B1 (en) Substrate for semiconductor packaging
JP3928713B2 (en) Manufacturing method of semiconductor device
JPH07212013A (en) Manufacture of ball grid array and printed circuit board for ball grid array
JP2000155822A (en) Non-contact ic card
JPH07226420A (en) Manufacture of semiconductor device
JPS629728Y2 (en)
JP2000183081A (en) Semiconductor manufacturing device and method therefor
JP2004103641A (en) Semiconductor device
JP2002319650A (en) Flip-chip mounted body and mounting method for semiconductor chip
JP2002076198A (en) Manufacturing method of semiconductor device