JPH07201839A - Manufacturing for semiconductor device - Google Patents
Manufacturing for semiconductor deviceInfo
- Publication number
- JPH07201839A JPH07201839A JP33616093A JP33616093A JPH07201839A JP H07201839 A JPH07201839 A JP H07201839A JP 33616093 A JP33616093 A JP 33616093A JP 33616093 A JP33616093 A JP 33616093A JP H07201839 A JPH07201839 A JP H07201839A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- oxide film
- nitride
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はトランジスタの活性領域
が絶縁膜によって素子分離された微細寸法の集積回路素
子である半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device which is an integrated circuit element having a fine size in which an active region of a transistor is isolated by an insulating film.
【0002】[0002]
【従来の技術】近年、半導体装置はフォトリソグラフ
ィ、ドライエッチング等の微細加工技術の進歩により高
集積化を図り、高機能化されてきている。半導体装置の
製造方法として、主にトランジスタの活性領域を絶縁膜
によって素子分離する方法が用いられている。2. Description of the Related Art In recent years, semiconductor devices have been highly integrated and highly functionalized due to advances in fine processing techniques such as photolithography and dry etching. As a method of manufacturing a semiconductor device, a method of isolating an active region of a transistor with an insulating film is mainly used.
【0003】しかし、半導体装置の高集積化が進むにつ
れて、トランジスタの活性領域を素子分離している絶縁
膜の寸法マージンが小さくなってきている。トランジス
タの活性領域を素子分離している絶縁膜を形成するとき
に素子分離領域端に発生するバーズビークは、トランジ
スタの活性領域幅を小さくし、半導体装置の高集積化の
妨げとなる。したがって、バーズビークが発生しない素
子分離形成方法の確立が重要である。However, as the degree of integration of semiconductor devices increases, the dimensional margin of the insulating film separating the active region of the transistor from each other is becoming smaller. The bird's beak generated at the edge of the element isolation region when forming an insulating film that isolates the active region of the transistor from each other reduces the width of the active region of the transistor and hinders high integration of the semiconductor device. Therefore, it is important to establish a device isolation formation method in which bird's beak does not occur.
【0004】以下図面を参照しながら、上記した従来の
半導体装置の製造方法の一例について説明する。An example of a conventional method for manufacturing the above-described semiconductor device will be described below with reference to the drawings.
【0005】図2は従来の半導体装置の製造方法の素子
分離プロセスフロー図である。図2において、1は半導
体基板で、2は緩衝酸化膜、3は窒化膜である。4は緩
衝酸化膜で、5,6は窒化膜である。7は酸化膜で形成
されたフレーム、8は窒化膜で形成されたフレーム、9
は下地酸化膜である。10は素子分離酸化膜である。FIG. 2 is a device isolation process flow chart of a conventional semiconductor device manufacturing method. In FIG. 2, 1 is a semiconductor substrate, 2 is a buffer oxide film, and 3 is a nitride film. Reference numeral 4 is a buffer oxide film, and 5 and 6 are nitride films. 7 is a frame made of an oxide film, 8 is a frame made of a nitride film, 9
Is an underlying oxide film. Reference numeral 10 is an element isolation oxide film.
【0006】まず、半導体基板1を熱酸化し、酸化膜を
形成する。その上に、窒化膜を堆積する。さらに、フォ
トレジストを塗布し、素子分離領域にする部分のみにフ
ォトレジストが残らないように露光および現像をする。
異方性のドライエッチングによって窒化膜および酸化膜
を除去し、酸化膜2および窒化膜3を残す。等方性のド
ライエッチングで半導体基板1を除去し、堀りこみを形
成する。この後フォトレジストを除去する。さらに、半
導体基板1を熱酸化して酸化膜を形成した後に、ウェッ
トエッチングによって酸化膜を除去し、ドライエッチン
グによって生じた半導体基板1の結晶欠陥を除去する
(図2(a))。First, the semiconductor substrate 1 is thermally oxidized to form an oxide film. A nitride film is deposited on it. Further, a photoresist is applied, and exposure and development are performed so that the photoresist does not remain only in the portion to be the element isolation region.
The nitride film and the oxide film are removed by anisotropic dry etching, leaving the oxide film 2 and the nitride film 3. The semiconductor substrate 1 is removed by isotropic dry etching to form a dug. After this, the photoresist is removed. Furthermore, after the semiconductor substrate 1 is thermally oxidized to form an oxide film, the oxide film is removed by wet etching, and the crystal defects of the semiconductor substrate 1 caused by dry etching are removed (FIG. 2A).
【0007】次に、半導体基板1を熱酸化し、酸化膜4
を形成する。その上に、窒化膜を堆積して窒化膜5,6
を形成する(図2(b))。Next, the semiconductor substrate 1 is thermally oxidized to form an oxide film 4
To form. A nitride film is deposited thereon to form nitride films 5, 6
Are formed (FIG. 2B).
【0008】次に、窒化膜6をエッチングマスクとし
て、異方性のドライエッチングによって窒化膜5および
酸化膜4の一部を除去し、酸化膜7,8からなるフレー
ムおよび下地酸化膜9を形成する(図2(c)。Next, using the nitride film 6 as an etching mask, a part of the nitride film 5 and the oxide film 4 is removed by anisotropic dry etching to form a frame composed of the oxide films 7 and 8 and a base oxide film 9. (FIG. 2C).
【0009】次に、熱酸化することにより素子分離酸化
膜10を形成する(図2(d))。Next, the element isolation oxide film 10 is formed by thermal oxidation (FIG. 2D).
【0010】[0010]
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、異方性のドライエッチングで窒化膜8の
エッチングマスクとして窒化膜6を用いているため、窒
化膜6がエッチングされると続けて窒化膜8がエッチン
グされ、窒化膜8のフレーム長が短くなる。すなわち、
窒化膜6は窒化膜8がエッチングされるまでの時間を稼
いでいるに過ぎない。窒化膜6は窒化膜8のエッチング
マスクとして用いているが、同じ材料の膜であるため、
エッチングマスクとしての効果がない。したがって、窒
化膜8のエッチングマスクを新たに設ける必要がある。However, in the above structure, since the nitride film 6 is used as an etching mask for the nitride film 8 by anisotropic dry etching, the nitride film 6 continues to be etched. The nitride film 8 is etched, and the frame length of the nitride film 8 is shortened. That is,
The nitride film 6 only gains time until the nitride film 8 is etched. The nitride film 6 is used as an etching mask for the nitride film 8, but since it is a film made of the same material,
It has no effect as an etching mask. Therefore, it is necessary to newly provide an etching mask for the nitride film 8.
【0011】素子分離酸化膜10の端にバーズビークが
発生するメカニズムは以下に示す通りである。窒化膜8
は酸化剤が拡散してくるのを阻止する働きがある。も
し、窒化膜8の長さが短くなった場合、窒化膜8の端か
ら素子分離酸化膜10の端までの距離が短くなる。この
ため窒化膜8の長さが短くなる前に比べて素子分離酸化
膜10の端に到達する酸化剤の量が増加する。その結
果、窒化膜8の長さが短くなる前に比べて素子分離酸化
膜10の端の酸化が進み、バーズビークが発生しやすく
なる。The mechanism by which bird's beaks are generated at the edges of the element isolation oxide film 10 is as follows. Nitride film 8
Has the function of preventing the oxidant from diffusing. If the length of the nitride film 8 becomes shorter, the distance from the end of the nitride film 8 to the end of the element isolation oxide film 10 becomes shorter. Therefore, the amount of the oxidant reaching the end of the element isolation oxide film 10 is increased as compared with before the length of the nitride film 8 is shortened. As a result, the edge of the element isolation oxide film 10 is more oxidized than before the length of the nitride film 8 is shortened, and bird's beak is likely to occur.
【0012】したがって、バーズビークを発生しにくく
するには、窒化膜8(酸化剤拡散阻止膜)を長く形成す
ればよい。Therefore, in order to reduce the occurrence of bird's beak, the nitride film 8 (oxidant diffusion blocking film) may be formed long.
【0013】したがって、上記に示した理由により図2
(d)で熱酸化した際に素子分離酸化膜10の端にバー
ズビークが発生しやすくなるという問題点を有してい
た。Therefore, for the reasons given above, FIG.
There is a problem that bird's beaks are likely to occur at the edges of the element isolation oxide film 10 when thermally oxidized in (d).
【0014】本発明は上記問題点に鑑み、素子分離酸化
膜の端にバーズビークが発生しにくい半導体装置の製造
方法を提供するものである。In view of the above problems, the present invention provides a method of manufacturing a semiconductor device in which bird's beak is unlikely to occur at the edge of an element isolation oxide film.
【0015】[0015]
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板上に
第1の絶縁膜を形成する工程と、前記絶縁膜をマスクに
等方性のドライエッチングで前記半導体基板をエッチン
グする工程と、前記半導体基板上に第2の絶縁膜を形成
した後、前記半導体基板全面にレジストを塗布し、前記
等方性のドライエッチングによって生じたひさしに前記
レジストを埋める工程と、異方性のドライエッチングに
よって前記第2の絶縁膜と前記第1の絶縁膜の一部をエ
ッチングする工程と、前記レジストを除去する工程と、
前記半導体基板に素子分離絶縁膜を形成する。In order to solve the above problems, a method of manufacturing a semiconductor device according to the present invention comprises a step of forming a first insulating film on a semiconductor substrate, and an isotropic method using the insulating film as a mask. Of etching the semiconductor substrate by anisotropic dry etching, forming a second insulating film on the semiconductor substrate, applying a resist to the entire surface of the semiconductor substrate, and forming an eaves by the isotropic dry etching. A step of filling the resist with a resist, a step of etching a part of the second insulating film and the first insulating film by anisotropic dry etching, and a step of removing the resist,
An element isolation insulating film is formed on the semiconductor substrate.
【0016】[0016]
【作用】本発明は、上述の構成によって窒化膜フレーム
を形成したときに、窒化膜エッチングマスクに対して、
窒化膜フレーム(酸化剤拡散阻止膜)が後退しない。ま
た、窒化膜のエッチングマスク寸法以上のフレーム長を
任意に得ることができるため、熱酸化して絶縁膜を形成
したときに素子分離酸化膜の端にバーズビークが発生し
にくくなる。According to the present invention, when the nitride film frame having the above-mentioned structure is formed,
The nitride film frame (oxidant diffusion blocking film) does not recede. Further, since a frame length equal to or larger than the etching mask size of the nitride film can be arbitrarily obtained, bird's beak is less likely to occur at the end of the element isolation oxide film when the insulating film is formed by thermal oxidation.
【0017】[0017]
【実施例】以下本発明の一実施例の半導体装置の製造方
法について、図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device manufacturing method according to an embodiment of the present invention will be described below with reference to the drawings.
【0018】図1は本発明の実施例における半導体装置
の製造方法の素子分離プロセスフロー図を示すものであ
る。図1において、11は半導体基板で、12は緩衝酸
化膜、13は窒化膜である。14は緩衝酸化膜で、1
5,16は窒化膜、17は埋め込みレジスト層である。
18は酸化膜で形成されたフレーム、19は窒化膜で形
成されたフレーム、20は下地酸化膜である。21は素
子分離酸化膜である。FIG. 1 is a flow chart of an element isolation process of a method of manufacturing a semiconductor device according to an embodiment of the present invention. In FIG. 1, 11 is a semiconductor substrate, 12 is a buffer oxide film, and 13 is a nitride film. 14 is a buffer oxide film, 1
Reference numerals 5 and 16 are nitride films, and 17 is a buried resist layer.
Reference numeral 18 is a frame formed of an oxide film, 19 is a frame formed of a nitride film, and 20 is a base oxide film. Reference numeral 21 is an element isolation oxide film.
【0019】図2と異なるのは、フレームである窒化膜
19とエッチングマスクである窒化膜16との間の空間
に、埋め込みレジスト層17を設けた点である。The difference from FIG. 2 is that a buried resist layer 17 is provided in the space between the nitride film 19 which is a frame and the nitride film 16 which is an etching mask.
【0020】まず、半導体基板11を熱酸化し、膜厚5
0nmの酸化膜を形成する。その上に、減圧CVDによ
って膜厚120nmの窒化膜を堆積する。フォトレジス
トを塗布し、素子分離領域を形成する部分のみにフォト
レジストが残らないように露光および現像をする。First, the semiconductor substrate 11 is thermally oxidized to a film thickness of 5
An oxide film of 0 nm is formed. A 120 nm-thickness nitride film is deposited thereon by low pressure CVD. Photoresist is applied, and exposure and development are performed so that the photoresist does not remain only in the portion where the element isolation region is formed.
【0021】次に異方性のドライエッチングによって窒
化膜および酸化膜を除去し、酸化膜12および窒化膜1
3を残す。次に等方性のドライエッチングで半導体基板
11を380nmだけ除去した後、フォトレジストを除
去する。次に半導体基板11を熱酸化し膜厚200nm
の酸化膜を形成した後に、ウェットエッチングによって
酸化膜を除去し、ドライエッチングによって生じた半導
体基板11の結晶欠陥を除去する(図1(a))。Next, the nitride film and the oxide film are removed by anisotropic dry etching to remove the oxide film 12 and the nitride film 1.
Leave 3 Next, the semiconductor substrate 11 is removed by 380 nm by isotropic dry etching, and then the photoresist is removed. Next, the semiconductor substrate 11 is thermally oxidized to a film thickness of 200 nm.
After the oxide film is formed, the oxide film is removed by wet etching, and the crystal defects of the semiconductor substrate 11 caused by dry etching are removed (FIG. 1A).
【0022】次に、半導体基板11を熱酸化し、膜厚4
0nmの酸化膜14を形成する。その上に、減圧CVD
によって膜厚40nmの窒化膜15と膜厚40nmの窒
化膜16を形成する。次に、半導体装置全面にフォトレ
ジストを塗布し、窒化膜15と窒化膜16で囲まれた空
間を埋める。窒化膜16を露光マスクとして全面露光
し、現像すると窒化膜15と窒化膜16で囲まれた空間
(ひさし)のみにレジストが残り、テーパーを有してい
る埋め込みレジスト層17が形成される(図1
(b))。Next, the semiconductor substrate 11 is thermally oxidized to a film thickness of 4
An oxide film 14 of 0 nm is formed. On top of that, low pressure CVD
Thus, a nitride film 15 having a film thickness of 40 nm and a nitride film 16 having a film thickness of 40 nm are formed. Next, a photoresist is applied to the entire surface of the semiconductor device to fill the space surrounded by the nitride film 15 and the nitride film 16. When the entire surface is exposed by using the nitride film 16 as an exposure mask and developed, the resist remains only in the space (overhang) surrounded by the nitride film 15 and the nitride film 16, and a buried resist layer 17 having a taper is formed (FIG. 1
(B)).
【0023】窒化膜16をエッチングマスクとして、異
方性のドライエッチングによって窒化膜15および酸化
膜14の一部、約10〜20nm除去し、酸化膜18と
窒化膜19からなるフレームおよび下地酸化膜20を形
成する(図1(c))。Using the nitride film 16 as an etching mask, a portion of the nitride film 15 and the oxide film 14 of about 10 to 20 nm is removed by anisotropic dry etching, and a frame composed of the oxide film 18 and the nitride film 19 and an underlying oxide film. 20 is formed (FIG. 1C).
【0024】次に、熱酸化することにより膜厚1000
nmの素子分離酸化膜21を形成する(図1(d))。Next, thermal oxidation is performed to obtain a film thickness of 1000.
A device isolation oxide film 21 having a thickness of nm is formed (FIG. 1D).
【0025】以上のように本実施例によれば、ドライエ
ッチングにより酸化膜18と窒化膜19から成るフレー
ムを形成する前に全面にポジ型のフォトレジストを塗布
し、フレームである窒化膜19とエッチングマスクであ
る窒化膜16の間の空間に自己整合的にフォトレジスト
を埋め込む方法をとり、現像後のフォトレジスト形状が
テーパーを有するという構成を備えたものである。As described above, according to this embodiment, a positive photoresist is applied to the entire surface before forming a frame composed of the oxide film 18 and the nitride film 19 by dry etching to form the frame of the nitride film 19. A photoresist is formed in a self-aligning manner in a space between the nitride films 16 which are etching masks, and the photoresist shape after development has a configuration having a taper.
【0026】本実施例は、上述の構成によってフレーム
である窒化膜19を形成した後、フレームである窒化膜
19(酸化剤拡散阻止膜)が後退せず、かつエッチング
マスクである窒化膜19の寸法以上のフレーム長を任意
に得ることができるため、熱酸化して絶縁膜を形成した
ときに素子分離酸化膜の端にバーズビークが発生するの
を抑えることができる。In this embodiment, after the nitride film 19 which is a frame is formed by the above-described structure, the nitride film 19 (oxidant diffusion blocking film) which is a frame does not recede, and the nitride film 19 which is an etching mask is formed. Since it is possible to arbitrarily obtain a frame length equal to or larger than the dimension, it is possible to suppress generation of bird's beaks at the ends of the element isolation oxide film when the insulating film is formed by thermal oxidation.
【0027】[0027]
【発明の効果】本発明は、自己整合的に酸化剤拡散阻止
膜である窒化膜とエッチングマスクである窒化膜の間の
空間にテーパーを有している埋め込みレジスト層を設け
ることにより、酸化剤拡散阻止膜が後退せず、かつエッ
チングマスク寸法以上のフレーム長を任意に得ることが
できるため、熱酸化して絶縁膜を形成したときに素子分
離酸化膜の端にバーズビークが発生するのを抑えること
ができる。As described above, according to the present invention, by providing a buried resist layer having a taper in a space between a nitride film which is an oxidant diffusion blocking film and a nitride film which is an etching mask in a self-aligning manner, Since the diffusion blocking film does not recede and the frame length longer than the etching mask size can be obtained arbitrarily, it is possible to suppress the occurrence of bird's beaks at the edges of the element isolation oxide film when the insulating film is formed by thermal oxidation. be able to.
【図1】本発明の実施例における半導体装置の製造方法
のプロセスフロー図FIG. 1 is a process flow chart of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図2】従来の半導体装置の製造方法のプロセスフロー
図FIG. 2 is a process flow diagram of a conventional semiconductor device manufacturing method.
1 半導体基板 2 緩衝酸化膜 3 窒化膜 4 緩衝酸化膜 5,6 窒化膜 7 酸化膜で形成されたフレーム 8 窒化膜で形成されたフレーム 9 下地酸化膜 10 素子分離酸化膜 11 半導体基板 12 緩衝酸化膜 13 窒化膜 14 緩衝酸化膜 15,16 窒化膜 17 埋め込みレジスト層 18 酸化膜で形成されたフレーム 19 窒化膜で形成されたフレーム 20 下地酸化膜 21 素子分離酸化膜 1 Semiconductor Substrate 2 Buffer Oxide Film 3 Nitride Film 4 Buffer Oxide Film 5,6 Nitride Film 7 Frame Made of Oxide Film 8 Frame Made of Nitride Film 9 Base Oxide Film 10 Element Isolation Oxide Film 11 Semiconductor Substrate 12 Buffer Oxidation Film Film 13 Nitride film 14 Buffer oxide film 15, 16 Nitride film 17 Embedded resist layer 18 Frame formed of oxide film 19 Frame formed of nitride film 20 Base oxide film 21 Element isolation oxide film
Claims (1)
工程と、前記絶縁膜をマスクに等方性のドライエッチン
グで前記半導体基板をエッチングする工程と、前記半導
体基板上に第2の絶縁膜を形成した後、前記半導体基板
全面にレジストを塗布し、前記等方性のドライエッチン
グによって生じたひさしに前記レジストを埋める工程
と、異方性のドライエッチングによって前記第2の絶縁
膜と前記第1の絶縁膜の一部をエッチングする工程と、
前記レジストを除去する工程と、前記半導体基板に素子
分離絶縁膜を形成することを特徴とする半導体装置の製
造方法。1. A step of forming a first insulating film on a semiconductor substrate, a step of etching the semiconductor substrate by isotropic dry etching using the insulating film as a mask, and a second step of forming the second insulating film on the semiconductor substrate. After forming an insulating film, a step of applying a resist on the entire surface of the semiconductor substrate and filling the resist in a canopy formed by the isotropic dry etching; and a step of anisotropically etching the second insulating film. Etching a portion of the first insulating film,
A method of manufacturing a semiconductor device, comprising: removing the resist; and forming an element isolation insulating film on the semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33616093A JPH07201839A (en) | 1993-12-28 | 1993-12-28 | Manufacturing for semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33616093A JPH07201839A (en) | 1993-12-28 | 1993-12-28 | Manufacturing for semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07201839A true JPH07201839A (en) | 1995-08-04 |
Family
ID=18296302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33616093A Pending JPH07201839A (en) | 1993-12-28 | 1993-12-28 | Manufacturing for semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07201839A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980057128A (en) * | 1996-12-30 | 1998-09-25 | 김영환 | Method of forming device isolation film in semiconductor device |
-
1993
- 1993-12-28 JP JP33616093A patent/JPH07201839A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980057128A (en) * | 1996-12-30 | 1998-09-25 | 김영환 | Method of forming device isolation film in semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6514672B2 (en) | Dry development process for a bi-layer resist system | |
US4502914A (en) | Method of making structures with dimensions in the sub-micrometer range | |
JPH07193121A (en) | Production of semiconductor device | |
JPH06268055A (en) | Forming recessed part oxidation insulation | |
JP2505359B2 (en) | Method for forming contact hole of semiconductor device | |
JP2001217200A (en) | Method for fabricating semiconductor device | |
JPH09120989A (en) | Formation of trench of semiconductor device using spacer | |
JP3178416B2 (en) | Method for manufacturing semiconductor device | |
JPH07201839A (en) | Manufacturing for semiconductor device | |
JP2955838B2 (en) | Method for manufacturing semiconductor device | |
US20010046750A1 (en) | Method for manufacturing semiconductor device having a STI structure | |
JP3160928B2 (en) | Element isolation formation method | |
JP2722518B2 (en) | Method for manufacturing semiconductor device | |
KR20000042870A (en) | Forming method of trench of semiconductor device | |
JPS60258957A (en) | Manufacture of soi type semiconductor device | |
JPH0413854B2 (en) | ||
JP3136654B2 (en) | Shallow trench formation method | |
JPH1126569A (en) | Manufacture of semiconductor device | |
KR100439107B1 (en) | Method for forming isolation layer of semiconductor device to prevent leakage current | |
JPH0258778B2 (en) | ||
KR930012119B1 (en) | Method of faricating a field isolation | |
JP2703905B2 (en) | Semiconductor device isolation forming method | |
JP3468920B2 (en) | Element isolation method for semiconductor device | |
KR100256269B1 (en) | Semiconductor element field oxidation layer manufacturing method | |
KR0130369B1 (en) | Method forming the isolation area of a semiconductor device |