JPH071853Y2 - Two-terminal LC oscillator circuit - Google Patents
Two-terminal LC oscillator circuitInfo
- Publication number
- JPH071853Y2 JPH071853Y2 JP1990103262U JP10326290U JPH071853Y2 JP H071853 Y2 JPH071853 Y2 JP H071853Y2 JP 1990103262 U JP1990103262 U JP 1990103262U JP 10326290 U JP10326290 U JP 10326290U JP H071853 Y2 JPH071853 Y2 JP H071853Y2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- terminal
- circuit
- output
- oscillator circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案は二端子型LC発振回路に関し、特に発振停止機能
を持つ二端子型LC発振回路に関する。DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a two-terminal LC oscillator circuit, and more particularly to a two-terminal LC oscillator circuit having an oscillation stop function.
（ロ）従来の技術 半導体集積回路においては、発振停止機能を持つ二端子
型LC発振回路を形成し、回路の駆動及び停止を行うもの
がある。(B) Conventional Technology In some semiconductor integrated circuits, a two-terminal LC oscillator circuit having an oscillation stop function is formed to drive and stop the circuit.
この種の二端子型LC発振回路の一例を第５図に示す。An example of this type of two-terminal LC oscillator circuit is shown in FIG.
図において、C1，C2及びＬは半導体チップ外部に設けら
れた容量及びインダクタンスであって発振の時定数を与
えるものである。IN及びOUTは、入力端子及び出力端子
である。NANDは帰還ループを形成するナンド回路であっ
て、発振停止信号STOPの反転信号▲▼によって
制御されている。Ｒは、出力抵抗であり、INVは波形整
形用のインバータである。なお一点鎖線は、半導体チッ
プの外部との境界を示している。In the figure, C 1 , C 2 and L are capacitors and inductances provided outside the semiconductor chip, and give the oscillation time constant. IN and OUT are an input terminal and an output terminal. NAND is a NAND circuit that forms a feedback loop, and is controlled by an inverted signal ▲ ▼ of the oscillation stop signal STOP. R is an output resistance and INV is an inverter for waveform shaping. The alternate long and short dash line indicates the boundary with the outside of the semiconductor chip.
この二端子型LC発振回路においては、発振停止信号STOP
が出ると出力端子OUTは電源電圧VDDレベルとなり発振が
停止し、発振停止信号STOPがロウレベルに解除されると
再び発振を開始するという動作を行うものである。In this two-terminal LC oscillator circuit, the oscillation stop signal STOP
The output terminal OUT goes to the level of the power supply voltage V DD when the signal is output, and the oscillation is stopped. When the oscillation stop signal STOP is released to the low level, the operation is started again.
（ハ）考案が解決しようとする課題 しかしながら、インダクタンスＬ及び容量C1，C2に貯え
られた電気的エネルギーのために、発振停止信号が出て
から出力端子OUTがVDDレベルに安定するには相当な時間
がかかる。また、出力抵抗Ｒの値が大きい場合にはさら
に時間がかかることになる。(C) Problems to be solved by the device However, due to the electric energy stored in the inductance L and the capacitances C 1 and C 2 , the output terminal OUT becomes stable at the V DD level after the oscillation stop signal is issued. Takes a considerable amount of time. Moreover, when the value of the output resistance R is large, it takes more time.
このため、第６図の動作波形図に示す如く、発振と停止
を繰り返す様なシステムでは発振停止解除（▲
▼:Lレベル→Ｈレベル）から発振開始までの時間（発振
位相T0という）が一定せず、発振出力を受けて動作する
回路に悪影響を及ぼすという問題がある。Therefore, as shown in the operation waveform diagram of FIG. 6, in a system in which oscillation and stop are repeated, the oscillation stop release (▲
▼: There is a problem that the time from the L level to the H level) to the start of oscillation (referred to as oscillation phase T 0 ) is not constant, which adversely affects the circuit that operates by receiving the oscillation output.
（ニ）課題を解決するための手段 本考案は、斯上した従来の問題に鑑みてなされたもので
あり、二端子型LC発振回路において、該二端子を固定電
圧（例えば電源電圧VDDまたは接地電位VSS）に固定する
ことによって発振を停止させる発振停止手段を具備する
ことを特徴としている。(D) Means for Solving the Problem The present invention has been made in view of the above conventional problems, and in a two-terminal type LC oscillator circuit, the two terminals are fixed to a fixed voltage (for example, power supply voltage V DD or It is characterized by comprising an oscillation stopping means for stopping the oscillation by fixing it to the ground potential V SS ).
（ホ）作用 上述の手段によれば、従来は出力端子のみを例えばVDD
レベルに固定していたのに対し、入力端子と出力端子の
両方を固定電圧に固定する発振停止手段を具備している
ので、従来よりも発振停止時間を５％〜50％と大幅に短
縮し、発振位相T0を一定とすることが可能となる。(E) Action According to the above-mentioned means, conventionally, only the output terminal is connected to, for example, V DD
While it was fixed at the level, it is equipped with the oscillation stop means that fixes both the input terminal and the output terminal to the fixed voltage, so the oscillation stop time is significantly shortened to 5% to 50% compared to the past. , It becomes possible to make the oscillation phase T 0 constant.
（ヘ）実施例 第１図は本考案に係る二端子型LC発振回路の第１の実施
例を示す回路図である。(F) Embodiment FIG. 1 is a circuit diagram showing a first embodiment of a two-terminal type LC oscillator circuit according to the present invention.
図において、同一符号は同一の部分を示すものである。
（以下も同様である） 本考案の特徴とする点は、発振停止信号STOPの反転信号
▲▼がゲートに入力され、電源電圧VDDと入力
端子INとの間に接続されたＰチャンネルトランジスタQ
P1が設けられていることにある。In the drawings, the same reference numerals indicate the same parts.
(The same applies to the following.) The feature of the present invention is that the inverted signal ▲ ▼ of the oscillation stop signal STOP is input to the gate, and the P-channel transistor Q connected between the power supply voltage V DD and the input terminal IN is connected.
P1 is provided.
これにより、発振停止信号STOPが出て▲▼がＬ
レベルになると、ナンド回路NANDによって出力端子OUT
がVDDに引き上げられかつ前記Ｐチャンネルトランジス
タQP1によって入力端子INがVDDに引きあげられるので発
振停止が従来よりも高速に行えるのである。As a result, the oscillation stop signal STOP is output and ▲ ▼ becomes L.
When it reaches the level, the output terminal OUT is output by the NAND circuit NAND.
Is pulled up to V DD and the input terminal IN is pulled up to V DD by the P-channel transistor Q P1 , so that the oscillation can be stopped faster than before.
第２図は本考案に係る二端子型LC発振回路の第２の実施
例を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment of the two-terminal type LC oscillator circuit according to the present invention.
本実施例においては、前記ＰチャンネルトランジスタQ
P1に加えて、出力端子OUTにもＰチャンネルトランジス
タQP2を同様な接続によって設けたことを特徴としてお
り、出力抵抗Ｒが大きい場合にはこのような構成にする
ことによって、出力端子OUTのVDDへの立上りを補償する
ことができる。In this embodiment, the P-channel transistor Q
In addition to P1 , P-channel transistor Q P2 is also provided in the output terminal OUT by the same connection. When the output resistance R is large, by adopting such a configuration, the output terminal OUT V The rising edge to DD can be compensated.
第３図は本考案に係る二端子型LC発振回路の第３の実施
例を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment of a two-terminal type LC oscillator circuit according to the present invention.
本実施例においては、帰還ループがノア回路NORによっ
て構成され、該ノア回路NORには発振停止信号STOPが入
力されている。そして、発振停止信号STOPがゲートに入
力され、入力端子INと接地電圧VSSの間に接続されたＮ
チャンネルトランジスタQN1が設けられている。In this embodiment, the feedback loop is composed of the NOR circuit NOR, and the oscillation stop signal STOP is input to the NOR circuit NOR. Then, the oscillation stop signal STOP is input to the gate and is connected between the input terminal IN and the ground voltage V SS.
A channel transistor Q N1 is provided.
この構成によれば、発振停止時には入力端子IN及び出力
端子OUTが接地電位VSSに固定される点で上述の２つの実
施例と異なるが、発振停止時間の短縮という点では同様
な効果が得られる。According to this configuration, the input terminal IN and the output terminal OUT are fixed to the ground potential V SS when the oscillation is stopped, which is different from the above two embodiments, but the same effect is obtained in that the oscillation stop time is shortened. To be
第４図は、本考案に係る二端子型LC発振回路の第４の実
施例を示す回路図である。FIG. 4 is a circuit diagram showing a fourth embodiment of the two-terminal type LC oscillator circuit according to the present invention.
本実施例では第３の実施例におけるＮチャンネルトラン
ジスタQN1に加えて、出力端子OUTにもＮチャンネルトラ
ンジスタQN2を同様な接続によって設けたことを特徴と
しており、出力抵抗が大きい場合にはこのような構成に
することによって、出力端子OUTのVSSへの立上りを補償
し、発振停止時間を短縮することが可能となる。This embodiment is characterized in that, in addition to the N-channel transistor Q N1 in the third embodiment, an N-channel transistor Q N2 is also provided at the output terminal OUT by a similar connection. With such a configuration, the rise of the output terminal OUT to V SS can be compensated and the oscillation stop time can be shortened.
（ト）考案の効果 以上説明したように、本考案よれば、二端子型LC発振回
路において、該二端子を固定電圧に固定することによっ
て発振を停止させる発振停止手段を具備しているので、
発振停止時間の短縮（５％〜50％）及び発振位相T0の安
定化がなされ、発振出力を受けて動作する回路への悪影
響を取り除き、ひいては高信頼性の半導体集積回路を実
現することが可能となる。(G) Effect of the Invention As described above, according to the present invention, the two-terminal type LC oscillator circuit is provided with the oscillation stopping means for stopping the oscillation by fixing the two terminals to the fixed voltage.
The oscillation stop time is shortened (5% to 50%) and the oscillation phase T 0 is stabilized, the adverse effect on the circuit that operates by receiving the oscillation output can be removed, and a highly reliable semiconductor integrated circuit can be realized. It will be possible.
特に、発振と停止を繰り返すようなシステムにおいては
その効果は大なるものである。In particular, the effect is great in a system in which oscillation and stop are repeated.
第１図は本考案に係る二端子型LC発振回路の第１の実施
例を示す回路図、第２図は本考案に係る二端子型LC発振
回路の第２の実施例を示す回路図、第３図は本考案に係
る二端子型LC発振回路の第３の実施例を示す回路図、第
４図は本考案に係る二端子型LC発振回路の第４の実施例
を示す回路図、第５図は従来例に係る二端子型LC発振回
路を示す回路図、第６図は従来例に係る二端子型LC発振
回路の動作波形図である。 C1，C2……容量、Ｌ……インダクタンス、IN……入力端
子、OUT……出力端子、NAND……ナンド回路、Ｒ……出
力抵抗、INV……インバータ、STOP……発振停止信号、
▲▼……発振停止信号STOPの反転信号、VDD…
…電源電圧、VSS……接地電圧、QP1，QP2……Ｐチャン
ネルトランジスタ、QN1，QN2……Ｎチャンネルトランジ
スタ、NOR……ノア回路。1 is a circuit diagram showing a first embodiment of a two-terminal LC oscillator circuit according to the present invention, and FIG. 2 is a circuit diagram showing a second embodiment of a two-terminal LC oscillator circuit according to the present invention. FIG. 3 is a circuit diagram showing a third embodiment of a two-terminal LC oscillator circuit according to the present invention, and FIG. 4 is a circuit diagram showing a fourth embodiment of a two-terminal LC oscillator circuit according to the present invention. FIG. 5 is a circuit diagram showing a two-terminal type LC oscillator circuit according to the conventional example, and FIG. 6 is an operation waveform diagram of the two-terminal type LC oscillator circuit according to the conventional example. C 1 , C 2 …… Capacitance, L …… Inductance, IN …… Input terminal, OUT …… Output terminal, NAND …… Nand circuit, R …… Output resistance, INV …… Inverter, STOP …… Oscillation stop signal,
▲ ▼ …… Inversion signal of oscillation stop signal STOP, V DD …
… Power supply voltage, V SS …… Ground voltage, Q P1 , Q P2 …… P-channel transistor, Q N1 , Q N2 …… N-channel transistor, NOR …… NOR circuit.
Claims (2)
固定電圧に固定することによって発振を停止させる発振
停止手段を具備し、前記発振停止手段が前記発振回路の
入力端子と電源電圧の間に接続され、発振停止信号によ
って制御されたＰチャンネル型のMOSトランジスタと、
前記入力端子と前記発振回路の出力端子の間に設けら
れ、出力が前記出力端子に接続され、前記発振停止信号
によって制御されたナンド回路とを有し、前記発振停止
信号が出たときに前記入力、出力端子が電源電圧に固定
され発振をすみやかに停止することを特徴とする二端子
型LC発振回路。1. A two-terminal type LC oscillator circuit, comprising oscillation stopping means for stopping oscillation by fixing the two terminals to a fixed voltage, the oscillation stopping means comprising an input terminal of the oscillation circuit and a power supply voltage. A P-channel type MOS transistor connected between and controlled by an oscillation stop signal,
A NAND circuit provided between the input terminal and the output terminal of the oscillation circuit, the output of which is connected to the output terminal and controlled by the oscillation stop signal. A two-terminal type LC oscillator circuit characterized in that the input and output terminals are fixed to the power supply voltage and oscillation is stopped immediately.
固定電圧に固定することによって発振を停止させる発振
停止手段を具備し、前記発振停止手段が前記発振回路の
入力端子と接地電圧の間に接続され、発振停止信号によ
って制御されたＮチャンネル型のMOSトランジスタと、
前記入力端子と前記発振回路の出力端子の間に設けら
れ、出力が前記出力端子に接続され、前記発振停止信号
によって制御されたノア回路とを有し、前記発振停止信
号が出たときに前記入力、出力端子が接地電圧に固定さ
れ発振をすみやかに停止することを特徴とする二端子型
LC発振回路。2. A two-terminal type LC oscillator circuit, comprising oscillation stopping means for stopping oscillation by fixing the two terminals to a fixed voltage, said oscillation stopping means comprising an input terminal of said oscillation circuit and a ground voltage. An N-channel type MOS transistor connected between and controlled by an oscillation stop signal,
A NOR circuit that is provided between the input terminal and the output terminal of the oscillation circuit, has an output connected to the output terminal, and is controlled by the oscillation stop signal. Two-terminal type characterized in that the input and output terminals are fixed to the ground voltage and oscillation is stopped immediately.
LC oscillator circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990103262U JPH071853Y2 (en) | 1990-09-28 | 1990-09-28 | Two-terminal LC oscillator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1990103262U JPH071853Y2 (en) | 1990-09-28 | 1990-09-28 | Two-terminal LC oscillator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0459611U JPH0459611U (en) | 1992-05-21 |
| JPH071853Y2 true JPH071853Y2 (en) | 1995-01-18 |
Family
ID=31848070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1990103262U Expired - Lifetime JPH071853Y2 (en) | 1990-09-28 | 1990-09-28 | Two-terminal LC oscillator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071853Y2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55114006A (en) * | 1979-02-27 | 1980-09-03 | Matsushita Electric Ind Co Ltd | Synchronous type crystal oscillator |
-
1990
- 1990-09-28 JP JP1990103262U patent/JPH071853Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0459611U (en) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3774055A (en) | Clocked bootstrap inverter circuit | |
| JPH0468861B2 (en) | ||
| JPH01132213A (en) | Reset signal generating circuit | |
| JPH0158896B2 (en) | ||
| JPH0748172B2 (en) | Microcomputer | |
| JPH0324092B2 (en) | ||
| WO1999014857A1 (en) | Boosted voltage driver | |
| JPH071853Y2 (en) | Two-terminal LC oscillator circuit | |
| JPH0254698B2 (en) | ||
| JPH0154799B2 (en) | ||
| JPH082016B2 (en) | Boost circuit | |
| JPH04237214A (en) | Clocked inverter | |
| JP2919187B2 (en) | Substrate potential supply circuit | |
| JPS5962215A (en) | Voltage controlled oscillating circuit | |
| JPS6049365B2 (en) | Low power consumption crystal oscillator circuit | |
| KR940000252Y1 (en) | Cmos nand gate | |
| JP2868860B2 (en) | Boost output circuit | |
| JP2648040B2 (en) | Substrate potential supply circuit | |
| JPS6361807B2 (en) | ||
| JP2768851B2 (en) | Semiconductor device | |
| JPS62120717A (en) | Semiconductor circuit | |
| JPS6083297A (en) | Semiconductor integrated circuit | |
| JPH07262775A (en) | Inner potential generating circuit | |
| JPH03235418A (en) | Semiconductor integrated circuit | |
| JPH02230818A (en) | Output circuit for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |