JPH07183895A - 通信システム - Google Patents

通信システム

Info

Publication number
JPH07183895A
JPH07183895A JP6293294A JP6293294A JPH07183895A JP H07183895 A JPH07183895 A JP H07183895A JP 6293294 A JP6293294 A JP 6293294A JP 6293294 A JP6293294 A JP 6293294A JP H07183895 A JPH07183895 A JP H07183895A
Authority
JP
Japan
Prior art keywords
circuit
network
communication system
output
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6293294A
Other languages
English (en)
Inventor
Georges Tibi
ティビ ジョルジュ
Jean-Michel Callemyn
ミシェル カルミン ジャン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH07183895A publication Critical patent/JPH07183895A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/24—Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/247—ATM or packet multiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5672—Multiplexing, e.g. coding, scrambling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【目的】 本発明は、リンクの速度へネットワーク回路
を適合させることを可能にする装置を具えている通信シ
ステムを提供する。 【構成】 この装置は、一定速度で一定届け先へ伝達さ
れるべき情報信号を有するユーザに対する複数のアクセ
ス端子1801〜 180N と、ネットワークへの複数のアクセ
スのための複数の接続端子 170〜173 と、ユーザデータ
を記憶し且つ伝達されるべきセルをデータ出力端子S1〜
SM 上に発生するための待ち行列素子2051〜 205P を具
えている複数のサービス回路C1〜 CM と、前記サービス
回路のデータ出力端子を相互接続する共通データ線200
と、入力端子が前記データ線へ接続され出力端子が前記
接続端子へ接続された出力回路400 を具えている複数の
ネットワーク回路R0〜R3とを具えている。この装置は更
に前記データ線上のセルを前記出力回路がデータを運ぶ
速度の関数として出力回路の各々へ前記データ線上のセ
ルが取られ得る期間を割り当てるための割当回路410 を
具えている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ネットワークと情報多
重化装置とを具えその情報多重化装置がその装置のアク
セスの一方からもう一つのアクセスへ情報セルを伝達す
る通信システムであって、且つ ‐ 一定の速度で一定の届け先へ伝達されるべき情報を
有するユーザのための複数のアクセス端子と、 ‐ 前記ネットワークの複数のアクセスのための複数の
接続端子と、 ‐ ユーザデータを蓄積するため及び伝達されるべきセ
ルをデータ出力端子上に作り出すための待ち行列素子を
含んでいる複数のサービス回路と、 ‐ 前記サービス回路のデータ出力端子を相互接続する
共通データ線と、 ‐ 入力端子が前記データ線へ接続され且つ出力端子が
前記接続端子へ接続された出力回路を具えている複数の
ネットワーク回路と、を具えている通信システムに関す
るものである。
【０００２】
【従来の技術】ATM(非同期伝送モード) ネットワークは
ますます普及し、且つ最大の可能性へそれらを用いるた
めに、ユーザが伝達することを望むデータを多重化する
のに適するものをそれらは提供している。
【０００３】多重化動作を実行することができる装置を
具えているこの種類の通信システムは、フランス国特許
出願第2670972 号から知られている。
【０００４】この既知の装置は機能が前記のサービス回
路と比較され得る入力ノードとそのネットワーク回路と
比較され得る出力ノードとにより形成されている。
【０００５】それに対していかなる入力ノードの入力端
子におけるあらゆるセルがいかなる出力ノードの出力端
子へでも行き得る混合動作が実行されねばならないの
で、出力ノードと入力ノードとの双方の全部のノードが
同じ特性的特徴を持たねばならない。しかしながら、多
重化動作に関しては、ユーザがATM ネットワークへ接続
されねばならぬ場合に、それらは異なる速度を保証する
リンク、すなわち光ファイバアーや電話線等を用い得
る。既知の装置は出力ノードが結合されるリンクにより
提供される速度に出力ノードを適合させるためのなんら
の特殊の手段をも与えていない。その結果、これらの速
度の食い違いを部分的に吸収するために、待ち行列が出
力ノードに生じる。
【０００６】
【発明が解決しようとする課題】本発明は、リンクの速
度へネットワーク回路を適合させることを可能にする装
置を具えている通信システムを提案するもので、そのリ
ンクへネットワーク回路が接続され且つ、必然的に、ネ
ットワーク回路と管理回路との中に待ち行列が必要でな
く、その待ち行列はそれらのネットワーク回路へ割り当
てられるようになる。
【０００７】
【課題を解決するための手段】それ故にこの種の通信シ
ステムは、そのシステムが更に ‐ 前記出力回路の流速の関数としてセルが前記データ
線から前記出力回路の各一個へ取られ得る期間を割り当
てるための割当回路を具えていることを特徴とする。
【０００８】
【実施例】すべて制限されない実例によって与えられる
添付の図面に関連する以下の記載は、いかにして本発明
が実現され得るかを一層理解されるようにするであろ
う。
【０００９】図１は図面に100 の符号を付されたATM(非
同期伝送モード) ネットワークの図式的表現を与えてい
る。このネットワークの記述は、英国でアリスワアーウ
ッド版で発行されたマーチン デ プリッカーによる
「非同期伝送モード」と表題を付けられた刊行物に記載
されている。このネットワークは、それぞれノード 102
〜103, 102〜107, 103〜105, 103〜104, 104〜105, 104
〜108, 104〜106, 107〜108 及び 106〜107 を接続する
ためにリンク 110〜118 により相互接続された種々のノ
ード102, 103, 104, 105, 106, 107及び108 により形成
されている。このネットワークへの種々のアクセスは 1
20〜128 の符号を付けられている。これらのアクセスは
リンク 130〜138 を介して、それぞれノード108, 106,
107, 102,103 及び105 へ接続されている。これらのア
クセスへは種々のマルチプレクス及びデマルチプレクス
装置160, 161及び162 が接続されている。これらの装置
のうちでは、本発明の目的であるマルチプレクス装置16
0 と、その装置160 の動作と逆の動作を実行する２個の
デマルチプレクス装置161 及び162 とが区別されなけれ
ばならない。４個のアクセス120, 121, 122 及び123 へ
の接続のために、マルチプレクス装置160 は４個の接続
端子170, 171, 172 及び173 を具えている。かくして、
記載された例のネットワーク内では、情報信号がネット
ワーク100 を通過することによって装置160 から装置16
1 及び162 まで行くことができる。伝達されるべきこれ
らの情報信号は、マルチプレクス装置160 の複数のアク
セス端子1801 〜 180N へ印加され、且つとりわけ装置1
61 の出力端子 1851 〜 185N'及び装置162 の出力端子
1901 〜 190N"上に発生され得る。このネットワーク内
で伝達される情報信号は構造が図２に示されるセルの形
態で与えられる。これらのセルは53オクテットにより形
成され、それらのうちの５個がヘッダHDを構成し、その
他の48オクテットPLが伝達サービスのためのデータを含
んでおり、そのデータは、所望に従って、受信に際して
このサービスのデータを再構成するための付加的な情報
信号を伴っている。
【００１０】図３は本発明によるマルチプレクス装置に
対する一実施例を示している。
【００１１】それは、共通データ線200 へ接続された、
それぞれ出力端子S1, S2, …, SMを各々が有する複数
のサービス回路C1, C2, …, CM と、この共通データ線
200へこれも接続された入力端子E0, E1, E2及びE3を各
々が有する複数のネットワーク回路R0, R1, R2及びR3と
により形成されている。
【００１２】各サービス回路C1, C2, …, CM へはユー
ザアクセス端子、すなわちサービス回路C1のための端子
1801〜1805及びその他のサービス回路のための端子 180
6 〜180N （図３には示されていない）が接続されてい
る。原則として、各サービス回路C1, C2, …, CM は所
定のサービスに割り当てられる。例えば、サービス回路
C1はビデオ会議型のビデオリンクへ割り当てられ、サー
ビス回路C2は電話リンクへ、またサービス回路 CM はロ
ーカルネットワーク拡張へ割り当てられる。
【００１３】各サービス回路C1, C2, …, CM は、FIFO
（先入れ先出し）型のメモリにより形成された少なくと
も１個の待ち行列素子を具えている。実際にはこれは独
立な読取回路及び書込回路を具えている読取／書込メモ
リによって実現される。参照符号 2051 〜 205P はサー
ビス回路C1内に含まれる種々の待ち行列素子を表してい
る。これらの素子は、種々の情報セルがこのネットワー
ク100 を通過する前に種々のそれら情報セルを記憶する
ことを可能にする。２本の電線、すなわち1061〜 106P
及び 2071 〜 207P は、それぞれ読取制御信号及び空き
メモリ信号を、あるいは言い換えれば、少なくとも１個
のセルをメモリが含むか含まないかを指示する信号を伝
達するために、これらの待ち行列素子の各々へ割り当て
られる。スイッチング素子250 が種々のアクセス端子を
待ち行列素子 2051 〜 205P へ切り換えることを可能に
する。このスイッチング素子250 は、セルがユーザのセ
ル形成器において形成されない場合には、セル形成器26
0 へ結合され得る。本発明はセル形成器に関係するもの
ではないので、これをもっと詳細に説明する必要はな
い。スイッチング素子250 により実行される切り換え
は、表262 により規定される。この表は管理回路270 に
よって書かれ、その管理回路はユーザが接続されるアク
セス端子1801〜1805のうちの１個と待ち行列素子 2051
〜 205P のうちの１個との間の通信を与えるためにパー
ソナルコンピュータPCにより形成されてもよい。
【００１４】メモリ275 より成形された表が、このサー
ビス回路内で共通データ線200 への種々の待ち行列素子
のアクセスを管理することを可能にする。管理回路270
よってこれも書かれるこの表が、待ち行列素子をVPI(バ
ーチャルパス識別子) とネットワークアクセス識別子と
の連接である受け手コードへ割り当てることを可能にす
る。VPI は８ビットで形成され、且つネットワークアク
セスの数はこの記載された例においては４であるから、
従って所定の届け先は10ビットのコードにより表現され
る。この表は全部のサービス回路C1, C2, …, CM によ
り共有される第１サービス線280 から来る種々の受け手
コードによりアドレスされる。この表は待ち行列素子 2
051 〜 205P を確認するか又は確認しないコードを対応
して作り出す。この確認コードはレジスタ288 に記憶さ
れる。活性な場合にはアクセスコードにより表されるサ
ービス回路C1の少なくとも１個の待ち行列素子が、少な
くとも１個のセルを含んでいることを知らせる信号DA1
を、ORゲート290 が発生する。これは２個の入力端子を
有するAND ゲート 2951 〜 295P の組により決定され、
それらの入力端子のうちの第１の入力端子がレジスタ28
8 から来る割当信号を受信し、第２の入力端子が電線 2
071 〜 207P を介して伝達される信号を受信する。ORゲ
ート290 の入力端子はAND ゲート 2951 〜 295P から出
力信号を受信する。
【００１５】各サービス回路が識別コードを割り当てら
れるので、そのサービス回路の識別コードに一致するコ
ードが第２サービス線315 を介して伝達された場合に、
デコード回路310 が活性信号を発生する。待ち行列素子
のうちの１個がレジスタ288に含まれるコードがクロッ
ク317 より発生される信号Ｈの各縁により通過すること
を許容し、且つその結果、関連する待ち行列素子の読取
を活性化する確認回路316 を介してこの動作に関連する
場合に、デコード回路310 から来るデコード信号が待ち
行列素子のうちの１個を選択することを可能にするの
で、セルが共通データ線200 上を伝達される。
【００１６】図４はネットワーク回路R0の構造のもっと
詳細な表現を与えており、これで他のネットワーク回路
R1, R2及びR3が同じ構造を有し得ることが理解される。
【００１７】ネットワーク回路R0は、共通データ線200
を接続端子170 へ接続する出力回路400 を具えている。
【００１８】ネットワーク回路R0はまた良好に規定され
た期間内に受け手コードを作り出すための割当回路410
も含んでいる。
【００１９】割当回路410 は以下に説明する方法で伝え
られる受け手コードを含んでいる読取／書込メモリ412
により形成される割当表を具え且つ前記受け手コードを
読み取るために設けられた表読取素子を含んでいる。こ
の読取素子は前記メモリのアドレスカウンタ414 により
形成される。このカウンタが一定の速度でパルスH1を計
数するので、メモリは循環的方法で永久に読み取られ
る。
【００２０】このネットワーク回路R0は更に仲裁回路45
0 を含んでいる。この仲裁回路は共通データ線200 への
アクセスが与えられるサービス回路の識別コードを出力
端子465 が発生する処理回路455 により形成されてい
る。状態メモリ470 が前の状態及び特にこのネットワー
クアクセスからの256 個のアクセスできる届け先のうち
の一つへのアクセスが得られた最後のサービス回路の識
別コードを含んでおり、このVPI(パーチャルパス識別
子) フィールドは８個の２進素子の幅を有する。処理回
路455 の入力は、一方では、バッファレジスタ472 を通
過する信号DA1,DA2,…, DAM により、他方では、第１サ
ービス線280 により伝達される受け手コードにより形成
されている。
【００２１】本発明によれば、情報多重化装置は更に前
記共通データ線200 上のセルが前記出力回路の流速の関
数として出力回路の各々へ取られる割当期間に対する割
当回路を更に含んでいる。この回路は期間TSの番号のコ
ードによりアドレスされるメモリ500 の形態で起こり、
そのコードは全部のネットワーク回路R0, R1, R2及びR3
により共有される線510 により伝達される割当表により
形成されている。これらの時間コードは、信号Ｈのパル
スを計数するカウンタ250(図３) により処理される。
【００２２】メモリ500 は単一ビットワードで構成され
且つカウンタ520 の計数容量に等しい数の位置を有して
いる。この例のネットワークにおいては64個である。割
当に際しての指示はこのメモリ500 の位置に記憶され
る。かくして、論理「１」はこの時間コードがネットワ
ーク回路を指示することを表すために決められ、且つ論
理「０」はこの時間コードがネットワーク回路を指示し
ないことを表すために決められる。このメモリ500 は以
下に説明する方法で管理回路270 により前もってプログ
ラムされている。
【００２３】ネットワーク回路の伝送速度が低い場合に
は、それらの数はそれの伝達容量に関しては共通データ
線200 を飽和させること無しに修正されてもよい。
【００２４】本発明のもう一つの態様によると、前述の
情報多重化装置はパイプライン動作を認可するパイプラ
インレジスタを具えている。これらの種々のレジスタは
クロック信号Ｈの速度で時間を決められる。
【００２５】サービス回路C1において、パイプラインレ
ジスタ515 及び516 が、サービス線280 及び315 内へ挿
入される。その他のサービス回路 C2 〜 CM も当然類似
のレジスタを具えている。
【００２６】ネットワーク回路R0においては第１パイプ
ラインレジスタ550 が共通データ線200 を出力回路400
と相互接続し、このレジスタは信号H5の速度で負荷され
る。信号H3の速度で負荷される第２レジスタ552 及び第
３レジスタ553 は、仲裁回路450 により処理されるべき
種々の情報信号を発生する。一方ではレジスタ552 が種
々の信号 DA1〜DAM を受信し、且つ他方ではレジスタ55
3 がサービス線280 を介して伝達されるコードを受信す
る。この仲裁回路450 により処理された情報は信号H4の
速度で第４レジスタ554 により受信される。第５レジス
タ556 が割当回路410 の出力端子をサービス線280 と相
互接続する。
【００２７】信号H2, H3, H4及びH5は、信号Ｈの周期と
各々等しい連続する時間シフトにより信号H1から得られ
る。この信号H1は、一方の入力端子が信号Ｈを受信し且
つ他方の入力端子がその動作に先立って確認されたメモ
リ500 内に含まれいたビットの値を受信する２個の入力
端子を有するAND ゲート580 により信号Ｈから得られ
る。この確認はフリップフロップ582 により信号Ｈの速
度で行われる。
【００２８】AND ゲート580 の出力端子と縦続組み合わ
せで配設された遅延素子590, 591,592 及び593 がそれ
ぞれの信号H2〜H5を発生する。これらの遅延素子が信号
Ｈの前記周期と等しい遅延を作り出す。
【００２９】本発明による情報多重化装置の動作は次の
通りである。
【００３０】ａ）管理回路の機能 この管理回路270 が、一方ではこの回路とユーザとを取
り扱う管理プログラムと、他方ではネットワーク管理プ
ログラムとの間のインターフェースを形成している。
【００３１】管理プログラムは種々のアクセス端子と待
ち行列素子との間になされるべき接続を決める。装置管
理プログラムが一定の速度を有するアクセスを保持する
ためにネットワーク管理プログラムと連絡する。この要
請の後にネットワーク管理プログラムは、受領者により
望まれる届け先を、通知されたような、短縮された形態
で表現する受け手コードを作り出す。この管理回路か
ら、種々のメモリ表262,275, 412, 470及び500 が取り
扱われるべきトラフィックの関数として負荷される。
【００３２】ｂ）ネットワーク回路により取り去られる
べきセルに対する期間の割当 前述の例のフレームワーク内では、149.79×106 bit/s
（毎秒当たりビット）の最大速度で各アクセス線上をネ
ットワーク100 へセルが送られ得る。時間コードTSが０
から63まで変化し、且つそれ故に、カウンタ520 は64を
法とするカウンタである。ネットワーク回路は全部この
最大速度で伝達するために用いられるので、64個の時間
コードから最大16個の時間コードTSがネットワーク回路
の各々へ割り当てられる。同一のネットワーク回路に対
して、割り当てられた時間コードTSは少なくとも３個の
時間コードTSにより分離されねばならない。かくして信
号Ｈの周期は707.5 nsである。
【００３３】図５にこれらの期間TSの割当の例が示され
ている。かくしてネットワーク回路R0は最大速度へ割り
当てられ、16個のコードTSがこの回路へ割り当てられ、
すなわちコード「０」、「４」、「８」、「12」、……
が割り当てられる。ネットワーク回路R1は二倍小さい速
度へ割り当てられている。コードTS「１」、「９」、…
…がこのネットワーク回路R1へ割り当てられている。ネ
ットワーク回路R2もこの最大速度へ割り当てられて、コ
ード「２」、「６」、「10」、「14」、……、「62」が
このネットワーク回路R2へ割り当てられている。ネット
ワーク回路R3は低速度へ割り当てられ、且つ単一時間コ
ードTS、すなわち「３」がこのネットワーク回路R3へ割
り当てられている。
【００３４】ｃ）割当回路410 の動作 この割当回路410 がその間種々のサービス回路C1, C2,
…, CM に含まれる待ち行列に対して共通な共通データ
線200 がアクセスできるので、セルが共通データ線200
及び出力回路400 を介して接続端子170 へ伝達される期
間を規定する。読取／書込メモリ412 が以下に説明する
はずの方法で伝えられる受け手コードを含んでおり、且
つ信号H1の速度でこのメモリをアドレスするために、ア
ドレスカウンタ414 が設けられているので、このメモリ
は循環的方法で永久に読み取られる。このことが前記受
け手コードが現れる速度を決定する。
【００３５】この読取／書込メモリ412 も管理回路270
によりプログラムされる。管理プログラムが種々の届け
先に対する速度要請を考慮して、且つ意図されるトラフ
ィックに対するネットワークの必要な手段を得るための
要請を策定する。この要請がバーチャルパス識別子によ
り形成される受け手コードとネットワークアクセス回路
を確認するコードとを発生するネットワーク管理プログ
ラムへ転送される。その時その管理プログラムは次の考
慮の関数として読取／書込メモリ412 にこの受け手コー
ドを書き込む。
【００３６】クロックパルスの速度が伝達され得る最大
速度を決定する。149.76×106bit/s（毎秒当たりビッ
ト）の実際の例を取ってみると、パルスH1に対する周期
は2.83μs より小さくはなり得ない。それで、届け先に
対して必要なトラフィックがこの最大速度を有する場合
には、メモリの全部の位置がこのサービスに関連するだ
ろう。このメモリのサイズは保証されるべき最低速度 d
min 、例えば4.5 ×103bit/s により部分的に規定され
る。メモリのこのサイズはかくして32768 位置である。
このサイズも、伝送が行われる速度の粒度、すなわち、
転送が可能なすべての異なる速度により規定される。可
能な速度の数が大きいほど表は大きい。
【００３７】ｄ）仲裁回路 状態メモリ470 はバーチャルパス識別子コードが存在す
るのと同じ数のメモリ位置、すなわち256 個を含んでい
る。選択される仲裁機構はレキシントン書店で発行され
たケネス ジェイ ターバー及びジェラルド エム メ
イソン著「分散形プロセッサ通信体系」の第５章第140
及び141 頁に記載された届け先の各々に対する回転する
優先度の仲裁機構である。この機構が使用される場合に
は、状態メモリ470 はなんらの初期化をも必要としな
い。
【００３８】信号Ｈの速度よりも16倍の速度を有するク
ロック信号H16 により決定される計算の種々の局面で、
優先度が決定される。
【００３９】所定の届け先に対する仲裁コンテキスト
は、この届け先に相当するバーチャルパス識別子番号か
ら得られるアドレスにおいて状態メモリ470 に記憶され
る。
【００４０】この時仲裁手順は次の局面で形成される。
すなわち、 ‐ バーチャルパス識別子コードに関連する仲裁コンテ
キストが状態メモリ470から読み取られ、 ‐ 種々のアクセス回路の間の仲裁が回転する優先度の
機構に従って実行され、 ‐ アクセスを得られた回路のコードが第２サービス線
315 より伝達され、 ‐ バーチャルパス識別子受け手コードに関連する新し
い仲裁コンテキストが状態メモリ470 に書き込まれる。
【００４１】ｅ）パイプラインの機能 図５がこの機能の良好な図解を与えている。
【００４２】TS＝「０」の場合には、値「１」ビットが
ネットワーク回路のフリップフロップ582 の出力端子に
存在して、それが信号H1を現れさせる。これが割当局面
である。
【００４３】TS＝「１」の場合には、ネットワーク回路
の読取／書込メモリ412 から来る受け手コードが第１サ
ービス線280 上を伝達される。これが届け先に対する呼
び出し局面である。
【００４４】このコードがメモリ275 によって各サービ
ス回路において解析される。待ち行列素子のうちの一つ
がこの届け先に関連する場合には、信号DA1 が活性とな
る。全部のサービス回路から来る信号 DA1〜DAM が、TS
＝「２」の場合にネットワーク回路R0により解析され
る。これがデータ線へのアクセスが要請される局面であ
る。
【００４５】ネットワーク回路R0の仲裁回路が、TS＝
「３」の場合に仲裁回路の裁定を与える。これが共通線
へのアクセスが与えられる局面である。
【００４６】TS＝「４」の場合には、関連する待ち行列
素子のセルがデータ線上を伝達される。これがデータ伝
達局面である。
【図面の簡単な説明】
【図１】本発明による多重化装置がそれに接続されるネ
ットワークを示している。
【図２】このネットワークを通り伝達れれる情報セルの
構造を示している。
【図３】本発明による多重化装置を示している。
【図４】図３に示した装置のネットワーク回路形成部分
を示している。
【図５】本発明による装置のパイプライン機能を表現す
る時間図を示している。
【符号の説明】
100 ネットワーク 102 〜108 ノード 110 〜118 リンク 120 〜128 アクセス 130 〜138 リンク 160 マルチプレクス装置 161, 162 デマルチプレクス装置 170 〜173 接続端子 1801〜 180N アクセス端子 1851〜 185N' 出力端子 1901〜 190N" 出力端子 200 共通データ線 2051〜 205P 待ち行列素子 2061〜 206P 電線 2071〜 207P 電線 250 スイッチング素子 260 セル形成器 262 表 270 管理回路 275 メモリ 280 第１サービス線 288 レジスタ 290 ORゲート 2951〜 295P AND ゲート 310 デコード回路 315 第２サービス線 316 確認回路 317 クロック 400 出力回路 410 割当回路 412 読取／書込メモリ 414 アドレスカウンタ 450 仲裁回路 455 処理回路 465 出力端子 470 状態メモリ 472 バッファレジスタ 500 メモリ 510 線 515, 516 パイプラインレジスタ 520 カウンタ 550 第１パイプラインレジスタ 552 第２レジスタ 553 第３レジスタ 554 第４レジスタ 556 第５レジスタ 580 AND ゲート 582 フリップフロップ 590 〜593 遅延素子 C1〜 CM サービス回路 DA1 〜DAM 信号 E0〜E3 入力端子 Ｈ 信号 H1 パルス H2〜H5 信号 H16 クロック信号 HD ヘッダ PL 残りのオクテット R0〜R3 ネットワーク回路 S1〜 SM 出力端子 TS 時間コード
フロントページの続き (72)発明者 ジャン ミシェル カルミン フランス国 75017 パリ パサージ レ ジャンドル ７

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ネットワークと情報多重化装置とを具え
    その情報多重化装置がその装置のアクセスの一方からも
    う一つのアクセスへ情報セルを伝達する通信システムで
    あって、且つ ‐ 一定の速度で一定の届け先へ伝達されるべき情報を
    有するユーザのための複数のアクセス端子と、 ‐ 前記ネットワークの複数のアクセスのための複数の
    接続端子と、 ‐ ユーザデータを蓄積するため及び伝達されるべきセ
    ルをデータ出力端子上に作り出すための待ち行列素子を
    含んでいる複数のサービス回路と、 ‐ 前記サービス回路のデータ出力端子を相互接続する
    共通データ線と、 ‐ 入力端子が前記データ線へ接続され且つ出力端子が
    前記接続端子へ接続された出力回路を具えている複数の
    ネットワーク回路と、を具えている通信システムにおい
    て、 該システムが更に ‐ 前記出力回路の流速の関数としてセルが前記データ
    線から前記出力回路の各一個へ取られ得る期間を割り当
    てるための割当回路を具えていることを特徴とする通信
    システム。
  2. 【請求項２】 請求項１記載の通信システムにおいて、 前記割当回路が割当指示を含むための位置を具えている
    ネットワーク回路へ割り当てられる割当表により、及び
    割当指示が読み取られ得る期間を決定するために前記表
    を読み取るための期間の番号のためのコードを発生する
    ための発生回路により形成されていることを特徴とする
    通信システム。
  3. 【請求項３】 請求項１又は２記載の通信システムにお
    いて、 各ネットワーク回路が前記の割り当てられた期間により
    規定される期間内に待ち行列素子に対する前記データ線
    へのアクセスのためのアクセス時間コードを発生するた
    めの割当回路を具えていることを特徴とする通信システ
    ム。
  4. 【請求項４】 請求項３記載の通信システムにおいて、 種々の待ち行列素子が同じ受け手コードに関連している
    場合に各ネットワーク回路がセルを送信することを公認
    された待ち行列素子を決定するための仲裁回路を具えて
    いることを特徴とする通信システム。
  5. 【請求項５】 請求項１〜４のいずれか一項記載の通信
    システムにおいて、 パイプラインレジスタがパイプライン機能を公認するた
    めに設けられていることを特徴とする通信システム。
  6. 【請求項６】 請求項５記載の通信システムにおいて、 種々の動作局面、すなわち ‐ 関連するネットワーク回路の出力回路のための利用
    時間を決定する割当局面と、 ‐ 局面が割当回路より影響される届け先に対する呼び
    出し局面と、 ‐ データが前記届け先に関連するサービス回路により
    影響されるデータ線へのアクセスを要請するための要請
    局面と、 ‐ 共通線へのアクセスが与えられそのアクセスは前記
    仲裁回路により与えられる局面と、 ‐ 前記出力回路により影響されるデータ伝達のための
    伝達局面と、を実行するようにパイプラインレジスタが
    配設されていることを特徴とする通信システム。
  7. 【請求項７】 情報多重化装置の一つのアクセスからも
    う一つのアクセスへ情報セルを伝達し、且つ ‐ 一定の速度で一定の届け先へ伝達されるべき情報を
    有するユーザのための複数のアクセス端子と、 ‐ 前記ネットワークの複数のアクセスのための複数の
    接続端子と、 ‐ ユーザデータを記憶するため及びデータ出力端子上
    に伝達されるべきセルを作り出すための待ち行列素子を
    含んでいる複数のサービス回路と、 ‐ 前記サービス回路のデータ出力端子を相互接続する
    共通データ線と、 ‐ 入力端子が前記データ線へ接続され且つ出力端子が
    前記接続端子へ接続された出力回路を含んでいる複数の
    ネットワーク回路と、を具えている特にATM(非同期伝送
    モード) 型のネットワークのための情報多重化装置にお
    いて、 該装置が更に、 ‐ 前記出力回路の速度の関数としてセルが前記データ
    線から前記出力回路の各一個へ取られ得る期間を割り当
    てるための割当回路を具えていることを特徴とする情報
    多重化装置。
JP6293294A 1993-03-31 1994-03-31 通信システム Pending JPH07183895A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9303776 1993-03-31
FR9303776 1993-03-31

Publications (1)

Publication Number Publication Date
JPH07183895A true JPH07183895A (ja) 1995-07-21

Family

ID=9445585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6293294A Pending JPH07183895A (ja) 1993-03-31 1994-03-31 通信システム

Country Status (3)

Country Link
US (1) US5539738A (ja)
EP (1) EP0618748A1 (ja)
JP (1) JPH07183895A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2732530A1 (fr) * 1995-03-29 1996-10-04 Trt Telecom Radio Electr Systeme de communication comportant un reseau et dispositif de multiplexage convenant a un tel systeme
EP0771130B1 (fr) 1995-10-25 2005-10-05 Koninklijke Philips Electronics N.V. Dispositif de multiplexage et de planification pour un réseau de commutation ATM
JP3437071B2 (ja) * 1997-10-28 2003-08-18 富士通株式会社 Ａｔｍセル多重装置
JP3679249B2 (ja) * 1998-07-31 2005-08-03 富士通株式会社 Ａｔｍセル多重装置
FR2823037B1 (fr) * 2001-03-27 2003-06-20 Thomson Csf Procede d'optimisation de la gestion de la bande passante d'un canal de transmission numerique

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597075A (en) * 1981-08-21 1986-06-24 Italtel-Societa Italiana Telecomunicazioni S.P.A. Modular switching network for telecommunication system
FR2553609B1 (fr) * 1983-10-14 1985-12-27 Chomel Denis Systeme de multiplexage numerique temporel asynchrone a bus distribue
DE3823878A1 (de) * 1988-07-14 1990-01-18 Philips Patentverwaltung Koppelfeld fuer ein vermittlungssystem
FR2635243B1 (fr) * 1988-08-05 1994-01-14 Lmt Radio Professionnelle Commutateur de paquets pour un transfert de donnees en mode asynchrone dans un reseau de transmission numerique
US5072442A (en) * 1990-02-28 1991-12-10 Harris Corporation Multiple clock rate teleconferencing network
FR2670972A1 (fr) * 1990-12-20 1992-06-26 Lmt Radio Professionelle Commutateur de transit d'un reseau asynchrone, notamment un reseau atm.
US5251209A (en) * 1991-03-28 1993-10-05 Sprint International Communications Corp. Prioritizing attributes in integrated services networks

Also Published As

Publication number Publication date
US5539738A (en) 1996-07-23
EP0618748A1 (fr) 1994-10-05

Similar Documents

Publication Publication Date Title
JP2538720B2 (ja) パケット／回線スイッチング装置
US5351043A (en) Queueing protocol
US4630258A (en) Packet switched multiport memory NXM switch node and processing method
JP2991282B2 (ja) 非同期式ネットワーク上における一定、可変、最大努力速度のデータのセル多重変換方法及びシステム
EP0179550B1 (en) Controlled star network
US5261059A (en) Crossbar interface for data communication network
CA2161476C (en) Telecommunication system with synchronous-asynchronous interface
US5594723A (en) ATM information system and multiplexer for assigning and controlling access time
CA2504866C (en) Cell based wrapped wave front arbiter (wwfa) with bandwidth reservation
EP0256701B1 (en) Crosspoint circuitry for data packet space division switches
EP0195589A2 (en) Switching system for transmission of data
JPH11234309A (ja) 非同期転送モード・セル送信スケジューリング
US6262989B1 (en) Apparatus and method for providing different quality of service connections in a tunnel mode
JPH065527B2 (ja) 通信ネットワークアダプタ
JPH11252127A (ja) オーバースケジュール条件でのａｔｍセル送信の公平なスケジューリング
US4707693A (en) Through-traffic priority protocol in a communications system
US6061358A (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
US5347514A (en) Processor-based smart packet memory interface
US6904046B2 (en) Self-route multi-memory packet switch adapted to have an expandable number of input/output ports
JPH07183895A (ja) 通信システム
EP0257168B1 (en) Pseudo synchronous transportation apparatus in a communication network
JPH0818576A (ja) 通信システム
US5228032A (en) Interconnection element for an asynschronous time-division multiplex transmission system
US4331835A (en) Interface unit for a modular telecommunication system
US20030099261A1 (en) Multi-link segmentation and reassembly sublayer for bonding asynchronous transfer mode permanent virtual circuits