JPH07183109A - Trimming element - Google Patents

Trimming element

Info

Publication number
JPH07183109A
JPH07183109A JP5326766A JP32676693A JPH07183109A JP H07183109 A JPH07183109 A JP H07183109A JP 5326766 A JP5326766 A JP 5326766A JP 32676693 A JP32676693 A JP 32676693A JP H07183109 A JPH07183109 A JP H07183109A
Authority
JP
Japan
Prior art keywords
insulating film
fuse
polysilicon fuse
trimming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5326766A
Other languages
Japanese (ja)
Inventor
Seiji Yoshihara
誠二 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5326766A priority Critical patent/JPH07183109A/en
Publication of JPH07183109A publication Critical patent/JPH07183109A/en
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

PURPOSE:To decrease a fusing current while the resistance of a fuse for trimming is kept low. CONSTITUTION:A polysilicon fuse 3 is formed on a first insulating film 2 and is insulated from an aluminium wiring 5 by a second insulating film 4. Such a first opening part 8 as a part of the fuse 3 and a part of the film 2 are exposed is formed in the film 4 and moreover, such an exposed part is etched also in the film 2 and a hollow part 7 is formed. A space to encircle the fuse 3 is formed of the parts 7 and 8. Accordingly, a heat diffusion in the space is suppressed by the existence of such the part formed of the parts 7 and 8 and the fuse 3 is cut even by a low fusing current.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はトリミング用ヒューズを
具備する集積回路に関し、特にヒューズの構造に関す
る。
FIELD OF THE INVENTION The present invention relates to integrated circuits having trimming fuses, and more particularly to fuse structures.

【0002】[0002]

【従来の技術】集積回路、特にアナログ集積回路におい
ては、製造工程での特性ばらつきの調整のために、ヒュ
ーズ素子によるトリミングが必要とされる。例えば、パ
ターニングした抵抗は抵抗値の精度が出にくく±30%
にもなる。このため高精度を必要とする抵抗はやや低め
に作っておき、ヒューズを溶断することによる抵抗値の
調整が行なわれる。
2. Description of the Related Art In an integrated circuit, particularly an analog integrated circuit, trimming by a fuse element is necessary for adjusting characteristic variations in a manufacturing process. For example, the resistance of patterned resistance is difficult to obtain the accuracy of resistance value ± 30%.
It also becomes. Therefore, the resistance that requires high precision is made slightly lower, and the resistance value is adjusted by blowing the fuse.

【0003】図4は、2つのヒューズ素子を用いた抵抗
トリミングの回路の例である。
FIG. 4 is an example of a circuit for resistance trimming using two fuse elements.

【0004】B−B’間は、抵抗R、r1 およびr2 が
直列接続されている。初期の状態では、抵抗r1 、r2
はヒューズ1、2で短絡されているためB−B’間の抵
抗はRである。
Resistors R, r1 and r2 are connected in series between BB '. In the initial state, the resistances r1 and r2
Is short-circuited by the fuses 1 and 2, the resistance between BB 'is R.

【0005】抵抗調整が必要な場合には、例えばT1 と
T2 の端子間に溶断電流を流してヒューズ1を溶断する
ことにより抵抗値をR+r1 とすることができる。
When resistance adjustment is required, for example, a resistance value can be set to R + r1 by flowing a fusing current between the terminals T1 and T2 to fuse the fuse 1.

【0006】ヒューズ2についても同様にr2 の調整が
可能であり、結局R、R+r1 、R+r2 、R+r1 +
r2 の組合せが可能となる。
Similarly, the fuse 2 can be adjusted in r2, and eventually R, R + r1, R + r2, R + r1 +.
A combination of r2 is possible.

【0007】ヒューズと抵抗の数と組合せを変えること
によりさらに細かい調整も可能である。
Finer adjustment is possible by changing the number and combination of fuses and resistors.

【0008】[0008]

【発明が解決しようとする課題】ポリシリコンヒューズ
3の溶断は、溶断電流により生じるジュール熱によって
溶断されるのであるが、溶断電流が200mA〜300
mAと比較的大電流であるのは、ポリシリコンヒューズ
3に接している絶縁膜の熱電導率が、およそ0.65W
/mKと比較的熱をよく伝えるために、熱が拡散し易
く、ポリシリコンヒューズ3が溶断される温度にまでな
かなか達しないことに起因する。
The fusing of the polysilicon fuse 3 is performed by Joule heat generated by the fusing current, and the fusing current is 200 mA to 300 mA.
A relatively large current of mA is due to the fact that the insulating film in contact with the polysilicon fuse 3 has a thermal conductivity of about 0.65 W.
This is because the heat is relatively well transferred to / mK, so that the heat easily diffuses, and the temperature at which the polysilicon fuse 3 is blown does not easily reach the temperature.

【0009】一方、ポリシリコンヒューズ3の溶断は、
一般にウェーハ段階においてLSIテスターにより行わ
れるのであるが、通常LSIテスターの電源容量は10
0mA程度であるため、このようなテスターによっては
溶断することができないという問題があった。
On the other hand, the melting of the polysilicon fuse 3 is
Generally, this is done by an LSI tester at the wafer stage, but normally the power capacity of an LSI tester is 10
Since it is about 0 mA, there is a problem that it cannot be blown out by such a tester.

【0010】この問題の解決策として、ポリシリコンヒ
ューズ3の幅を細くするという方法がある。
As a solution to this problem, there is a method of narrowing the width of the polysilicon fuse 3.

【0011】これは、ポリシリコンヒューズ3の幅を細
くすることによって電流密度を高め、溶断電流によって
生じるジュール熱を集中させる方法であるが、溶断され
ていない状態ではある抵抗を短絡しなければならないた
めポリシリコンヒューズ3の抵抗は充分低くなければな
らないのに対し、あまり細いとポリシリコンヒューズ3
が寄生抵抗となってしまい、溶断されていない状態での
抵抗値を不正確にしてしまうので、あまり細くすること
はできない。
This is a method of increasing the current density by narrowing the width of the polysilicon fuse 3 and concentrating the Joule heat generated by the fusing current. However, the resistance which is not blown must be short-circuited. Therefore, the resistance of the polysilicon fuse 3 must be sufficiently low, while if it is too thin, the polysilicon fuse 3
Becomes a parasitic resistance and makes the resistance value in an unmelted state inaccurate, so it cannot be made too thin.

【0012】したがって、本発明はポリシリコンヒュー
ズ3の幅を細くすることなく、通常のLSIテスターに
よって溶断可能なトリミング素子を提供することを目的
とする。
Therefore, an object of the present invention is to provide a trimming element which can be blown by a normal LSI tester without reducing the width of the polysilicon fuse 3.

【0013】[0013]

【課題を解決するための手段】本発明のトリミング素子
は、ポリシリコンヒューズに隣接する絶縁膜の少なくと
も一部がポリシリコンヒューズを取り巻く空間を形成す
るようにエッチング除去され、絶縁膜とポリシリコンヒ
ューズとが接しない部分を有している。
In the trimming element of the present invention, at least a part of the insulating film adjacent to the polysilicon fuse is removed by etching so as to form a space surrounding the polysilicon fuse. It has a portion that does not contact with.

【0014】これにより、溶断電流によって生じるポリ
シリコンヒューズからのジュール熱が、絶縁膜と接しな
い部分において拡散されにくくなる。
As a result, the Joule heat from the polysilicon fuse generated by the fusing current is less likely to diffuse in the portion not in contact with the insulating film.

【0015】[0015]

【実施例】本発明の実施例が示すトリミング素子は、絶
縁膜と接触していない部分を有するポリシリコンヒュー
ズを用いている。
EXAMPLE A trimming element shown in an example of the present invention uses a polysilicon fuse having a portion which is not in contact with an insulating film.

【0016】かかる部分は熱が非常に拡散しにくいた
め、容易に溶断される温度にまで達し、ポリシリコンヒ
ューズの幅を細くすることなく溶断電流を小さくするこ
とができる。
Since heat hardly diffuses in such a portion, the temperature can easily reach a temperature at which the fuse is blown, and the fusing current can be reduced without narrowing the width of the polysilicon fuse.

【0017】まず、本実施例について、図面を参照して
説明する。図1は本実施例が示すトリミング素子の平面
図であり、図2は図1におけるA−A’断面を示す断面
図である。
First, this embodiment will be described with reference to the drawings. FIG. 1 is a plan view of a trimming element shown in this embodiment, and FIG. 2 is a sectional view showing an AA ′ section in FIG.

【0018】本実施例ではポリシリコンヒューズに接触
している上層および下層の絶縁膜の一部がエッチング除
去されており、かかる部分においてはポリシリコンヒュ
ーズと絶縁膜とは接触していない。
In this embodiment, the upper and lower insulating films in contact with the polysilicon fuse are partially removed by etching, and the polysilicon fuse and the insulating film are not in contact with each other in such a portion.

【0019】次に、図1および図2に示すトリミング素
子の製造工程について説明する。
Next, a manufacturing process of the trimming element shown in FIGS. 1 and 2 will be described.

【0020】なお、従来例と同一の部分には同一の符号
が付されている。まず、シリコン基板1上に酸化シリコ
ンからなる第1の絶縁膜2が形成される。
The same parts as those in the conventional example are designated by the same reference numerals. First, the first insulating film 2 made of silicon oxide is formed on the silicon substrate 1.

【0021】かかる絶縁膜はフィールド酸化膜であり、
いわゆるLOCOS工程の際に同時に形成される。
The insulating film is a field oxide film,
It is formed simultaneously during the so-called LOCOS process.

【0022】次に、第1の絶縁膜2上にポリシリコン配
線層がCVD法により形成され、所定の形状にパターニ
ングされてポリシリコンヒューズ3となる。
Next, a polysilicon wiring layer is formed on the first insulating film 2 by the CVD method and patterned into a predetermined shape to form a polysilicon fuse 3.

【0023】かかる工程も、トランジスタ等の素子間の
配線となるポリシリコン配線の形成の際に同時に行われ
る。
This step is also carried out at the same time as the formation of the polysilicon wiring which becomes the wiring between elements such as transistors.

【0024】つづいてチップの全面にリンガラス膜(P
SG)からなる第2の絶縁膜4が形成され、ポリシリコ
ン配線とさらにその上層に形成されるアルミニウム配線
とを接続するコンタクトホールの形成の際に、ポリシリ
コンヒューズ3上の第2の絶縁膜4にも同時にコンタク
トホール6が形成される。
Subsequently, a phosphorus glass film (P
The second insulating film 4 made of SG) is formed, and the second insulating film on the polysilicon fuse 3 is formed at the time of forming a contact hole for connecting the polysilicon wiring and the aluminum wiring further formed thereon. At the same time, the contact hole 6 is also formed in 4.

【0025】次に、アルミニウム膜がスパッタ法により
形成され、所定の形状にパターニングされてアルミニウ
ム配線5となる。
Next, an aluminum film is formed by the sputtering method and patterned into a predetermined shape to form the aluminum wiring 5.

【0026】以上の工程における構造は従来例の構造と
同一である。
The structure in the above steps is the same as that of the conventional example.

【0027】次にポリシリコンヒューズ3上の一部が現
れるように、第2の絶縁膜4をエッチングし、第1の開
口部8を形成する。
Next, the second insulating film 4 is etched so that a part of the polysilicon fuse 3 is exposed, and a first opening 8 is formed.

【0028】このとき第1の開口部8は、ポリシリコン
ヒューズ3の幅以上の大きさに形成される。
At this time, the first opening 8 is formed to have a size larger than the width of the polysilicon fuse 3.

【0029】したがって、図1に示すように第1の開口
部8によってポリシリコンヒューズ3の一部ばかりでな
く、第1の絶縁膜2の一部も露出する。
Therefore, as shown in FIG. 1, not only a part of polysilicon fuse 3 but also a part of first insulating film 2 is exposed by first opening 8.

【0030】次に、第1の開口部8のエッチングの際に
マスクとして用いたフォトレジストをそのまま用いて、
弗素系の薬品(例えば弗酸)により一部露出した第1の
絶縁膜2をエッチングする。
Next, the photoresist used as the mask during the etching of the first opening 8 is used as it is,
The first insulating film 2 which is partially exposed is etched with a fluorine-based chemical (for example, hydrofluoric acid).

【0031】これにより、垂直方向のみならず水平方向
にもエッチングが進行し、第1の絶縁膜2とポリシリコ
ンヒューズ3の間に中空部分7が形成される。
As a result, the etching progresses not only in the vertical direction but also in the horizontal direction, and a hollow portion 7 is formed between the first insulating film 2 and the polysilicon fuse 3.

【0032】なお、本実施例においては第2の絶縁膜4
として、弗素系の薬品によりエッチングされるリンガラ
ス膜を用いているので、第1の開口部8の形成と中空部
分7の形成を同時に行うこともできる。
The second insulating film 4 is used in this embodiment.
Since the phosphorus glass film that is etched by the fluorine-based chemical is used as the above, the formation of the first opening 8 and the formation of the hollow portion 7 can be performed simultaneously.

【0033】図1および図2は以上の工程を経て形成さ
れたトリミング素子であり、中空部分7および第1の開
口部8が形成されていることにより、ポリシリコンヒュ
ーズ3を取り巻く空間が存在している点で従来例と異な
る。
FIGS. 1 and 2 show the trimming element formed through the above steps. Since the hollow portion 7 and the first opening 8 are formed, a space surrounding the polysilicon fuse 3 exists. Is different from the conventional example.

【0034】本実施例によれば、ポリシリコンヒューズ
3と第1の絶縁膜2とは中空部分7において接触がなく
なり、第2の絶縁膜4とは第1の開口部8において接触
がなくなるため、ポリシリコンヒューズ3と第1および
第2の絶縁膜2および4との接触面積が、ポリシリコン
ヒューズ3の幅その他形状を変えることなく大幅に小さ
くなる。これにより、ポリシリコンヒューズ3における
上記非接触の部分において熱拡散が起こりにくくなるた
め、溶断されていない状態での抵抗を充分に低く保ちつ
つ溶断電流を100mA以下とすることができる。
According to this embodiment, the polysilicon fuse 3 and the first insulating film 2 are not in contact with each other in the hollow portion 7, and the second insulating film 4 is not in contact with each other in the first opening 8. The contact area between the polysilicon fuse 3 and the first and second insulating films 2 and 4 is significantly reduced without changing the width or other shape of the polysilicon fuse 3. As a result, thermal diffusion is less likely to occur in the non-contact portion of the polysilicon fuse 3, so that the fusing current can be set to 100 mA or less while keeping the resistance in the unfused state sufficiently low.

【0035】なお、第1の開口部8の大きさは図1に示
すように、ポリシリコンヒューズ3の幅の倍程度の長さ
において、ポリシリコンヒューズ3と第2の絶縁膜とが
接しないような大きさ、すなわち図1のように開口部の
形状が正方形に近い形であるとすれば、一辺がポリシリ
コンヒューズ3の幅の倍程度の長さを持つような大きさ
であれば充分な効果をもたらすことができるが、ポリシ
リコンヒューズ3からの熱拡散が抑えられる程度であれ
ば第1の開口部8がこれより小さくてもかまわない。
As shown in FIG. 1, when the size of the first opening 8 is about twice the width of the polysilicon fuse 3, the polysilicon fuse 3 and the second insulating film are not in contact with each other. If the opening has a shape close to a square as shown in FIG. 1, it is sufficient if one side has a length about twice the width of the polysilicon fuse 3. However, the first opening 8 may be smaller than the above size as long as the heat diffusion from the polysilicon fuse 3 can be suppressed.

【0036】また、第1の開口部8がこれよりも大きく
てもかまわないことは言うまでもない。
It goes without saying that the first opening 8 may be larger than this.

【0037】さらに、図1では第1の開口部8の形状を
正方形で示したが、他の形状(例えば円形)であっても
よい。
Further, although the shape of the first opening 8 is shown as a square in FIG. 1, it may be another shape (for example, circular).

【0038】また、第1の開口部8によってポリシリコ
ンヒューズ3の一部が露出したままなので、樹脂封止等
の方法によりパッケージする場合にはここから不純物が
進入するおそれがあるが、パッシベーション膜の形成前
にトリミングを行い抵抗値を調節した後、パッシベーシ
ョン膜を形成することにより、露出部分がなくなるの
で、不純物の進入の心配はない。
Further, since a part of the polysilicon fuse 3 is left exposed by the first opening 8, impurities may enter from here when the package is carried out by a method such as resin sealing, but the passivation film. Since the exposed portion is eliminated by forming the passivation film after trimming and adjusting the resistance value before forming the film, there is no concern that impurities may enter.

【0039】なお、気密封止の方法によってパッケージ
する場合には、パッシベーション膜の形成前にトリミン
グを行う必要はない。
In the case of packaging by the airtight sealing method, it is not necessary to perform trimming before forming the passivation film.

【0040】この場合、図3に示すようにパッシベーシ
ョン膜9の形成後、パッシベーション膜9における第1
の開口部8に相当する部分に第2の開口部10を形成す
ることにより、ポリシリコンヒューズ3とパッシベーシ
ョン膜9との接触をなくすことができる。
In this case, after forming the passivation film 9 as shown in FIG.
By forming the second opening 10 in a portion corresponding to the opening 8, the contact between the polysilicon fuse 3 and the passivation film 9 can be eliminated.

【0041】かかる第2の開口部10の形成はパッド部
分の開口と同一の工程により行うことができる。
The formation of the second opening 10 can be performed in the same process as the opening of the pad portion.

【0042】[0042]

【発明の効果】以上説明したように、本発明では、ポリ
シリコンヒューズに接する絶縁膜の一部を開口し、さら
に絶縁膜の一部を中空構造にしたことにより、ポリシリ
コンヒューズと絶縁膜との接触を減らし、トリミング時
のポリシリコンヒューズからの熱放散が防止されるた
め、溶断電流を100mA以下とすることができる。
As described above, according to the present invention, a part of the insulating film in contact with the polysilicon fuse is opened, and a part of the insulating film has a hollow structure. Is reduced and heat dissipation from the polysilicon fuse during trimming is prevented, so that the fusing current can be 100 mA or less.

【0043】これにより、トリミング用に特別仕様のL
SIテスターを使用することなく、通常のLSIテスタ
ーによってトリミングを行なうことができ、トリミング
に大電流を使用していないことから測定用プローブの寿
命の低下させることもない。
As a result, a specially designed L for trimming is used.
Trimming can be performed by an ordinary LSI tester without using an SI tester, and since a large current is not used for trimming, the life of the measuring probe is not shortened.

【0044】なお、レーザー光等によりトリミングする
場合も、熱により溶断しているため本発明をレーザー光
等によりトリミングを行う場合にも適用することができ
る。
The present invention can also be applied to the case of trimming with a laser beam or the like, because it is blown by heat even when trimming with a laser beam or the like.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例を示すトリミング素子の平面
図。
FIG. 1 is a plan view of a trimming element showing an embodiment of the present invention.

【図2】図1の断面図。FIG. 2 is a sectional view of FIG.

【図3】本発明の実施例を示すトリミング素子の他の断
面図。
FIG. 3 is another cross-sectional view of the trimming element showing the embodiment of the present invention.

【図4】トリミング素子を用いた回路の例を示す図。FIG. 4 is a diagram showing an example of a circuit using a trimming element.

【図5】従来例を示すトリミング素子の平面。FIG. 5 is a plan view of a trimming element showing a conventional example.

【図6】図5の断面図。6 is a sectional view of FIG.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 第1の絶縁膜 3 ポリシリコンヒューズ 4 第2の絶縁膜 5 アルミニウム配線 6 コンタクトホール 7 中空部分 8 第1の開口部 9 パッシベーション膜 10 第2の開口部 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 1st insulating film 3 Polysilicon fuse 4 2nd insulating film 5 Aluminum wiring 6 Contact hole 7 Hollow part 8 1st opening 9 Passivation film 10 2nd opening

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板上に形成された第1の絶縁
膜と、前記第1の絶縁膜上に形成され所定の形状にパタ
ーニングされたポリシリコンヒューズと、前記第1の絶
縁膜上および前記ポリシリコンヒューズ上に形成された
第2の絶縁膜と、前記第2の絶縁膜に形成されたコンタ
クトホールを通じて前記ポリシリコンヒューズと接続さ
れる配線層とからなるトリミング素子において、前記ポ
リシリコンヒューズに接する前記第1および第2の絶縁
膜の少なくとも一部が、前記ポリシリコンヒューズを取
り巻く空間を形成するようにエッチング除去されている
ことを特徴とするトリミング素子。
1. A first insulating film formed on a silicon substrate, a polysilicon fuse formed on the first insulating film and patterned into a predetermined shape, the first insulating film and the first insulating film. A trimming element including a second insulating film formed on a polysilicon fuse and a wiring layer connected to the polysilicon fuse through a contact hole formed in the second insulating film A trimming element, wherein at least a part of the first and second insulating films which are in contact with each other is removed by etching so as to form a space surrounding the polysilicon fuse.
【請求項2】 請求項1記載のトリミング素子を有する
チップ全面に形成されたパッシベーション膜をさらに有
し、前記パッシベーション膜は前記ポリシリコンヒュー
ズと接することなくエッチング除去されていることを特
徴とするトリミング素子。
2. The trimming device according to claim 1, further comprising a passivation film formed on the entire surface of the chip having the trimming element according to claim 1, wherein the passivation film is removed by etching without making contact with the polysilicon fuse. element.
【請求項3】 前記空間は、前記ポリシリコンヒューズ
の幅の少なくとも2倍の長さにわたって前記ポリシリコ
ンヒューズと前記第1および第2の絶縁膜とが接しない
ようにする空間であることを特徴とする請求項1記載の
トリミング素子。
3. The space is a space for preventing the polysilicon fuse and the first and second insulating films from being in contact with each other over a length that is at least twice the width of the polysilicon fuse. The trimming element according to claim 1.
【請求項4】 前記第1の絶縁膜が酸化膜であることを
特徴とする請求項1記載のトリミング素子。
4. The trimming element according to claim 1, wherein the first insulating film is an oxide film.
【請求項5】 前記第2の絶縁膜が酸化膜であることを
特徴とする請求項4記載のトリミング素子。
5. The trimming element according to claim 4, wherein the second insulating film is an oxide film.
JP5326766A 1993-12-24 1993-12-24 Trimming element Pending JPH07183109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5326766A JPH07183109A (en) 1993-12-24 1993-12-24 Trimming element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5326766A JPH07183109A (en) 1993-12-24 1993-12-24 Trimming element

Publications (1)

Publication Number Publication Date
JPH07183109A true JPH07183109A (en) 1995-07-21

Family

ID=18191460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5326766A Pending JPH07183109A (en) 1993-12-24 1993-12-24 Trimming element

Country Status (1)

Country Link
JP (1) JPH07183109A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169049A (en) * 1989-11-28 1991-07-22 Nec Corp Semiconductor integrated circuit
JPH04365351A (en) * 1991-06-13 1992-12-17 Nec Corp Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03169049A (en) * 1989-11-28 1991-07-22 Nec Corp Semiconductor integrated circuit
JPH04365351A (en) * 1991-06-13 1992-12-17 Nec Corp Semiconductor integrated circuit device

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
US6746947B2 (en) Post-fuse blow corrosion prevention structure for copper fuses
EP0112693B1 (en) Method of blowing fuses in an ic, for example for writing information into a fuse-type rom
KR920000227B1 (en) A retandant circuit in semiconductor device
JP2816394B2 (en) Semiconductor device
KR900002084B1 (en) Semiconductor device
KR0146284B1 (en) Fusible link with built-in redundancy
JPH07183109A (en) Trimming element
JPS63307758A (en) Integrated circuit device
JPH0621228A (en) Semiconuctor device
JPH01295440A (en) Semiconductor device
JPH04365351A (en) Semiconductor integrated circuit device
JPH058578B2 (en)
JPH0521604A (en) Structure for fuse of semiconductor device
JP2687469B2 (en) Semiconductor device
JP3372109B2 (en) Semiconductor device
JPH01272133A (en) Semiconductor device
JPH07130861A (en) Manufacture of semiconductor integrated circuit device
JPS63127549A (en) Fuse built-in type semiconductor device
JPS6350857B2 (en)
JPH04361566A (en) Semiconductor integrated circuit
JPH05136271A (en) Semiconductor integrated circuit device and its manufacture
JPH11297832A (en) Manufacture of semiconductor device
JPH0479137B2 (en)
JPS60154640A (en) Semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970218