JPH07176563A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07176563A JPH07176563A JP4288074A JP28807492A JPH07176563A JP H07176563 A JPH07176563 A JP H07176563A JP 4288074 A JP4288074 A JP 4288074A JP 28807492 A JP28807492 A JP 28807492A JP H07176563 A JPH07176563 A JP H07176563A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thermal expansion
- chip
- coefficient
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【目的】 フリップチップを搭載する半導体装置に関
し，低サイクル熱疲労耐性に優れた半導体装置の提供を
目的とする。 【構成】 基板１の表面に該基板１と熱膨張率が異なる
フリップチップ２をバンプ３を用いて搭載した半導体装
置において，該基板１の裏面に該基板１と熱膨張率が異
なる補償板４が密着して設けられ，該チップ２の熱膨張
率をβch，該基板１の熱膨張率をβsub 及び該補償板４
の熱膨張率をβcmとするとき，βch＞βsu b ＞βcm又は
βch＜βsub ＜βcmであることを特徴として構成する。
し，低サイクル熱疲労耐性に優れた半導体装置の提供を
目的とする。 【構成】 基板１の表面に該基板１と熱膨張率が異なる
フリップチップ２をバンプ３を用いて搭載した半導体装
置において，該基板１の裏面に該基板１と熱膨張率が異
なる補償板４が密着して設けられ，該チップ２の熱膨張
率をβch，該基板１の熱膨張率をβsub 及び該補償板４
の熱膨張率をβcmとするとき，βch＞βsu b ＞βcm又は
βch＜βsub ＜βcmであることを特徴として構成する。
Description
【０００１】
【産業上の利用分野】本発明はフリップチップを搭載す
る半導体装置に関し，特に低サイクル熱疲労耐性に優れ
た半導体装置に関する。
る半導体装置に関し，特に低サイクル熱疲労耐性に優れ
た半導体装置に関する。
【０００２】基板上に基板と熱膨張率の異なるフリップ
チップを搭載した半導体装置を，低温又は高温の環境で
使用する用途においては，室温で点検，補修をして再び
環境に戻す間に受ける数十〜数百回の低サイクルの熱履
歴による疲労が障害発生の原因となる。とくに，チップ
と基板とをバンプにより直接接続するフリップチップで
は，バンプの熱疲労による破断が接続不良の重要な要因
となる。
チップを搭載した半導体装置を，低温又は高温の環境で
使用する用途においては，室温で点検，補修をして再び
環境に戻す間に受ける数十〜数百回の低サイクルの熱履
歴による疲労が障害発生の原因となる。とくに，チップ
と基板とをバンプにより直接接続するフリップチップで
は，バンプの熱疲労による破断が接続不良の重要な要因
となる。
【０００３】例えば，２次元の赤外線ＣＣＤカメラで
は，受光特性に優れるＨｇＣｄＴｅ結晶にフォトダイオ
ードアレイを形成したチップを，ＣＣＤを形成したＳｉ
基板にセル毎にバンプを形成して接続し，各個のフォト
ダイオードとそれに対応するＣＣＤセルとを直結する。
しかし，この赤外線ＣＣＤカメラは窒素温度で動作する
ため，点検毎に熱サイクルを受け低サイクル疲労による
バンプの破断又は接触不良を招く。
は，受光特性に優れるＨｇＣｄＴｅ結晶にフォトダイオ
ードアレイを形成したチップを，ＣＣＤを形成したＳｉ
基板にセル毎にバンプを形成して接続し，各個のフォト
ダイオードとそれに対応するＣＣＤセルとを直結する。
しかし，この赤外線ＣＣＤカメラは窒素温度で動作する
ため，点検毎に熱サイクルを受け低サイクル疲労による
バンプの破断又は接触不良を招く。
【０００４】このため，フリップチップを搭載し，かつ
低サイクル熱疲労に対して耐性がある半導体装置が要求
されている。
低サイクル熱疲労に対して耐性がある半導体装置が要求
されている。
【０００５】
【従来の技術】従来，フリップチップは，基板上へバン
プを用いて直接接続されていた。かかる場合に生ずる問
題を以下の実施例を参照して説明する。
プを用いて直接接続されていた。かかる場合に生ずる問
題を以下の実施例を参照して説明する。
【０００６】図３は従来の実施例断面図であり，赤外線
ＣＣＤカメラの受光部とＣＣＤとの接続の構造を表して
いる。受光部は，図３（ａ）を参照して，２次元に配列
したフォトダイオードアレイが形成されたＨｇＣｄＴｅ
結晶のチップ２からなり，そのチップ２表面に，ダイオ
ードアレイの各ダイオード毎にこれらと電気的に接続す
るコンタクト層４及び各コンタクト層４毎にこれらの上
にバンプ３ａが形成される。
ＣＣＤカメラの受光部とＣＣＤとの接続の構造を表して
いる。受光部は，図３（ａ）を参照して，２次元に配列
したフォトダイオードアレイが形成されたＨｇＣｄＴｅ
結晶のチップ２からなり，そのチップ２表面に，ダイオ
ードアレイの各ダイオード毎にこれらと電気的に接続す
るコンタクト層４及び各コンタクト層４毎にこれらの上
にバンプ３ａが形成される。
【０００７】ＣＣＤ部はＳｉ基板１表面に形成され，そ
のセルは受光部のダイオード毎に対応して形成される。
ＣＣＤ部の各ダイオートとそれに対応する受光部の各セ
ルとの接続は，チップ２上のバンプ３ａと，これに対応
して基板１上に形成されたバンプ３ｂによりなされる。
のセルは受光部のダイオード毎に対応して形成される。
ＣＣＤ部の各ダイオートとそれに対応する受光部の各セ
ルとの接続は，チップ２上のバンプ３ａと，これに対応
して基板１上に形成されたバンプ３ｂによりなされる。
【０００８】かかる熱膨張率の異なるチップ２と基板１
とをバンプ３を用いて直接に接続する半導体装置では，
室温から動作温度である窒素温度（７７Ｋ）に降温した
とき，図３（ｂ）を参照して，チップ２と基板１との熱
膨張率の相違からパイメタルの原理に従い湾曲する。こ
のため，接続部分のバンプ３に大きな応力がかかりバン
プ３の塑性変形を生ずるため，バンプ３の低サイクル疲
労を招来し，その結果，接続不良さらには破断に至るの
である。
とをバンプ３を用いて直接に接続する半導体装置では，
室温から動作温度である窒素温度（７７Ｋ）に降温した
とき，図３（ｂ）を参照して，チップ２と基板１との熱
膨張率の相違からパイメタルの原理に従い湾曲する。こ
のため，接続部分のバンプ３に大きな応力がかかりバン
プ３の塑性変形を生ずるため，バンプ３の低サイクル疲
労を招来し，その結果，接続不良さらには破断に至るの
である。
【０００９】
【発明が解決しようとする課題】上述したように，従来
のフリップチップ搭載の半導体装置では，基板とチップ
との熱膨張率が相違するためバンプの低サイクル熱疲労
を招来し，バンプの接続不良又は破断を生ずるという問
題があった。
のフリップチップ搭載の半導体装置では，基板とチップ
との熱膨張率が相違するためバンプの低サイクル熱疲労
を招来し，バンプの接続不良又は破断を生ずるという問
題があった。
【００１０】本発明は，動作温度における基板とチップ
との熱膨張又は熱収縮の差を動作温度において基板が湾
曲することで吸収し，バンプに生ずる熱応力を減少する
ことにより，低サイクル熱疲労が小さい半導体装置を提
供することを目的とする。
との熱膨張又は熱収縮の差を動作温度において基板が湾
曲することで吸収し，バンプに生ずる熱応力を減少する
ことにより，低サイクル熱疲労が小さい半導体装置を提
供することを目的とする。
【００１１】
【課題を解決するための手段】図２は本発明の実施例断
面図であり，基板上にフリップチップを搭載した半導体
装置を表している。
面図であり，基板上にフリップチップを搭載した半導体
装置を表している。
【００１２】上記課題を解決するために，図２を参照し
て，本発明の第一の構成は，基板１の表面に該基板１と
熱膨張率が異なるフリップチップ２をバンプ３を用いて
搭載した半導体装置において，該基板１の裏面に該基板
１と熱膨張率が異なる補償板４が密着して設けられ，該
チップ２の熱膨張率をβch，該基板１の熱膨張率をβ
sub 及び該補償板４の熱膨張率をβcmとするとき，βch
＞βsub ＞βcm又はβch＜βsub ＜βcmであることを特
徴として構成し，及び，第二の構成は，第一の構成の半
導体装置において，該チップ２は，ＣｄＴｅ結晶板上に
堆積したＣｄＨｇＴｅ結晶表面に赤外線用フォトダイオ
ードアレイが形成されてなり，該基板１は，表面にＣＣ
Ｄ（電荷結合素子）が形成されたＳｉ板からなり，該チ
ップ２と該基板１とは，Ｉｎの該バンプ３により接合さ
れ，該補償板４は，β窒化シリコン（βＳｉ3 Ｎ4 ）か
らなることを特徴として構成する。
て，本発明の第一の構成は，基板１の表面に該基板１と
熱膨張率が異なるフリップチップ２をバンプ３を用いて
搭載した半導体装置において，該基板１の裏面に該基板
１と熱膨張率が異なる補償板４が密着して設けられ，該
チップ２の熱膨張率をβch，該基板１の熱膨張率をβ
sub 及び該補償板４の熱膨張率をβcmとするとき，βch
＞βsub ＞βcm又はβch＜βsub ＜βcmであることを特
徴として構成し，及び，第二の構成は，第一の構成の半
導体装置において，該チップ２は，ＣｄＴｅ結晶板上に
堆積したＣｄＨｇＴｅ結晶表面に赤外線用フォトダイオ
ードアレイが形成されてなり，該基板１は，表面にＣＣ
Ｄ（電荷結合素子）が形成されたＳｉ板からなり，該チ
ップ２と該基板１とは，Ｉｎの該バンプ３により接合さ
れ，該補償板４は，β窒化シリコン（βＳｉ3 Ｎ4 ）か
らなることを特徴として構成する。
【００１３】
【作用】図１は本発明の原理説明であり，装置使用時の
温度におけるチップ及び基板のそれぞれ単体の変形を断
面により表している。ここで，図１（ａ）は従来の半導
体装置での変形を，図１（ｂ）は本発明に係る半導体装
置での変形を表している。
温度におけるチップ及び基板のそれぞれ単体の変形を断
面により表している。ここで，図１（ａ）は従来の半導
体装置での変形を，図１（ｂ）は本発明に係る半導体装
置での変形を表している。
【００１４】従来の半導体装置は，図１（ａ）を参照し
て，チップ２及び基板１は単体の単結晶板又はセラミッ
クス板からなり，通常は室温において位置が一致するよ
うにバンプが形成されている。従って，動作温度，例え
ば窒素温度では，熱膨張率の小さい方，例えばＨｇＣｄ
Ｔｅのチップ２とＳｉ基板１ではチップの方が，熱膨張
率の大きなＳｉ基板１よりも小さくなる。このため，チ
ップ２のバンプ３ａと基板１のバンプ３ｂとの位置がず
れ，これらが接合されている場合には，バンプ３に大き
な応力を生じて塑性変形を引き起こす。
て，チップ２及び基板１は単体の単結晶板又はセラミッ
クス板からなり，通常は室温において位置が一致するよ
うにバンプが形成されている。従って，動作温度，例え
ば窒素温度では，熱膨張率の小さい方，例えばＨｇＣｄ
Ｔｅのチップ２とＳｉ基板１ではチップの方が，熱膨張
率の大きなＳｉ基板１よりも小さくなる。このため，チ
ップ２のバンプ３ａと基板１のバンプ３ｂとの位置がず
れ，これらが接合されている場合には，バンプ３に大き
な応力を生じて塑性変形を引き起こす。
【００１５】本発明の構成では，図１（ｂ）を参照し
て，基板１の裏面に熱膨張率βcmの補償板４を例えば貼
付することにより密着して設ける。この補償板４は，チ
ップ２の熱膨張率βch及び基板１の熱膨張率βsub と，
βch＞βsub ＞βcm又はβch＜βsub ＜βcmの関係にな
るような材料が選択される かかる構成では，例えば図１（ｂ）の如くβch＞βsub
＞βcmの関係にあり，使用温度でチップ２よりも基板１
が大きくなる場合には，基板１と補償板４とで形成され
るバイメタルの効果により基板１はバンプ形成面が凹面
になるように反る。
て，基板１の裏面に熱膨張率βcmの補償板４を例えば貼
付することにより密着して設ける。この補償板４は，チ
ップ２の熱膨張率βch及び基板１の熱膨張率βsub と，
βch＞βsub ＞βcm又はβch＜βsub ＜βcmの関係にな
るような材料が選択される かかる構成では，例えば図１（ｂ）の如くβch＞βsub
＞βcmの関係にあり，使用温度でチップ２よりも基板１
が大きくなる場合には，基板１と補償板４とで形成され
るバイメタルの効果により基板１はバンプ形成面が凹面
になるように反る。
【００１６】このため，基板１上に形成されたバンプ３
ｂは中央に傾き，バンプ３ｂの上面が互いに接近する結
果，基板１上のバンプ３ｂ上面のピッチは，より小さな
チップ２上のバンプ３ａのピッチに近くなる。
ｂは中央に傾き，バンプ３ｂの上面が互いに接近する結
果，基板１上のバンプ３ｂ上面のピッチは，より小さな
チップ２上のバンプ３ａのピッチに近くなる。
【００１７】従って，チップ上のバンプと基板上のバン
プが接合されていても，その接合部分に大きな応力は生
じない。このため，バンプの熱疲労は小さくなり，本発
明を適用することで低サイクル熱疲労に対する耐性が高
い半導体装置となる。
プが接合されていても，その接合部分に大きな応力は生
じない。このため，バンプの熱疲労は小さくなり，本発
明を適用することで低サイクル熱疲労に対する耐性が高
い半導体装置となる。
【００１８】上記の説明はβch＞βsub ＞βcmの場合で
あるが，βch＜βsub ＜βcmの関係がある場合は，基板
１が凸に反り，基板１上のバンプ３ｂが外側に傾きバン
プ３ｂ上面のピッチが広がる。このため，チップ２上の
より広いピッチのバンプ３ａ位置に近ずくから，接合部
分の応力は小さくなる。
あるが，βch＜βsub ＜βcmの関係がある場合は，基板
１が凸に反り，基板１上のバンプ３ｂが外側に傾きバン
プ３ｂ上面のピッチが広がる。このため，チップ２上の
より広いピッチのバンプ３ａ位置に近ずくから，接合部
分の応力は小さくなる。
【００１９】即ち，熱膨張率が何れの関係にある場合に
も，補償板４の貼付は，接合部分であるバンプ３の熱応
力を緩和し，熱疲労の荷重を小さくして，半導体装置の
熱疲労耐性を向上する。
も，補償板４の貼付は，接合部分であるバンプ３の熱応
力を緩和し，熱疲労の荷重を小さくして，半導体装置の
熱疲労耐性を向上する。
【００２０】
【実施例】本発明を２次元赤外線ＣＣＤカメラに適用し
た実施例を参照して説明する。本実施例のＣＣＤカメラ
は，２次元ダイオードアレーからなる赤外線受光部とダ
イオードの受光信号を転送するＣＣＤ部とを有してな
る。
た実施例を参照して説明する。本実施例のＣＣＤカメラ
は，２次元ダイオードアレーからなる赤外線受光部とダ
イオードの受光信号を転送するＣＣＤ部とを有してな
る。
【００２１】受光部は，図２を参照して，厚さ８００μ
ｍ，一辺５mmの矩形のＣｄＴｅ基板上に厚さ２０μｍに
堆積したＨｇＣｄＴｅの表面に，Ｂをイオン注入して２
次元ダイオートアレイを形成したチップ２からなり，そ
の表面に，ダイオードのイオン注入領域をコンタクト領
域５とするＩｎバンプ３ａが形成される。
ｍ，一辺５mmの矩形のＣｄＴｅ基板上に厚さ２０μｍに
堆積したＨｇＣｄＴｅの表面に，Ｂをイオン注入して２
次元ダイオートアレイを形成したチップ２からなり，そ
の表面に，ダイオードのイオン注入領域をコンタクト領
域５とするＩｎバンプ３ａが形成される。
【００２２】ＣＣＤ部は，厚さ３００μｍ，受光部と同
じく一辺５mmの矩形のＳｉ基板１の表面に，受光部のダ
イオードアレイと同一ピッチのＣＣＤ及びＩｎバンプ３
ｂが形成され，ダイオードアレイとＣＣＤ素子とはチッ
プ１及び基板１に形成されたバンプ３ａ，３ｂの接合を
通して電気的に一対一で接続される。
じく一辺５mmの矩形のＳｉ基板１の表面に，受光部のダ
イオードアレイと同一ピッチのＣＣＤ及びＩｎバンプ３
ｂが形成され，ダイオードアレイとＣＣＤ素子とはチッ
プ１及び基板１に形成されたバンプ３ａ，３ｂの接合を
通して電気的に一対一で接続される。
【００２３】このＳｉ基板１の裏面に，厚さ１mmのβ窒
化シリコンからなる補償板４を薄く希釈した接着材，例
えばエポキシ系接着材により貼付した。本例では，チッ
プの熱膨張率βchはＣｄＴｅの熱膨張率，４．９×１０
-6Ｋ-1に略等しく，Ｓｉ基板１及びβ窒化シリコンから
なる補償板４の熱膨張率βsub，βsub は，それぞれ
２．６×１０-6Ｋ-1及び１．４×１０-6Ｋ-1であり，β
ch＞βsub ＞βcmの関係にある。
化シリコンからなる補償板４を薄く希釈した接着材，例
えばエポキシ系接着材により貼付した。本例では，チッ
プの熱膨張率βchはＣｄＴｅの熱膨張率，４．９×１０
-6Ｋ-1に略等しく，Ｓｉ基板１及びβ窒化シリコンから
なる補償板４の熱膨張率βsub，βsub は，それぞれ
２．６×１０-6Ｋ-1及び１．４×１０-6Ｋ-1であり，β
ch＞βsub ＞βcmの関係にある。
【００２４】本実施例に係る２次元ＣＣＤカメラを，室
温と窒素温度（７７Ｋ）との間で１００回の熱サイクル
を負荷した後，バンプの接続不良及び剥離を調べた結
果，接続不良及び剥離は１％以下であった。
温と窒素温度（７７Ｋ）との間で１００回の熱サイクル
を負荷した後，バンプの接続不良及び剥離を調べた結
果，接続不良及び剥離は１％以下であった。
【００２５】これは，従来のＣＣＤカメラの同一負荷試
験の場合の不良率５％と比較して，１／５に改善されて
いる。なお，補償板の貼付手段は接着材に限らず，密着
する方法であればよいのは当然である。
験の場合の不良率５％と比較して，１／５に改善されて
いる。なお，補償板の貼付手段は接着材に限らず，密着
する方法であればよいのは当然である。
【００２６】本発明は，熱膨張率の所定の関係をみたす
他の材料に適用することができる。例えば，チップをＣ
ｄＴｅ，基板をＳｉＣ又はＡｌＮ，補償板を基板側がＳ
ｉで更にＳｉＯ2 又は窒化Ｓｉで裏打ちしたものとする
ことができる。また，チップをＧａＡｓ，基板をＳｉ，
補償板をＳｉＯ2 又は窒化Ｓｉとし，又は，チップをＧ
ａＡｓ，基板をＣｄＴｅ，補償板をＳｉとすることもで
きる。
他の材料に適用することができる。例えば，チップをＣ
ｄＴｅ，基板をＳｉＣ又はＡｌＮ，補償板を基板側がＳ
ｉで更にＳｉＯ2 又は窒化Ｓｉで裏打ちしたものとする
ことができる。また，チップをＧａＡｓ，基板をＳｉ，
補償板をＳｉＯ2 又は窒化Ｓｉとし，又は，チップをＧ
ａＡｓ，基板をＣｄＴｅ，補償板をＳｉとすることもで
きる。
【００２７】なお，チップ，基板，補償板として多用さ
れる材料の熱膨張係数は，ＧａＡｓが５．９×１０-6Ｋ
-1，アルミナが６．５×１０-6Ｋ-1，αＡｌＯ2 が５．
４×１０-6Ｋ-1，ＳｉＣが３．３×１０-6Ｋ-1，ＡｌＮ
が２．５×１０-6Ｋ-1，αＳｉ3 Ｎ4 が１．９×１０-6
Ｋ-1であり，これらを熱膨張率が所定の関係を満たすよ
うに組み合わせて用いることができる。
れる材料の熱膨張係数は，ＧａＡｓが５．９×１０-6Ｋ
-1，アルミナが６．５×１０-6Ｋ-1，αＡｌＯ2 が５．
４×１０-6Ｋ-1，ＳｉＣが３．３×１０-6Ｋ-1，ＡｌＮ
が２．５×１０-6Ｋ-1，αＳｉ3 Ｎ4 が１．９×１０-6
Ｋ-1であり，これらを熱膨張率が所定の関係を満たすよ
うに組み合わせて用いることができる。
【００２８】
【発明の効果】本発明によれば，基板とフリップチップ
との熱膨張率が異なっていても，基板が湾曲することで
バンプ位置が接近するからバンプに生ずる熱応力が緩和
され，低サイクル熱疲労が小さい半導体装置を実現する
ことができ，半導体装置の信頼性向上に寄与するところ
が大きい。
との熱膨張率が異なっていても，基板が湾曲することで
バンプ位置が接近するからバンプに生ずる熱応力が緩和
され，低サイクル熱疲労が小さい半導体装置を実現する
ことができ，半導体装置の信頼性向上に寄与するところ
が大きい。
【図１】 本発明の原理説明図
【図２】 本発明の実施例断面図
【図３】 従来の実施例断面図
【符号の説明】 １ 基板 ２ チップ ３，３ａ，３ｂ バンプ ４ 補償板 ５ コンタクト領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 保 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 基板（１）の表面に該基板（１）と熱膨
張率が異なるフリップチップ（２）をバンプ（３）を用
いて搭載した半導体装置において，該基板（１）の裏面
に該基板（１）と熱膨張率が異なる補償板（４）が密着
して設けられ，該チップ（２）の熱膨張率をβch，該基
板（１）の熱膨張率をβsub 及び該補償板（４）の熱膨
張率をβcmとするとき，βch＞βsub ＞βcm又はβch＜
βsub＜βcmであることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において，該
チップ（２）は，ＣｄＴｅ結晶板上に堆積したＣｄＨｇ
Ｔｅ結晶表面に赤外線用フォトダイオードアレイが形成
されてなり，該基板（１）は，表面にＣＣＤ（電荷結合
素子）が形成されたＳｉ板からなり，該チップ（２）と
該基板（１）とは，Ｉｎの該バンプ（３）により接合さ
れ，該補償板（４）は，β窒化シリコン（βＳｉ
3 Ｎ4 ）からなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288074A JPH07176563A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4288074A JPH07176563A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07176563A true JPH07176563A (ja) | 1995-07-14 |
Family
ID=17725478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4288074A Pending JPH07176563A (ja) | 1992-10-27 | 1992-10-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07176563A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001150399A (ja) * | 1999-10-08 | 2001-06-05 | Agilent Technol Inc | 熱張係数の異なる材料間の低応力界面及びその製造方法 |
| US11890694B2 (en) | 2014-03-14 | 2024-02-06 | Nippon Steel Corporation | Resistance spot welding apparatus and method for manufacturing a welded structure |
-
1992
- 1992-10-27 JP JP4288074A patent/JPH07176563A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001150399A (ja) * | 1999-10-08 | 2001-06-05 | Agilent Technol Inc | 熱張係数の異なる材料間の低応力界面及びその製造方法 |
| US11890694B2 (en) | 2014-03-14 | 2024-02-06 | Nippon Steel Corporation | Resistance spot welding apparatus and method for manufacturing a welded structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0746022B1 (en) | Hybrid multi-chip module and method of fabricating | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| US6130111A (en) | Packaged semiconductor device and method of manufacturing the same | |
| US5087964A (en) | Package for a light-responsive semiconductor chip | |
| US6232655B1 (en) | Semiconductor element having external connection terminals, method of manufacturing the semiconductor element, and semiconductor device equipped with the semiconductor element | |
| US6630735B1 (en) | Insulator/metal bonding island for active-area silver epoxy bonding | |
| CA2118994A1 (en) | Polyimide-insulated cube package of stacked semiconductor device chips | |
| US20080012082A1 (en) | Large area flat image sensor assembly | |
| US5477081A (en) | Semiconductor device package | |
| US5585624A (en) | Apparatus and method for mounting and stabilizing a hybrid focal plane array | |
| US5610389A (en) | Stabilized hybrid focal plane array structure | |
| US6333551B1 (en) | Surface profiling in electronic packages for reducing thermally induced interfacial stresses | |
| WO1991005368A1 (en) | Die attach structure and method | |
| US4530001A (en) | High voltage integrated semiconductor devices using a thermoplastic resin layer | |
| US20210225665A1 (en) | Electronic apparatus having inter-chip stiffener | |
| US5714760A (en) | Imbalanced layered composite focal plane array structure | |
| JPH07176563A (ja) | 半導体装置 | |
| US5150197A (en) | Die attach structure and method | |
| US5473192A (en) | Unitary silicon die module | |
| WO2005031872A1 (ja) | 半導体装置及びその製造方法 | |
| JPS6258553B2 (ja) | ||
| EP0304142A2 (en) | Package for semiconductor element | |
| EP0831535B1 (en) | Hybrid focal plane array stabilization and isolation scheme | |
| JPS6142869B2 (ja) | ||
| EP0831533A1 (en) | Composite structure for focal plane array to compensate deformation |