JPH07175785A - Wake-up device of microcomputer - Google Patents

Wake-up device of microcomputer

Info

Publication number
JPH07175785A
JPH07175785A JP5318477A JP31847793A JPH07175785A JP H07175785 A JPH07175785 A JP H07175785A JP 5318477 A JP5318477 A JP 5318477A JP 31847793 A JP31847793 A JP 31847793A JP H07175785 A JPH07175785 A JP H07175785A
Authority
JP
Japan
Prior art keywords
microcomputer
interruption
interrupt
wake
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5318477A
Other languages
Japanese (ja)
Inventor
Hitoshi Nagase
斉 永瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kansei Corp filed Critical Kansei Corp
Priority to JP5318477A priority Critical patent/JPH07175785A/en
Publication of JPH07175785A publication Critical patent/JPH07175785A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)
  • Power Sources (AREA)

Abstract

PURPOSE:To use an interruption terminal to be one port jointly with the interruptions of plural purposes by having a constitution that each interruption is inputted in the one interruption terminal of a microcomputer in an interruption discriminating circuit. CONSTITUTION:When a wake-up object input is inputted in an interruption discriminating circuit 2A via an input interface 1 in a sleep state, an interruption is inputted in an interruption terminal and a microcomputer 5A is entered into a wake-up mode. When interruption information is entered from an external local control unit 3 via a LAN communication IC 4 in the same sleep mode, an interruption decision circuit 2A outputs the interruption to the interruption terminal, the microcomputer is raised to the wake-up mode. At the time, when a battery power source is deviated from a negative, the interruption is inputted in the interruption terminal and the saving of data to a memory is made to be performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、例えば車載用のロー
カルエリアネットワークシステム(以下、LANとい
う)で使用するマイクロコンピュータをスリープモード
からウェイクアップに立ち上げるマイクロコンピュータ
のウェイクアップ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wake-up device for a microcomputer for starting a microcomputer used in a vehicle-mounted local area network system (hereinafter referred to as LAN) from a sleep mode to a wake-up.

【0002】[0002]

【従来の技術】図3は従来のマイクロコンピュータのウ
ェイクアップ装置を示し、図において、1はウェイクア
ップ対象入力用の入力インタフェース、2はこの入力イ
ンタフェース1とLAN通信IC4を介した外部のロー
カルコントロールユニット3とからの信号を受けて、マ
イクロコンピュータ5の一つの割り込み端子(IRQ)
に割り込みをかける割り込み判別回路、6はバッテリ電
圧の低下を検知して、マイクロコンピュータ5の他の1
つの割り込み端子(NMI)に割り込みをかける低電圧
検知回路である。
2. Description of the Related Art FIG. 3 shows a conventional wake-up device for a microcomputer. In FIG. 3, reference numeral 1 is an input interface for inputting a wake-up target, and 2 is an external local control via the input interface 1 and a LAN communication IC 4. Receives signals from the unit 3 and one interrupt terminal (IRQ) of the microcomputer 5.
An interrupt determination circuit 6 for interrupting the battery, 6 detects a decrease in the battery voltage, and detects the other 1 of the microcomputer 5.
It is a low voltage detection circuit that interrupts two interrupt terminals (NMI).

【0003】また、7はバッテリに接続された定電圧電
源、8はマイクロコンピュータ5のスリープモード時に
電源カットを行う電源カット回路、9はマイクロコンピ
ュータ5の出力信号を外部回路へ出力する出力回路であ
る。
Further, 7 is a constant voltage power source connected to a battery, 8 is a power cut circuit for cutting the power in the sleep mode of the microcomputer 5, and 9 is an output circuit for outputting the output signal of the microcomputer 5 to an external circuit. is there.

【0004】次に動作について説明する。上記のような
車載用のLANはバッテリを電源として動作するため、
エンジンがかかっておらず、かつシステムとして動作し
ていない条件では、バッテリ上りを防止するために消費
電力を低減させる必要がある。このため、イグニッショ
ンスイッチやACCスイッチが全てオフで、全ての負荷
(タイマーも含む)が作動していない状態が30秒継続
したら、マイクロコンピュータ5を低消費電力状態とし
てのスリープモードとしている。一方、何らかの原因で
上記バッテリが外れた場合には、マイクロコンピュータ
5に割り込みをかけ、メモリ内のデータを保持させた
後、そのマイクロコンピュータ5をリセットし、続いて
その電源を落すようにしている。
Next, the operation will be described. Since the in-vehicle LAN as described above operates using a battery as a power source,
Under conditions where the engine is not running and the system is not operating, it is necessary to reduce power consumption in order to prevent the battery from going up. Therefore, when the ignition switch and the ACC switch are all off and all the loads (including the timer) are not operating for 30 seconds, the microcomputer 5 is set to the sleep mode as the low power consumption state. On the other hand, if the battery is removed for some reason, the microcomputer 5 is interrupted, the data in the memory is retained, the microcomputer 5 is reset, and then the power is turned off. .

【0005】ここで、負荷としてのネットワークシステ
ムを再び作動させるため、例えば上記イグニッションス
イッチをオンにした場合には、マイクロコンピュータ5
を上記スリープモードからウェイクアップモードにし
て、制御処理可能な状態にする。そして、このイグニッ
ションスイッチのオン時に、マイクロコンピュータ5に
上記割り込みを行った割り込み端子(NMI)とは別の
割り込み端子(IRQ)に割り込みをかけて、上記ウェ
イクアップを行っている。なお、これらの割り込みは、
BCMに直接入力されるスイッチ入力だけでなく、ロー
カルコントロールユニット3より発生する情報も通信に
よって送られるため割り込み判別回路2により論理和演
算を行っている。
Here, in order to operate the network system as a load again, for example, when the ignition switch is turned on, the microcomputer 5 is turned on.
Is switched from the sleep mode to the wake-up mode, and the control processing is enabled. When the ignition switch is turned on, the interrupt terminal (IRQ) different from the interrupt terminal (NMI) that has interrupted the microcomputer 5 is interrupted to perform the wakeup. These interrupts are
Since not only the switch input directly input to the BCM but also the information generated from the local control unit 3 is sent by communication, the OR determination is performed by the interrupt determination circuit 2.

【0006】すなわち、この従来例では、図4のタイミ
ングチャートに示すように、スリープ状態においてバッ
テリ電圧が瞬断となったとき、低電圧検知回路6が低電
圧を検知して、マイクロコンピュータ5の割り込み端子
(NMI)に割り込みをかけ、ハードウェアスタンバイ
モードとしていれば、割り込みがかかってもウェイクア
ップしない。
That is, in this conventional example, as shown in the timing chart of FIG. 4, when the battery voltage is instantaneously cut off in the sleep state, the low voltage detection circuit 6 detects the low voltage and the microcomputer 5 of the microcomputer 5 detects the low voltage. If an interrupt is issued to the interrupt terminal (NMI) and the hardware standby mode is set, the wake-up does not occur even if an interrupt occurs.

【0007】一方、ウェイクアップ対象入力が入力イン
タフェース1に対して入力されると、割り込み判定回路
2はマイクロコンピュータ5の割り込み端子(IRQ)
に割り込み信号を入力する。このため、マイクロコンピ
ュータ5はウェイクアップモードとなる。そして、かか
るウェイクアップモード中に、ウェイクアップ対象入力
があった場合やLAN通信IC4を通じて外部のローカ
ルコントロールユニット3から割り込みがあった場合に
は、マイクロコンピュータ5の割り込み端子(IRQ)
に割り込みがかけられても、ソフトウェアによって、こ
れらの割り込みは無視される。そして、再びスリープモ
ードに入った場合において、LAN通信IC4から割り
込みがあると、マイクロコンピュータ5はウェイクアッ
プモードになり、かかるウェイクアップモードにおい
て、上記バッテリが負荷から外れた場合には、低電圧検
知回路6はその電源電圧の低下を検知して、マイクロコ
ンピュータ5の割り込み端子(NMI)に割り込みをか
け、RAMからデータを退避させることとなる。
On the other hand, when the wakeup target input is input to the input interface 1, the interrupt determination circuit 2 causes the interrupt terminal (IRQ) of the microcomputer 5.
Input an interrupt signal to. Therefore, the microcomputer 5 is in the wake-up mode. Then, in the wake-up mode, if there is a wake-up target input or if there is an interrupt from the external local control unit 3 through the LAN communication IC 4, the interrupt terminal (IRQ) of the microcomputer 5
Interrupts are interrupted by software, these interrupts are ignored by the software. When the LAN communication IC 4 receives an interrupt when the sleep mode is entered again, the microcomputer 5 enters the wake-up mode. In this wake-up mode, when the battery is unloaded from the load, low voltage detection is performed. The circuit 6 detects the decrease in the power supply voltage, interrupts the interrupt terminal (NMI) of the microcomputer 5, and saves the data from the RAM.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、かかる
従来のマイクロコンピュータのウェイクアップ装置にあ
っては、バッテリが外れた場合と、ウェイクアップ対象
入力やLAN通信IC4からの割り込みがあった場合と
に対応できるように、割り込み信号を入力するための割
り込み端子(IRQ),(NMI)がマイクロコンピュ
ータ5に別々に設けられていたため、入出力数が多くな
ると、マイクロコンピュータ5のポート数が不足し、ポ
ートの拡張が必要になるなどの問題点があった。
However, such a conventional wakeup device for a microcomputer copes with the case where the battery is removed and the case where there is an input from the wakeup target or an interrupt from the LAN communication IC 4. Since the interrupt terminals (IRQ) and (NMI) for inputting interrupt signals are separately provided in the microcomputer 5 so that the number of input / output increases, the number of ports of the microcomputer 5 becomes insufficient and There was a problem such as the need to expand.

【0009】この発明は上記従来の問題点を解消するた
めになされたものであり、1つのポートを複数の割り込
みに併用でき、これによってポートの拡張によるコスト
アップなどを未然に回避できるマイクロコンピュータの
ウェイクアップ装置を得ることを目的とする。
The present invention has been made in order to solve the above-mentioned conventional problems, and one port can be used for a plurality of interrupts at the same time, whereby a cost increase due to the expansion of ports can be avoided in advance. The purpose is to obtain a wake-up device.

【0010】[0010]

【課題を解決するための手段】この発明にかかるマイク
ロコンピュータのウェイクアップ装置は、スリープモー
ド時に割り込みをかけたときにはマイクロコンピュータ
にウェイクアップモードに入ったと判断させ、ウェイク
アップモード時に割り込みをかけたときにはマイクロコ
ンピュータにバッテリ電源が外れたと判断させるよう
に、割り込み判別回路によって、上記各割り込みを上記
マイクロコンピュータの1つの割り込み端子に入力する
ようにしたものである。
A wake-up device for a microcomputer according to the present invention causes a microcomputer to determine that the wake-up mode is entered when an interrupt is issued in the sleep mode, and when the interrupt is issued in the wake-up mode. The interrupt determination circuit inputs each of the interrupts to one interrupt terminal of the microcomputer so that the microcomputer can determine that the battery power is disconnected.

【0011】[0011]

【作用】この発明におけるマイクロコンピュータのウェ
イクアップ装置は、割り込み判別回路に、スリープ状態
の信号を取り込んで、ウェイクアップモード中であれ
ば、ウェイクアップ対象入力があっても割り込みを出さ
ず、一方、スリープモード中であれば、低電圧検知回路
から低電圧検知信号が入力されても割り込みを出さない
ようにして、マイクロコンピュータの割り込み端子を1
つで共用可能にする。
In the wakeup device of the microcomputer according to the present invention, the interrupt discriminating circuit takes in a sleep state signal and does not issue an interrupt even if there is a wakeup target input in the wakeup mode. In the sleep mode, the interrupt terminal of the microcomputer is set to 1 when the low voltage detection signal is input from the low voltage detection circuit so that no interrupt is issued.
It can be shared by two.

【0012】[0012]

【実施例】以下に、この発明の実施例を図について説明
する。図1において、1はウェイクアップ対象入力用の
入力インタフェース、2Aはこの入力インタフェース1
とLAN通信IC4を介した外部のローカルコントロー
ルユニット3とからの信号を受けてマイクロコンピュー
タ5Aの一つの割り込み端子に割り込みをかける割り込
み判別回路、6はバッテリ電圧の低下を検知して、マイ
クロコンピュータ5Aの上記と同一の割り込み端子(N
MI)に割り込みをかける低電圧検知回路である。ま
た、7はバッテリに接続された定電圧電源、8はマイク
ロコンピュータ5のスリープモード時に電源カットを行
う電源カット回路、9はマイクロコンピュータ5Aの出
力信号を外部回路へ出力する出力回路である。
Embodiments of the present invention will be described below with reference to the drawings. In FIG. 1, 1 is an input interface for wakeup target input, 2A is this input interface 1
And an interrupt determination circuit which receives a signal from the external local control unit 3 via the LAN communication IC 4 and interrupts one of the interrupt terminals of the microcomputer 5A, and 6 detects a decrease in the battery voltage, and the microcomputer 5A The same interrupt terminal (N
This is a low voltage detection circuit for interrupting MI). Further, 7 is a constant voltage power supply connected to a battery, 8 is a power cut circuit for cutting the power in the sleep mode of the microcomputer 5, and 9 is an output circuit for outputting the output signal of the microcomputer 5A to an external circuit.

【0013】次に動作について説明する。マイクロコン
ピュータ5Aがスリープ中は、既にメモリ中にデータが
保持されており、そのまま電源が落されても問題がない
ため、スリープ中にさらに低電圧検知により割り込みを
かける必要はない。一方、ウェイクアップしている通常
の動作状態では、さらにウェイクアップをかける必要が
ない。そこで、マイクロコンピュータ5Aとしては、ス
リープモードにおいて割り込み端子(NMI)に割り込
みがかかった場合には、ウェイクアップと判断し、一
方、ウェイクアップ状態で上記割り込み端子(NMI)
に割り込みがかかった場合には、バッテリ電源が負荷か
ら外されたと認識すればよい。
Next, the operation will be described. Since the data is already held in the memory while the microcomputer 5A is in the sleep state and there is no problem even if the power is turned off as it is, it is not necessary to further interrupt the low voltage detection during the sleep. On the other hand, in the normal operating state where the device is awake, it is not necessary to wake it up further. Therefore, the microcomputer 5A determines to wake up when the interrupt terminal (NMI) is interrupted in the sleep mode, and on the other hand, in the wakeup state, the interrupt terminal (NMI).
Is interrupted, it is sufficient to recognize that the battery power supply has been removed from the load.

【0014】従って、割り込み判別回路2Aとしては、
スリープ状態の信号を取り込んでウェイクアップモード
であれば、ウェイクアップ対象入力があっても割り込み
を出さず、一方、スリープ中であれば低電圧検知により
低電圧と認識されても、割り込みを出さないようにロジ
ック構成され、これにより1つの割り込み端子(NM
I)を共用可能にしている。すなわち、この実施例で
は、図2のタイミングチャートで見るように、スリープ
状態においてバッテリ電圧が瞬断となったとき、低電圧
検知回路6が電圧低下を検知するが、割り込みがマイク
ロコンピュータ5Aの割り込み端子(NMI)に入力さ
れることはない。
Therefore, as the interrupt discrimination circuit 2A,
In the wake-up mode by capturing the sleep state signal, no interrupt is issued even if there is a wake-up target input.On the other hand, in the sleep mode, no interrupt is issued even if it is recognized as a low voltage by the low voltage detection. The logic configuration is such that one interrupt terminal (NM
I) can be shared. That is, in this embodiment, as shown in the timing chart of FIG. 2, when the battery voltage is momentarily cut off in the sleep state, the low voltage detection circuit 6 detects a voltage drop, but the interrupt is the interrupt of the microcomputer 5A. It is not input to the terminal (NMI).

【0015】しかし、上記スリープ状態にあって、ウェ
イクアップ対象入力が入力インタフェース1を介して割
り込み判別回路2Aに入力されると、上記割り込み端子
(NMI)には割り込みが入力され、これによりマイク
ロコンピュータ5Aはウェイクアップモードに入る。そ
して、かかるウェイクアップモードにあっては、再びウ
ェイクアップ対象入力やLAN通信IC4を介しての割
り込み情報の入力があっても、割り込み判別回路2Aは
マイクロコンピュータ5Aの割り込み端子(NMI)に
割り込みを入力することはない。
However, in the sleep state, when the wakeup target input is input to the interrupt discriminating circuit 2A via the input interface 1, an interrupt is input to the interrupt terminal (NMI), which causes the microcomputer. 5A enters wake-up mode. In the wakeup mode, the interrupt determination circuit 2A interrupts the interrupt terminal (NMI) of the microcomputer 5A even if the wakeup target is input again or the interrupt information is input via the LAN communication IC 4. Never enter.

【0016】また、再びスリープモードにおいて、LA
N通信IC4を介して外部のローカルコントロールユニ
ット3から割り込み情報が入った場合には、割り込み判
定回路2Aは割り込み端子(NMI)に割り込みを出力
し、マイクロコンピュータ5Aをウェイクアップモード
に立ち上げる。そして、このウェイクアップモードにお
いて、バッテリ電源が負から外れたときには、上記割り
込み端子(NMI)に割り込みを入力し、データのメモ
リへの退避を行わせることとなる。
In the sleep mode again, the LA
When the interrupt information is input from the external local control unit 3 via the N communication IC 4, the interrupt determination circuit 2A outputs an interrupt to the interrupt terminal (NMI) to activate the microcomputer 5A in the wakeup mode. Then, in this wake-up mode, when the battery power source becomes negative, an interrupt is input to the interrupt terminal (NMI) to save the data in the memory.

【0017】[0017]

【発明の効果】以上のように、この発明によれば、スリ
ープモード時に割り込みをかけたときにはマイクロコン
ピュータにウェイクアップモードに入ったと判断させ、
ウェイクアップモード時に割り込みをかけたときには、
マイクロコンピュータにバッテリ電源が外れたと判断さ
せるように、割り込み判別回路によって、上記各割り込
みを上記マイクロコンピュータの1つの割り込み端子に
入力するように構成したので、1つのポートである割り
込み端子を複数目的の割り込みに併用でき、従って、マ
イクロコンピュータのポートの削減を実現でき、装置の
簡素化、ローコスト化を図れるものが得られる効果があ
る。
As described above, according to the present invention, when an interrupt is issued in the sleep mode, the microcomputer determines that the wake-up mode has been entered,
When interrupting in wake-up mode,
In order to allow the microcomputer to determine that the battery power is disconnected, the interrupt determination circuit is configured to input each of the interrupts to one interrupt terminal of the microcomputer. It can be used in combination with interrupts, and therefore, the number of ports of the microcomputer can be reduced, and the device can be simplified and the cost can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例によるマイクロコンピュー
タのウェイクアップ装置を示すブロック図である。
FIG. 1 is a block diagram showing a wake-up device for a microcomputer according to an embodiment of the present invention.

【図2】図2におけるブロック各部の信号を示すタイミ
ングチャートである。
FIG. 2 is a timing chart showing signals of respective parts of the block in FIG.

【図3】従来のマイクロコンピュータのウェイクアップ
装置を示すブロック図である。
FIG. 3 is a block diagram showing a conventional wake-up device for a microcomputer.

【図4】図3におけるブロック各部の信号を示すタイミ
ングチャートである。
FIG. 4 is a timing chart showing signals of respective parts of the block in FIG.

【符号の説明】 2A 割り込み判別回路 5A マイクロコンピュータ[Explanation of Codes] 2A Interrupt Discrimination Circuit 5A Microcomputer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 バッテリ電源に接続され、システムとし
て動作していない条件ではスリープモードとされ、上記
バッテリ電源が外された場合に割り込みをかけてメモリ
内容を保持した後リセットされ、電源を落すとともに、
上記ネットワークシステムの動作時にはウェイクアップ
モードとされるマイクロコンピュータ5Aと、上記スリ
ープモード時に割り込みをかけたときには、上記マイク
ロコンピュータにウェイクアップモードに入ったと判断
させ、該ウェイクアップモード時に割り込みをかけたと
きには、上記マイクロコンピュータにバッテリ電源が外
れたと判断させるように、上記各割り込みを上記マイク
ロコンピュータの1つの割り込み端子へ入力する割り込
み判別回路2Aとを備えたマイクロコンピュータのウェ
イクアップ装置。
1. When connected to a battery power supply and not operating as a system, the sleep mode is set, and when the battery power supply is disconnected, an interrupt is issued to retain the memory contents and then reset, and the power is turned off. ,
When the network system operates, the microcomputer 5A is set to the wake-up mode, and when the interrupt is issued in the sleep mode, the microcomputer is judged to have entered the wake-up mode, and the interrupt is issued in the wake-up mode. A wake-up device for a microcomputer, comprising: an interrupt determination circuit 2A for inputting each of the interrupts to one interrupt terminal of the microcomputer so that the microcomputer determines that the battery power supply is disconnected.
JP5318477A 1993-12-17 1993-12-17 Wake-up device of microcomputer Pending JPH07175785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5318477A JPH07175785A (en) 1993-12-17 1993-12-17 Wake-up device of microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5318477A JPH07175785A (en) 1993-12-17 1993-12-17 Wake-up device of microcomputer

Publications (1)

Publication Number Publication Date
JPH07175785A true JPH07175785A (en) 1995-07-14

Family

ID=18099553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5318477A Pending JPH07175785A (en) 1993-12-17 1993-12-17 Wake-up device of microcomputer

Country Status (1)

Country Link
JP (1) JPH07175785A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291084B1 (en) * 1996-12-20 2001-06-01 이계안 Method for waking up electronic control unit
KR100381403B1 (en) * 1995-06-23 2003-07-18 칼소닉 칸세이 가부시끼가이샤 Microcomputer wake-up device
JP5511986B2 (en) * 2010-12-24 2014-06-04 三菱電機株式会社 Electronic control device and in-vehicle information device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100381403B1 (en) * 1995-06-23 2003-07-18 칼소닉 칸세이 가부시끼가이샤 Microcomputer wake-up device
KR100291084B1 (en) * 1996-12-20 2001-06-01 이계안 Method for waking up electronic control unit
JP5511986B2 (en) * 2010-12-24 2014-06-04 三菱電機株式会社 Electronic control device and in-vehicle information device
US9323313B2 (en) 2010-12-24 2016-04-26 Mitsubishi Electric Corporation Electronic control apparatus and onboard information equipment

Similar Documents

Publication Publication Date Title
EP0887990B1 (en) Modem unit
US8286017B2 (en) Low power mode for a network interface
US5629694A (en) Computer keyboard with power control key
US20090177898A1 (en) Computer system and notebook computer, and method for controlling computer system
US20060271802A1 (en) Information processing apparatus, control method therefor, program for implementing the method, and storage medium storing the program
KR920702783A (en) Computer power management systems
US5717386A (en) Automobile multiple communication system operable under low power consumption
US20040224728A1 (en) Method and system for power save mode in wireless communication system
JPH08202469A (en) Microcontroller unit equipped with universal asychronous transmitting and receiving circuit
JP3233553B2 (en) Computer system and computer system stop clock control method
JPH07175785A (en) Wake-up device of microcomputer
GB2615651A (en) Method of controlling an operating state of a computer system and corresponding computer system
KR100381403B1 (en) Microcomputer wake-up device
JP2002341978A (en) Electronic controller
JPH09319475A (en) Power source control system-integrated computer
JP2000276267A (en) Electronic control unit for vehicle
US5569965A (en) Control method for reducing quiescent current
US20240022237A1 (en) Oscillator control system
JP2812100B2 (en) Small computer system interface controller
JP2005186770A (en) On-vehicular device and its power source control method
JPH0675654A (en) Power saving system for computer
JPH11327705A (en) Information processor
JPH07129278A (en) Resetting control circuit of multiprocessor system
JPH10333923A (en) Interruption control circuit for microcomputer
JPH0561573A (en) Information processor and power supply control method