JPH0561573A - Information processor and power supply control method - Google Patents
Information processor and power supply control methodInfo
- Publication number
- JPH0561573A JPH0561573A JP3222563A JP22256391A JPH0561573A JP H0561573 A JPH0561573 A JP H0561573A JP 3222563 A JP3222563 A JP 3222563A JP 22256391 A JP22256391 A JP 22256391A JP H0561573 A JPH0561573 A JP H0561573A
- Authority
- JP
- Japan
- Prior art keywords
- external device
- power supply
- supply control
- serial interface
- interface circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、携帯用パーソナルコン
ピュータ（パソコン）等の情報処理装置およびその電源
制御方法に関し、特にシリアルインタフェース回路の電
源を効率的に制御することにより、消費電力の低減をは
かる情報処理装置および電源制御方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing apparatus such as a portable personal computer (personal computer) and a power supply control method therefor, and more particularly, to efficiently reduce the power consumption of a serial interface circuit. The present invention relates to a scalable information processing device and a power supply control method.
【０００２】[0002]
【従来の技術】携帯用のパソコンの普及により、コンピ
ュータ機器の電池による動作時間を延ばすことが要求さ
れている。このため、ＣＰＵや周辺デバイスに対する供
給クロックを使用しない場合、あるいは高速で動作する
必要のない場合には、最大周波数より小さい周波数を用
いたり、電源をＯＦＦとしたりする方法が採用されてい
る。さらに、このような方法を実行する際、ＣＰＵの処
理時間が増加することを防ぐため、ＣＰＵバス上に電力
制御装置を配置して、キー入力を常時センスし、所定時
間内にキー入力が検出されない場合には、バスの制御権
を得て、制御信号等によりパワーダウンモードへ移行さ
せ、キー入力を検出した時点で通常モードに戻して、バ
ス制御権を放棄する方法も提案されている。また、従来
の携帯用パーソナルコンピュータでは、受信データ信号
線以外の信号線を用いて外部装置の状態を伝えているた
め、直ちに通信できる状態にあるか否かを判別すること
は可能だが、電気的に接続されているか否かを判別する
ことはできない。なお、この種の方法として関連するも
のには、例えば、特願平２−１７９０７８号がある。2. Description of the Related Art With the widespread use of portable personal computers, it has been required to extend the operating time of batteries in computer equipment. Therefore, when the supply clock to the CPU or peripheral devices is not used, or when it is not necessary to operate at high speed, a method of using a frequency smaller than the maximum frequency or turning off the power is adopted. Further, when performing such a method, in order to prevent the CPU processing time from increasing, a power control device is arranged on the CPU bus to constantly sense the key input and detect the key input within a predetermined time. If not, a method of relinquishing the bus control right is proposed in which the bus control right is obtained, the power down mode is shifted to the power down mode by a control signal or the like, and the mode is returned to the normal mode when a key input is detected. Further, in the conventional portable personal computer, since the state of the external device is transmitted by using a signal line other than the received data signal line, it is possible to immediately determine whether or not the state is ready for communication, but the electrical It is not possible to determine whether or not it is connected to. As a method related to this type, there is, for example, Japanese Patent Application No. 2-179078.
【０００３】[0003]
【発明が解決しようとする課題】上記従来技術では、外
部装置が直ちに通信可能な状態にあるか否かの検出は可
能であるが、電気的に接続されているか否かの判定は不
可能であるため、省力化（消費電力の低減）をより進め
ることは難しかった。本発明の目的は、外部装置と電気
的に接続されているか否かを判定して、電源ＯＮの場合
のみシリアルインタフェース回路を動作させることによ
り、このような問題点を改善して、消費電力を低減させ
るのに好適な情報処理装置および電源制御方法を提供す
ることにある。According to the above-mentioned prior art, it is possible to detect whether or not the external device is immediately in the communicable state, but it is impossible to judge whether or not the external device is electrically connected. Therefore, it was difficult to further promote labor saving (reduction of power consumption). An object of the present invention is to improve such problems and to reduce power consumption by determining whether or not an external device is electrically connected and operating the serial interface circuit only when the power is turned on. An object of the present invention is to provide an information processing apparatus and a power supply control method suitable for reducing the power consumption.
【０００４】[0004]
【課題を解決するための手段】上記目的を達成するた
め、本発明の電源制御方法は、外部装置からの受信デー
タ信号のレベルが所定しきい値を超えるか否かによっ
て、その外部装置が活性状態にあるか否かを検出し、外
部装置が活性状態にない場合には、電源制御信号を用い
てシリアルインタフェース回路の電源をＯＦＦすること
に特徴がある。また、本発明の情報処理装置は、受信デ
ータ信号線、シリアルインタフェース回路、および外部
装置との接続手段に加えて、外部装置からの受信データ
信号のレベルが所定しきい値を超えるか否かを検出する
手段（電源制御部）と、その結果によってシリアルイン
タフェース回路の電源をＯＮ／ＯＦＦ制御する手段（電
源制御信号線を含む電源制御部）とを設けたことに特徴
がある。In order to achieve the above object, the power supply control method of the present invention is to activate an external device depending on whether or not the level of a received data signal from the external device exceeds a predetermined threshold value. It is characterized by detecting whether or not it is in the state, and when the external device is not in the active state, the power of the serial interface circuit is turned off by using the power control signal. Further, the information processing device of the present invention determines whether or not the level of the received data signal from the external device exceeds a predetermined threshold value, in addition to the reception data signal line, the serial interface circuit, and the connection means with the external device. It is characterized in that a means for detecting (power supply control section) and a means for controlling ON / OFF of the power supply of the serial interface circuit (power supply control section including a power supply control signal line) according to the result are provided.
【０００５】[0005]
【作用】本発明においては、電圧検出回路、アドレスデ
コーダ、バスバッファ等から構成された電源制御池部に
より、外部装置からの受信データ信号のレベルを検出す
る。そして、検出した電圧がバスバッファの所定しきい
値（ＶTH2）より低い場合には、外部装置は活性状態に
ないものとし、電源制御信号を用いてシリアルＩ／Ｆ回
路の電源をＯＦＦにする。これにより、外部装置が接続
されていない時間、あるいは電源がＯＦＦとなっている
時間は、電力を供給せずに済むため、低消費電力の携帯
用情報処理装置を実現できる。According to the present invention, the level of the received data signal from the external device is detected by the power supply control pond section composed of the voltage detection circuit, the address decoder, the bus buffer and the like. If the detected voltage is lower than the predetermined threshold value (VTH2) of the bus buffer, the external device is not activated and the power supply control signal is used to turn off the power supply of the serial I / F circuit. As a result, it is not necessary to supply electric power when the external device is not connected or when the power is off, so that a low power consumption portable information processing device can be realized.
【０００６】[0006]
【実施例】以下、本発明の一実施例を図面により説明す
る。図１は、本発明の一実施例における情報処理装置の
構成図、図２は本発明の一実施例における電源制御に用
いる信号のタイミングチャートである。図１において、
１１は装置全体を制御するＣＰＵ、１２はシリアルイン
タフェース（Ｉ／Ｆ）回路、１６はＣＰＵバス、１７は
電源制御部、２１はシリアルＩ／Ｆ回路１２用の電源制
御信号線であり、これらが本実施例の情報処理装置（携
帯用パソコン等）を構成する。また、１３はアドレスデ
コーダ、１４は電圧検出回路、１５はバスバッファであ
り、これらは電源制御部１７に含まれる。さらに、１８
はＩ／Ｆケーブル１９およびＩ／Ｆコネクタ２０によっ
て情報処理装置１０と接続される外部装置である。本実
施例のＣＰＵ１１は、アドレスデコーダ１３がＯＮとな
るアドレスを読み出すことにより、外部装置１８の動作
状態を読み取る。また、バスバッファ１５は、電圧検出
回路１４を介して得られた受信データの信号レベルを示
す信号（位置）とアドレスデコーダ１３の出力とのＡ
ＮＤをとり、その出力（位置）によって、ＣＰＵ１１
に外部装置１８の動作状態を知らせる。また、電源制御
信号線２１は、外部装置１８電源のＯＮ／ＯＦＦ状態に
よって、シリアルＩ／Ｆ回路１２の電源を制御するため
のものである。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an information processing apparatus in one embodiment of the present invention, and FIG. 2 is a timing chart of signals used for power supply control in one embodiment of the present invention. In FIG.
Reference numeral 11 is a CPU for controlling the entire apparatus, 12 is a serial interface (I / F) circuit, 16 is a CPU bus, 17 is a power supply control unit, 21 is a power supply control signal line for the serial I / F circuit 12, and these are The information processing apparatus (portable personal computer or the like) of this embodiment is configured. Further, 13 is an address decoder, 14 is a voltage detection circuit, and 15 is a bus buffer, which are included in the power supply controller 17. In addition, 18
Is an external device connected to the information processing device 10 by the I / F cable 19 and the I / F connector 20. The CPU 11 of the present embodiment reads the operating state of the external device 18 by reading the address at which the address decoder 13 turns ON. Further, the bus buffer 15 receives the signal (position) indicating the signal level of the received data obtained via the voltage detection circuit 14 and the output of the address decoder 13 from A.
ND is taken, and the CPU 11 is determined by its output (position).
To notify the operating state of the external device 18. The power supply control signal line 21 is for controlling the power supply of the serial I / F circuit 12 depending on the ON / OFF state of the power supply of the external device 18.
【０００７】ここで、図２により、外部装置１８の動作
状態を検出する方法について述べる。なお、本実施例で
は、受信データ信号は無通信時（外部装置１８が電源Ｏ
Ｎ状態で、情報処理装置１０と通信していない場合）
は、Ｖ（−）のレベルを保つものとする。例えば、受信
データ信号のレベル（以下Ｖｒと記す）が、ＲLにより
ＧＮＤにほぼ近いものとなっている状態から、外部装置
１８の電源が時刻Ｔ0で入った場合、位置におけるＶ
ｒは、徐々に下降する。そして、電圧検出回路１４のし
きい値ＶTH1を過ぎると、位置における電圧は「Ｌ」
となり、コンデンサ（Ｃ）の電荷がダイオード（Ｄi）
を通して放電される。これにより、Ｃの電圧は低下し、
時刻Ｔ1において、「ＶTH2（バスバッファ１５のしきい
値）＞Ｃの電圧」となる。この後、時刻Ｔ2で外部装置
１８の電源が切れたとすると、Ｖｒは、ＧＮＤレベルに
向けて上昇する。そして、「ＶTH1＜Ｖr」となる時刻Ｔ
3において、位置における電圧は「Ｈ」となり、Ｃは
Ｒを通して充電されるため、時刻Ｔ4では、「Ｃの電圧
＞ＶTH2」となって、位置およびにおける電圧は
「Ｈ」となる。こうして検出した信号（位置）によ
り、シリアルＩ／Ｆ回路１２の電源のＯＮ／ＯＦＦを制
御する。つまり、外部装置１８の動作期間中はＯＮ、そ
れ以外はＯＦＦとする。なお、時刻Ｔ1からＴ4の間に、
受信データによりＣの電圧がＶTH2を超えないために
は、ＣＲの時定数が受信データ１ワードのスタートビッ
トからストップビットまでの時間よりも大きければよ
い。また、本実施例では、バスバッファ１５から読み出
した結果が「Ｌ」となっている時間（時刻Ｔ1からＴ4ま
で）を外部装置１８の動作期間として検出するが、この
うち、外部装置１８の電圧が降下する時間（時刻Ｔ2か
らＴ3まで）、およびＣＲの時定数で定まる時間（時刻
Ｔ3からＴ4までであり、受信データ１ワードより僅かに
長い程度）は無視できるので、この検出時間は、外部装
置１８の動作時間（時刻Ｔ1からＴ2まで）とほぼ等しい
ものである。A method of detecting the operating state of the external device 18 will be described with reference to FIG. In the present embodiment, the received data signal is not transmitted when the external device 18 is powered
(When not communicating with the information processing device 10 in the N state)
Holds the level of V (−). For example, when the power of the external device 18 is turned on at time T 0 from the state where the level of the received data signal (hereinafter referred to as Vr) is close to GND due to RL, V at the position
r gradually falls. When the voltage VTH1 of the voltage detection circuit 14 is exceeded, the voltage at the position is "L".
And the electric charge of the capacitor (C) becomes the diode (Di).
Be discharged through. As a result, the voltage of C decreases,
At time T 1 , “VTH2 (threshold value of bus buffer 15)> voltage of C” is satisfied. After that, if the external device 18 is powered off at time T 2 , Vr rises toward the GND level. Then, the time T when “VTH1 <Vr” is satisfied.
At 3 , the voltage at position is “H” and C is charged through R, so at time T 4 , “voltage of C> VTH2”, and the voltage at position and is “H”. The signal (position) thus detected controls ON / OFF of the power supply of the serial I / F circuit 12. That is, it is turned on during the operation period of the external device 18, and turned off at other times. In addition, between time T 1 and T 4 ,
In order that the voltage of C does not exceed VTH2 by the received data, the time constant of CR may be larger than the time from the start bit to the stop bit of one word of the received data. In addition, in the present embodiment, the time when the result read from the bus buffer 15 is “L” (from time T 1 to T 4 ) is detected as the operation period of the external device 18. The voltage drop time (from time T 2 to T 3 ) and the time determined by the time constant of CR (from time T 3 to T 4 , which is slightly longer than one word of received data) can be ignored. This detection time is almost equal to the operation time of the external device 18 (from time T 1 to T 2 ).
【０００８】[0008]
【発明の効果】本発明によれば、外部装置が活性状態に
あるか否かを検出することができる。また、この検出結
果を用いてシリアルＩ／Ｆ回路の電源を制御することに
より、通信が行われる恐れのない間（外部装置が接続さ
れていない時間、あるいは外部装置の電源がＯＦＦとな
っている時間）は、電源をＯＦＦできるので、低消費電
力の情報処理装置を実現することが可能である。さら
に、受信データ信号のみを用いて外部装置の活性状態を
検出することができるので、受信データ、送信データ、
およびＧＮＤ用の３本の信号線しかない通信方法に利用
することも可能である。According to the present invention, it is possible to detect whether or not the external device is in the active state. Further, by controlling the power supply of the serial I / F circuit by using the detection result, there is no fear of communication (when the external device is not connected or the power supply of the external device is turned off). (Time), the power can be turned off, so that an information processing device with low power consumption can be realized. Furthermore, since it is possible to detect the active state of the external device using only the received data signal, the received data, the transmitted data,
Also, it can be used for a communication method having only three signal lines for GND.
【０００９】[0009]
【図１】本発明の一実施例における情報処理装置の構成
図である。FIG. 1 is a configuration diagram of an information processing apparatus according to an embodiment of the present invention.
【図２】本発明の一実施例における電源制御に用いる信
号のタイミングチャートである。FIG. 2 is a timing chart of signals used for power supply control in one embodiment of the present invention.
１０ 情報処理装置 １１ ＣＰＵ １２ シリアルＩ／Ｆ回路 １３ アドレスデコーダ １４ 電圧検出回路 １５ バスバッファ １６ ＣＰＵバス １７ 電源制御部 １８ 外部装置 １９ Ｉ／Ｆケーブル ２０ Ｉ／Ｆコネクタ ２１ 電源制御信号線 10 information processing device 11 CPU 12 serial I / F circuit 13 address decoder 14 voltage detection circuit 15 bus buffer 16 CPU bus 17 power supply control unit 18 external device 19 I / F cable 20 I / F connector 21 power supply control signal line
Claims (3)
けるシリアルインタフェース回路の電源制御方法におい
て、外部装置からの受信データ信号のレベルが所定しき
い値を超えるか否かにより、該外部装置が活性状態にあ
るか否かを検出することを特徴とする電力制御方法。1. A power control method for a serial interface circuit in an information processing device connected to an external device, wherein the external device is activated depending on whether or not the level of a received data signal from the external device exceeds a predetermined threshold value. A power control method characterized by detecting whether or not there is a state.
外部装置が活性状態にない場合には、シリアルインタフ
ェース回路の電源をＯＦＦすることを特徴とする請求項
１記載の電源制御方法。2. Using a control signal indicating the result of the detection,
2. The power supply control method according to claim 1, wherein the power supply of the serial interface circuit is turned off when the external device is not in the active state.
ース回路、および外部装置との接続手段を備えた情報処
理装置において、外部装置からの受信データ信号のレベ
ルが所定しきい値を超えるか否かを検出する手段と、該
検出の結果によってシリアルインタフェース回路の電源
をＯＮ／ＯＦＦ制御する手段とを設けたことを特徴とす
る情報処理装置。3. An information processing device comprising a received data signal line, a serial interface circuit, and a connection means for connecting to an external device, and detects whether or not the level of the received data signal from the external device exceeds a predetermined threshold value. An information processing device, comprising: a means for controlling the power supply of the serial interface circuit according to the result of the detection.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222563A JPH0561573A (en) | 1991-09-03 | 1991-09-03 | Information processor and power supply control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3222563A JPH0561573A (en) | 1991-09-03 | 1991-09-03 | Information processor and power supply control method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0561573A true JPH0561573A (en) | 1993-03-12 |
Family
ID=16784423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3222563A Pending JPH0561573A (en) | 1991-09-03 | 1991-09-03 | Information processor and power supply control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0561573A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342329A (en) * | 1993-05-18 | 1994-12-13 | Nec Corp | Peripheral controller |
| JP2008262393A (en) * | 2007-04-12 | 2008-10-30 | Matsushita Electric Ind Co Ltd | Information processing system and its control method |
| JP2009213868A (en) * | 2008-03-07 | 2009-09-24 | Ge Medical Systems Global Technology Co Llc | Docking station and ultrasonic diagnosing system |
| US8949634B2 (en) | 2008-04-25 | 2015-02-03 | Fujitsu Limited | Storage device connected to a superior device and method of supplying power to the storage device |
-
1991
- 1991-09-03 JP JP3222563A patent/JPH0561573A/en active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342329A (en) * | 1993-05-18 | 1994-12-13 | Nec Corp | Peripheral controller |
| JP2008262393A (en) * | 2007-04-12 | 2008-10-30 | Matsushita Electric Ind Co Ltd | Information processing system and its control method |
| JP2009213868A (en) * | 2008-03-07 | 2009-09-24 | Ge Medical Systems Global Technology Co Llc | Docking station and ultrasonic diagnosing system |
| US8949634B2 (en) | 2008-04-25 | 2015-02-03 | Fujitsu Limited | Storage device connected to a superior device and method of supplying power to the storage device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9450441B2 (en) | Mobile terminal, and device and method for charging same | |
| KR920002245B1 (en) | Portable computer operated by batteries | |
| US6963933B2 (en) | Data transfer control device, electronic equipment, and power supply switching method | |
| KR100370641B1 (en) | Method and apparatus for supporting power conservation operation modes | |
| US6516418B1 (en) | Portable computer having universal serial bus ports controlled power supply and a method of the same | |
| JP2007020398A (en) | Method and apparatus for processing charge status inside mobile electronic device | |
| US20130246675A1 (en) | Master-slave interface | |
| EP2391178A1 (en) | Wireless modem device, system, sleep/wake-up method and terminal | |
| US20030204652A1 (en) | Data transfer control device, electronic equipment and data transfer control method | |
| JP2000224450A (en) | Electronic equipment provided with common connector | |
| EP4137955A1 (en) | Slave-to-slave direct communication | |
| US6272645B1 (en) | Method and control circuit for waking up a computer system from standby mode | |
| US7502635B1 (en) | Method and computer for remote communication while operating in a power-saving mode | |
| EP0481466A1 (en) | Computer system equipped with extended unit including power supply | |
| JPH0561573A (en) | Information processor and power supply control method | |
| JP3063838U (en) | PC card with automatic power saving sleep function | |
| US9122479B2 (en) | Network processor and energy saving method thereof | |
| JP2003196623A (en) | Voltage detecting circuit control device, memory control device having the same, and memory card having the same | |
| US6067027A (en) | Low power plug-in card removal detection | |
| KR20060024673A (en) | Mobile terminal with universal serial bus port and method for driving universal serial bus thereof | |
| JPH05189100A (en) | Information processor | |
| JP4344445B2 (en) | Bus connection type device | |
| KR102636343B1 (en) | Ultra low power operation apparatus | |
| JP4423124B2 (en) | Information processing system and image forming apparatus | |
| JP2004287887A (en) | Power supply device, electronic device, power supply method, and charging method |