JPH07170723A - Semiconductor stack - Google Patents

Semiconductor stack

Info

Publication number
JPH07170723A
JPH07170723A JP5312939A JP31293993A JPH07170723A JP H07170723 A JPH07170723 A JP H07170723A JP 5312939 A JP5312939 A JP 5312939A JP 31293993 A JP31293993 A JP 31293993A JP H07170723 A JPH07170723 A JP H07170723A
Authority
JP
Japan
Prior art keywords
gate
side conductor
electrode side
switching element
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5312939A
Other languages
Japanese (ja)
Inventor
Koichi Kaneko
宏一 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5312939A priority Critical patent/JPH07170723A/en
Publication of JPH07170723A publication Critical patent/JPH07170723A/en
Pending legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Abstract

PURPOSE:To prevent the influence of the rise and fall of a gate signal by the magnetic flux generated by a current in the main circuit. CONSTITUTION:The top and bottom of the insulating plate 7 between a DC conductor 4 on positive side and switching elements 1 and 2 are bent and elongated. A gate resistor 16 is mounted on this extension. Moreover, an emitter pattern and a gate pattern are formed on the rear of the extension of the insulating plate 7, and the gate resistor 16 is connected.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体電力変換装置に
組み込まれる半導体スタックに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor stack incorporated in a semiconductor power conversion device.

【0002】[0002]

【従来の技術】半導体電力変換装置においては、この電
力変換器の高性能化のために、高速スイッチング素子を
使った高周波PWM制御方式の採用が増え、また、半導
体電力変換装置の大容量化に伴い、大容量素子を並列に
接続して用いられている。さらに、高周波PWM制御方
式では、高速スイッチング素子間を接続する導体のイン
ダクタンスを減らして、スイッチング時に発生するサー
ジ電圧を抑える必要があるので、高速スイッチング素子
は互いに近接させ、平滑コンデンサを接続する導体も短
くなるように考慮されている。
2. Description of the Related Art In a semiconductor power conversion device, in order to improve the performance of this power converter, a high frequency PWM control system using a high-speed switching element is increasingly adopted, and the capacity of the semiconductor power conversion device is increased. Accordingly, large capacity elements are connected in parallel and used. Further, in the high frequency PWM control method, it is necessary to reduce the inductance of the conductor connecting the high speed switching elements to suppress the surge voltage generated at the time of switching. Considered to be short.

【0003】従来の半導体電力変換装置の一例を図5〜
図7により説明する。図5に示す回路例は三相又は単相
ブリッジ回路に用いられる1ブリッジ分の逆変換回路で
あり、直流電源P,N間の上下2アームで構成されてい
る。正極側の端子8にコレクタ側が接続されている一対
のP側スイッチング素子1と、このP側スイッチング素
子1にコレクタ側が接続され、エミッタ側が負極側の端
子9に接続されている一対のN側スイッチング素子2で
1ブリッジを構成し、スイッチング素子1,2の中間点
が交流側の端子10に接続される。
An example of a conventional semiconductor power converter is shown in FIGS.
This will be described with reference to FIG. The circuit example shown in FIG. 5 is an inverse conversion circuit for one bridge used in a three-phase or single-phase bridge circuit, and is composed of upper and lower two arms between DC power supplies P and N. A pair of P-side switching elements 1 whose collector side is connected to the positive terminal 8 and a pair of N-side switching elements whose collector side is connected to this P-side switching element 1 and whose emitter side is connected to the negative terminal 9 The element 2 constitutes one bridge, and the intermediate point between the switching elements 1 and 2 is connected to the terminal 10 on the AC side.

【0004】また、各スイッチング素子1,2のゲート
回路については、図示していない制御回路によって各ス
イッチング素子のドライブタイミングをゲート駆動基板
11で受け、このゲート駆動基板11にて絶縁し、スイッチ
ング素子に必要なゲート信号に増幅して、各スイッチン
グ素子1,2にゲート信号を入力する。
As for the gate circuits of the switching elements 1 and 2, the drive timing of each switching element is controlled by a control circuit (not shown).
The gate drive substrate 11 receives the signal at 11, and amplifies it into a gate signal required for the switching element, and inputs the gate signal to each of the switching elements 1 and 2.

【0005】ここで、ゲート抵抗器16は、並列接続され
ているスイッチング素子1,2の近傍に設けられ、並列
接続されているスイッチング素子1,2のゲートトリガ
電圧のばらつきによって生じるスイッチング電流のアン
バランスを改善するために挿入され、スイッチング素子
を並列接続して使用する場合には必要となる。
Here, the gate resistor 16 is provided in the vicinity of the switching elements 1 and 2 which are connected in parallel, and the switching resistance of the switching current generated by the variation of the gate trigger voltage of the switching elements 1 and 2 which are connected in parallel is increased. It is inserted in order to improve the balance, and is required when switching elements are connected in parallel.

【0006】図6及び図7は、図5で示した逆変換回路
を組み立てた半導体スタックを示し、このうち図7は左
側面図で、図6は図7のB−B断面図である。図6及び
図7において、スイッチング素子1,2は、冷却フィン
3に対して、2アームの2個並列接続分の計4個のスイ
ッチング素子が取り付けられ、正極側導体4、負極側導
体5及び上下アーム間を接続する交流側導体6の間で、
導体と導体の間に絶縁板7を挟み、サンドイッチ状に一
体化(以下、一括積層導体と呼ぶ)して、スイッチング
素子1,2の上面に配置する。
6 and 7 show a semiconductor stack in which the inverse conversion circuit shown in FIG. 5 is assembled. Of these, FIG. 7 is a left side view and FIG. 6 is a sectional view taken along line BB of FIG. 6 and 7, in the switching elements 1 and 2, a total of four switching elements for two parallel connection of two arms are attached to the cooling fin 3, and the positive electrode side conductor 4, the negative electrode side conductor 5 and Between the AC side conductors 6 that connect the upper and lower arms,
The insulating plate 7 is sandwiched between the conductors and integrated in a sandwich shape (hereinafter referred to as a collective laminated conductor) and arranged on the upper surfaces of the switching elements 1 and 2.

【0007】この一括積層導体は、正極側スイッチング
素子1のコレクタ端子が正極側導体4に接続され正極側
のスイッチング素子1のエミック端子と負極側のスイッ
チング素子2のコレクタ端子が交流側導体6に、更に負
極側のスイッチング素子2のエミッタ端子が正極側導体
5にそれぞれ接続されており、半導体スタック内のイン
ダクタンス値を減らすとともに、スイッチング時のサー
ジ電圧の抑制が図れている。
In this collective laminated conductor, the collector terminal of the positive electrode side switching element 1 is connected to the positive electrode side conductor 4, and the emitter terminal of the positive electrode side switching element 1 and the collector terminal of the negative electrode side switching element 2 are the AC side conductor 6. Further, the emitter terminal of the switching element 2 on the negative electrode side is connected to the conductor 5 on the positive electrode side to reduce the inductance value in the semiconductor stack and suppress the surge voltage at the time of switching.

【0008】一方、各スイッチング素子1,2のゲート
回路については、各スイッチング素子1,2のゲート端
子にゲート駆動基板11のコネクタ13から、ゲート配線1
4、中継ブッシング15、及びゲート抵抗器16を介してゲ
ート信号を供給する。
On the other hand, regarding the gate circuit of each switching element 1 and 2, the gate wiring 1 from the connector 13 of the gate drive substrate 11 to the gate terminal of each switching element 1 and 2.
4, the gate signal is supplied through the relay bushing 15 and the gate resistor 16.

【0009】ゲート駆動基板11は、スイッチング素子近
傍の上下左右あるいは前面に配置され、図7では、スイ
ッチング素子の前面に取付板12aを介して基板取付板12
を取り付け、その上に配置する例を示している。
The gate drive substrate 11 is arranged on the upper, lower, left, right, or front surface in the vicinity of the switching element. In FIG. 7, the substrate mounting plate 12 is mounted on the front surface of the switching element via a mounting plate 12a.
It shows an example of mounting and arranging on.

【0010】また、ゲート信号は、各アームのスイッチ
ング素子が複数個並列接続であっても、ゲート抵抗器16
を介するまでは、共通の信号でよいが、ゲート抵抗器16
はスイッチング素子各々に各1個ずつ必要となる。した
がって、ゲート配線14は、スイッチング素子以外の場
所、図6及び図7では冷却フィン3に取り付け、絶縁さ
れた中継ブッシング15で中継することによって、スイッ
チング素子単位にゲート抵抗器16が設けられている。
In addition, even if a plurality of switching elements of each arm are connected in parallel, the gate signal is applied to the gate resistor 16
Common signal can be used until
Is required for each switching element. Therefore, the gate wiring 14 is attached to a place other than the switching element, that is, the cooling fin 3 in FIGS. 6 and 7, and is relayed by the insulated relay bushing 15, so that the gate resistor 16 is provided for each switching element. .

【0011】[0011]

【発明が解決しようとする課題】このように、ゲート配
線14をスイッチング素子1,2に接続する場合、近傍に
正極側導体4、負極側導体5や交流側導体6に主回路電
流を流す導体が配置されると、主回路導体は、スイッチ
ング素子1,2により大電流を高周波・高速でスイッチ
ングしており、主回路電流により発生する磁束の影響
で、ゲート信号のオン・オフ時の立上り、立下りに影響
を受けるため、並列接続あるいは上下アーム間でスイッ
チング時間がばらついて、その結果並列接続のスイッチ
ング素子間の電流バランスが悪くなり、上下アームのス
イッチング素子のサージ電圧が異なってくる。
As described above, when the gate wiring 14 is connected to the switching elements 1 and 2, a conductor for supplying a main circuit current to the positive electrode side conductor 4, the negative electrode side conductor 5 and the alternating current side conductor 6 is provided in the vicinity thereof. , The main circuit conductor is switching a large current at high frequency and high speed by the switching elements 1 and 2, and due to the influence of the magnetic flux generated by the main circuit current, the rise of the gate signal at the time of on / off, Since it is affected by the falling edge, the switching time varies between the parallel connection or between the upper and lower arms, and as a result, the current balance between the switching elements in the parallel connection deteriorates, and the surge voltage of the switching elements in the upper and lower arms becomes different.

【0012】例えば、図5の部分拡大図を示す図8にお
いて、ゲート信号がオンとなり、主回路電流が正極側端
子8からスイッチング素子1を介して交流端子10に流れ
ると、主回路電流Icにより生じる磁束は、同図の渦状
の矢印に示すようになるので、ゲート配線14と、鎖交す
る磁束の変化によって、ゲート電流は抑制され、スイッ
チング時間は、主回路電流によって遅くなる。
For example, in FIG. 8 showing a partially enlarged view of FIG. 5, when the gate signal is turned on and the main circuit current flows from the positive terminal 8 to the AC terminal 10 via the switching element 1, the main circuit current Ic causes Since the generated magnetic flux is as shown by the spiral arrow in the figure, the gate current is suppressed by the change in the magnetic flux interlinking with the gate wiring 14, and the switching time is delayed by the main circuit current.

【0013】主回路の影響を減らすためには、ゲート配
線のループ(同図の斜線部分)の面積を減らせばよい
が、ゲート抵抗器16をスイッチング素子の近くに配置す
る必要性から、この面積を減らすことは難しい。
In order to reduce the influence of the main circuit, it is sufficient to reduce the area of the loop of the gate wiring (the hatched portion in the figure), but since it is necessary to dispose the gate resistor 16 near the switching element, this area is required. Is difficult to reduce.

【0014】この結果、変換装置の大容量化のためにス
イッチング素子を並列接続しているにもかかわらず、利
用できる容量は、スイッチングサージ電圧,電流のアン
バランスと発生熱量等で最も実装条件が悪くなるスイッ
チング素子で決まる容量に下げて使わなければならな
い。
As a result, although the switching elements are connected in parallel in order to increase the capacity of the converter, the usable capacity is the most mounting condition such as switching surge voltage, current imbalance, and generated heat quantity. It must be lowered to the capacity determined by the switching element which becomes worse.

【0015】そこで、本発明の目的は、このような課題
に鑑みてなされたもので、冷却フィン上に実装されたス
イッチング素子等のゲート配線に対する主回路電流の影
響を減らして、半導体装置の容量の低下を防ぐことので
きる半導体スタックを提供することにある。
Therefore, the object of the present invention was made in view of the above problems, and reduces the influence of the main circuit current on the gate wiring of the switching element or the like mounted on the cooling fins to reduce the capacitance of the semiconductor device. Another object of the present invention is to provide a semiconductor stack capable of preventing a decrease in the power consumption.

【0016】[0016]

【課題を解決するための手段】請求項1に記載の発明
は、絶縁板を介して重ねられた正極側導体及び負極側導
体と交流側導体の片側に、正極側導体及び負極側導体と
交流側導体が接続される複数のスイッチング素子が配設
され、正極側導体及び負極側導体と交流側導体の他側に
スイッチング素子をゲート抵抗を介して駆動する駆動基
板が設けられた半導体スタックにおいて、絶縁板の両端
をスイッチング素子側に折曲し、この折曲部にゲート抵
抗を実装したことを特徴とする。
According to a first aspect of the present invention, a positive electrode side conductor and a negative electrode side conductor are connected to one side of a positive electrode side conductor and a negative electrode side conductor and an alternating current side conductor which are stacked via an insulating plate. In a semiconductor stack in which a plurality of switching elements to which the side conductors are connected are provided, and a drive substrate that drives the switching elements via a gate resistor is provided on the other side of the positive electrode side conductor, the negative electrode side conductor, and the AC side conductor, It is characterized in that both ends of the insulating plate are bent toward the switching element side, and a gate resistance is mounted on this bent portion.

【0017】また、請求項2に記載の発明は、絶縁板を
介して重ねられた正極側導体及び負極側導体と交流側導
体の片側に、正極側導体及び負極側導体と交流側導体が
接続される複数のスイッチング素子が配設され、正極側
導体及び負極側導体と交流側導体の他側にスイッチング
素子をゲート抵抗を介して駆動する駆動基板が設けられ
た半導体スタックにおいて、絶縁板の両端を前記スイッ
チング素子側に折曲し、この折曲部にゲート抵抗を実装
し、スイッチング素子の付属回路を形成したことを特徴
とする。
In the invention according to claim 2, the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor are connected to one side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, which are stacked via the insulating plate. In a semiconductor stack in which a plurality of switching elements are provided, and a drive substrate for driving the switching elements via a gate resistor is provided on the other side of the positive electrode side conductor, the negative electrode side conductor, and the AC side conductor, both ends of the insulating plate Is bent toward the switching element, and a gate resistor is mounted on the bent portion to form an auxiliary circuit of the switching element.

【0018】[0018]

【作用】請求項1に記載の発明においては、スイッチン
グ素子のゲートとゲート抵抗を接続する導体は短縮さ
れ、スイッチング素子を流れる主回路電流によって発生
した磁束によるゲート信号への影響は低減される。
According to the first aspect of the invention, the conductor connecting the gate and the gate resistance of the switching element is shortened, and the influence of the magnetic flux generated by the main circuit current flowing through the switching element on the gate signal is reduced.

【0019】また、請求項2に記載の発明においては、
スイッチング素子のゲートとゲート抵抗を接続する導体
は短縮され、スイッチング素子を流れる主回路電流によ
って発生した磁束によるゲート信号への影響は低減され
るるとともに、付属回路部品の実装密度が向上する。
According to the second aspect of the invention,
The conductor connecting the gate and the gate resistance of the switching element is shortened, the influence of the magnetic flux generated by the main circuit current flowing through the switching element on the gate signal is reduced, and the mounting density of the auxiliary circuit components is improved.

【0020】[0020]

【実施例】以下、本発明の一実施例を図面を参照して説
明する。但し、従来の技術と同一部分には、同一符号を
付して説明を省略する。図2は、従来の技術において示
した図7の半導体スタックに対応する左側面図で、図1
は図2のA−A断面図で、同じく従来の技術で示した図
6に対応する正面図である。また、図3は図1の部分拡
大詳細図で、図4は、図2の部分拡大詳細図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. However, the same parts as those of the conventional technique are designated by the same reference numerals and the description thereof will be omitted. FIG. 2 is a left side view corresponding to the semiconductor stack of FIG. 7 shown in the related art.
2 is a sectional view taken along the line AA in FIG. 2 and is a front view corresponding to FIG. 6 similarly shown in the prior art. 3 is a partially enlarged detailed view of FIG. 1, and FIG. 4 is a partially enlarged detailed view of FIG.

【0021】図1,図2,図3及び図4において、従来
の技術で示した図6,図7と異なる点は、一括積層導体
の構成部分のスイッチング素子1,2に近い図7におい
て左端の絶縁板27の上下端を延長し、スイッチング素子
1,2のゲート端子に直接接続できるように折り曲げた
絶縁板7を用いている。さらに、この絶縁板7の延長部
分にゲート駆動基板11からのゲート配線14を接続する端
子と、ゲートエミッタ側は並列接続間のスイッチング素
子に並列に接続されるエミッタパターン19を絶縁板7の
裏面に図3の破線に示すように配置し、ゲート側はエミ
ッタパターン19と反対側の表面に平行させるようにゲー
トパターン20を配置し、かつ、各スイッチング素子のゲ
ート抵抗器16がスイッチング素子のゲート端子に接続さ
れるように実装されている。
1, FIG. 2, FIG. 3, and FIG. 4 are different from the conventional technique shown in FIG. 6 and FIG. 7 in that the left end of FIG. The insulating plate 7 is used by extending the upper and lower ends of the insulating plate 27 and bending it so that it can be directly connected to the gate terminals of the switching elements 1 and 2. Further, a terminal for connecting the gate wiring 14 from the gate drive substrate 11 to the extension portion of the insulating plate 7 and an emitter pattern 19 connected in parallel to the switching element between the parallel connections on the gate emitter side are provided on the back surface of the insulating plate 7. 3 and the gate pattern 20 is arranged so that the gate side is parallel to the surface opposite to the emitter pattern 19 on the gate side, and the gate resistor 16 of each switching element is the gate of the switching element. It is mounted so that it is connected to the terminals.

【0022】したがって、ゲート回路の接続は、ゲート
ドライブ基板11のコネクタ13とゲート配線14を介して一
括積層導体のゲート端子17に接続され、一括積層導体上
の絶縁板上に形成された印刷回路によって、各スイッチ
ング素子のゲート端子には、各々のゲート抵抗16を介し
てゲート信号が供給されることになる。
Therefore, the gate circuit is connected to the gate terminal 17 of the collective laminated conductor via the connector 13 of the gate drive substrate 11 and the gate wiring 14, and the printed circuit formed on the insulating plate on the collective laminated conductor. Thus, the gate signal is supplied to the gate terminal of each switching element via each gate resistor 16.

【0023】このようなスイッチング素子1,2の実装
構造において、スイッチング素子間の主回路接続を半導
体接続部のインダクタンス値を最小にし、スイッチング
素子のサージ電圧を抑制することができる一括積層導体
の絶縁板にゲート抵抗器16、ゲートパターン20、及びエ
ミッタパターン19を実装し、ゲートパターン20とエミッ
タパターン19は絶縁板の裏表に重ねて配置することによ
って、主回路電流によって生じる磁束がゲート回路と鎖
交する面積を減らし、スイッチング素子に流れる主回路
電流で生じた磁束の影響を減らしてゲート電流の抑制を
防ぎ、スイッチング素子間の電流の不平衡を防ぐことが
できる。
In the mounting structure of the switching elements 1 and 2 as described above, the main circuit connection between the switching elements is minimized to reduce the inductance value of the semiconductor connection portion, and the surge voltage of the switching elements can be suppressed. By mounting the gate resistor 16, the gate pattern 20, and the emitter pattern 19 on the plate, and arranging the gate pattern 20 and the emitter pattern 19 on the front and back sides of the insulating plate, the magnetic flux generated by the main circuit current and the gate circuit are chained. The intersecting area can be reduced, the influence of the magnetic flux generated by the main circuit current flowing through the switching elements can be reduced, the suppression of the gate current can be prevented, and the current imbalance between the switching elements can be prevented.

【0024】以上のような半導体スタックを構成するこ
とによって、主回路のサージ電圧を抑制することができ
る。一括積層導体を用いて、スイッチング素子のゲート
信号の配線を両面パターンで構成できる構造としている
ため、主回路電流の磁束の影響を防ぐことができるゲー
ト回路とすることができるとともに、一括積層導体をス
イッチング素子に取り付けるだけで、主回路及びゲート
回路の配線ができ、半導体スタックの組立作業時間も短
縮し、実装密度が高く、小形で信頼性の高い半導体電力
変換装置を提供することができる。
By constructing the semiconductor stack as described above, the surge voltage of the main circuit can be suppressed. Since the wiring of the gate signal of the switching element can be configured with a double-sided pattern by using the batch laminated conductor, it is possible to form a gate circuit capable of preventing the influence of the magnetic flux of the main circuit current, and the batch laminated conductor is used. The wiring of the main circuit and the gate circuit can be performed only by attaching to the switching element, the assembling work time of the semiconductor stack can be shortened, and the compact and highly reliable semiconductor power conversion device with high packaging density can be provided.

【0025】なお図1では、一括積層導体には、ゲート
パターン及びゲート抵抗器を実装した例で示したが、こ
れ以外にもスイッチング素子の保護のためにコレクタ・
エミッタ間の電圧を検出する配線、素子の温度上昇値を
検出する配線、素子の過電流を検出する配線及び付属の
電気部品等を実装してもよく、一括積層導体上にコネク
タを実装すれば、ゲート信号とスイッチング素子の保護
検出信号を一括して取り扱うことができ、特に、組み立
て作業時間が短縮され、高密度実装が可能となる。
Although FIG. 1 shows an example in which a gate pattern and a gate resistor are mounted on the batch laminated conductor, in addition to this, a collector / collector is provided to protect the switching element.
Wiring for detecting the voltage between the emitters, wiring for detecting the temperature rise value of the element, wiring for detecting the overcurrent of the element, and the attached electric parts may be mounted, and if the connector is mounted on the batch laminated conductor, The gate signal and the protection detection signal of the switching element can be handled collectively, and in particular, the assembly work time can be shortened and high-density mounting can be performed.

【0026】また、一括積層導体には、上記の他に、ス
イッチング素子のゲート・エミッタ間の過電圧に対して
保護可能な定電圧ダイオード、ノイズ対策用のコンデン
サ及びフェライトコア等、更には、ゲート駆動回路を実
装することも可能である。
In addition to the above, the batch laminated conductor includes a constant voltage diode capable of protecting against an overvoltage between the gate and the emitter of the switching element, a capacitor for noise suppression, a ferrite core, and the like, and a gate driver. It is also possible to implement the circuit.

【0027】[0027]

【発明の効果】以上、請求項1に記載の発明によれば、
絶縁板を介して重ねられた正極側導体及び負極側導体と
交流側導体の片側に、正極側導体及び負極側導体と交流
側導体が接続される複数のスイッチング素子が配設さ
れ、正極側導体及び負極側導体と交流側導体の他側にス
イッチング素子をゲート抵抗を介して駆動する駆動基板
が設けられた半導体スタックにおいて、絶縁板の両端を
スイッチング素子側に折曲し、この折曲部にゲート抵抗
を実装することで、スイッチング素子のゲートとゲート
抵抗を接続する導体を短縮し、スイッチング素子を流れ
る主回路電流によって発生した磁束によるゲート信号へ
の影響を低減させたので、スイッチング電流の不均衡に
よる容量の低下を防ぐことのできる半導体スタックを得
ることができる。 また、請求項2に記載の発明によれ
ば、絶縁板を介して重ねられた正極側導体及び負極側導
体と交流側導体の片側に、正極側導体及び負極側導体と
交流側導体が接続される複数のスイッチング素子が配設
され、正極側導体及び負極側導体と交流側導体の他側に
スイッチング素子をゲート抵抗を介して駆動する駆動基
板が設けられた半導体スタックにおいて、絶縁板の両端
を前記スイッチング素子側に折曲し、この折曲部にゲー
ト抵抗を実装し、スイッチング素子の付属回路を形成す
ることで、スイッチング素子のゲートとゲート抵抗を接
続する導体を短縮し、スイッチング素子を流れる主回路
電流によって発生した磁束によるゲート信号への影響を
低減させるとともに、付属回路部品の実装密度を向上さ
せたので、スイッチング電流の不均衡による容量の低下
を防ぐとともに、実装密度を上げ外形を小形化すること
のできる半導体スタックを得ることができる。
As described above, according to the invention of claim 1,
A plurality of switching elements for connecting the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor are arranged on one side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, which are stacked via the insulating plate. In a semiconductor stack in which a drive substrate for driving a switching element via a gate resistor is provided on the other side of the negative electrode side conductor and the AC side conductor, both ends of the insulating plate are bent to the switching element side, and the bent portion is By implementing the gate resistance, the conductor connecting the gate of the switching element and the gate resistance was shortened, and the influence of the magnetic flux generated by the main circuit current flowing through the switching element on the gate signal was reduced. It is possible to obtain a semiconductor stack that can prevent a decrease in capacity due to balance. According to the invention of claim 2, the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor are connected to one side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, which are stacked via the insulating plate. In the semiconductor stack in which a plurality of switching elements are arranged, and a drive substrate for driving the switching elements via a gate resistor is provided on the other side of the positive electrode side conductor, the negative electrode side conductor, and the AC side conductor, both ends of the insulating plate are By bending to the switching element side and mounting a gate resistor on this bent portion to form an auxiliary circuit of the switching element, the conductor connecting the gate of the switching element and the gate resistor is shortened and flows through the switching element. The influence of the magnetic flux generated by the main circuit current on the gate signal was reduced and the mounting density of the attached circuit components was improved, so that the switching current imbalance While preventing a decrease in the capacitance due, it is possible to obtain a semiconductor stack which can be downsized external raise the packaging density.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体スタックの一実施例を示す図
で、図2のA−A断面図。
FIG. 1 is a diagram showing an embodiment of a semiconductor stack of the present invention and is a cross-sectional view taken along the line AA of FIG.

【図2】本発明の半導体スタックの一実施例を示す左側
面図。
FIG. 2 is a left side view showing an embodiment of the semiconductor stack of the present invention.

【図3】図1の部分拡大詳細図。FIG. 3 is a partially enlarged detailed view of FIG.

【図4】図2の部分拡大詳細図。FIG. 4 is a partially enlarged detailed view of FIG.

【図5】従来及び本発明の半導体スタックの接続図。FIG. 5 is a connection diagram of a semiconductor stack according to the related art and the present invention.

【図6】従来の半導体スタックの一例を示す図で、図7
のB−B断面図。
6 is a diagram showing an example of a conventional semiconductor stack, and FIG.
BB sectional drawing of.

【図7】従来の半導体スタックの一例を示す左側面図FIG. 7 is a left side view showing an example of a conventional semiconductor stack.

【図8】従来の半導体スタックの作用を示す部分説明
図。
FIG. 8 is a partial explanatory view showing the operation of a conventional semiconductor stack.

【符号の説明】[Explanation of symbols]

1、2…スイッチング素子、3…冷却フィン、4…正極
側導体、5…負極側導体、6…交流側導体、7,27…絶
縁板、8…正極側の端子、9…負極側の端子、10…交流
側の端子、11…ゲート駆動基板、12…基盤取付板、13…
コネクタ、14…ゲート配線、15…ゲート抵抗器、17…ゲ
ート端子、18…ゲートエッタ端子。
1, 2 ... Switching element, 3 ... Cooling fin, 4 ... Positive electrode side conductor, 5 ... Negative electrode side conductor, 6 ... AC side conductor, 7,27 ... Insulating plate, 8 ... Positive electrode side terminal, 9 ... Negative electrode side terminal , 10 ... AC side terminal, 11 ... Gate drive board, 12 ... Base plate, 13 ...
Connector, 14 ... Gate wiring, 15 ... Gate resistor, 17 ... Gate terminal, 18 ... GateEtter terminal.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 絶縁板を介して重ねられた正極側導体及
び負極側導体と交流側導体の片側に、前記正極側導体及
び負極側導体と交流側導体が接続される複数のスイッチ
ング素子が配設され、前記正極側導体及び負極側導体と
交流側導体の他側に前記スイッチング素子をゲート抵抗
を介して駆動する駆動基板が設けられた半導体スタック
において、前記絶縁板の両端を前記スイッチング素子側
に折曲し、この折曲部に前記ゲート抵抗を実装したこと
を特徴とする半導体スタック。
1. A plurality of switching elements in which the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor are connected to one side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, which are stacked via an insulating plate. In a semiconductor stack in which a drive substrate for driving the switching element via a gate resistance is provided on the other side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, both ends of the insulating plate are connected to the switching element side. A semiconductor stack, characterized in that the gate resistance is mounted on the bent portion.
【請求項2】 絶縁板を介して重ねられた正極側導体及
び負極側導体と交流側導体の片側に、前記正極側導体及
び負極側導体と交流側導体が接続される複数のスイッチ
ング素子が配設され、前記正極側導体及び負極側導体と
交流側導体の他側に前記スイッチング素子をゲート抵抗
を介して駆動する駆動基板が設けられた半導体スタック
において、前記絶縁板の両端を前記スイッチング素子側
に折曲し、この折曲部に前記ゲート抵抗を実装し、前記
スイッチング素子の付属回路を形成したことを特徴とす
る半導体スタック。
2. A plurality of switching elements connected to the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor are disposed on one side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, which are stacked via an insulating plate. In a semiconductor stack in which a drive substrate for driving the switching element via a gate resistance is provided on the other side of the positive electrode side conductor, the negative electrode side conductor, and the alternating current side conductor, both ends of the insulating plate are connected to the switching element side. A semiconductor stack, characterized in that the gate resistance is mounted on the bent portion, and an auxiliary circuit for the switching element is formed.
JP5312939A 1993-12-14 1993-12-14 Semiconductor stack Pending JPH07170723A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5312939A JPH07170723A (en) 1993-12-14 1993-12-14 Semiconductor stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5312939A JPH07170723A (en) 1993-12-14 1993-12-14 Semiconductor stack

Publications (1)

Publication Number Publication Date
JPH07170723A true JPH07170723A (en) 1995-07-04

Family

ID=18035301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5312939A Pending JPH07170723A (en) 1993-12-14 1993-12-14 Semiconductor stack

Country Status (1)

Country Link
JP (1) JPH07170723A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261948A (en) * 1996-03-26 1997-10-03 Fuji Electric Co Ltd Power converter
JP2003018860A (en) * 2001-07-02 2003-01-17 Hitachi Ltd Power converter
JP2008199796A (en) * 2007-02-13 2008-08-28 Ihi Corp Power switching module
JP2010011605A (en) * 2008-06-25 2010-01-14 Hitachi Ltd Power conversion device
JP2010252490A (en) * 2009-04-14 2010-11-04 Toshiba Corp Gate drive substrate and power conversion apparatus
JP2013021855A (en) * 2011-07-13 2013-01-31 Toyota Motor Corp Electric power conversion apparatus
JP2013055781A (en) * 2011-09-02 2013-03-21 Daihen Corp Switch module of power conversion apparatus
JP2013055782A (en) * 2011-09-02 2013-03-21 Daihen Corp Switch module for power conversion device
CN103441654A (en) * 2013-09-13 2013-12-11 深圳市英威腾电气股份有限公司 Method for manufacturing transducer
JP2014209812A (en) * 2013-04-16 2014-11-06 株式会社日立製作所 Semiconductor element and wiring structure of power conversion device
WO2015025512A1 (en) * 2013-08-22 2015-02-26 パナソニックIpマネジメント株式会社 Drive device, power conversion device, and vehicle
JP2016220356A (en) * 2015-05-19 2016-12-22 株式会社日立製作所 Power converter
JP2017169344A (en) * 2016-03-16 2017-09-21 富士電機株式会社 Power conversion device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09261948A (en) * 1996-03-26 1997-10-03 Fuji Electric Co Ltd Power converter
JP2003018860A (en) * 2001-07-02 2003-01-17 Hitachi Ltd Power converter
JP2008199796A (en) * 2007-02-13 2008-08-28 Ihi Corp Power switching module
JP2010011605A (en) * 2008-06-25 2010-01-14 Hitachi Ltd Power conversion device
JP2010252490A (en) * 2009-04-14 2010-11-04 Toshiba Corp Gate drive substrate and power conversion apparatus
JP2013021855A (en) * 2011-07-13 2013-01-31 Toyota Motor Corp Electric power conversion apparatus
JP2013055781A (en) * 2011-09-02 2013-03-21 Daihen Corp Switch module of power conversion apparatus
JP2013055782A (en) * 2011-09-02 2013-03-21 Daihen Corp Switch module for power conversion device
JP2014209812A (en) * 2013-04-16 2014-11-06 株式会社日立製作所 Semiconductor element and wiring structure of power conversion device
WO2015025512A1 (en) * 2013-08-22 2015-02-26 パナソニックIpマネジメント株式会社 Drive device, power conversion device, and vehicle
JP5845428B2 (en) * 2013-08-22 2016-01-20 パナソニックIpマネジメント株式会社 Drive device, power conversion device, vehicle
CN103441654A (en) * 2013-09-13 2013-12-11 深圳市英威腾电气股份有限公司 Method for manufacturing transducer
JP2016220356A (en) * 2015-05-19 2016-12-22 株式会社日立製作所 Power converter
JP2017169344A (en) * 2016-03-16 2017-09-21 富士電機株式会社 Power conversion device

Similar Documents

Publication Publication Date Title
JP4277169B2 (en) Power semiconductor module
EP1160866B1 (en) Semiconductor device with power wiring structure
US8487407B2 (en) Low impedance gate control method and apparatus
JP3548024B2 (en) Semiconductor device and manufacturing method thereof
CN107851637B (en) Power semiconductor module
JP5312386B2 (en) Power converter
JPH07170723A (en) Semiconductor stack
JP6288769B2 (en) Semiconductor power module, power conversion device, and moving body using the same
JP4220731B2 (en) Power semiconductor device
JP3225847B2 (en) Semiconductor module
JP5125269B2 (en) Power semiconductor module
JP2979930B2 (en) Power semiconductor device package
JP2001274322A (en) Power semiconductor module
JP3941266B2 (en) Semiconductor power module
JP4484400B2 (en) Semiconductor device
US6795324B2 (en) Power converter
US6266258B1 (en) Power substrate element topology
JP3220366B2 (en) Semiconductor device
JP4631179B2 (en) Semiconductor device and inverter device using the same
JP2856962B2 (en) Power wiring board
JP3512457B2 (en) Power converter
JP3394448B2 (en) Power semiconductor device and power conversion device using the same
JP3747931B2 (en) Semiconductor device
TWI677172B (en) Snubber circuit and power semiconductor module and power supply device for induction heating
JP3629222B2 (en) Semiconductor device