JPH07169878A - マルチチップモジュール構造 - Google Patents

マルチチップモジュール構造

Info

Publication number
JPH07169878A
JPH07169878A JP6171573A JP17157394A JPH07169878A JP H07169878 A JPH07169878 A JP H07169878A JP 6171573 A JP6171573 A JP 6171573A JP 17157394 A JP17157394 A JP 17157394A JP H07169878 A JPH07169878 A JP H07169878A
Authority
JP
Japan
Prior art keywords
layer
metal
silicon nitride
deposited
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6171573A
Other languages
English (en)
Inventor
David John Pedder
ジョン ペダー デイヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plessey Semiconductors Ltd
Original Assignee
Plessey Semiconductors Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Semiconductors Ltd filed Critical Plessey Semiconductors Ltd
Publication of JPH07169878A publication Critical patent/JPH07169878A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】 多層ポリマ誘電体金属被覆基板構造の上層に
配されたパットに対するワイヤボンドの歩留りと信頼性
を高めると共に、信頼性のある多層基板構造用の密封材
を提供することにある。 【構成】 基板に多層金属被覆ポリマ誘電体を蒸着して
一体に組み込んだマルチチップモジュール構造におい
て、最上位金属被覆層の下に窒化シリコン層を蒸着した
ことを特徴とする。窒化シリコン層は最上位金属被覆層
の上にも蒸着されることが望ましい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マルチチップモジュー
ル基板構造に関する。
【０００２】
【従来の技術】相互接続とパッケージングを備えたマル
チチップモジュール（ＭＣＭ）法はパッケージのない裸
のダイを用いて高密度配線基板構造に実装し、その結果
組立られたものをモジュールの形でパッケジする方法で
ある。個々のダイには全体を保護するパッケージがない
のでダイを近接させて蜜に配置させることが可能で（通
常、０．４から２ｍｍのダイ間隔）、高機能密度が達成
される。この技術も個別のパッケージＩＣと面実装組立
部品を使用して製造された等価回路機能に比べると面積
や重量をかなり小さくできる。一般に面積は５分の１な
いし１０分の１にすることができる。このような技術で
機能的に有効なシリコンの面積割合は基板の大きさで比
べたき使用される組立法と関係する。ワイヤボンドモジ
ュールではこの面積割合は通常３０ないし６０パーセン
トであり、一方フリップチップソルダボンドモジュール
組立部品は面積割合が８０パーセントに達する。信頼性
も個別からマルチチップパッケージングへの移行でパッ
ケージリード、半田接合及び他材料との境界を無くすこ
とでより改善される。性能も個別デバイスのパッケージ
寄生容量を無くすことと内蔵デバイスの配線長を大体３
分の１にすることにより改善される。以下、ＭＣＭ技術
を多数のカテゴリに分けて定義すると、裸のダイをＭＣ
Ｍ組立で相互接続するのに用いている基板構造の形式に
よって異なる。ＭＣＭ─Ｌカテゴリは微細な配線で多層
のプリント配線基板（ｐｃｂ）構造を使用するもので、
これは現存ｐｃｂの製造技術の延長として製造される。
この基板は出力が低又は中程度で、配線密度が中程度
（すなわち、デバイスピン数が中程度）の全デジタルモ
ジュールのみを相互接続するのに適している。これらは
ＭＣＭ基板中の単位面積当たりのコストが最も安く、通
常金属誘電体層が６程度のものが用いられている。ＭＣ
Ｍ−Ｃは所定の相互接続構造を得るのに同時焼成の多層
セラミック技術を使用する。この技術の配線形状は通常
スクリーン印刷を用いて行われるが、この方法は分解能
が制限されるので、所望の配線密度は多層基板構造に層
を更に追加することで達成するようにしている。ＭＣＭ
−Ｃは４０層までのものが報告されている。ＭＣＭ−Ｃ
基板構造はモジュールパッケージ構造に直ちに組み入れ
て、信頼性があって費用の安い方法で全デジタル、高信
頼性の製品用ＭＣＭ構造に供するようにしてもよい。本
願と関係のあるＭＣＭ−Ｄ基板カテゴリは薄膜蒸着技術
（ＭＣＭの技術形式の内容─Ｄによって示されているよ
うに）によって構成され、例えば多層アルミニウム─ポ
リイミド金属被覆構造（シリコンＭＣＭ基板を代表し
て）のものは通常相互接続が３又は４層で接地面、電源
面及び信号配線経路用の１又は２層から成っている。５
層構造のものも時々用いられているが、第５番目の層は
チップの接続パットを配置するのに用いられており、下
方の２つの信号経路層での経路選択でいかなる束縛も回
避できる特徴がある。シリコン基板上の配線形状の寸法
は線幅が１０と２５マイクロメートルの間、金属厚が２
ないし５マイクロメートル、配線ピッチが４０ないし１
００マイクロメートルで、これに対する誘電体の厚みは
５ないし２０マイクロメートルの範囲である。このよう
な形状寸法はもし必要ならばインピーダンスを５０オー
ムラインに制限することが可能である。別の材料として
は銅を導体材料に使用することが可能であり、その他の
ポリマ材料の範囲としてはＢＣＢやＰＰＱを使用するこ
とができる。この相互接続技術の配線形状はかなり高密
度の相互接続をすることが可能であるにも係わらず、相
互接続配線間の寄生容量が小さく配線インピーダンスも
規定しやすいので帯域幅が高い。電源及び接地面構造は
各デバイスを実装した部位で電源と接地に高性能に接続
する。ＭＣＭ−Ｄ基板に備えることができる非常に重要
かつ唯一の特性は必要ならば、例えば配線端子、デカッ
プリング、バイアス、整合、フィルタ及び関連機能用の
薄膜抵抗、コンデンサ及びインダクタ部品をＭＣＭ─Ｄ
基板構造内に集積することができるということである。
【０００３】
【発明が解決しようとする課題】ＭＣＭ−Ｄ技術は他の
研究者によると特別の技術的な問題が２つあることが報
告されており、そのいずれもが多層基板構造の構成内に
重合誘電体材料を使用することに関連している。第１に
はポリマ誘電体が比較的柔らかく曲がり易いという性質
があるので上部金属被覆層に配置された金属被覆パッド
に対してワイヤボンドし難いと言う問題がある。アルミ
ニウムボンドパッドにする超音波アルミニウムワイヤボ
ンデイングでは、例えば超音波エネルギが金属境界面を
接合することが必要である。ポリマ誘電体には軟質な性
質と固有の音響減衰があるので効果的なエネルギ結合を
させるのに妨げとなる。他の研究者は基板構造に開口を
設けて堅い基板自体にワイヤボンドパットを強制的に配
置してこの問題を避けるようにしているが基板の経路選
択の幅がかなり狭まる。第２の欠陥はポリマ誘電体材料
が水分を吸収しやく、それに影響を受けやすいという傾
向に関係する。ＭＣＭ−Ｄ基板は使用中や信頼性の試験
（例えば耐圧器での過熱蒸気試験）で水分に晒される
と、ポリマ誘電体層間や下層基板との粘着性が著しく阻
害されたり、誘電特性が変化して基板構造の信頼性が阻
害される。
【０００４】
【課題を解決するための手段】本発明によれば、基板に
多層金属被覆ポリマ誘電体を蒸着して一体に組み込んだ
マルチチップモジュール構造において、窒化シリコン層
が最上位金属被覆層の下に蒸着されることを特徴とす
る。好ましくは窒化シリコン層は最上位金属被覆層の上
下に蒸着される。
【０００５】
【作用及び実施例】以下、添付図面を参照して本発明に
係る薄膜蒸着マルチチップモジュール（ＭＣＭ−Ｄ）基
板構造を説明する。構造は本質的に曲がりやすい多層ポ
リマ誘電体金属被覆基板構造の上層に配されたパットに
対するワイヤボンドの歩留りと信頼性を高め、この多層
基板構造用の本質的に信頼性のある密封材を提供すると
共に上層と次の金属被覆層との間の決められた所に薄膜
コンデンサを集積して性能を高めることにある。これら
３つの機能全部は多層ポリマ誘電体金属被覆基板構造の
上層に窒化シリコンをプラズマ蒸着してちょうど２層追
加することにより達成される。この新規なＭＣＭ−Ｄ基
板構造は図１に示されている。図１は４層になったアル
ミニウム─ポリイミド構造を示す。同じような概念は別
のＭＣＭ−Ｄ構成で２、３又は５層構造から成るものに
適用してもよく、異なった材料の組み合わせを用いても
よい。
【０００６】図示例で説明すると、金属１（Ｍ１）、Ｖ
Ａポリイミド、金属２（Ｍ２）、ＶＢポリイミド、及び
金属３（Ｍ３）層の処理及びパターン形成は従来のＭＣ
Ｍ−Ｄ処理を使用して酸化絶縁されたシリコン、あるい
はサファイア又はアルミナ基板ベースに構造を構築する
ことにより行われる。採用される処理法にはスパッタ蒸
着、スピン又はスプレーコーティングしたアルミニウム
被覆の湿式又は乾式エッチング、ポリイミド層の硬化と
湿式又は乾式エッチングが含まれる。ＶＣポリイミド層
はＭ３金属層に塗布されて硬化される。小さい開口が特
定の場所を介して金属間化合層（Ｍ３Ｍ４）が要求され
ている（通常直径が２５マイクロメートル）このＶＣ層
に設けられ、これより大きい開口がコンデンサ構造を必
要としているＭ３とＭ４との間に設けられる（一般の大
きさは１５０マイクロメートルから１ｍｍ）。
【０００７】ついで窒化シリコン層が通常等角プラズマ
化学気相（ＰＥＣＶＤ）法によって３００℃以上の温度
でシラン、アンモニア及び窒素ガス混合気体から蒸着さ
れる。この温度はポリイミドが硬化させられる温度より
も低い方が望ましい。膜厚は０．２と１．０マイクロメ
ートルの間が望ましいが、特別の仕様で要求されたり材
料の組み合わせによってはこれ以外の厚みを採用しても
よい。蒸着条件は０．５ないし１．０マイクロメートル
の膜に対して好ましい応力の大きさが３×１０9 ダイン
／ｃｍ2 になるように適当に調整されて膜の圧縮応力の
大きさが制御される。この窒化層（符号ＮＣ）は硬化層
として（次のＭ４のワイヤボンディングのために）、Ｍ
３Ｍ４コンデンサ構造のための誘電体層として機能す
る。
【０００８】次いで、開口がＭ３Ｍ４ビアが要求されて
いる所にのみこの層に設けられる（通常、規定の処理法
を用いてプラズマ乾式エッチングにより）。これらの開
口の大きさはＶＣ層のビアベース開口の大きさよりも小
さいことが望ましい。次いでＭ４アルミニウム層が蒸着
され、図示したようなパターンに刻設される。Ｍ４の特
徴はＭ３Ｍ４及びＭ４Ｍ３コンデンサ領域の側面まで伸
びていることである。
【０００９】構造は図示のように第２窒化層（符号Ｐ
Ｖ）の蒸着とパターン化によって仕上げられる。開口が
ＭＣＭ−Ｄ構造の保護及び不動態層としての役目をする
この第２層に設けられる。その場所はワイヤボンド接続
が行われるところや金属被覆ではんだ付けするところ及
びはんだバンプがなされるところである。この第２層は
厚さが０．２と１．０マイクロメートルの間であること
が望ましい。この第２層を用いるのはＭ４金属被覆の保
護と不動態化で、下層のポリイミドと金属層の不動態化
という二次的効果もある。これはポリイミド層を水分に
晒すようなピンホール欠陥を同時に起こさせる確率を最
小にする。窒化物の蒸着で高い蒸着温度を使用すること
は窒化物を蒸着するときポリイミドから水分を完全に無
くすことを保証する。ＮＣビアのパターン構造はＭ３Ｍ
４ビアの側面がシールされて処理中に水分が侵入してく
るのを阻止する効果がある。
【００１０】切断面やこのような構造が採用されていな
いポリイミドＭＣＭ−Ｄ構造の露出面から水分が吸収さ
れるのを防ぐために、同様の構造がＭＣＭ−Ｄのスクラ
イブチャンネルに用いられる。図２にスクライブレイン
構造が示されている。ダイシングソーの通り路は薄い酸
化物層と窒化物層だけがあるところの領域であり、スク
ライブレイン近くのＭＣＭ−Ｄ構造は窒化物不動態の二
重層（ＮＣプラスＰＶ）によって保護される。スクライ
ブレイン領域の金属層とポリイミド層は図示するように
テラス構造に配置されている。これは端面を滑らかにす
ることで有効な窒化物のコーティングが連続して達成さ
れることを可能にすることを保証したものである。この
不動態スクライブレイン構造の有効性は１２０℃、１６
０時間以上の耐圧試験で層間の粘着性のいかなる低下
も、４層のアルミニウム─ポリイミドＭＣＭ−Ｄ構造の
いかなる変質もなかったので実証された。窒化物不動態
構造のない試験片では粘着性が低下すると共に試験片の
端部に腐食があった。
【００１１】
【発明の効果】Ｍ３Ｍ４窒化物のコンデンサ構造は０，
７マイクロメートルの膜厚で平方ｍｍあたり１００ｐＦ
の容量があり、この容量はｒｆやマイクロ波装置にとっ
て都合のよい値である。このような膜厚もかなりの堅さ
があるので、ワイヤボンディングの歩留りを高めたりポ
リイミドの不動態シールの信頼性を高める効果がある。
Ｍ３とＭ４の全厚をこのようなコンデンサの電極（通常
平方あたり５ないし１０ミリオームの抵抗）として使用
することは等価直列抵抗を低く、クオリテーファクタを
高くして高周波数の性能を良好にする。窒化物の厚みが
薄い場合、基板の熱処理中に窒化物内に欠陥が生じる
と、アルミニウム配線にヒロック（突出部）が生じるこ
ともあるので厚みの薄い範囲ではバリヤ金属被覆層（例
えばチタン─タングステン）が必要となるかもしれな
い。窒化物の非常に薄いコンデンサ構造（０．２マイク
ロメートル以下）はシリコン又はアルミナ／サファイア
基板自体に耐火性の金属電極構造（ヒロック欠陥を避け
るために）にして配置することが一般に要求されること
に注意すべきである。このような電極は抵抗値が本構造
よりも高くなることは避けられない。したがって、単位
面積あたりの容量が大きくなる（例えば平方ｍｍあたり
２ｎＦ以上）だけでなく、等価直列抵抗が高くなると同
時に使用周波数範囲が制限される。
【００１２】窒化物の堅い層が高いワイヤ接着力と歩留
りを保証する有効性も立証された。この方法は完全なボ
ンドモジュールで２，５００以上のワイヤボンドで製造
されるものにも適用可能である。アルミニウム─ポリイ
ミド技術の接着力と接着力の分布はアルミニウムＩＣ金
属被覆で得られるものとかなり近い。
【図面の簡単な説明】
【図１】本発明の１実施例を示したＭＣＭ−Ｄ基板構造
の断面図である。
【図２】他の実施例を示したＭＣＭ−Ｄ基板構造の断面
図である。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/52 Ｂ

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板に多層金属被覆ポリマ誘電体を蒸
    着して一体に組み込んだマルチチップモジュール構造に
    おいて、窒化シリコン層が最上位金属被覆層の下に蒸着
    されていることを特徴とするマルチチップ構造。
  2. 【請求項２】 更に窒化シリコン層が前記最上位金属
    被覆層の上に蒸着されていることを特徴とする請求項１
    記載のマルチチップモジュール構造。
  3. 【請求項３】 前記窒化シリコン層は厚さが０．２と
    １．０マイクロメートルの間であることを特徴とする請
    求項１記載のマルチチップモジュール構造。
  4. 【請求項４】 前記窒化シリコン層はコンデンサの誘
    電体として使用されており、該コンデンサは最上位金属
    被覆層とすぐ次の金属被覆層との間に形成されているこ
    とを特徴とする請求項１又は３記載のマルチチップモジ
    ュール構造。
  5. 【請求項５】 前記最上位金属被覆層と前記すぐ次の
    金属被覆層はアルミニウムで少なくとも挟在窒化シリコ
    ン層に隣接した前記層に耐火性バリア金属被覆を備える
    ことを特徴とする請求項４記載のマルチチップ構造。
  6. 【請求項６】 前記耐火性バリア金属被覆はチタン─
    タングステンであることを特徴とする請求項５記載のマ
    ルチチップ構造。
  7. 【請求項７】 スクライブレイン構造が備わったマル
    チチップ構造で、前記窒化シリコンによって一様で欠陥
    の無いカバレッジを可能にするために前記ポリマ誘電体
    と金属被覆層は該スクライブレインに隣接して階段状、
    テラス状に配置されていることを特徴とする請求項１記
    載のマルチチップ構造。
  8. 【請求項８】 実質的に添付図面を参照して記述した
    マルチチップモジュール構造。
JP6171573A 1993-07-02 1994-07-01 マルチチップモジュール構造 Pending JPH07169878A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9313720.6 1993-07-02
GB9313720A GB2279804A (en) 1993-07-02 1993-07-02 Insulating layers for multilayer wiring

Publications (1)

Publication Number Publication Date
JPH07169878A true JPH07169878A (ja) 1995-07-04

Family

ID=10738194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6171573A Pending JPH07169878A (ja) 1993-07-02 1994-07-01 マルチチップモジュール構造

Country Status (4)

Country Link
EP (1) EP0632497A3 (ja)
JP (1) JPH07169878A (ja)
CA (1) CA2126822A1 (ja)
GB (1) GB2279804A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2298956B (en) * 1995-03-11 1999-05-19 Northern Telecom Ltd Improvements in crystal substrate processing
WO2008059433A1 (en) 2006-11-13 2008-05-22 Nxp B.V. Bond pad structure and method for producing same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
DE3234907A1 (de) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
JPS59191353A (ja) * 1983-04-15 1984-10-30 Hitachi Ltd 多層配線構造を有する電子装置
JPS6185844A (ja) * 1984-09-28 1986-05-01 シーメンス、アクチエンゲゼルヤフト 集積回路とその製法
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPS63104425A (ja) * 1986-10-09 1988-05-09 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション バイアの形成方法
EP0296707A1 (en) * 1987-06-12 1988-12-28 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
US5110712A (en) * 1987-06-12 1992-05-05 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
JPH0695517B2 (ja) * 1987-06-25 1994-11-24 日本電気株式会社 半導体装置
DE3728348A1 (de) * 1987-08-25 1989-03-09 Siemens Ag Mehrlagenverdrahtung fuer hoechstintegrierte halbleiterbauelemente
JPH0654774B2 (ja) * 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0632497A2 (en) 1995-01-04
EP0632497A3 (en) 1995-12-06
GB9313720D0 (en) 1993-08-18
CA2126822A1 (en) 1995-01-03
GB2279804A (en) 1995-01-11

Similar Documents

Publication Publication Date Title
US6261467B1 (en) Direct deposit thin film single/multi chip module
US6673698B1 (en) Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
US6025995A (en) Integrated circuit module and method
US6753208B1 (en) Wafer scale method of packaging integrated circuit die
US5817541A (en) Methods of fabricating an HDMI decal chip scale package
US6396153B2 (en) Circuit chip package and fabrication method
US6284573B1 (en) Wafer level fabrication and assembly of chip scale packages
US6365498B1 (en) Integrated process for I/O redistribution and passive components fabrication and devices formed
US6605525B2 (en) Method for forming a wafer level package incorporating a multiplicity of elastomeric blocks and package formed
US5023205A (en) Method of fabricating hybrid circuit structures
US5445994A (en) Method for forming custom planar metal bonding pad connectors for semiconductor dice
US8860195B2 (en) Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
US6593649B1 (en) Methods of IC rerouting option for multiple package system applications
US5604658A (en) Trimmable capacitor
JP2772157B2 (ja) 半導体装置の配線方法
US20040195669A1 (en) Integrated circuit packaging apparatus and method
US6555469B1 (en) Chip scale packages
CN117276232A (zh) 一种芯片封装结构及制作方法
US6563192B1 (en) Semiconductor die with integral decoupling capacitor
JPH07169878A (ja) マルチチップモジュール構造
US3639811A (en) Semiconductor with bonded electrical contact
CN115132593A (zh) 一种三维封装结构及其制备方法
US7390697B2 (en) Enhanced adhesion strength between mold resin and polyimide
US6285070B1 (en) Method of forming semiconductor die with integral decoupling capacitor
JP3272945B2 (ja) 配線基板の製造方法