JPH07168878A - イメージをデータ・モデルに再構成する方法 - Google Patents

イメージをデータ・モデルに再構成する方法

Info

Publication number
JPH07168878A
JPH07168878A JP6206283A JP20628394A JPH07168878A JP H07168878 A JPH07168878 A JP H07168878A JP 6206283 A JP6206283 A JP 6206283A JP 20628394 A JP20628394 A JP 20628394A JP H07168878 A JPH07168878 A JP H07168878A
Authority
JP
Japan
Prior art keywords
region
area
image
leaf
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6206283A
Other languages
English (en)
Other versions
JP2654353B2 (ja
Inventor
John Y Sayah
ジョン・ワイ・サヤー
Robert A Rozwod
ロバート・エイ・ロズウッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH07168878A publication Critical patent/JPH07168878A/ja
Application granted granted Critical
Publication of JP2654353B2 publication Critical patent/JP2654353B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/005Tree description, e.g. octree, quadtree
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体パッケージにおける層のイメージなど
の物理的設計イメージの形で記憶された情報を、自動設
計アプリケーションに有用な、階層的領域仕様モデルに
再構成する方法を提供する。 【構成】 この再構成方法では、イメージ内の同一のパ
ターンが認識され、それらに対する共通の情報が1つの
位置に記憶される。その結果、必要な記憶スペースを低
減でき、また上記情報を必要とする設計アプリケーショ
ン・プログラムがアクセスする場合の効率が向上する。
この方法を制御するパラメータは、特定のアプリケーシ
ョン・プログラムに適した階層的モデルを生成するよう
に調整することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、自動設計を行なうコン
ピュータ・プログラムのために、情報(特に半導体集積
回路のレイアウトに関連した情報)を組織化する方法に
関し、特に、ビットマップあるいはフラット・ファイル
に予め記憶された物理的設計イメージの形の情報を、階
層的データ・モデルの形の情報に再構成および再組織化
して、高効率のデータ記憶および高速のデータ・アクセ
スを実現する方法に関するものである。
【0002】
【従来の技術】コンピュータ支援設計(CAD)は広く
一般に知られ、一般製図、建築など、種々の応用に関し
て比較的良好に開発されている。CADは、その高い反
復性のため、集積回路のマスクあるいはパターンの設計
に特に適している。
【0003】CAD応用の具体例として自動設計プログ
ラムを挙げることができる。このようなプログラムは、
多数の設計条件を満たすよう、自動的に可能な設計、望
ましくは最適設計を選択する(その設計の過程はモニタ
される)。特に集積回路設計の分野では、信頼できる設
計をタイムリーに、かつ高いコスト・パフォーマンスで
行なうために、CADは基本的なものとなっている。C
ADは集積回路設計の分野で広く用いられているので、
本発明は特にその分野への応用を強調して説明する。た
だし、他の分野での設計への応用ももちろん可能であ
る。
【0004】すべての自動設計プログラムは、設計対象
の物理的な特性を考慮する必要がある。例えば、半導体
デバイスの設計では、1つのプログラムは半導体デバイ
スの配置を行ない、他のプログラムはそれらの間の配線
を行なうことになる。配置を行なうプログラムは、目的
とする配置領域、配置領域に係わる制約、ならびにどの
対象をどの領域に配置するかに係わる正当性情報に関す
る情報を必要とする。配線プログラムは、ピン位置およ
びバイア位置などの位置情報、スペース条件、ならびに
結合係数などの特性を理解する必要がある。
【0005】各自動設計ツールがそのジョブを実行する
ために必要とする情報は、“イメージ”情報と呼ばれ
る。配置および配線など、応用対象が異なれば必要とな
るイメージも異なってくる。このような情報の処理を容
易なものとするためには、情報はコンパクトに、かつ比
較的容易にアクセスできる形で表現されることが重要で
ある。
【0006】現在の自動設計ツールは通常、これらのイ
メージをフラット・ビットマップ・タイプの構造で表現
する。このタイプの表現では、設計対象の半導体パッケ
ージ内の各座標あるいは注目点はビットのグループによ
って表現される。ビットの各グループは、グループが対
応する点に関する情報を含んでいる。パッケージの各層
は、このようなビットのグループの2次元アレーによっ
て表現される。イメージを利用するためには、設計ツー
ルは、注目領域内の点に対応するビット・グループに記
憶されたデータを処理する必要がある。
【0007】このフラット・ビットマップ構造では、重
要な情報は、素早く処理でき、かつ容易にアクセスでき
る形では提供されない。また、効率良くかつコンパクト
に情報を記憶することもできない。特に、半導体デバイ
スは典型的にパターンのくり返し、あるいは多少の変更
を加えたパターンのくり返しによって形成される。通常
のビットマップの形では、くり返しパターンのそれぞれ
に関する情報は、パターンをくり返すごとにくり返され
る。満たすべき設計規則に関する多量のデータを処理
し、また扱うことは、コンピュータ処理に長い時間を必
要とさせ、受入れ難い程度に自動設計処理を遅いものと
する。
【0008】この問題を緩和し、かつデータアクセスの
効率を改善するため、所望のタスクに、より適したタイ
プのデータ構造を選択する方法が知られている。例え
ば、データ処理技術においては、アプリケーション・プ
ログラムが使用するデータを保持するためのデータ構造
によって、アプリケーション・プログラムの動作はしば
しば高められることが認識されている。データの探索が
必要な場合、ツリー構造とすることによって探索速度は
向上する。それは、適切に管理され、時々リバランスさ
れるなら、ツリー構造とすることによって、各探索経路
の決定の後、探索対象として残っているデータを無視で
きるからである。
【0009】しかし、集積回路のコンピュータ支援設計
を行なう場合、特に、発生したデータ量およびそれに対
して実行すべき操作の数は、このような従来のデータ構
造を最適に用いたとしても、データ処理デバイスの応答
を遅くするのに十分である。これは、データ構造の管理
自身に、多量の計算が必要となるためである。さらに、
1つのデータ構造が、すべてのアプリケーションに対し
て最適とはならず、また、1つのアプリケーションであ
っても、そのすべての部分に対して最適とはならない。
【0010】もちろんデータ構造を操作する技術は知ら
れており、例えば、ツリー構造をリバランスし、1つの
データ構造を他のデータ構造に再配置する技術などが知
られている。すなわち、フラット型(例えば、すべての
イメージ・ポイントが相対的な位置に関係なく表現され
る)、セグメントあるいはスロット型(例えば、サブパ
ターンの位置に制約が与えられる)などは、他のデータ
構造(現在の技術水準では他のツリー構造)に自由に変
換できる。しかし、それには計算量の増加というコスト
を伴う。このような変換プログラムを走らせることは、
データ量が多大である場合には、効率を高めるものでは
ない。設計プログラムの制御のもとで上記プログラムを
走らせたとしても同じである。
【0011】設計処理の際、特に集積回路の設計処理に
おいては、データ量の増加が生じると、重大な効率の低
下が起きる。このことは、ツリー構造の利点が、データ
探索において相当量のデータを無視できるという点にあ
るということから分る。データベース内のデータの各部
分の操作、あるいは重要部分であるデータの操作です
ら、効率の良い探索を行なうためには、データ処理に、
より長い時間が必要となろう。そのような時間は、効率
が最適化された探索では省くことができる。
【0012】集積回路設計において用いられている1つ
のデータ構造は、階層的クワッド・ツリー・モデルであ
る。このモデルでは、ビットマップ・イメージの各領域
は四分割によってピースに分割される。すなわち、全イ
メージ領域が所望の細かさとなるまで、各領域が4つの
等しいピースに反復的に分割される。
【0013】この反復分割の結果、領域ツリーが得られ
る。このツリーの最上部のノードは全イメージに対応す
る。次のレベルには4つのノードが含まれ、それらは4
つの四等分イメージに対応している。さらに次のレベル
には16のノードが含まれ、4つのノードごとに1つ前
のレベルの四分割ノードにそれぞれ接続されている。そ
して個々のノードは四分割領域の四分割に対応してい
る。すなわち、全領域の十六分割に対応している。この
各部分領域の四分割は、最後の最も小さい領域となっ
て、所望の細かさとなるまで継続される。
【0014】この階層的領域の組織化を行ない、そして
適切な自動設計ツールを用いることによって、データの
扱いを改善することができる。しかしながら、その硬直
的なクワッド構造のため、さまざまな非効率が生じる。
原理的に、クワッド・ツリー階層構造および他の階層的
モデルでは構造が固定的であり、分割のプロセスにおい
て領域ごとの特性を考慮しておらず、また反復パターン
を認識していない。この反復パターンの認識は固定的構
造にマッチしない。従って、複数の反復パターンに関す
る共通情報を単一の位置に記憶する最適モデルに比べ、
記憶効率が低くなっている。
【0015】固定構造モデルに関する1つの問題は、す
べてのアクセス・パターンに関して情報を高速にアクセ
スできないという点にある。固定構造モデルでは、各応
用ごとの物理的特性やパターンのレイアウトを考慮した
モデルの場合に比べ、情報の探索時間が長くなる傾向が
ある。データ構造、および設計すべき物理構造のモデル
化によって課される制約は、コンピュータ支援設計の操
作の効率化に対する主たる障害である。
【0016】
【発明が解決しようとする課題】従って、コンピュータ
支援設計のプログラムにおいてデータを効率良くアクセ
スできる形に、物理的イメージ・データを変換すること
が、従来より要求されていた。この要求に答えることが
本発明の1つの目的である。
【0017】本発明の他の目的は、回路素子あるいはイ
メージの構成要素の背後にある技術に関連するイメージ
に、データを階層的に組織化する方法を提供することに
ある。このことは、モデルを物理的な現実により近付け
ることに対応し、そして設計すべきデバイスの要求に合
うよう上記技術が選択されているとき、設計の早い段階
でモデルを用いることを可能とするものである。
【0018】本発明のさらに他の目的は、物理的設計イ
メージを、次のような階層的データ・モデルに再構成す
る方法を提供することにある。すなわち、その階層的デ
ータ・モデルでは、種々の再構成条件を用いて、種々の
アプリケーション・プログラムで使用できるよう、階層
化モデルを最適化できる。
【0019】本発明のさらに他の目的は、物理的設計イ
メージから次のような階層的データ・モデルを生成する
方法を提供することにある。すなわち、その階層的デー
タ・モデルでは、より低い層において表現される領域の
詳細は、そのような詳細をアクセスする必要のない設計
アプリケーション・プログラムから隠される。
【0020】さらに本発明の他の目的は、共通の情報を
再使用するようにしてデータを共有化し、記憶されるデ
ータの総量を低減することである。
【0021】
【課題を解決するための手段】当業者にとって明らかで
あろう上記目的および他の目的は、イメージをデータ・
モデルに再構成する方法である本発明によって達成され
る。この再構成では、イメージ内の同一のパターンが認
識され、それらに対する共通の情報が1つの位置に記憶
される。その結果、必要な記憶スペースを低減でき、ま
た上記情報を必要とする設計アプリケーション・プログ
ラムがアクセスする場合の効率が向上する。この方法を
制御するパラメータは、特定のアプリケーション・プロ
グラムに適した階層的モデルを生成するように調整する
ことができる。
【0022】本発明の方法は、イメージを用意するステ
ップと、そのイメージ内のリーフ領域を特定するステッ
プと、前記リーフ領域の特性にもとづいて、前記リーフ
領域を1つ以上のタイプであるとしてクラス分けするス
テップと、同じタイプの隣接するリーフ領域を1つ以上
の領域アレーにグループ化するステップと、同一の領域
アレーを認識し、1つ以上の固有の領域アレーの集合を
形成するステップと、固有の各領域アレーを1つ以上の
分割領域に分割するステップと、同一の分割領域を認識
し、1つ以上の固有の分割領域の集合を形成するステッ
プと、固有の各分割領域に対して、および固有の各リー
フ領域に対して、イメージ領域全体の領域仕様を発生す
るステップとを含んでいる。
【0023】本発明の一実施例では、隣接するリーフ領
域を領域アレーにグループ化する前記ステップは、前記
イメージを第1の方向に走査するステップと、1次元の
領域アレーを形成するために、前記第1の方向において
隣接する同じタイプのリーフ領域をグループ化するステ
ップと、前記イメージを第2の方向に走査するステップ
と、前記領域アレーを形成するために、前記第2の方向
において隣接する同じタイプの1次元のリーフ領域をグ
ループ化するステップとを含んでいる。
【0024】本発明の望ましい実施例では、前記分割の
ステップは、1つ以上の分割領域の階層的アレーを形成
するために、所望の分割基準にもとづいて、固有の各領
域アレーを再帰的に分割するステップから成る。後処理
としてグループ化が、最上位レベルのグループ化アルゴ
リズムにもとづき、必要に応じて実行され、領域ツリー
およびその対応する階層的領域仕様構造の最上位レベル
において子領域の数が低減される。
【0025】
【実施例】次に本発明の実施例について図面を参照して
詳しく説明する。図1に本発明の方法の概要を示し、図
2〜図4に図1の特定の部分を詳しく示す。この方法は
1つのイメージ、典型的にはイメージ100のようなパ
ッケージ内の半導体層の物理的設計イメージからスター
トし、そしてそのイメージが含む情報を、階層的に組織
化した領域仕様データ・モデル200に再構成する。
【0026】モデルの“領域仕様”はイメージ100上
の領域の特性を記述したものであり、例えば配置あるい
は配線に用いるために領域を探索するアプリケーション
・プログラムにとって重要である。領域は領域ツリー3
00内に階層的に組織化されており、それはすでに記述
した従来のクワッド領域ツリーと同種のものであって、
ツリー内のノードと定義領域との間には一対一の関係が
ある。最も高いレベルのノード302は、全イメージ領
域を示し、最も低いレベル(領域ツリー内のブランチ
(枝)の末端にあるので“リーフ(葉)・ノード”と呼
ばれる)のノード(例えば322)は最小領域(“リー
フ領域”と呼ばれる)を示す。
【0027】従来のクワッド・ツリー構造と領域ツリー
300との違いは、本発明の方法では、領域ツリー30
0の構造が固定的でなく、選択されるという点にある。
本発明の方法では、領域は、イメージ内の反復パターン
を認識し、そのパターンを同一の領域に含めるという形
で定義される。このような処理によって異なる領域仕様
の数を最小にでき、このようなパターンに関する共通情
報を単一の位置に記憶でき、それらに対するポインタに
よって参照することができる。
【0028】図1はまた、階層的に再構成されたイメー
ジ106をも示している。階層的再構成イメージ106
および領域ツリー300は共に、領域仕様モデル200
内で情報がどのように構成され、記憶され、アクセスさ
れるかを示している。図1はさらに、モデル内の情報が
いかに、アプリケーション・ウインドウ110を通じて
密封層108によってアクセスされるかを図解してい
る。
【0029】密封層108およびアプリケーション・ウ
インドウ110は、アプリケーション・プログラムがモ
デル内の情報を、ある程度広い領域の浅い層のみを調べ
て(浅い層では詳しい情報は不要であり、深い層ではよ
り詳しい情報が必要である)、いかにアクセスするかを
象徴的に表したものである。例えば注目領域が長方形1
12で囲まれているが、長方形112は、階層的領域ツ
リー300内のノードの部分集合114に対応してい
る。
【0030】なお、図式イメージ100は、コンピュー
タ内の、ビットマップ・モデル形式のデータであって、
イメージ100内の各点の情報を含むデータに対応して
いる(所望の細かさのレベルまで)。この図は、従来の
設計アプリケーションに対して情報が与えられる形式を
示している。情報は、イメージ内の注目点を特定するこ
とによってアクセスされる。イメージ100の左側の長
方形領域(例えば120,122)における背景マーキ
ングと、右側の長方形領域(例えば領域140,14
2)における背景マーキングとの違いは、アプリケーシ
ョンがこれらの領域を、部品の配置や配線などのタスク
で用いるために探索することに関連して、これらの領域
に差があることを表している。
【0031】これらの領域間の具体的な差は本発明の方
法にとって重要ではない。この差は2つの領域間におけ
る単なる形状の差などであり、それは、異なるタイプの
回路が異なる領域にはめ込まれることを反映している。
あるいは、ある種の表面特性や、また特定のアプリケー
ションに関連した差を反映している場合もある。
【0032】本発明の方法は、すべての領域が同一であ
る場合でも用いることができる。集積回路パッケージの
いくつかの層の初期設計段階ではそのようなことがあり
得る。本発明の方法では、特定のアプリケーションに関
連する領域間の差を選択できるため、同一の物理的設計
イメージを異なる形に再構成することが可能であり、異
なるアプリケーションに対して最終結果の階層的モデル
を最適化することができる。
【0033】この方法は、すでに階層的に組織化された
モデルに対しても用いることができる。その場合、他の
モデル、あるいは本発明にもとづく以前の操作による既
存の階層性は、フラットにされ、そして異なるアプリケ
ーションのために別の形で再組織化される。
【0034】イメージ100が、コンピュータ内に記憶
されたビットマップ・モデルを近似する図式表現である
ように、図1に図式的に示されている階層的領域仕様デ
ータ・モデル200も、コンピュータに実際に記憶され
ている情報に対応している。この図式表現されたモデル
200は、コンピュータに記憶された場合の、本発明の
モデルの構造を最もよく表している。なぜなら、モデル
200が、2つ以上の異なる領域(例えば120,14
0)に共通の1つの領域の属性(楕円214,224な
どの楕円によって表された領域仕様)に関する情報がい
かにコンピュータ内の単一の位置に記憶されるかを示し
ているからである。しかし、階層的領域ツリー300お
よび階層的組織化イメージ106の形式の表現も、再構
成の方法および再構成の結果得られるモデルを理解する
上で有用である。
【0035】本発明の典型的な応用は、領域仕様の階層
を表す“折り込み”階層的領域仕様モデル200を発生
することである。この処理では、ツリー300に対応す
る階層的領域ツリーが生成されるが、典型的にはツリー
は処分され、コンパクトな領域仕様モデルが保存され
る。必要なら、領域ツリーは新しく容易に生成すること
ができる。さらに、処理の際、領域ツリー全体を生成し
なくても完全な設計を行なうことができる。一方では、
同じプログラミング手段によってツリーの生成をシミュ
レートすることができる。他方では、必要なら領域を部
分分割し、ツリーの要素のみを生成して処理を行なって
もよい。これら2つの組み合せも可能である。
【0036】ビットマップ・イメージ・モデル100と
階層的領域仕様モデル200との原理的な差は、複数の
同一領域に共通の情報が、モデル200では単一の位置
に記憶され、モデル100では多数の異なる位置に記憶
されるという点にある。例えば、イメージ100では、
2つのタイプの領域、30個の小四角形領域(例えば領
域120,122)、ならびに4個の大きい長方形領域
(例えば140,142)がある。これら2つのタイプ
の領域は、全体のパッケージ102に対応する基板上に
位置している。ビットマップ・イメージ・モデルでは、
領域120の特性に関する情報は、記憶デバイス12
0,122内の点、および他の28個の小四角形領域内
のすべての点に対応する記憶位置において繰り返され
る。しかし階層的領域仕様モデルでは、これらすべての
情報は、楕円214によって示される単一の領域仕様内
に記憶される。最も低いレベルでは基本領域のタイプは
2つしかないので、領域仕様モデル200の最も低いレ
ベルには2つの領域仕様214,244(“リーフ領域
仕様”と呼ぶ)しかない。
【0037】このように、本発明の方法によって生成さ
れた階層的領域仕様モデルは、この説明の最初の部分で
すでに明かなように、従来の技術に比べ2つの点で優れ
ている。第1に、パッケージ構造の物理的な状態に非常
に忠実なものとなっている。上記イメージでは領域の基
本タイプは2つしかなく、そして上記モデルの最も低い
レベルには2つの最終的な領域仕様しかない。第2に、
このモデルでは共通の情報は単一の位置に記憶され、従
って記憶のためのスペースが少なくてすむ。
【0038】共通情報は“シミュレートされた”共通情
報であり得る。本発明の方法では、再構成を必要とする
アプリケーションに関連して、あるいはアプリケーショ
ンの分野に関連して領域が共通の情報を有している場合
には、領域を異にする情報はすべて無視される。すなわ
ち、情報に差があっても、それを探索するアプリケーシ
ョンにとってその差が重要でない場合には、情報の差は
無視される。
【0039】本発明によって得られるコンピュータ・モ
デルについて、その構成要素およびそれらの関係の観点
から説明する。各構成要素はそれ自身ではモデルを形成
しない。モデル全体は集合体であり、その構成要素およ
び構成要素間の関係によって形成される。これはエンテ
ィティー属性関係(EAR:Entity-Attribute-Relatio
nship )タイプのモデルである。このようなデータ・モ
デルでは、具体的に実在するものはエンティティーによ
って表される。異なるエンティティー間の相互作用は、
関係によって表される。各エンティティーの特性は属性
によって表される。一例として、チップ上に配置される
数個の回路を表すデータ・モデルを考えよう。データ・
モデル内には、各回路に対応するエンティティーがあ
り、またチップ全体に対応するエンティティーが存在す
ることになる。回路がチップ上に配置されるということ
は、モデルでは、チップのエンティティーと回路のエン
ティティーとの関係によって表される。チップのサイズ
は属性によって表される。
【0040】イメージからモデルを生成する方法につい
て説明する前に、モデルの特性について、特にモデルが
イメージ内の情報にどのように関連するかという点に注
目して、さらに詳しく検討することが有用であろう。図
2に、図1に示したモデル200を拡大して示す。モデ
ル200は楕円(例えば210,214)や、長方形
(例えば208,212)によって示される領域仕様に
よって形成されている。長方形は領域仕様使用パターン
・エンティティーであり、より大きな領域(長方形の上
に領域仕様によって記述された領域)内のより小さい領
域(長方形の下に領域仕様によって記述された領域)の
レイアウト・パターンを定義している。
【0041】領域仕様は階層的に組織化されており、各
領域仕様は、リーフ領域仕様に到達するまで、1つ以上
の低レベルの領域仕様を含んでいる。従って領域仕様2
02はイメージ100において全パッケージ102に対
応しており、中間の領域仕様206,218を含んでい
る。領域仕様206は中間の領域仕様210を含み、そ
れは、イメージ100内のすべての小四角形領域(例え
ば領域120,122)に対応するリーフ領域仕様21
4を含んでいる。
【0042】中間の領域仕様206,210,218
は、リーフ領域120,140(領域仕様214,22
4に対応)より大きいが、全パッケージ102(領域仕
様202に対応)より小さい領域を特定する。モデルに
対して適当な中間領域仕様を選択することは、本発明の
方法において重要なステップである。
【0043】モデルにおいてイメージを階層的に組織化
する方法、および中間領域仕様と領域仕様利用パターン
・エンティティーは、図5〜図8のイメージの例を考察
することによって理解できる。図5〜図8のそれぞれに
おいて、図は左側と右側とに分けられている。各図の左
側は、固有の領域仕様を持つ1つ以上の領域である。右
側は、左側の領域仕様にマッチする領域によって階層的
に組織化されたイメージである。図5から図8へと進む
につれ、左側の領域仕様は最も低いレベル(リーフ領域
仕様)から最も高いレベル(全領域)へと変化する。
【0044】図5の左側には2つのタイプの領域50
2,504がある。これらの領域はイメージ506のよ
うなパターンで配置される。図6では、2つのセル・タ
イプが2×2のパターンに組織化され、中間レベルの領
域仕様508,510を形成している。このグループ化
は、イメージ512における2×2のパターンの後のハ
ッチング背景によって示されている。図7では、次に高
いレベルにおいて領域タイプ510(領域タイプ502
の2×2のグループによって構成されている)がさらに
1×3のグループにグループ化され、領域タイプ514
が形成されている。領域タイプ510はこれ以上のグル
ープ化は不要である。イメージ516に2つの領域タイ
プ514,510が示されている。
【0045】最後の図8では、2つの中間の領域仕様5
10,514は、イメージ520のような領域の全集合
によって構成された最終的なグループ518に組み立て
られる。図1の階層的に組織化されたイメージ106が
イメージ100に対応するとき、階層的に組織化された
イメージ520はイメージ506に対応する。
【0046】図2に戻ると、領域仕様210は、2×2
のパターンに配列されたタイプ214の4つの領域を十
分にカバーする大きさの領域を記述している。このよう
な1つのグループは領域120,122,130,13
2を含んでいる。この2×2のサイズのグループは、イ
メージ106に見られるように、パターン構造100に
おいて全部で6回現れる。図1を参照すると、対応する
(モデル200の)領域仕様、(イメージ106の)領
域、ならびに(領域ツリー300の)ノードはすべて、
同一の背景ハッチング・マークによってマークキングさ
れている。
【0047】図3の領域ツリーには、モデル200にお
ける固有の仕様によって定義されたイメージ106内の
各領域に対して、1つのノードがある。例えば、イメー
ジ106内の領域120は領域仕様214によって定義
され、そして領域ツリー300のノード322に対応し
ている。領域122もまた領域仕様214によって定義
されているが、それは領域ツリーのノード324に対応
している。これらすべての領域および領域仕様は、ドッ
ト背景によって同じようにマークキングされている。
【0048】次に高い領域仕様のレベルにおいて、領域
仕様206は、領域仕様210に記述されたタイプの、
垂直に積み重ねた3つの領域のグループを含むのに十分
な大きさの領域を表している。図3を参照すると、領域
仕様206はノード304,306に対応し、そしてこ
れらのノードのそれぞれは、領域仕様210に対応する
3つのノードを含んでいることが分る。
【0049】領域仕様214に記述されたタイプの奇数
本の領域の列があるため、領域仕様210の2×2のグ
ループ化には含めることができない、6つのこのような
領域があり、左側の上下端に渡る垂直列(最上部のもの
は領域128)を形成している。
【0050】これらの6つの領域および4つの長方形領
域140,142,144,146は、領域ツリー30
0内のノード308に対応する異なる領域仕様218に
含められる。
【0051】領域仕様206に対応する2つの領域(領
域ツリー内のノード304,306)および領域仕様2
18(ノード308)に対応する単一の領域は、図8を
参照して説明したように、領域仕様202(ノード30
2に対応)の下にある。
【0052】ここで、図2の階層的領域仕様モデルは、
上から次のように読むことができる。全パッケージの領
域は領域仕様202によって定義される。長方形204
は領域仕様206によって定義されたサイズの2つの付
加領域の位置パターンおよび配置を定義する(12個の
小四角形領域を2×6の形で保持するのに十分な大き
さ)。長方形216は領域仕様218によって定義され
るタイプの単一の領域の位置を定義する(6個の小四角
形領域を1×6の形で保持し、4個の長方形領域を2×
2の形で保持するのに十分な大きさ)。
【0053】領域仕様210,218からリーフ領域仕
様214へ導く経路から分るように、領域タイプに関す
る情報は、そのタイプの領域が、より高レベルの異なる
仕様を有する、より大きな異なる領域に配置されるとし
ても、単一の位置に記憶できる。
【0054】階層的領域仕様モデル200に含まれる情
報は、図3に示すように階層的領域ツリー300に直接
拡張することができる。階層的領域ツリーもまた、本発
明の方法を実行する際に生成される。領域仕様と領域ツ
リーのノードとの間の一対多数の対応が図4の点線によ
って示されている。
【0055】本発明の方法は一般に、スタート・イメー
ジから、階層的に組織化された最終的な領域仕様モデル
を自動的に生成する3つの段階によって記述できる。
【0056】第1の段階は“基本組み立て”と呼び、そ
の段階では、リーフ領域がイメージ内で特定され、リー
フ領域のある特性(アプリケーションに関連する)にも
とづいて1つ以上のタイプに分類され、そして同じタイ
プの隣接するリーフ領域が1つ以上のより大きな領域に
グループ化される。1つのタイプの同一隣接リーフ領域
を含むこれらの大領域はここでは“領域アレー”と呼
ぶ。最後に、サイズおよび形が同じである領域アレーが
特定される。同一の領域アレーを特定することにより、
固有の領域アレーのみがさらに処理されることになる。
固有の各領域アレーに対する、この一連の処理の結果
は、対応する同一の領域アレーに直接適用される。
【0057】この方法の第2の段階では、固有の領域ア
レーが領域に分割される。それらはここでは“分割領
域”と呼ぶ。最初の分割領域は領域アレーの領域全体に
対応する。次の分割領域は、それらが存在するなら、よ
り小さいものとなる。分割は、以下に示すアルゴリズム
のある分割規則に従って進められ、次第に小さい分割領
域が生成される。同じタイプのリーフ領域から組み立て
られた異なる形の領域アレーに対して同じ処理が行なわ
れた場合、同じパターンがしばしば生成され、領域仕様
モデルが完成した段階で、分割領域に関して共通の情報
記憶が行なわれた状態となる。
【0058】最初の分割によって大きな分割領域が生成
され、次の分割によってより小さな分割領域が生成され
る。このような分割は、リーフ領域のサイズとなるま
で、再帰的に望ましく行なわれる。次に固有の分割領域
が特定され、それらに対して領域仕様が生成される。領
域仕様は、固有の領域アレーに対応する領域に対して
も、また固有のタイプのリーフ領域に対しても生成され
る。
【0059】その結果、生成された領域仕様モデルは、
以下の領域仕様を含むことになる。これらは、モデルの
レベルの低い順で、領域サイズの小さい順に並べられて
いる。 ・イメージ領域全体に対応する単一の領域仕様。 ・最初の分割領域に対する少なくとも1つの中間領域仕
様。最初の分割領域は基本組み立て段階の結果としての
固有の各領域アレーに対応する。 ・分割基準に従って、さらなる中間領域仕様が、固有の
タイプのより小さい分割領域に対応する1つ以上のより
低いレベルで、生成され得る。 ・各固有タイプのリーフ領域に対する単一の領域仕様。
【0060】この方法の第3の段階は“後処理グループ
化”と呼び、この段階では、さらなる領域仕様を必要に
応じてモデルに導入することができ、それによって、よ
り高いレベルの領域仕様の数を減らすことができる。そ
の結果、ある種のアプリケーションにおいて効率を高
め、データに対するアクセス速度を増すことができる。
【0061】要約すると、この方法は以下の基本的ステ
ップを含んでいる。 (a)イメージを用意する。 (b)そのイメージ内のリーフ領域を特定する。 (c)リーフ領域の特性にもとづいて、1つ以上の固有
のタイプに、リーフ領域をクラス分けする。 (d)隣接する同一タイプのリーフ領域を1つ以上の領
域アレーにグループ化する。 (e)同一の領域アレーを認識し、1つ以上の固有の領
域アレーの集合を形成する。 (f)固有の各領域アレーを1つ以上の分割領域に分割
する。 (g)同一の分割領域を認識し、1つ以上の固有の分割
領域の集合を形成する。 (h)全イメージ領域、固有の各分割領域、ならびに固
有の各リーフ領域に対応する領域に対する領域仕様を生
成する。
【0062】後処理のグループ化の段階は、本発明を実
施するとき必ず必要であるというものではなく、必要か
どうかは分割の基準および開始イメージによって決ま
る。
【0063】図9は、上述した方法にもとづく本発明の
一実施例を示すものである。リーフ領域を有するパッケ
ージ構造602のフラット領域表現が、イメージの形式
でステップ604において用意される。リーフ領域は異
なるタイプのものとなっているが、それらタイプの差
は、モデルを利用するアプリケーションにとって重要な
差にもとづく差である。従って、ここで行なわれる領域
に対する種々の分別では、モデルを利用するアプリケー
ションにとって関係のある特性が認識され、関係のない
領域間の差は無視される。
【0064】本発明の方法のこの実施例では、リーフ領
域は2つのステップの処理によってグループ化される。
第1に、ステップ606で、イメージが1次元で走査さ
れ、同一タイプで、走査方向で隣接しているリーフ領域
が認識される。第2に、ステップ608で、イメージは
第2の次元で走査され、グループ化される。2方向の走
査の結果は、イメージ内の、同一の隣接リーフ領域から
成るすべての領域アレーを特定するためのものである。
ステップ606,608により、イメージは、領域アレ
ーから成る相互に排他的な領域に完全に分割される。
“領域アレー”という用語は、2次元走査の処理によっ
て、垂直列と水平行のリーフ領域から成る領域が生成さ
れるため、用いるものである。最後に、同一領域アレ
ー、すなわち同一サイズおよび同一形状、あるいは単一
化のための他の特性を持つ領域がステップ610で特定
される。
【0065】上述した方法にもとづくこれらの基本組み
立てステップを図式的に図10に示す。フラット・イメ
ージ702は2つのタイプのリーフ領域、すなわち長方
形領域(例えば704)と正方形領域(例えば706)
とを含んでいる。領域708は、90°回転している点
を除いて、領域704と同一である。
【0066】ステップ606の1次元(垂直)のグルー
プ化の結果が710に示されている。この垂直走査によ
って、同一タイプの隣接リーフ領域が、710における
異なる背景マーキングによって示されているように、垂
直グループにグループ化される。ステップ608におけ
る第2の次元のグループ化の結果がイメージ712に示
されている。
【0067】最後の基本組み立てステップ610の結果
がイメージ714に示されており、同一領域アレーが特
定されている。最上部の領域アレー(イメージ712に
おける垂直の縞模様)および最下部の領域アレー(イメ
ージ712における水平の縞模様)は同一領域アレーで
あり、イメージ714では共に水平縞模様によって同一
のもの716,718として特定されている。外側の2
つの領域アレー(斜線縞模様)および2つの内側の領域
(格子模様)もまた同一であると特定されている。
【0068】このようにして基本組み立てステップが終
了すると、同一タイプのリーフ領域からなる連続領域は
すべて、1つ以上の固有の領域アレーを形成するとして
特定される。その後、固有の領域アレーのそれぞれは分
割される。従って、イメージ714において、上側の領
域アレー716は分割され、この分割は、イメージ71
4の最下部の領域アレー718にも適用される。
【0069】固有の領域アレーを特定する望ましい方法
として、図9,10に示したような2次元の走査処理を
行なったが、同一タイプの隣接するリーフ領域を特定
し、それらを領域アレーに組み立てるものであれば、他
の方法であってもよい。
【0070】図9に戻ると、ステップ614,616は
分割段に含まれるステップである。分割を行なうために
は、ある分割基準および分割パラメータを用意する必要
がある。これらのパラメータは、情報を利用するアプリ
ケーション・プログラムのタイプ、あるいは他の処理上
の制約によって設定することができる。
【0071】サイズがNx×Nyのリーフ領域である固
有の領域アレーから始める場合、主な制約は次のような
ものとなる。 (1)「リーフ領域レンジの所望数」 (2)「より高いレベルのレンジにおける子の所望数」 (3)「リーフ・レベルにおける一方向での子の所望最
小数」 レンジとは、この説明全体を通じて、レンジの境界を決
める最小および最大の整数値を表す。分割は領域再構成
アルゴリズムにおいて、これらの制約を満たすように再
帰的に進行させ、そして第2のレベルの制約を用いて、
分割処理によって以下のものが生成されるようにする。 (1)1つのステップによって、およびくり返しによっ
て指定できる規則的な分割領域。 (2)できる限り正方形に近い分割領域 (3)いかなるレベルにおいても、異なる領域仕様の数
を最小とすることによって、領域仕様の総数を低減する
こと 「リーフ領域レンジの所望数」は、領域階層ツリーの最
低レベルにおける、リーフ領域の目標数を示す。この目
標数は、ユーザによって以前の経験にもとづいて供給さ
れるか、あるいは別のアルゴリズムのステップにおいて
決定される。そのステップでは、ツリーの所望の高さ
と、典型的な探索に対してツリー構造を最適化する、ツ
リーの典型的なブランチ数とのバランスが試みられる。
目標数は、リーフ領域の総数を用い、ある深さ(高さ)
を有するツリーの生成を試みることによって導かれる。
上記ある深さとは、ルート(根)と最も深いリーフとの
間の距離として定義されるものであって、「より高いレ
ベルのレンジにおける子の所望数」の範囲内で、上記目
標数の対数オーダーのツリー探索を可能とするよう、内
部的に決定される。この種の操作は、アルゴリズム開発
の当業者にとって周知である。
【0072】本発明は、ツリーの最も高いレベルにおけ
る子の数が小さく、そしてツリーの最も低いレベルが
“リーフ・レベル”の前により大きい子の数を有するよ
うに、例えば4(クワッド・ツリーなど)のような一般
的な小さい数を達成することを目標とする(「より高い
レベルのレンジにおける子の所望数」が供給されない場
合)。
【0073】いくつかのアプリケーションに対しては、
1つのツリー構造における操作が、ツリー内に直接の兄
弟を多数有する、ある種の特別の“フラット構造”を有
している場合のように効率的でない操作がある。その1
つの例は、直に隣接するものに対する探索を実施する場
合の操作である。ツリー内での所望領域への高速の再配
置と、付近への探索の必要性との間のバランスをとるた
め、本発明は階層の最上部においてはより小さい子の数
(そのように望まれるなら)を生成し、階層の最下部に
おいては大きい子の数(そのように望まれるなら)を生
成するよう試みる。それによって、格子マップにおける
ものと等価なフラット表現において、最終的な構造で付
近への探索が可能な限り素早く、かつ効率的に行なわれ
るようにする。
【0074】「リーフ領域レンジの所望数」が供給され
ない場合、あるいは「所望領域レンジ」が供給され、
「リーフ領域」の最も良い数を見つける場合、リーフ領
域の所望数は、異なる領域リーフのタイプに対する「所
望領域レンジ」から導くことができる。このレンジが供
給されない場合、本発明ではそれは、「リーフ領域レン
ジの所望数」を導くために概要を説明した手順と同じ手
順に従うステップによって導かれる。
【0075】「所望領域レンジ」をさらに詳細化する場
合、「所望縦横比レンジ」を考えることができよう。縦
横比は、領域周囲の幅を高さで割ったものである。典型
的には、縦横比の数は整数ではなく、小数を含んでい
る。本発明では、レンジが用意されない場合、縦横比が
“1”に近い領域を発生するよう試みる。このデフォー
ルトの縦横比“1”は領域が正方形であることを表して
いる。
【0076】「リーフ領域レンジの所望数」と「所望領
域レンジ」の導出は、両レンジが供給されない場合、同
時に実施される。「リーフレベルにおける一方向の子の
所望最小数」は、「リーフ領域レンジの所望数」と「所
望領域レンジ」とを「所望縦横比レンジ」と組み合せて
用いることにより決定される。
【0077】なお、より一般的には、本発明におけるパ
ラメータはすべて次のように決定できる。 (1)レンジが限定されており、実施可能な場合、選択
されたレンジからすべての可能な組み合せを完全に探索
する。 (2)プログラムに供給された組み合せを用いる。典型
的には、数は、過去の経験にもとづいて、ユーザによっ
て供給されるか、または過去にプログラムを走らせたと
きの結果を改善するよう試みることによって、供給され
る。 (3)すでに概略説明したものと同様の基準にもとづい
て数の決定を行なうためのコスト関数を用いる。
【0078】図11に、領域再構成アルゴリズムにもと
づく、イメージ714の中央領域アレーの分割を示す。
中央領域アレーは4×8のリーフ領域のアレーから成
り、それらは領域706と同様のタイプのものである。
第1のステップでは、中央領域アレー802は、4つの
分割領域804,806,808,810に分離され
る。再構成アルゴリズムの第2のステップでは、領域8
04が2×4のリーフ領域のアレーに分割される。これ
らのリーフ領域は領域706と同一タイプのものであ
る。
【0079】この領域アレーの分割では、連続する再帰
的くり返し操作によって、固有の各領域アレーがより小
さい多数の領域に分割される。開始時の領域アレーは、
基本組み立てステップの結果として得られたものであ
る。この自動領域再構成アルゴリズムは、再帰的な処理
であり、以下に説明するように2つの部分から成る。 <“分割(Nx* Ny)* ”> 1.(Nx* Ny)が「リーフ領域レンジの所望数」内
にあるなら、外にでる。 2.“スライス発見(Nx,Ny)”操作を実行するこ
とによって「領域スライス−領域スライス(新Nx,新
Ny)−の集合」を生成する。 3.ステップ2で発生したスライスを処理し、同一のス
ライスが存在するかどうか判定する。冗長スライスを集
合から排除する。 4.残ったスライスを処理し、既に定義された領域仕様
を有するスライスを特定し、集合から排除する。 5.「−(新Nx,新Ny)−の集合における各ディス
トリクト・スライス」に対して、 5.1 新しい領域仕様を生成する。
【0080】5.2 “分割(新Nx,* 新Ny)”を
実行する。 <“スライス発見(Nx,* Ny)”> 1.「領域スライスの集合」−「領域スライス(新N
x、新Ny)」−を初期化する。最も大きい(Nx、N
y)の数への分割の方向。 2.「領域スライス」−「領域スライス(新Nx、新N
y)」−の集合のサイズが、「より高いレベルのレンジ
における子の所望数」内となるまで、そして「最小の可
能領域仕様数」を有するようになるまで繰り返す(すな
わち、他と異なるスライス、および一般的処理による
「領域仕様」がすでに存在するスライスはすべてカウン
トしない)。
【0081】2.1 「リーフ・レベルにおける一方向
の子の所望最小数」より小さいNxまたはNyはすべて
分割されないように、「分割の新しい方向」(Nxある
いはNyに対する方向)を決定する。
【0082】2.2 新しい分割方向で、 2.2.1 「リーフ領域の数」を(2から「より高い
レベルのレンジにおける子の所望最小数」の最大までの
数)によって割る。
【0083】2.2.2 NxおよびNyの方向での分
割結果の数を組み合せ、結果としての領域スライスの数
を決定する。
【0084】ステップ2.2.2で得られた数により、
数の1つの集合が受け入れられるまで繰り返す:「より
高いレベルのレンジにおける子の所望数」に入らない領
域スライスの数を結果的に導き、存在する領域仕様を有
する分割を導かず、そして少なくとも1つの分割を残す
組み合せはすべて破棄する。
【0085】「所望縦横比レンジ」の範囲に入らない分
割を結果的に導き、存在する領域仕様を有する分割を導
かず、そして少なくとも1つの分割を残す数はすべて破
棄する。
【0086】2.3 結果としての分割を「領域スライ
スの集合」に組み入れる。
【0087】これら2つの手順は、コンピュータによっ
て自動的に実行され、領域アレーが順次、より小さい分
割領域に分けられる。第1の手順、“分割(Nx*
y)”、によって領域仕様が生成され、そしてより小さ
い分割領域が必要かどうかが決定される。第2の手順で
は、大きい分割領域が、必要ならより小さいものにスラ
イスされる。スライスが、上述した手順に従って実行さ
れた場合、1つのステップで、また反復の形で再生成可
能な領域が生成される傾向がある。これらの手順に対す
る制御基準は、モデルを利用する特定の設計アプリケー
ションに対して特に適したモデルを生成するように、調
整することができる。
【0088】図11にイメージの中央領域における分割
処理の結果を示す。再帰的分割処理の第1のステップで
は、分割基準に、数4,6,8を含む「リーフレベルに
おける一方向での子の最小所望数」が含まれている。
「より高いレベルのレンジにおける子の所望数」の制約
数は2〜4である。図12に、対応する拡張階層的領域
構造を示す。2×4のリーフ領域から成る領域はパッケ
ージ全体を通じて同じであり、その結果、領域仕様の総
数は最小化される。これらの領域に関する情報は共有さ
れる。
【0089】分割処理に続いて、領域仕様が生成され
る。領域仕様は、すべての情報が利用できるようにな
り、仕様が完成するまで生成され、再帰的に細密化され
る。同じく発生されるのは仕様利用パターン・エンティ
ティーである。これらは子領域と親領域との間の構造的
関係を説明するものである。このステップは原理的に、
より低い領域の特性を抽象し、より高いレベルの領域で
抽象するものである。しかし、新しい領域仕様の生成
は、その子孫の領域を導き出す時に生じる。このこと
は、領域仕様の導出は、領域分割の後のステップとなる
ことを意味する。しかし場合によっては、領域仕様導出
のステップと、領域分割のステップとを統合してもよ
い。この段階で、領域仕様生成処理によって生成され
る、一例としての図10のパッケージに対する階層的領
域ツリーを図13に示す。図13において、ノード90
2はイメージ全体に対応している。ノード904〜91
6は、イメージ714において特定される7つの領域ア
レーに対応している。これらのノードと領域アレーとは
一対一に対応している。ノードの背景マーキングは、ノ
ードが対応するイメージ714の領域アレーの背景マー
キングに一致している。
【0090】長方形ノード(例えば918,920)は
複数の領域に対応している。それらの領域には、リーフ
領域への再帰的領域再構成アルゴリズムの結果得られる
すべての分割領域が含まれる。長方形ノードが対応する
複数の個々のノードが図13に示されている。例えば、
長方形ノード930はノード950,552を含んでい
る。ノード950は領域804に対応し、一方、ノード
952は、領域804内の8つのリーフ領域の1つに対
応している。
【0091】長方形ノード922,924,930,9
32,934,936,942,944は同一であるの
で、それらが包含する情報は共有され、単一の位置に記
憶される。その結果、記憶容量は8分の1に低減する。
【0092】図15に、本発明の方法によって、図12
の階層的再構成イメージに対して発生された階層的領域
仕様モデルを示す。領域仕様は円によって示され、領域
仕様利用パターン・エンティティーは長方形によって示
されている。領域仕様1102は領域ツリーのノード9
02およびイメージ領域全体に対応している。領域仕様
1106は図13の領域ツリーにおけるノード904,
916に対応している。領域仕様利用パターン・エンテ
ィティー1104は、領域仕様1106を有する2つの
領域に関連し、そして領域仕様1102を有するイメー
ジ領域全体内での、上記2つの領域の相対的な位置を定
義している。
【0093】領域仕様1110は、四角形ノード91
8,920,946,948によって示される、図13
の領域ツリーにおける4つのノードに対応している。四
角形ノード918内における1つのこのようなノードは
ノード954である。
【0094】すべての本発明による階層的領域モデルに
おいてそうであるように、全領域(1102)に対応す
る1つの最上部領域仕様があり、各固有タイプのリーフ
領域仕様(1114,1116)に対して1つの領域仕
様が最下部にある。
【0095】階層的領域仕様モデル1100内の2つの
位置において、このモデルの異なるブランチが、1つの
領域仕様へと融合している。これは領域仕様1114
(リーフ領域仕様)および領域仕様1134において生
じている。この融合は、同一のリーフ領域あるいは同一
の中間領域が、異なる2つの領域アレー内に在り、共通
の情報が単一の位置に記憶されていることを示してい
る。
【0096】この方法の最後の後処理段が図14、図1
6に示されている。図14は図13に対応しているが、
2つの新しいノード1002,1004が領域ツリーに
導入されている点で異なっている。上述した分割ステッ
プにもとづいて構築した場合、ツリーの最上部に多数の
領域仕様が存在する結果となることがある。従って、分
割基準を完全に満たすため、後処理段によって、高レベ
ル領域のグループ化を行ない、最上部に領域仕様を追加
して、ルート領域の子の数を低減させる。図14に、与
えられた「リーフ・レベルにおける一方向の子の所望最
小数」の基準を満たすための後処理グループ化の状態を
示す。
【0097】後処理グループ化は、最上位レベル・グル
ープ化アルゴリズムに従って次のように進行する。 <最上位レベル・グループ化>「領域ツリーの最上位レ
ベルにおける子の数」が「より高いレベルのレンジにお
ける子の所望数」の範囲内となるまで繰り返す。 1.「領域ツリーの最上位レベルの子」のすべてに、1
つの疑似「シミュレートされたリーフ領域タイプ」に属
するとして、一時的にラベルを貼る。 2.「新しい所望リーフ領域組み立てレンジ」を、「よ
り高いレベルのレンジにおける子の所望数」に等しいも
のとして決定する。 3.「領域ツリーの最上位レベル」の「シミュレートさ
れたリーフ」領域における「基本組み立てステップ」を
すべて、本来、実際のリーフ領域に対して実行したのと
同じ形で、実行する。ここで唯一異なっているのは、
「シミュレートされたリーフ」要素が複数のアレー領域
に含まれないように、水平走査および垂直走査における
冗長度を除去することである。 4.“分割(Nx* Ny)”アルゴリズムのステップ
を、以下の変更を加えて実行する。
【0098】新しい領域仕様の生成ステップを実行する
とき、および操作によって領域仕様の数が最小になるか
どうかを判定するときを除いて、「シミュレートされた
リーフ」領域を現実のリーフ領域と同様に扱う。これら
のステップでは、「シミュレートされたリーフ」領域
は、それらの実際のオリジナル領域仕様を用いて操作さ
れる。
【0099】図16に、階層的領域仕様モデルに対して
後処理を行なう場合の、追加領域を導入することの効果
を示す。領域ツリー内のノード1002,1004によ
って示される2つの新しい領域が定義され、それらは領
域仕様モデルにおける単一の新しい領域仕様1144を
表している。対応する利用パターン・エンティティー1
146は、2つの新しい領域があるという情報と、それ
らのイメージ内における相対的な位置に関する情報とを
含んでいる。
【0100】本発明の方法を具体的に実施する場合、領
域の名前を自動的に発生し、および/または物理的アプ
リケーションが要求するとき、元の名前を得て、階層的
領域ツリーを生成するステップにおいて用いられる、適
当な形で記憶する構造を与えるようにしてもよい。
【0101】この方法を進め、所望のパラメータを適切
に選択することによって、実在のイメージから、再利用
できる階層的モデルを自動的に構築することができる。
この方法では、共有できる領域仕様を生成する処理の
際、共通の共有可能な構造が自動的に認識される。この
方法では、フラット・イメージ/フラット領域あるいは
階層的に設計する領域の、適合可能な階層的領域モデル
への再構成を効率良く可能とすることによって、構造を
設計する実際の行動を、アプリケーションによる意図さ
れた構造の利用から切り離すことが可能となる。イメー
ジの構造の設計者は、一般的な物理的設計アプリケーシ
ョンに必要な最良の構造を特定するという重荷から解放
される。階層的領域モデルは、再構成の処理を自動化
し、パラメータ化することによって、非常に効率良く再
利用および再生成することが可能である。最も重要なこ
とであるが、設計がフラットか、あるいは従来の方法に
よって階層的に構造化されているかどうかにかかわら
ず、本発明の方法により、元の設計を見ただけでは得ら
れない情報を得ることが可能となる。
【0102】このようにして本発明の目的は、以上の説
明で明かとなったものも含め、効率良く達成される。そ
して、上記方法に対して本発明の趣旨および範囲から逸
脱することなく、種々の変更を加えることは可能であ
る。したがって、以上の説明に含まれ、また添付した図
面に示された事柄はすべて説明のためのものであり、発
明を限定するものではない。
【0103】本発明について、最も実用的であり、かつ
望ましいと考えられる実施例を示し、説明してきたが、
本発明の範囲内でさまざまに変更することは可能であ
り、従って本発明の特許請求の範囲はそれらをすべて含
むものである。
【0104】まとめとして、本発明の構成に関して以下
の事項を開示する。 (1)イメージをデータ・モデルに再構成する方法にお
いて、イメージを用意するステップと、そのイメージ内
のリーフ領域を特定するステップと、前記リーフ領域の
特性にもとづいて、前記リーフ領域を1つ以上のタイプ
であるとしてクラス分けするステップと、同じタイプの
隣接するリーフ領域を1つ以上の領域アレーにグループ
化するステップと、同一の領域アレーを認識し、1つ以
上の固有の領域アレーの集合を形成するステップと、固
有の各領域アレーを1つ以上の分割領域に分割するステ
ップと、同一の分割領域を認識し、1つ以上の固有の分
割領域の集合を形成するステップと、固有の各分割領域
に対して、および固有の各リーフ領域に対して領域仕様
を生成するステップと、を含むことを特徴とする方法。 (2)同じタイプの隣接するリール領域を1つ以上の領
域アレーにグループ化する前記ステップは、前記イメー
ジを第1の方向に走査するステップと、1次元の領域ア
レーを形成するために、前記第1の方向において隣接す
る同じタイプのリーフ領域をグループ化するステップ
と、前記イメージを第2の方向に走査するステップと、
前記領域アレーを形成するために、前記第2の方向にお
いて隣接する同じタイプの1次元のリーフ領域をグルー
プ化するステップと、を含むことを特徴とする上記
(1)記載のイメージをデータ・モデルに再構成する方
法。 (3)固有の各領域アレーを分割する前記ステップは、
固有の各領域アレーを、1つ以上の分割領域の階層的ア
レーに分割するステップを含むことを特徴とする上記
(1)記載のイメージをデータ・モデルに再構成する方
法。 (4)前記固有の領域仕様を階層的領域仕様モデルに組
織化するステップをさらに含むことを特徴とする上記
(3)記載のイメージをデータ・モデルに再構成する方
法。 (5)前記分割のステップは、1つ以上の分割領域の階
層的アレーを形成するために、所望の分割基準にもとづ
いて、固有の各領域アレーを再帰的に分割するステップ
を含むことを特徴とする上記(1)記載のイメージをデ
ータ・モデルに再構成する方法。 (6)前記再帰的に分割するステップは、 (a)Nx×Nyのリーフ領域から成る領域のリーフ領
域の数が、予め決められた「リーフ領域のレンジの所望
数」内にあるとき、一連のステップから出るステップ
と、 (b)Nx×Nyのリーフ領域から成る前記領域をスラ
イスすることによって、サイズが新Nx×新Nyのリー
フ領域のサイズである領域スライスの集合を生成するス
テップと、 (c)前記領域スライスの集合から同じスライスを認識
し、冗長スライスを除去して、固有の領域スライスの集
合を形成するステップと、 (d)すでに領域仕様が割り当てられているスライス
を、前記固有の領域スライスの集合から特定し、そのス
ライスを、前記固有の領域スライスの集合から除去する
ステップと、 (e)前記固有の領域スライスの集合における、他と異
なる残ったスライスのそれぞれに対して、(i)新しい
領域仕様を生成し、(ii)NxおよびNyを新Nxおよ
び新Nyで置き換え、一連のステップを繰り返すステッ
プとを含む一連のステップと、を含むことを特徴とする
上記(5)記載のイメージをデータ・モデルに再構成す
る方法。 (7)Nx×Nyの領域をスライスすることによって領
域スライスの集合を生成する前記ステップは、サイズが
Nx×Nyである前記領域アレーを、サイズが新Nx×
新Nyであるスライスに分割するステップから成り、前
記スライスの方向およびスライスの数は、予め決められ
た分割基準に従って選択されることを特徴とする上記
(6)記載のイメージをデータ・モデルに再構成する方
法。 (8)前記リーフ領域を特定するステップは、前記イメ
ージがすでに階層に組織化されている場合には、階層性
をフラットにし、そしてリーフ領域を生成するステップ
を含むことを特徴とする上記(1)記載のイメージをデ
ータ・モデルに再構成する方法。 (9)1つ以上のタイプであるとしてリーフ領域をクラ
ス分けする前記ステップは、領域がアプリケーションに
関連した共通の特性を有する場合、領域間の異なる特性
を無視することを特徴とする上記(1)記載のイメージ
をデータ・モデルに再構成する方法。 (10)前記データ・モデルを記憶し、必要ならいつで
もその記憶されたデータ・モデルから領域ツリーを発生
するステップをさらに含むことを特徴とする上記(1)
記載のイメージをデータ・モデルに再構成する方法。
【図面の簡単な説明】
【図1】本発明の開始点(物理的設計イメージの例)お
よび終了点(対応する階層的データ・モデル)の概略図
であり、本発明の方法によって生成された階層的モデル
がいかに用いられ得るかを示し、また階層的再構成イメ
ージ、階層的領域ツリー、ならびに設計アプリケーショ
ンのそれらに対するアクセスを示している。
【図2】本発明を図1の物理的設計イメージの例に応用
した場合に得られる図1の階層的領域仕様モデルの拡大
図である。
【図3】図1の物理的設計イメージに対応する、図1か
らの階層的領域ツリーの拡大図である。
【図4】図1の階層的領域仕様モデルと図1の階層的領
域ツリーとの間の対応を示す関係図である。
【図5】物理的設計イメージの第2の例を示し、本発明
の方法にもとづいてリーフ領域を特定し、それらをグル
ープ化するステップの説明に用いる説明図である。
【図6】物理的設計イメージの第2の例を示し、本発明
の方法にもとづいてリーフ領域を特定し、それらをグル
ープ化するステップの説明に用いる説明図である。
【図7】物理的設計イメージの第2の例を示し、本発明
の方法にもとづいてリーフ領域を特定し、それらをグル
ープ化するステップの説明に用いる説明図である。
【図8】物理的設計イメージの第2の例を示し、本発明
の方法にもとづいてリーフ領域を特定し、それらをグル
ープ化するステップの説明に用いる説明図である。
【図9】本発明の望ましい実施例における各ステップを
示すフローチャートである。
【図10】第3の物理的設計イメージに関する本発明の
ステップを示し、リーフ領域を領域のアレーにグループ
化し、固有の領域アレーを特定するステップを図解する
説明図である。
【図11】第3の物理的設計イメージに関する本発明の
ステップを示し、図10の固有の領域アレーを所望の細
かさとなるまで部分領域に分割するステップを示す説明
図である。
【図12】第3の物理的設計イメージに関する本発明の
ステップを示し、図10の物理的設計イメージに対応す
る階層的再構成パッケージを示す説明図である。
【図13】第3の物理的設計イメージに関する本発明の
ステップを示し、図10の物理的設計イメージの階層的
領域ツリーを、省略した形で示す枝分れ図である。
【図14】第3の物理的設計イメージに関する本発明の
ステップを示し、後処理のグループ化によって、より高
レベルの領域が付加された後の、図13の上半分に対応
する階層的領域ツリーの上半分を示す枝分れ図である。
【図15】第3の物理的設計イメージに関する本発明の
ステップを示し、本発明の方法によって生成された階層
的領域仕様モデルを示す説明図であり、このモデルは、
後処理のグループ化のステップの前後における、図10
の物理的設計イメージに対応している。
【図16】第3の物理的設計イメージに関する本発明の
ステップを示し、本発明の方法によって生成された階層
的領域仕様モデルを示す説明図であり、このモデルは、
後処理のグループ化のステップの前後における、図10
の物理的設計イメージに対応している。
【符号の説明】
100 イメージ 102 パッケージ 106 階層的に再構成されたイメージ 108 密封層 110 アプリケーション・ウィンドウ 200 領域仕様データ・モデル 300 領域ツリー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバート・エイ・ロズウッド アメリカ合衆国 ニューヨーク州 ホープ ウエル ジャンクション シェレンドン ロード 8

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】イメージをデータ・モデルに再構成する方
    法において、 イメージを用意するステップと、 そのイメージ内のリーフ領域を特定するステップと、 前記リーフ領域の特性にもとづいて、前記リーフ領域を
    1つ以上のタイプであるとしてクラス分けするステップ
    と、 同じタイプの隣接するリーフ領域を1つ以上の領域アレ
    ーにグループ化するステップと、 同一の領域アレーを認識し、1つ以上の固有の領域アレ
    ーの集合を形成するステップと、 固有の各領域アレーを1つ以上の分割領域に分割するス
    テップと、 同一の分割領域を認識し、1つ以上の固有の分割領域の
    集合を形成するステップと、 固有の各分割領域に対して、および固有の各リーフ領域
    に対して領域仕様を生成するステップと、を含むことを
    特徴とする方法。
  2. 【請求項2】同じタイプの隣接するリール領域を1つ以
    上の領域アレーにグループ化する前記ステップは、 前記イメージを第1の方向に走査するステップと、 1次元の領域アレーを形成するために、前記第1の方向
    において隣接する同じタイプのリーフ領域をグループ化
    するステップと、 前記イメージを第2の方向に走査するステップと、 前記領域アレーを形成するために、前記第2の方向にお
    いて隣接する同じタイプの1次元のリーフ領域をグルー
    プ化するステップと、を含むことを特徴とする請求項1
    記載のイメージをデータ・モデルに再構成する方法。
  3. 【請求項3】固有の各領域アレーを分割する前記ステッ
    プは、固有の各領域アレーを、1つ以上の分割領域の階
    層的アレーに分割するステップを含むことを特徴とする
    請求項1記載のイメージをデータ・モデルに再構成する
    方法。
  4. 【請求項4】前記固有の領域仕様を階層的領域仕様モデ
    ルに組織化するステップをさらに含むことを特徴とする
    請求項3記載のイメージをデータ・モデルに再構成する
    方法。
  5. 【請求項5】前記分割のステップは、1つ以上の分割領
    域の階層的アレーを形成するために、所望の分割基準に
    もとづいて、固有の各領域アレーを再帰的に分割するス
    テップを含むことを特徴とする請求項1記載のイメージ
    をデータ・モデルに再構成する方法。
  6. 【請求項6】前記再帰的に分割するステップは、 (a)Nx×Nyのリーフ領域から成る領域のリーフ領
    域の数が、予め決められた「リーフ領域のレンジの所望
    数」内にあるとき、一連のステップから出るステップ
    と、 (b)Nx×Nyのリーフ領域から成る前記領域をスラ
    イスすることによって、サイズが新Nx×新Nyのリー
    フ領域のサイズである領域スライスの集合を生成するス
    テップと、 (c)前記領域スライスの集合から同じスライスを認識
    し、冗長スライスを除去して、固有の領域スライスの集
    合を形成するステップと、 (d)すでに領域仕様が割り当てられているスライス
    を、前記固有の領域スライスの集合から特定し、そのス
    ライスを、前記固有の領域スライスの集合から除去する
    ステップと、 (e)前記固有の領域スライスの集合における、他と異
    なる残ったスライスのそれぞれに対して、(i)新しい
    領域仕様を生成し、(ii)NxおよびNyを新Nxおよ
    び新Nyで置き換え、一連のステップを繰り返すステッ
    プとを含む一連のステップと、を含むことを特徴とする
    請求項5記載のイメージをデータ・モデルに再構成する
    方法。
  7. 【請求項7】Nx×Nyの領域をスライスすることによ
    って領域スライスの集合を生成する前記ステップは、サ
    イズがNx×Nyである前記領域アレーを、サイズが新
    Nx×新Nyであるスライスに分割するステップから成
    り、前記スライスの方向およびスライスの数は、予め決
    められた分割基準に従って選択されることを特徴とする
    請求項6記載のイメージをデータ・モデルに再構成する
    方法。
  8. 【請求項8】前記リーフ領域を特定するステップは、前
    記イメージがすでに階層に組織化されている場合には、
    階層性をフラットにし、そしてリーフ領域を生成するス
    テップを含むことを特徴とする請求項1記載のイメージ
    をデータ・モデルに再構成する方法。
  9. 【請求項9】1つ以上のタイプであるとしてリーフ領域
    をクラス分けする前記ステップは、領域がアプリケーシ
    ョンに関連した共通の特性を有する場合、領域間の異な
    る特性を無視することを特徴とする請求項1記載のイメ
    ージをデータ・モデルに再構成する方法。
  10. 【請求項10】前記データ・モデルを記憶し、必要なら
    いつでもその記憶されたデータ・モデルから領域ツリー
    を発生するステップをさらに含むことを特徴とする請求
    項1記載のイメージをデータ・モデルに再構成する方
    法。
JP6206283A 1993-09-30 1994-08-31 イメージをデータ・モデルに再構成する方法 Expired - Lifetime JP2654353B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US129926 1993-09-30
US08/129,926 US5533148A (en) 1993-09-30 1993-09-30 Method for restructuring physical design images into hierarchical data models

Publications (2)

Publication Number Publication Date
JPH07168878A true JPH07168878A (ja) 1995-07-04
JP2654353B2 JP2654353B2 (ja) 1997-09-17

Family

ID=22442241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6206283A Expired - Lifetime JP2654353B2 (ja) 1993-09-30 1994-08-31 イメージをデータ・モデルに再構成する方法

Country Status (3)

Country Link
US (1) US5533148A (ja)
EP (1) EP0646884A3 (ja)
JP (1) JP2654353B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993927A (en) * 1996-10-30 1999-11-30 Rikidyne Co., Ltd Permeable adhesive tape and a process for preparing the same
JP2014211691A (ja) * 2013-04-17 2014-11-13 富士通セミコンダクター株式会社 データ処理装置、及び、データ処理プログラム

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812168B2 (ja) * 1993-12-27 1998-10-22 松下電器産業株式会社 形状データ圧縮方法および形状データ伸長方法
JP3335009B2 (ja) * 1994-09-08 2002-10-15 キヤノン株式会社 画像処理方法及び画像処理装置
JP3630734B2 (ja) * 1994-10-28 2005-03-23 キヤノン株式会社 情報処理方法
US5640497A (en) * 1995-01-23 1997-06-17 Woolbright; Phillip Alexander Layout redesign using polygon manipulation
US5673199A (en) * 1995-05-01 1997-09-30 Hughes Electronics Computer aided reuse tool
US5842004A (en) 1995-08-04 1998-11-24 Sun Microsystems, Inc. Method and apparatus for decompression of compressed geometric three-dimensional graphics data
US6747644B1 (en) 1995-08-04 2004-06-08 Sun Microsystems, Inc. Decompression of surface normals in three-dimensional graphics data
US5793371A (en) 1995-08-04 1998-08-11 Sun Microsystems, Inc. Method and apparatus for geometric compression of three-dimensional graphics data
JPH09212412A (ja) * 1996-02-06 1997-08-15 Sony Computer Entertainment:Kk メモリアクセス方法及びデータ処理装置
US5781906A (en) * 1996-06-06 1998-07-14 International Business Machines Corporation System and method for construction of a data structure for indexing multidimensional objects
JP2954894B2 (ja) * 1996-12-13 1999-09-27 株式会社半導体理工学研究センター 集積回路設計方法、集積回路設計のためのデータベース装置および集積回路設計支援装置
WO1998041938A1 (en) * 1997-03-20 1998-09-24 Motorola Inc. A method for storing of layout data, routing method and electronic device
US6381365B2 (en) * 1997-08-22 2002-04-30 Minolta Co., Ltd. Image data processing apparatus and image data processing method
US6453452B1 (en) 1997-12-12 2002-09-17 Numerical Technologies, Inc. Method and apparatus for data hierarchy maintenance in a system for mask description
US6370679B1 (en) 1997-09-17 2002-04-09 Numerical Technologies, Inc. Data hierarchy layout correction and verification method and apparatus
US7093229B2 (en) * 1997-09-17 2006-08-15 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US6757645B2 (en) 1997-09-17 2004-06-29 Numerical Technologies, Inc. Visual inspection and verification system
US7617474B2 (en) * 1997-09-17 2009-11-10 Synopsys, Inc. System and method for providing defect printability analysis of photolithographic masks with job-based automation
US6578188B1 (en) 1997-09-17 2003-06-10 Numerical Technologies, Inc. Method and apparatus for a network-based mask defect printability analysis system
US6470489B1 (en) 1997-09-17 2002-10-22 Numerical Technologies, Inc. Design rule checking system and method
US5966709A (en) * 1997-09-26 1999-10-12 Triada, Ltd. Method of optimizing an N-gram memory structure
DE19747161A1 (de) * 1997-10-24 1999-04-29 Delphi 2 Creative Tech Gmbh Fraktal darwinistische Objekterzeugung
US6081658A (en) * 1997-12-31 2000-06-27 Avant! Corporation Proximity correction system for wafer lithography
US7337416B1 (en) 1998-07-22 2008-02-26 Magma Design Automation, Inc. Method of using strongly coupled components to estimate integrated circuit performance
US6499129B1 (en) * 1998-07-22 2002-12-24 Circuit Semantics, Inc. Method of estimating performance of integrated circuit designs
US6499040B1 (en) * 1999-03-05 2002-12-24 Dassault Systemes Document and task coordination system for a computer
JP2001133962A (ja) * 1999-11-02 2001-05-18 Advantest Corp 部分一括転写露光用マスクデータの作成方法及びそれによる露光方法
US6978436B2 (en) * 2000-07-05 2005-12-20 Synopsys, Inc. Design data format and hierarchy management for phase processing
JP4265722B2 (ja) * 2000-08-07 2009-05-20 富士通マイクロエレクトロニクス株式会社 パターンデータ修正方法及び装置
US6453457B1 (en) 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6557162B1 (en) * 2000-09-29 2003-04-29 Numerical Technologies, Inc. Method for high yield reticle formation
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6636774B2 (en) * 2000-10-13 2003-10-21 Fujitsu Limited CAD supporting apparatus, and CAD supporting program storage medium
US6622288B1 (en) 2000-10-25 2003-09-16 Numerical Technologies, Inc. Conflict sensitive compaction for resolving phase-shift conflicts in layouts for phase-shifted features
US6584610B1 (en) 2000-10-25 2003-06-24 Numerical Technologies, Inc. Incrementally resolved phase-shift conflicts in layouts for phase-shifted features
US6857116B1 (en) 2000-11-15 2005-02-15 Reshape, Inc. Optimization of abutted-pin hierarchical physical design
US6665856B1 (en) 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
US6826737B2 (en) * 2000-12-06 2004-11-30 Cadence Design Systems, Inc. Recursive partitioning placement method and apparatus
US6584600B2 (en) 2001-02-15 2003-06-24 Hewlett-Packard Development Company, L.P. Hierarchical metal one usage tool for child level leaf cell
US6505327B2 (en) 2001-04-13 2003-01-07 Numerical Technologies, Inc. Generating an instance-based representation of a design hierarchy
US6789237B1 (en) * 2001-05-11 2004-09-07 Northwestern University Efficient model order reduction via multi-point moment matching
US6560766B2 (en) 2001-07-26 2003-05-06 Numerical Technologies, Inc. Method and apparatus for analyzing a layout using an instance-based representation
US6721928B2 (en) 2001-07-26 2004-04-13 Numerical Technologies, Inc. Verification utilizing instance-based hierarchy management
US6961803B1 (en) * 2001-08-08 2005-11-01 Pasternak Solutions Llc Sliced crossbar architecture with no inter-slice communication
US6738958B2 (en) 2001-09-10 2004-05-18 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process composite gates
US6735752B2 (en) 2001-09-10 2004-05-11 Numerical Technologies, Inc. Modifying a hierarchical representation of a circuit to process features created by interactions between cells
US7159197B2 (en) * 2001-12-31 2007-01-02 Synopsys, Inc. Shape-based geometry engine to perform smoothing and other layout beautification operations
US7386433B2 (en) * 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US6687895B2 (en) 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
US7028271B2 (en) * 2002-11-06 2006-04-11 Canon Kabushiki Kaisha Hierarchical processing apparatus
US7130467B1 (en) * 2003-03-19 2006-10-31 Microsoft Corporation Real time data matching
US7227994B2 (en) * 2003-03-20 2007-06-05 International Business Machines Corporation Method and apparatus for imbedded pattern recognition using dual alternating pointers
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US7137088B2 (en) 2004-05-04 2006-11-14 Hewlett-Packard Development Company, L.P. System and method for determining signal coupling coefficients for lines
EP1596610B1 (en) * 2004-05-11 2006-10-18 Alcatel Network element and method of mapping address information
US9659073B2 (en) * 2008-06-18 2017-05-23 Oracle International Corporation Techniques to extract and flatten hierarchies
EP2750107B1 (en) 2012-12-31 2017-03-15 Dassault Systèmes Groups of faces that form a geometrical pattern
EP2750106B1 (en) 2012-12-31 2021-09-15 Dassault Systèmes Geometrical elements transformed by rigid motions
EP2808810B1 (en) 2013-05-28 2017-01-11 Dassault Systèmes Compression and decompression of 3d modeled object
CN103791861A (zh) * 2014-02-10 2014-05-14 黑龙江省森林与环境科学研究院 一种植物叶面积无损测定方法
EP3098734A1 (en) 2015-05-28 2016-11-30 Dassault Systèmes Querying a database with likeness criterion
EP3098735A1 (en) 2015-05-28 2016-11-30 Dassault Systèmes Querying a database with thickness criterion
EP3264286B1 (en) 2016-06-28 2020-11-18 Dassault Systèmes Querying a database with morphology criterion
CA2973811C (en) * 2016-07-27 2022-08-02 Idera, Inc. Containment of data structures with data objects in data modeling tools
EP3321817A1 (en) 2016-11-14 2018-05-16 Dassault Systèmes Querying a database based on a parametric view function
US11281824B2 (en) 2017-12-13 2022-03-22 Dassault Systemes Simulia Corp. Authoring loading and boundary conditions for simulation scenarios
CN113713381B (zh) * 2021-09-09 2023-06-20 腾讯科技(深圳)有限公司 对象管理方法、装置、设备、存储介质及系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484292A (en) * 1981-06-12 1984-11-20 International Business Machines Corporation High speed machine for the physical design of very large scale integrated circuits
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
US4688072A (en) * 1984-06-29 1987-08-18 Hughes Aircraft Company Hierarchical configurable gate array
US4785391A (en) * 1986-02-07 1988-11-15 Bitstream Inc. Automated bitmap character generation from outlines
US4910690A (en) * 1986-02-14 1990-03-20 Citizen Watch Co., Ltd. Micro-dimensional measurement apparatus
US4831543A (en) * 1986-02-21 1989-05-16 Harris Semiconductor (Patents) Inc. Hierarchical net list derivation system
US4829446A (en) * 1986-12-12 1989-05-09 Caeco, Inc. Method and apparatus for recording and rearranging representations of objects in a model of a group of objects located using a co-ordinate system
EP0271596B1 (en) * 1986-12-17 1995-05-17 International Business Machines Corporation VLSI-chip design and manufacturing process
US4944023A (en) * 1987-05-19 1990-07-24 Ricoh Company, Ltd. Method of describing image information
US4918614A (en) * 1987-06-02 1990-04-17 Lsi Logic Corporation Hierarchical floorplanner
JP2766284B2 (ja) * 1988-12-28 1998-06-18 株式会社東芝 半導体集積回路のレイアウト支援装置
US5280547A (en) * 1990-06-08 1994-01-18 Xerox Corporation Dense aggregative hierarhical techniques for data analysis
JP2995963B2 (ja) * 1991-10-11 1999-12-27 富士ゼロックス株式会社 階層的回路データベース最適化装置及び階層的回路データベース最適化方法
US5381343A (en) * 1992-05-26 1995-01-10 Cadence Design Systems, Inc. Hier archical pitchmaking compaction method and system for integrated circuit design

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5993927A (en) * 1996-10-30 1999-11-30 Rikidyne Co., Ltd Permeable adhesive tape and a process for preparing the same
JP2014211691A (ja) * 2013-04-17 2014-11-13 富士通セミコンダクター株式会社 データ処理装置、及び、データ処理プログラム

Also Published As

Publication number Publication date
US5533148A (en) 1996-07-02
EP0646884A2 (en) 1995-04-05
JP2654353B2 (ja) 1997-09-17
EP0646884A3 (en) 1995-09-13

Similar Documents

Publication Publication Date Title
JP2654353B2 (ja) イメージをデータ・モデルに再構成する方法
Snoeyink Point location
Kuh et al. Recent advances in VLSI layout
US6449761B1 (en) Method and apparatus for providing multiple electronic design solutions
US10685067B2 (en) Data visualization system
US6247167B1 (en) Method and apparatus for parallel Steiner tree routing
Williams STICKS-A graphical compiler for high level LSl design
US6175950B1 (en) Method and apparatus for hierarchical global routing descend
US5625564A (en) System and method for hierarchical device extraction
US5072402A (en) Routing system and method for integrated circuits
Marple et al. Tailor: A layout system based on trapezoidal corner stitching
US5581474A (en) Identifying overconstraints using port abstraction graphs
US7350174B2 (en) Method and apparatus for layout synthesis of regular structures using relative placement
US6260183B1 (en) Method and apparatus for coarse global routing
Young et al. Slicing floorplans with boundary constraints
US5909376A (en) Physical design automation system and process for designing integrated circuit chips using highly parallel sieve optimization with multiple "jiggles"
Chan et al. Practical slicing and non-slicing block-packing without simulated annealing
US5319743A (en) Intelligent and compact bucketing method for region queries in two-dimensional space
WO1998037501A2 (en) Parallel processor implementation of net routing
JPH10301937A (ja) 多次元ベクトル空間内の近傍検索方法とそのプログラムの記録媒体
Lin et al. Module placement with boundary constraints using B*-trees
CN114330173B (zh) 边界节点连接关系获取方法、装置、设备和存储介质
Cho et al. A heuristic standard cell placement algorithm using constrained multistage graph model
EP1010109B1 (en) A method for storing of layout data, routing method and electronic device
JPH11194480A (ja) 描画用マスクパタンデータ生成方法とその装置