JPH07162474A - 自動等化器のリセット方式 - Google Patents
自動等化器のリセット方式Info
- Publication number
- JPH07162474A JPH07162474A JP5311388A JP31138893A JPH07162474A JP H07162474 A JPH07162474 A JP H07162474A JP 5311388 A JP5311388 A JP 5311388A JP 31138893 A JP31138893 A JP 31138893A JP H07162474 A JPH07162474 A JP H07162474A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- reset
- baseband signal
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】復調回路から出力されるベースバンド信号の波
形劣化量の測定結果に基づいて自動等化回路のリセット
を行う。 【構成】復調回路１は、デジタル多値変調信号Ｓ１を同
期検波して同相および直交のベースバンド信号Ｓ2Pおよ
びＳ2Qを生じる。信号Ｓ2PおよびＳ2Qは、Ａ／Ｄ４およ
び５によりデジタル信号Ｓ3PおよびＳ3Qに変換されたあ
と、自動等化回路２のトランスバーサル等化回路２１お
よび２２により、符号間干渉の補償がなされた同相およ
び直交のベースバンド信号Ｓ6PおよびＳ6Qに再生され
る。エラーパルス発生器６および７は、ベースバンド信
号Ｓ2PおよびＳ2Qの波形劣化に対応するエラーパルスＳ
4PおよびＳ4Qをそれぞれ生じる。識別回路８および９
は、パルスＳ4PおよびＳ4Qの数が予め定めた閾値を超え
ると、リセット信号Ｓ5PおよびＳ5Qによりトランスバー
サル等化回路２１および２２をそれぞれリセットする。
形劣化量の測定結果に基づいて自動等化回路のリセット
を行う。 【構成】復調回路１は、デジタル多値変調信号Ｓ１を同
期検波して同相および直交のベースバンド信号Ｓ2Pおよ
びＳ2Qを生じる。信号Ｓ2PおよびＳ2Qは、Ａ／Ｄ４およ
び５によりデジタル信号Ｓ3PおよびＳ3Qに変換されたあ
と、自動等化回路２のトランスバーサル等化回路２１お
よび２２により、符号間干渉の補償がなされた同相およ
び直交のベースバンド信号Ｓ6PおよびＳ6Qに再生され
る。エラーパルス発生器６および７は、ベースバンド信
号Ｓ2PおよびＳ2Qの波形劣化に対応するエラーパルスＳ
4PおよびＳ4Qをそれぞれ生じる。識別回路８および９
は、パルスＳ4PおよびＳ4Qの数が予め定めた閾値を超え
ると、リセット信号Ｓ5PおよびＳ5Qによりトランスバー
サル等化回路２１および２２をそれぞれリセットする。
Description
【０００１】
【産業上の利用分野】本発明はデジタル無線通信システ
ムの受信装置において伝送歪みを受けたデジタル多値変
調信号の等化補償を行う自動等化器のリセット方式に関
し、特にマルチパス・フェージング伝搬路等を通過した
デジタル多値変調信号の符号間干渉の補償に適する自動
等化器のリセット方式に関する。
ムの受信装置において伝送歪みを受けたデジタル多値変
調信号の等化補償を行う自動等化器のリセット方式に関
し、特にマルチパス・フェージング伝搬路等を通過した
デジタル多値変調信号の符号間干渉の補償に適する自動
等化器のリセット方式に関する。
【０００２】
【従来の技術】従来のこの種の自動等化器のリセット方
式の一つが公開特許公報（平３−３４２６）に開示され
ている。この復調装置における自動等化器は、同期検波
を行なう復調回路から供給される同相および直交側のデ
ジタル信号をトランスバーサル型の自動等化回路でそれ
ぞれ波形等化することによって符号間干渉を補償し、こ
の符号間干渉を補償した同相および直交側のデータ信号
を生じる。これらデータ信号は、さらに、受信符号処理
回路でフレーム同期が取られ、上記無線通信システムの
送信側で入力された一列のデータ信号と同じ信号形式の
データ信号に変換して出力されることになる。この時、
上記受信信号処理回路が、一列の入力データ信号列でフ
レーム同期を取る構成であると、フレーム同期後でしか
パリティチェックビットを監視できないため、エラーも
しくはアラームが判定できない。従って、同相もしくは
直交側のいずれか一方の自動等化器の制御信号が発散し
ても、上記復調装置の搬送波同期がとれているとフレー
ム同期が確立したで後でしかアラームが検出できない。
式の一つが公開特許公報（平３−３４２６）に開示され
ている。この復調装置における自動等化器は、同期検波
を行なう復調回路から供給される同相および直交側のデ
ジタル信号をトランスバーサル型の自動等化回路でそれ
ぞれ波形等化することによって符号間干渉を補償し、こ
の符号間干渉を補償した同相および直交側のデータ信号
を生じる。これらデータ信号は、さらに、受信符号処理
回路でフレーム同期が取られ、上記無線通信システムの
送信側で入力された一列のデータ信号と同じ信号形式の
データ信号に変換して出力されることになる。この時、
上記受信信号処理回路が、一列の入力データ信号列でフ
レーム同期を取る構成であると、フレーム同期後でしか
パリティチェックビットを監視できないため、エラーも
しくはアラームが判定できない。従って、同相もしくは
直交側のいずれか一方の自動等化器の制御信号が発散し
ても、上記復調装置の搬送波同期がとれているとフレー
ム同期が確立したで後でしかアラームが検出できない。
【０００３】このため、上記公開特許公報で提案された
自動等化器のリセット方式は、上記送信側で同相、直交
それぞれの信号列単位でフレーム構成を取り、復調装置
側では同相および直交側のデータ信号の各各に対して独
立にフレーム同期を確立し、いずれか一方のフレーム同
期が外れた場合には、該当する信号列の自動等化回路の
タップ係数を初期値に戻し、その補償動作を止めるとい
うリセットを行っている。
自動等化器のリセット方式は、上記送信側で同相、直交
それぞれの信号列単位でフレーム構成を取り、復調装置
側では同相および直交側のデータ信号の各各に対して独
立にフレーム同期を確立し、いずれか一方のフレーム同
期が外れた場合には、該当する信号列の自動等化回路の
タップ係数を初期値に戻し、その補償動作を止めるとい
うリセットを行っている。
【０００４】また、従来の自動等化器のリセット方式の
別の一つが公開特許公報（平４−３５４４２）に開示さ
れている。この復調装置における自動等化器では、自動
等化回路から出力されたデータ信号のデータ信号の符号
誤り率を測定し、この符号誤り率がある所定値を越える
と上記自動等化器を間欠的にリセットする考え方が述べ
られている。しかし、この自動等化器は、上記等化回路
のリセットを同相および直交の各各に対して独立に行な
っていないため、前述の公開特許公報（平３−３４２
６）で記載されている従来技術の不具合点は存在し、こ
の不具合点を解決するには同相側のデータ信号および直
交側のデータ信号の各各に対して独立にフレームを構成
する必要がある。
別の一つが公開特許公報（平４−３５４４２）に開示さ
れている。この復調装置における自動等化器では、自動
等化回路から出力されたデータ信号のデータ信号の符号
誤り率を測定し、この符号誤り率がある所定値を越える
と上記自動等化器を間欠的にリセットする考え方が述べ
られている。しかし、この自動等化器は、上記等化回路
のリセットを同相および直交の各各に対して独立に行な
っていないため、前述の公開特許公報（平３−３４２
６）で記載されている従来技術の不具合点は存在し、こ
の不具合点を解決するには同相側のデータ信号および直
交側のデータ信号の各各に対して独立にフレームを構成
する必要がある。
【０００５】また、従来の多値変調方式よりシステムゲ
インを大きくとることの出来る符号化変調方式の使用が
文献（Ｓ．Ｍａｅｄａ，Ｅ．Ｓａｓａｋｉ，Ａ．Ｕｓｈ
ｉｒｏｋａｗａ ａｎｄ Ｙ．Ｋｏｉｚｕｍｉ，”Ａｄ
ｖａｎｃｅｄ ＳＤＨ ｒａｄｉｏ ｓｙｓｔｅｍｓ
ｆｏｒ ｔｒａｎｓｐｏｒｔ ＳＴＭ−１”，Ｒａｄｉ
ｏ Ｒｅｌａｙ Ｓｙｓｔｅｍｓ，１１−１４ Ｏｃｔ
ｏｂｅｒ １９９３，ｃｏｎｆｅｒｅｎｃｅ Ｐｕｂｌ
ｉｃａｔｉｏｎ ＮＯ．３８６，ＩＥＥ，１９９３ ，
ｐｐ３４９−ｐｐ３５４）で提案されている。
インを大きくとることの出来る符号化変調方式の使用が
文献（Ｓ．Ｍａｅｄａ，Ｅ．Ｓａｓａｋｉ，Ａ．Ｕｓｈ
ｉｒｏｋａｗａ ａｎｄ Ｙ．Ｋｏｉｚｕｍｉ，”Ａｄ
ｖａｎｃｅｄ ＳＤＨ ｒａｄｉｏ ｓｙｓｔｅｍｓ
ｆｏｒ ｔｒａｎｓｐｏｒｔ ＳＴＭ−１”，Ｒａｄｉ
ｏ Ｒｅｌａｙ Ｓｙｓｔｅｍｓ，１１−１４ Ｏｃｔ
ｏｂｅｒ １９９３，ｃｏｎｆｅｒｅｎｃｅ Ｐｕｂｌ
ｉｃａｔｉｏｎ ＮＯ．３８６，ＩＥＥ，１９９３ ，
ｐｐ３４９−ｐｐ３５４）で提案されている。
【０００６】図５はこの符号化変調方式に適用される送
信装置および受信装置のブロック図を示している。
信装置および受信装置のブロック図を示している。
【０００７】送信装置は、複数信号列からなる入力デー
タＳ１１０ａを送信符号処理回路１１０で符号化し、こ
の符号化された入力データＳ１１０ａを変調回路１２０
でデジタル多値変調して符号化変調信号Ｓ１ｂを生じ、
この信号Ｓ１ｂを伝搬路に出力する。また、受信装置
は、伝搬路から受けた符号化変調信号Ｓ１ｂと同じ信号
形式の符号化変調信号Ｓ１ａを復調回路１０によってベ
ースバンドの信号に復調し、この信号を自動等化回路２
０で等化補償し、この等化補償された信号から受信符号
処理回路３０によって入力データＳ１１０ａと同じ信号
形式の出力データＳ１１０ｂを再生する。
タＳ１１０ａを送信符号処理回路１１０で符号化し、こ
の符号化された入力データＳ１１０ａを変調回路１２０
でデジタル多値変調して符号化変調信号Ｓ１ｂを生じ、
この信号Ｓ１ｂを伝搬路に出力する。また、受信装置
は、伝搬路から受けた符号化変調信号Ｓ１ｂと同じ信号
形式の符号化変調信号Ｓ１ａを復調回路１０によってベ
ースバンドの信号に復調し、この信号を自動等化回路２
０で等化補償し、この等化補償された信号から受信符号
処理回路３０によって入力データＳ１１０ａと同じ信号
形式の出力データＳ１１０ｂを再生する。
【０００８】ここで、送信符号処理回路１１０は、入力
データＳ１１０ａの各信号列をそれぞれの最適な信号点
に配置していく。このため、処理回路１１０は符号化回
路１１４の前段にある直列変換回路１１３においてフレ
ーム構成をとる必要があり、しかも、受信装置側の自動
等化回路２０の出力を用いて復号処理を行う必要があ
る。つまり、受信符号処理回路３０においては、同相側
および直交側のデータ信号といった概念がなく、同相／
直交各各の信号列に対するフレーム同期を取る必要のあ
った従来の自動等化器のリセット方式を符号化変調方式
に用いる自動等化器のリセット方式として適用できな
い。
データＳ１１０ａの各信号列をそれぞれの最適な信号点
に配置していく。このため、処理回路１１０は符号化回
路１１４の前段にある直列変換回路１１３においてフレ
ーム構成をとる必要があり、しかも、受信装置側の自動
等化回路２０の出力を用いて復号処理を行う必要があ
る。つまり、受信符号処理回路３０においては、同相側
および直交側のデータ信号といった概念がなく、同相／
直交各各の信号列に対するフレーム同期を取る必要のあ
った従来の自動等化器のリセット方式を符号化変調方式
に用いる自動等化器のリセット方式として適用できな
い。
【０００９】
【発明が解決しようとする課題】上述した従来の自動等
化器のリセット方式は、自動等化回路からの同相および
直交側のデータ信号各各について独立にフレーム同期を
確立する必要があるため、送信装置に入力されたデータ
信号列に対してではなく、変調回路に供給される各デー
タ信号列に対してフレーム構成をとる必要がある。つま
り、従来の自動等化器のリセット方式では、このフレー
ム構成の選択の自由度が低いという欠点があった。
化器のリセット方式は、自動等化回路からの同相および
直交側のデータ信号各各について独立にフレーム同期を
確立する必要があるため、送信装置に入力されたデータ
信号列に対してではなく、変調回路に供給される各デー
タ信号列に対してフレーム構成をとる必要がある。つま
り、従来の自動等化器のリセット方式では、このフレー
ム構成の選択の自由度が低いという欠点があった。
【００１０】また、従来の自動等化器のリセット方式で
は、同相および直交側のデータ信号各各について独立に
フレーム同期をとる必要があるため、上記自動等化回路
に接続される受信符号処理回路の回路構成が複雑になる
という欠点があった。
は、同相および直交側のデータ信号各各について独立に
フレーム同期をとる必要があるため、上記自動等化回路
に接続される受信符号処理回路の回路構成が複雑になる
という欠点があった。
【００１１】さらに、従来の自動等化器のリセット方式
は、符号化変調方式というような同相および直交といっ
た概念のない変調方式を使用した無線通信システムには
適用できないという欠点があった。
は、符号化変調方式というような同相および直交といっ
た概念のない変調方式を使用した無線通信システムには
適用できないという欠点があった。
【００１２】
【課題を解決するための手段】本発明の自動等化器のリ
セット方式は、デジタル多値変調信号を同期検波して同
相ベースバンド信号とこの同相ベースバンド信号に直交
する直交ベースバンド信号とを生じる復調回路と、前記
同相ベースバンド信号を第１のデジタル信号に変換する
第１のアナログ・デジタル変換回路と、前記直交ベース
バンド信号を第２のデジタル信号に変換する第２のアナ
ログ・デジタル変換回路と、前記第１のデジタル信号お
よび前記第２のデジタル信号を受けて前記第１のデジタ
ル信号および前記第２のデジタル信号の符号間干渉をそ
れぞれ補償した同相データ信号および直交データ信号を
それぞれ生じる自動等化手段と第１のリセット信号およ
び第２のリセット信号にそれぞれ応答し前記リセット信
号に対応する前記自動等化手段をそれぞれリセットする
リセット手段とを有する自動等化回路と、前記同相ベー
スバンド信号を受けこの同相ベースバンド信号の波形劣
化に対応する第１のエラーパルスを発生する第１のエラ
ーパルス発生器と、所定期間内において前記第１のエラ
ーパルスの数が予め定めた第１の閾値を超えると前記第
１のリセット信号を生じる第１の識別回路と、前記直交
ベースバンド信号を受けこの直交ベースバンド信号の波
形劣化に対応する第２のエラーパルスを発生する第２の
エラーパルス発生器と、所定期間内において前記第２の
エラーパルスの数が予め定めた第２の閾値を超えると前
記第２のリセット信号を生じる第２の識別回路とを備え
る。
セット方式は、デジタル多値変調信号を同期検波して同
相ベースバンド信号とこの同相ベースバンド信号に直交
する直交ベースバンド信号とを生じる復調回路と、前記
同相ベースバンド信号を第１のデジタル信号に変換する
第１のアナログ・デジタル変換回路と、前記直交ベース
バンド信号を第２のデジタル信号に変換する第２のアナ
ログ・デジタル変換回路と、前記第１のデジタル信号お
よび前記第２のデジタル信号を受けて前記第１のデジタ
ル信号および前記第２のデジタル信号の符号間干渉をそ
れぞれ補償した同相データ信号および直交データ信号を
それぞれ生じる自動等化手段と第１のリセット信号およ
び第２のリセット信号にそれぞれ応答し前記リセット信
号に対応する前記自動等化手段をそれぞれリセットする
リセット手段とを有する自動等化回路と、前記同相ベー
スバンド信号を受けこの同相ベースバンド信号の波形劣
化に対応する第１のエラーパルスを発生する第１のエラ
ーパルス発生器と、所定期間内において前記第１のエラ
ーパルスの数が予め定めた第１の閾値を超えると前記第
１のリセット信号を生じる第１の識別回路と、前記直交
ベースバンド信号を受けこの直交ベースバンド信号の波
形劣化に対応する第２のエラーパルスを発生する第２の
エラーパルス発生器と、所定期間内において前記第２の
エラーパルスの数が予め定めた第２の閾値を超えると前
記第２のリセット信号を生じる第２の識別回路とを備え
る。
【００１３】前記自動等化器のリセット方式は、前記第
１および第２のエラーパルス発生器の各各が、前記ベー
スバンド信号の収束点広がりに対応する前記エラーパル
スをそれぞれ発生する構成を採ることができる。
１および第２のエラーパルス発生器の各各が、前記ベー
スバンド信号の収束点広がりに対応する前記エラーパル
スをそれぞれ発生する構成を採ることができる。
【００１４】また、前記エラーパルス発生器の各各が、
前記ベースバンド信号を全波整流する全波整流回路と、
全波整流された前記ベースバンド信号のレベルが予め定
めたスレシホルドを超えるごとに所定の論理値を出力す
るフリップフロップ回路とをそれぞれ備える構成を採る
ことができる。
前記ベースバンド信号を全波整流する全波整流回路と、
全波整流された前記ベースバンド信号のレベルが予め定
めたスレシホルドを超えるごとに所定の論理値を出力す
るフリップフロップ回路とをそれぞれ備える構成を採る
ことができる。
【００１５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００１６】図１は本発明の一実施例のブロック図であ
る。
る。
【００１７】この自動等化器は、デジタル無線通信シス
テムにおける受信装置に用いられ、受信デジタル多値変
調信号Ｓ１を復調回路１の入力端子１０１に受ける。受
信デジタル多値変調信号Ｓ１は、このシステムの送信装
置側で入力されたデータ信号（主信号）に、打ち合せ信
号用のＤＳＣ（Ｄｉｇｉｔａｌ Ｓｅｒｖｉｃｅ Ｃｈ
ａｎｎｅｌ）信号，ＷＳ（Ｗａｙ ｓｉｄｅ）信号，切
替制御信号，および無線フレームを確定するフレーム同
期ビット等（補助信号）が多重化した多値変調信号であ
り、中間周波数帯の信号に周波数変換されている。この
受信デジタル多値変調信号Ｓ１は、一般に、伝搬路で発
生するマルチ・パスフェージングにより波形劣化を受
け、符号間干渉を生じている。
テムにおける受信装置に用いられ、受信デジタル多値変
調信号Ｓ１を復調回路１の入力端子１０１に受ける。受
信デジタル多値変調信号Ｓ１は、このシステムの送信装
置側で入力されたデータ信号（主信号）に、打ち合せ信
号用のＤＳＣ（Ｄｉｇｉｔａｌ Ｓｅｒｖｉｃｅ Ｃｈ
ａｎｎｅｌ）信号，ＷＳ（Ｗａｙ ｓｉｄｅ）信号，切
替制御信号，および無線フレームを確定するフレーム同
期ビット等（補助信号）が多重化した多値変調信号であ
り、中間周波数帯の信号に周波数変換されている。この
受信デジタル多値変調信号Ｓ１は、一般に、伝搬路で発
生するマルチ・パスフェージングにより波形劣化を受
け、符号間干渉を生じている。
【００１８】復調回路１は、受信デジタル多値変調信号
Ｓ１を同期検波し、再生搬送波信号Ｓ１２と同相で同期
検波された同相ベースバンド信号Ｓ2Pと再生搬送波信号
Ｓ１２に対して９０°位相の進んだ再生搬送波信号Ｓ
12Q で同期検波された直交ベースバンド信号Ｓ2Qとを生
じる。同相ベースバンド信号Ｓ2Pは、アナログ・デジタ
ル変換回路（Ａ／Ｄ）４により識別再生されたデジタル
信号Ｓ3Pに変換される。同様に、直交ベースバンド信号
Ｓ2Qはアナログ・デジタル変換回路（Ａ／Ｄ）５により
デジタル信号Ｓ3Qに変換される。デジタル信号Ｓ3PとＳ
3Qとがトランスバーサル型の自動等化回路２に供給され
る。
Ｓ１を同期検波し、再生搬送波信号Ｓ１２と同相で同期
検波された同相ベースバンド信号Ｓ2Pと再生搬送波信号
Ｓ１２に対して９０°位相の進んだ再生搬送波信号Ｓ
12Q で同期検波された直交ベースバンド信号Ｓ2Qとを生
じる。同相ベースバンド信号Ｓ2Pは、アナログ・デジタ
ル変換回路（Ａ／Ｄ）４により識別再生されたデジタル
信号Ｓ3Pに変換される。同様に、直交ベースバンド信号
Ｓ2Qはアナログ・デジタル変換回路（Ａ／Ｄ）５により
デジタル信号Ｓ3Qに変換される。デジタル信号Ｓ3PとＳ
3Qとがトランスバーサル型の自動等化回路２に供給され
る。
【００１９】自動等化回路２は、トランスバーサル等化
回路２１によってデジタル信号Ｓ3Pの波形等化を行って
信号Ｓ3Pの符号間干渉を補償した同相データ信号Ｓ6Pを
生じるとともに、トランスバーサル等化回路２２によっ
てデジタル信号Ｓ3Qの波形等化を行って信号Ｓ3Qの符号
間干渉を補償した直交データ信号Ｓ6Qを生じる。また、
この自動等化回路２は、リセット信号Ｓ5Pを受けると、
トランスバーサル等化回路２１のタップ係数を初期値に
設定するリセット動作を実行し、リセット信号Ｓ5Qを受
けると、トランスバーサル等化回路２２のタップ係数を
初期値に設定するリセット動作を実行する。
回路２１によってデジタル信号Ｓ3Pの波形等化を行って
信号Ｓ3Pの符号間干渉を補償した同相データ信号Ｓ6Pを
生じるとともに、トランスバーサル等化回路２２によっ
てデジタル信号Ｓ3Qの波形等化を行って信号Ｓ3Qの符号
間干渉を補償した直交データ信号Ｓ6Qを生じる。また、
この自動等化回路２は、リセット信号Ｓ5Pを受けると、
トランスバーサル等化回路２１のタップ係数を初期値に
設定するリセット動作を実行し、リセット信号Ｓ5Qを受
けると、トランスバーサル等化回路２２のタップ係数を
初期値に設定するリセット動作を実行する。
【００２０】上述のリセットがなされると、自動等化回
路２は、デジタル信号Ｓ3PおよびＳ3Qに対する符号間干
渉の補償動作を停止し、波形等化を行っていないデジタ
ル信号Ｓ3PおよびＳ3Q（Ｓ２５）をトランスバーサル等
化回路２１および２２の判定回路２０５に供給し、これ
らの判定回路２０５出力を同相データ信号Ｓ6Pおよび直
交データ信号Ｓ6Qをとして出力する。なお、自動等化回
路２は、周知技術を用いる位相制御信号発生回路２３に
よって、同相デジタル信号ＳＳ２５および直交デジタル
信号Ｓ２７から位相制御信号Ｓ７を生成し、この位相制
御信号Ｓ７によって復調回路１内蔵の電圧制御発振器１
０５が発生する再生搬送波信号Ｓ１２の周波数を制御す
る。
路２は、デジタル信号Ｓ3PおよびＳ3Qに対する符号間干
渉の補償動作を停止し、波形等化を行っていないデジタ
ル信号Ｓ3PおよびＳ3Q（Ｓ２５）をトランスバーサル等
化回路２１および２２の判定回路２０５に供給し、これ
らの判定回路２０５出力を同相データ信号Ｓ6Pおよび直
交データ信号Ｓ6Qをとして出力する。なお、自動等化回
路２は、周知技術を用いる位相制御信号発生回路２３に
よって、同相デジタル信号ＳＳ２５および直交デジタル
信号Ｓ２７から位相制御信号Ｓ７を生成し、この位相制
御信号Ｓ７によって復調回路１内蔵の電圧制御発振器１
０５が発生する再生搬送波信号Ｓ１２の周波数を制御す
る。
【００２１】同相データ信号Ｓ6Pおよび直交データ信号
Ｓ6Qは受信符号処理回路３に供給される。符号処理回路
３は、同相データ信号Ｓ6Pおよび直交データ信号Ｓ6Qの
フレーム同期をとり、このフレーム同期がとられた信号
Ｓ6Pおよび信号Ｓ6Qを上記主信号と上記補助信号とに分
離して外部回路に出力する。
Ｓ6Qは受信符号処理回路３に供給される。符号処理回路
３は、同相データ信号Ｓ6Pおよび直交データ信号Ｓ6Qの
フレーム同期をとり、このフレーム同期がとられた信号
Ｓ6Pおよび信号Ｓ6Qを上記主信号と上記補助信号とに分
離して外部回路に出力する。
【００２２】さて、次に、本発明の特徴であるリセット
方式について説明する。
方式について説明する。
【００２３】復調回路１からの同相ベースバンド信号Ｓ
2Pは、エラーパルス発生器（ＥＰＧ）６にも供給され
る。エラーパルス発生器６は、雑音付加や伝搬路の伝送
特性劣化等に伴なう同相ベースバンド信号Ｓ2Pの波形劣
化に対応した数のエラーパルスＳ4Pを発生する。エラー
パルス発生器６は、図２および図３を参照して後述する
とおり、同相ベースバンド信号Ｓ2Pのアイパターンの収
束点の広がりを利用したエラーパルス発生技術を用いて
いる。エラーパルスＳ4Pは識別回路８に供給される。識
別回路８は、所定期間内において、エラーパルスＳ4Pの
数が予め定めた閾値を超えると同相側のリセット信号Ｓ
5Pを生じる。このリセット信号Ｓ5Pは、前述のとおり、
自動等化回路２のトランスバーサル等化回路２１をリセ
ットさせ、このトランスバーサル等化回路２１における
デジタル信号3Pの波形等化動作，即ち符号間干渉の補償
動作を停止させる。
2Pは、エラーパルス発生器（ＥＰＧ）６にも供給され
る。エラーパルス発生器６は、雑音付加や伝搬路の伝送
特性劣化等に伴なう同相ベースバンド信号Ｓ2Pの波形劣
化に対応した数のエラーパルスＳ4Pを発生する。エラー
パルス発生器６は、図２および図３を参照して後述する
とおり、同相ベースバンド信号Ｓ2Pのアイパターンの収
束点の広がりを利用したエラーパルス発生技術を用いて
いる。エラーパルスＳ4Pは識別回路８に供給される。識
別回路８は、所定期間内において、エラーパルスＳ4Pの
数が予め定めた閾値を超えると同相側のリセット信号Ｓ
5Pを生じる。このリセット信号Ｓ5Pは、前述のとおり、
自動等化回路２のトランスバーサル等化回路２１をリセ
ットさせ、このトランスバーサル等化回路２１における
デジタル信号3Pの波形等化動作，即ち符号間干渉の補償
動作を停止させる。
【００２４】上述と同様に、エラーパルス発生器（ＥＰ
Ｇ）７は、復調回路１からの直交ベースバンド信号Ｓ2Q
を受け、この信号Ｓ2Qの波形劣化に対応した数のエラー
パルスＳ4Qを発生する。エラーパルスＳ4Qは識別回路９
に供給され、識別回路９は所定期間内においてエラーパ
ルスＳ4Qの数が予め定めた閾値を超えると直交側のリセ
ット信号Ｓ5Qを生じる。リセット信号Ｓ5Pは、自動等化
回路２のトランスバーサル等化回路２２をリセットさ
せ、このトランスバーサル等化回路２２におけるデジタ
ル信号3Qの波形等化動作，即ち符号間干渉の補償動作を
停止させる。
Ｇ）７は、復調回路１からの直交ベースバンド信号Ｓ2Q
を受け、この信号Ｓ2Qの波形劣化に対応した数のエラー
パルスＳ4Qを発生する。エラーパルスＳ4Qは識別回路９
に供給され、識別回路９は所定期間内においてエラーパ
ルスＳ4Qの数が予め定めた閾値を超えると直交側のリセ
ット信号Ｓ5Qを生じる。リセット信号Ｓ5Pは、自動等化
回路２のトランスバーサル等化回路２２をリセットさ
せ、このトランスバーサル等化回路２２におけるデジタ
ル信号3Qの波形等化動作，即ち符号間干渉の補償動作を
停止させる。
【００２５】上述のとおり、この自動等化器のリセット
方式は、自動等化回路２より前段に接続している復調回
路１からの同相ベースバンド信号Ｓ2Pおよび直交ベース
バンド信号Ｓ2Qを用いて、同相側の波形等化回路である
トランスバーサル等化回路２１および直交側の波形等化
回路であるトランスバーサル等化回路２２を独立にリセ
ットできる。逆にいえば、この自動等化器のリセット方
式は、自動等化器２の後段に接続する受信符号処理回路
３による、同相および直交の二つのフレーム同期／非同
期信号を抽出することなくトランスバーサル等化回路２
１および２２を独立にリセットできる。
方式は、自動等化回路２より前段に接続している復調回
路１からの同相ベースバンド信号Ｓ2Pおよび直交ベース
バンド信号Ｓ2Qを用いて、同相側の波形等化回路である
トランスバーサル等化回路２１および直交側の波形等化
回路であるトランスバーサル等化回路２２を独立にリセ
ットできる。逆にいえば、この自動等化器のリセット方
式は、自動等化器２の後段に接続する受信符号処理回路
３による、同相および直交の二つのフレーム同期／非同
期信号を抽出することなくトランスバーサル等化回路２
１および２２を独立にリセットできる。
【００２６】次に、本実施例の自動等化器の復調回路１
について詳細に説明する。なお、入力端子１０１が受け
る受信デジタル多値変調信号Ｓ１は、説明を簡単にする
ため、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉ
ｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）信号とする。受信デ
ジタル多値変調信号Ｓ１は、分配回路（Ｈ）１０２によ
り２分岐され、その一つのデジタル多値変調信号Ｓ11P
が掛算回路１０３に、他方のデジタル多値変調信号Ｓ
11Q が掛算回路１０４に供給される。一方、電圧制御発
振器１０５は、自動等化回路２から位相制御信号Ｓ７を
受け、受信デジタル多値変調信号Ｓ１に位相同期した再
生搬送波信号Ｓ１２を生じる。再生搬送波信号Ｓ１２の
一つは掛算回路１０３に供給され、別の一つはπ／２移
相回路１０６によってπ／２だけ位相を遅らされた再生
搬送波信号Ｓ12Q となって掛算回路１０４に供給され
る。従って、掛算回路１０３と１０４とは、デジタル多
値変調信号Ｓ11P およびＳ11Q を同期検波し、掛算回路
１０３は同相側のベースバンド信号Ｓ13P を、掛算回路
１０４は直交側のベースバンド信号Ｓ13Q を生じる。
について詳細に説明する。なお、入力端子１０１が受け
る受信デジタル多値変調信号Ｓ１は、説明を簡単にする
ため、１６ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉ
ｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）信号とする。受信デ
ジタル多値変調信号Ｓ１は、分配回路（Ｈ）１０２によ
り２分岐され、その一つのデジタル多値変調信号Ｓ11P
が掛算回路１０３に、他方のデジタル多値変調信号Ｓ
11Q が掛算回路１０４に供給される。一方、電圧制御発
振器１０５は、自動等化回路２から位相制御信号Ｓ７を
受け、受信デジタル多値変調信号Ｓ１に位相同期した再
生搬送波信号Ｓ１２を生じる。再生搬送波信号Ｓ１２の
一つは掛算回路１０３に供給され、別の一つはπ／２移
相回路１０６によってπ／２だけ位相を遅らされた再生
搬送波信号Ｓ12Q となって掛算回路１０４に供給され
る。従って、掛算回路１０３と１０４とは、デジタル多
値変調信号Ｓ11P およびＳ11Q を同期検波し、掛算回路
１０３は同相側のベースバンド信号Ｓ13P を、掛算回路
１０４は直交側のベースバンド信号Ｓ13Q を生じる。
【００２７】ベースバンド信号Ｓ13P およびＳ13Q は、
低域ろ波器１０７および１０８によって高調波成分をそ
れぞれ除去され、同相ベースバンド信号Ｓ2Pおよび直交
ベースバンド信号Ｓ2Qとなる。
低域ろ波器１０７および１０８によって高調波成分をそ
れぞれ除去され、同相ベースバンド信号Ｓ2Pおよび直交
ベースバンド信号Ｓ2Qとなる。
【００２８】また、自動等化回路２内蔵のトランスバー
サル等化回路２１について詳細に説明すると、このトラ
ンスバーサル等化回路２１は、タップ制御回路２０１と
タップ付き遅延線２０２および２０３と加算器２０４と
判別回路２０５とを備える７タップトランスバーサル等
化回路である。タップ付き遅延線２０２は、デジタル信
号Ｓ3Pのクロック周期分を遅延させる遅延回路を６段備
えており、この遅延回路の各各から対応するタイムスロ
ットの遅延信号Ｓ２３（Ｒ-3，Ｒ-2，…，Ｒ0，…，Ｒ
+2，Ｒ+3）を生じる。タップ制御回路２０１はタップ係
数制御信号Ｓ２２によってタップ付き遅延線２０２の各
タップ係数を制御する。遅延信号Ｓ２３の各各（Ｒ-3，
Ｒ-2，…，Ｒ0 ，…，Ｒ+2，Ｒ+3）は、これら各タップ
係数によって重み付けされ、さらに加算器２０４により
加算されて加算信号Ｓ２５となり、同相側からのデジタ
ル信号からの符号間干渉が補償される。
サル等化回路２１について詳細に説明すると、このトラ
ンスバーサル等化回路２１は、タップ制御回路２０１と
タップ付き遅延線２０２および２０３と加算器２０４と
判別回路２０５とを備える７タップトランスバーサル等
化回路である。タップ付き遅延線２０２は、デジタル信
号Ｓ3Pのクロック周期分を遅延させる遅延回路を６段備
えており、この遅延回路の各各から対応するタイムスロ
ットの遅延信号Ｓ２３（Ｒ-3，Ｒ-2，…，Ｒ0，…，Ｒ
+2，Ｒ+3）を生じる。タップ制御回路２０１はタップ係
数制御信号Ｓ２２によってタップ付き遅延線２０２の各
タップ係数を制御する。遅延信号Ｓ２３の各各（Ｒ-3，
Ｒ-2，…，Ｒ0 ，…，Ｒ+2，Ｒ+3）は、これら各タップ
係数によって重み付けされ、さらに加算器２０４により
加算されて加算信号Ｓ２５となり、同相側からのデジタ
ル信号からの符号間干渉が補償される。
【００２９】また、タップ付遅延線２０３は、同様にデ
ジタル信号Ｓ3Qのクロック周期分を遅延させる遅延回路
を６段備えており、入力信号とこの遅延回路の各各から
対応するタイムスロットの遅延信号Ｓ２４（Ｉ-3，…，
Ｉ-1，Ｉ+1，…，Ｉ+3）を生じる。タップ制御回路２０
１は、タップ係数制御信号Ｓ２１により、タップ付遅延
線２０３の各タップ係数制御を行い、遅延信号Ｓ２４
（Ｉ-3，…，Ｉ-1，Ｉ+1，…，Ｉ+3）の各各に重み付け
を行う。この重み付けされた遅延信号Ｓ２４は、加算器
２０４で重み付けされた遅延信号Ｓ２３と加算され、直
交側のデジタル信号からの符号間干渉が補償される。
ジタル信号Ｓ3Qのクロック周期分を遅延させる遅延回路
を６段備えており、入力信号とこの遅延回路の各各から
対応するタイムスロットの遅延信号Ｓ２４（Ｉ-3，…，
Ｉ-1，Ｉ+1，…，Ｉ+3）を生じる。タップ制御回路２０
１は、タップ係数制御信号Ｓ２１により、タップ付遅延
線２０３の各タップ係数制御を行い、遅延信号Ｓ２４
（Ｉ-3，…，Ｉ-1，Ｉ+1，…，Ｉ+3）の各各に重み付け
を行う。この重み付けされた遅延信号Ｓ２４は、加算器
２０４で重み付けされた遅延信号Ｓ２３と加算され、直
交側のデジタル信号からの符号間干渉が補償される。
【００３０】判定回路２０５は、加算信号Ｓ２５のうち
上位２ビットを同相データ信号Ｓ6Pとして受信符号処理
回路３に、第３ビットを誤差信号Ｓ２６としてタップ制
御回路２０１に出力する。また、タップ制御回路２０１
は、波形等化時には、同相側のデジタル信号Ｓ3PのＭＳ
Ｂ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）信号
である象現信号Ｓ２８と誤差信号Ｓ２６に基づき、タッ
プ付遅延線２０２のタップ係数を決定するタップ係数制
御信号Ｓ２２を生ずる。
上位２ビットを同相データ信号Ｓ6Pとして受信符号処理
回路３に、第３ビットを誤差信号Ｓ２６としてタップ制
御回路２０１に出力する。また、タップ制御回路２０１
は、波形等化時には、同相側のデジタル信号Ｓ3PのＭＳ
Ｂ（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）信号
である象現信号Ｓ２８と誤差信号Ｓ２６に基づき、タッ
プ付遅延線２０２のタップ係数を決定するタップ係数制
御信号Ｓ２２を生ずる。
【００３１】ここで、タップ制御回路２０１にリセット
信号Ｓ5Pが供給されると、タップ制御回路２０１は、遅
延信号Ｓ２３のＲ0 のタップ係数制御信号のみが”１”
で、他のタップ係数制御信号を”０”であるタップ係数
制御信号Ｓ２１およびＳ２２を生ずる。従って、加算信
号Ｓ２５は入力デジタル信号Ｓ3Pが２クロック周期分だ
け遅延した信号であり、トランスバーサル等化回路２１
は補償動作を停止した事になる。これはまたタップ係数
制御信号Ｓ２１の各各は初期値の状態であり、つまりト
ランスバーサル等化回路２１はリセット状態となる。即
ち、タップ制御回路２０１にリセット信号Ｓ5Pが供給さ
れると、トランスバーサル等化回路２１はリセット状態
となる。
信号Ｓ5Pが供給されると、タップ制御回路２０１は、遅
延信号Ｓ２３のＲ0 のタップ係数制御信号のみが”１”
で、他のタップ係数制御信号を”０”であるタップ係数
制御信号Ｓ２１およびＳ２２を生ずる。従って、加算信
号Ｓ２５は入力デジタル信号Ｓ3Pが２クロック周期分だ
け遅延した信号であり、トランスバーサル等化回路２１
は補償動作を停止した事になる。これはまたタップ係数
制御信号Ｓ２１の各各は初期値の状態であり、つまりト
ランスバーサル等化回路２１はリセット状態となる。即
ち、タップ制御回路２０１にリセット信号Ｓ5Pが供給さ
れると、トランスバーサル等化回路２１はリセット状態
となる。
【００３２】直交側のデジタル信号Ｓ3Qを波形等化する
トランスバーサル等化回路２２も、トラスバーサル等化
回路２１と同様の波形等化およびリセット動作を行う。
すなわち、トランスバーサル等化回路２２は、同相側の
デジタル信号Ｓ3P，直交側のデジタル信号Ｓ3Qおよびタ
ップ制御信号Ｓ２２を受け、前述したタップ付き遅延線
およびタップ制御回路を利用した波形等化動作を行い、
リセット信号Ｓ5Qを受けると、直交側のデジタル信号Ｓ
3Qをクロック２周期分だけ遅延させた信号Ｓ6Qを出力す
るリセット動作を行う。
トランスバーサル等化回路２２も、トラスバーサル等化
回路２１と同様の波形等化およびリセット動作を行う。
すなわち、トランスバーサル等化回路２２は、同相側の
デジタル信号Ｓ3P，直交側のデジタル信号Ｓ3Qおよびタ
ップ制御信号Ｓ２２を受け、前述したタップ付き遅延線
およびタップ制御回路を利用した波形等化動作を行い、
リセット信号Ｓ5Qを受けると、直交側のデジタル信号Ｓ
3Qをクロック２周期分だけ遅延させた信号Ｓ6Qを出力す
るリセット動作を行う。
【００３３】図２は本実施例の自動等化器に用いるエラ
ーパルス発生器６のブロック図である。また、図３は、
エラーパルス発生器６の動作説明図であり、（ａ）は同
相ベースバンド信号Ｓ2Pのアイパターン、（ｂ）は雑音
付加のないときの全波整流信号Ｓ６１の信号波形、
（ｃ）は雑音付加時の全波整流信号Ｓ６１の信号波形で
ある。
ーパルス発生器６のブロック図である。また、図３は、
エラーパルス発生器６の動作説明図であり、（ａ）は同
相ベースバンド信号Ｓ2Pのアイパターン、（ｂ）は雑音
付加のないときの全波整流信号Ｓ６１の信号波形、
（ｃ）は雑音付加時の全波整流信号Ｓ６１の信号波形で
ある。
【００３４】図２および図３を併せ参照すると、エラー
パルス発生器６に供給される同相ベースバンド信号Ｓ2P
は、受信デジタル多値変調信号Ｓ１が１６ＱＡＭ信号で
あるため、最適サンプリングタイムＴｓには、４（１６
＝４2 ）つの収束点，即ち、（＋２），（＋１），（−
１）および（−２）の収束点レベルを持つ（図３（ａ）
参照）。全波整流回路６１は、同相ベースバンド信号Ｓ
2Pを全波整流し、全波整流信号Ｓ６１を生じる。
パルス発生器６に供給される同相ベースバンド信号Ｓ2P
は、受信デジタル多値変調信号Ｓ１が１６ＱＡＭ信号で
あるため、最適サンプリングタイムＴｓには、４（１６
＝４2 ）つの収束点，即ち、（＋２），（＋１），（−
１）および（−２）の収束点レベルを持つ（図３（ａ）
参照）。全波整流回路６１は、同相ベースバンド信号Ｓ
2Pを全波整流し、全波整流信号Ｓ６１を生じる。
【００３５】同相ベースバンド信号Ｓ2Pに雑音あるいは
歪による波形劣化がなければ、レベル（＋２）と（−
２）、（＋１）と（−１）の絶対的な振幅値は等しいの
で、全波整流信号Ｓ６１の収束点は（＋２）と（＋１）
の２レベルとなる（図３（ｂ）参照）。
歪による波形劣化がなければ、レベル（＋２）と（−
２）、（＋１）と（−１）の絶対的な振幅値は等しいの
で、全波整流信号Ｓ６１の収束点は（＋２）と（＋１）
の２レベルとなる（図３（ｂ）参照）。
【００３６】フリップフロップ回路（Ｆ／Ｆ）６２はこ
の最適サンプリングタイムＴｓに全波整流信号Ｓ６１を
読み込む。回路６２は、全波整流信号Ｓ６１に対するレ
ベル閾値（スレシホルドレベル）を（＋２）レベルより
Ｙレベルだけ高いＡレベルに設定してあり、雑音あるい
は歪による波形劣化がない場合には、出力信号Ｓ６２に
は”０”レベルが出力される。従って、論理積（ＡＮ
Ｄ）回路６３の出力は禁止される。
の最適サンプリングタイムＴｓに全波整流信号Ｓ６１を
読み込む。回路６２は、全波整流信号Ｓ６１に対するレ
ベル閾値（スレシホルドレベル）を（＋２）レベルより
Ｙレベルだけ高いＡレベルに設定してあり、雑音あるい
は歪による波形劣化がない場合には、出力信号Ｓ６２に
は”０”レベルが出力される。従って、論理積（ＡＮ
Ｄ）回路６３の出力は禁止される。
【００３７】一方、雑音あるいは歪による波形劣化があ
ると全波整流信号Ｓ６１の各収束点は広がりを見せるた
め（図３（ｃ）参照）、最適サンプリングタイムＴｓ時
にＡレベルより高いレベルが存在する。従って、その時
点に於ける出力信号Ｓ６２は”１”レベルとなる。従っ
て、この時点に於て論理積（ＡＮＤ）回路６３の出力に
クロック信号Ｓ６３に同期したエラーパルスＳ4Pが現わ
れる。
ると全波整流信号Ｓ６１の各収束点は広がりを見せるた
め（図３（ｃ）参照）、最適サンプリングタイムＴｓ時
にＡレベルより高いレベルが存在する。従って、その時
点に於ける出力信号Ｓ６２は”１”レベルとなる。従っ
て、この時点に於て論理積（ＡＮＤ）回路６３の出力に
クロック信号Ｓ６３に同期したエラーパルスＳ4Pが現わ
れる。
【００３８】ところで、本実施例において、エラーパル
ス発生器６はフリップフロップ回路６２の入力信号スレ
シホルドレベルを（＋２）レベルより大きく設定した
が、（＋１）レベルより小さくすることでも本機能は得
られる。この場合、定常時すなわち雑音付加が無い場合
このフリップフロップ回路６２の出力Ｓ６２は論理値”
１”をとるため、ＡＮＤ回路６３のかわりに論理和（Ｏ
Ｒ）回路を使用する。
ス発生器６はフリップフロップ回路６２の入力信号スレ
シホルドレベルを（＋２）レベルより大きく設定した
が、（＋１）レベルより小さくすることでも本機能は得
られる。この場合、定常時すなわち雑音付加が無い場合
このフリップフロップ回路６２の出力Ｓ６２は論理値”
１”をとるため、ＡＮＤ回路６３のかわりに論理和（Ｏ
Ｒ）回路を使用する。
【００３９】上述のエラーパルス信号Ｓ4Pにクロック信
号Ｓ６３が現われる確率（時間的割合）は受信デジタル
多値変調信号Ｓ１の波形歪もしくは雑音付加が大きいと
きほど大きくなる。なおクロック信号Ｓ６３は周知の技
術を用いて同相ベースバンド信号Ｓ2Pあるいは直交ベー
スバンド信号Ｓ2Qを用いて抽出する。
号Ｓ６３が現われる確率（時間的割合）は受信デジタル
多値変調信号Ｓ１の波形歪もしくは雑音付加が大きいと
きほど大きくなる。なおクロック信号Ｓ６３は周知の技
術を用いて同相ベースバンド信号Ｓ2Pあるいは直交ベー
スバンド信号Ｓ2Qを用いて抽出する。
【００４０】図４は本実施例に用いる識別回路７のブロ
ック図である。
ック図である。
【００４１】この識別回路７のカウンタ８１は、エラー
パルス発生器６から供給されるエラーパルスＳ4Pを計数
し、予め定めたＮ（Ｎは整数）個のエラーパルスＳ4Pを
計数すると、論理値”１”のカウンタ出力信号Ｓ８１を
出力する。一方、カウンタ８２がクロック信号Ｓ４３を
計数し、予め定めたＭ（Ｍは整数）個クロック信号Ｓ４
３を計数すると、論理値”１”のカウタ出力信号Ｓ８２
を出力する。また、ＲＳ（Ｒｅｓｅｔ Ｓｅｔ ｔｙｐ
ｅ）フリップフロップ８３は、カウンタ出力信号Ｓ８１
が論理値”１”の時、論理値”１”のリセット信号Ｓ5P
を、カウンタ出力信号Ｓ８２が論理値”１”の時、論理
値”０”のリセット信号Ｓ5Pを出力する。従って、Ｎと
Ｍとの比が１より大きい（Ｎ／Ｍ≧１）時、同相側のリ
セット信号Ｓ5Pは論理値”１”となる。
パルス発生器６から供給されるエラーパルスＳ4Pを計数
し、予め定めたＮ（Ｎは整数）個のエラーパルスＳ4Pを
計数すると、論理値”１”のカウンタ出力信号Ｓ８１を
出力する。一方、カウンタ８２がクロック信号Ｓ４３を
計数し、予め定めたＭ（Ｍは整数）個クロック信号Ｓ４
３を計数すると、論理値”１”のカウタ出力信号Ｓ８２
を出力する。また、ＲＳ（Ｒｅｓｅｔ Ｓｅｔ ｔｙｐ
ｅ）フリップフロップ８３は、カウンタ出力信号Ｓ８１
が論理値”１”の時、論理値”１”のリセット信号Ｓ5P
を、カウンタ出力信号Ｓ８２が論理値”１”の時、論理
値”０”のリセット信号Ｓ5Pを出力する。従って、Ｎと
Ｍとの比が１より大きい（Ｎ／Ｍ≧１）時、同相側のリ
セット信号Ｓ5Pは論理値”１”となる。
【００４２】また、エラーパルスＳ4Pは主信号（同相ベ
ースバンド信号Ｓ2P）のエラーに比例する量であり、ク
ロック信号Ｓ４３はある時間を設定するものであるか
ら、Ｎ／Ｍは上記主信号の符号誤り率に比例するものと
なる。従って、予め符号誤り率とこのＮ／Ｍの関係を求
めておくと、Ｎ／Ｍが１より大きくなった時、つまり符
号誤り率がある設定値より悪くなった時リセット信号Ｓ
5Pを出力できる。この符号誤り率は、通常のフレーム非
同期検出の値と同程度、つまり１０-2〜１０-3程度に設
定される。もちろん、この設定値はシステム要求値によ
り設定されるべき値である。
ースバンド信号Ｓ2P）のエラーに比例する量であり、ク
ロック信号Ｓ４３はある時間を設定するものであるか
ら、Ｎ／Ｍは上記主信号の符号誤り率に比例するものと
なる。従って、予め符号誤り率とこのＮ／Ｍの関係を求
めておくと、Ｎ／Ｍが１より大きくなった時、つまり符
号誤り率がある設定値より悪くなった時リセット信号Ｓ
5Pを出力できる。この符号誤り率は、通常のフレーム非
同期検出の値と同程度、つまり１０-2〜１０-3程度に設
定される。もちろん、この設定値はシステム要求値によ
り設定されるべき値である。
【００４３】エラーパルス発生器７および識別回路９の
構成は、エラーパルス発生器６および識別回路８の構成
とそれぞれ同一であり、説明を省略する。
構成は、エラーパルス発生器６および識別回路８の構成
とそれぞれ同一であり、説明を省略する。
【００４４】なお、本実施例におけるエラーパルス発生
器６，７および識別回路８，９は、受信デジタル多値変
調信号Ｓ１が１６ＱＡＭ信号であるとして説明したが、
一般的に２2n（ｎは正の整数）ＱＡＭ信号の場合でも同
一構成で上述の動作を実現できる。
器６，７および識別回路８，９は、受信デジタル多値変
調信号Ｓ１が１６ＱＡＭ信号であるとして説明したが、
一般的に２2n（ｎは正の整数）ＱＡＭ信号の場合でも同
一構成で上述の動作を実現できる。
【００４５】つまり、図３に示す同相ベースバンド信号
Ｓ2Pの収束点の数は、２ｎ個（（−ｎ）レベル，（−
（Ｎ−１））レベル，……，（−１）レベル，（＋１）
レベル，……，（ｎ−１）レベル，（ｎ）レベル）とな
り、フリップフロップ６２の入力信号スレシホールドを
（＋ｎ）レベルより高く設定することで、同一機能を実
現する。
Ｓ2Pの収束点の数は、２ｎ個（（−ｎ）レベル，（−
（Ｎ−１））レベル，……，（−１）レベル，（＋１）
レベル，……，（ｎ−１）レベル，（ｎ）レベル）とな
り、フリップフロップ６２の入力信号スレシホールドを
（＋ｎ）レベルより高く設定することで、同一機能を実
現する。
【００４６】
【発明の効果】以上説明したように本発明は、復調回路
からの同相および直交ベースバンド信号の波形劣化の程
度をエラーパルスの数にそれぞれ計数化し、このエラー
パルスの数が予め定めた閾値を超えると自動等化回路の
リセットを行わせている。従って、本発明は、このリセ
ットのために上記自動等化回路からの同相および直交デ
ータ信号の各各について独立にフレーム同期をとる必要
がないので、自動等化器に入力されるデジタル多値変調
信号のフレーム構成選択の自由度が増すとともに、この
自動等化器の後段に接続される受信符号処理回路の回路
構成が簡単になるという効果がある。
からの同相および直交ベースバンド信号の波形劣化の程
度をエラーパルスの数にそれぞれ計数化し、このエラー
パルスの数が予め定めた閾値を超えると自動等化回路の
リセットを行わせている。従って、本発明は、このリセ
ットのために上記自動等化回路からの同相および直交デ
ータ信号の各各について独立にフレーム同期をとる必要
がないので、自動等化器に入力されるデジタル多値変調
信号のフレーム構成選択の自由度が増すとともに、この
自動等化器の後段に接続される受信符号処理回路の回路
構成が簡単になるという効果がある。
【００４７】また、上記デジタル多値変調信号が符号化
変調方式のような復号化後に同相，直交成分といった概
念のない変調方式の信号であっても、この信号の復号前
に同相側，直交側各各の自動等化回路に対して独立にリ
セット信号を発生するので、上記自動等化回路の適切な
リセットが可能であるという効果もある。
変調方式のような復号化後に同相，直交成分といった概
念のない変調方式の信号であっても、この信号の復号前
に同相側，直交側各各の自動等化回路に対して独立にリ
セット信号を発生するので、上記自動等化回路の適切な
リセットが可能であるという効果もある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例の自動等化器に用いるエラーパルス発
生器６のブロック図である。
生器６のブロック図である。
【図３】エラーパルス発生器６の動作説明図であり、
（ａ）は同相ベースバンド信号Ｓ2Pのアイパターン、
（ｂ）は雑音付加のないときの全波整流信号Ｓ６１の信
号波形、（ｃ）は雑音付加時の全波整流信号Ｓ６１の信
号波形である。
（ａ）は同相ベースバンド信号Ｓ2Pのアイパターン、
（ｂ）は雑音付加のないときの全波整流信号Ｓ６１の信
号波形、（ｃ）は雑音付加時の全波整流信号Ｓ６１の信
号波形である。
【図４】本実施例の自動等化器に用いる識別回路７のブ
ロック図である。
ロック図である。
【図５】符号化変調方式に適用される送信装置および受
信装置のブロック図である。
信装置のブロック図である。
１ 復調回路 １０１ 入力端子 １０２ 分配回路（Ｈ） １０３，１０４ 掛算回路 １０５ 電圧制御発振回路 １０６ π／２移相回路 １０７，１０８ 低域ろ波器 ２ 自動等化回路 ２１，２２ トランスバーサル等化回路 ２０１ タップ制御回路 ２０２，２０３ タップ付き遅延線 ２０４ 加算器 ２０５ 判定回路 ２３ 位相制御信号発生回路 ３ 受信符号処理回路 ４，５ アナログ・デジタル変換回路（Ａ／Ｄ） ６，７ エラーパルス発生器（ＥＰＧ） ６１ 全波整流回路 ６２ フリップフロップ（Ｆ／Ｆ） ６３ ＡＮＤ回路 ８，９ 識別回路 ８１，８２ カウンタ ８３ ＲＳフリップフロップ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 3/06 Ｃ 4229−5Ｋ Ｈ０４Ｌ 27/01
Claims (3)
- 【請求項１】 デジタル多値変調信号を同期検波して同
相ベースバンド信号とこの同相ベースバンド信号に直交
する直交ベースバンド信号とを生じる復調回路と、前記
同相ベースバンド信号を第１のデジタル信号に変換する
第１のアナログ・デジタル変換回路と、前記直交ベース
バンド信号を第２のデジタル信号に変換する第２のアナ
ログ・デジタル変換回路と、前記第１のデジタル信号お
よび前記第２のデジタル信号を受けて前記第１のデジタ
ル信号および前記第２のデジタル信号の符号間干渉をそ
れぞれ補償した同相データ信号および直交データ信号を
それぞれ生じる自動等化手段と第１のリセット信号およ
び第２のリセット信号にそれぞれ応答し前記リセット信
号に対応する前記自動等化手段をそれぞれリセットする
リセット手段とを有する自動等化回路と、前記同相ベー
スバンド信号を受けこの同相ベースバンド信号の波形劣
化に対応する第１のエラーパルスを発生する第１のエラ
ーパルス発生器と、所定期間内において前記第１のエラ
ーパルスの数が予め定めた第１の閾値を超えると前記第
１のリセット信号を生じる第１の識別回路と、前記直交
ベースバンド信号を受けこの直交ベースバンド信号の波
形劣化に対応する第２のエラーパルスを発生する第２の
エラーパルス発生器と、所定期間内において前記第２の
エラーパルスの数が予め定めた第２の閾値を超えると前
記第２のリセット信号を生じる第２の識別回路とを備え
ることを特徴とする自動等化器のリセット方式。 - 【請求項２】 前記第１および第２のエラーパルス発生
器の各各が、前記ベースバンド信号の収束点広がりに対
応する前記エラーパルスをそれぞれ発生することを特徴
とする請求項１記載の自動等化器のリセット方式。 - 【請求項３】 前記第１および第２のエラーパルス発生
器の各各が、前記ベースバンド信号を全波整流する全波
整流回路と、全波整流された前記ベースバンド信号のレ
ベルが予め定めたスレシホルドを超えるごとに所定の論
理値を出力するフリップフロップ回路とをそれぞれ備え
ることを特徴とする請求項２記載の自動等化器のリセッ
ト方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311388A JP2654535B2 (ja) | 1993-12-13 | 1993-12-13 | 自動等化器のリセット方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311388A JP2654535B2 (ja) | 1993-12-13 | 1993-12-13 | 自動等化器のリセット方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07162474A true JPH07162474A (ja) | 1995-06-23 |
| JP2654535B2 JP2654535B2 (ja) | 1997-09-17 |
Family
ID=18016590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5311388A Expired - Fee Related JP2654535B2 (ja) | 1993-12-13 | 1993-12-13 | 自動等化器のリセット方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654535B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272125A (ja) * | 1987-04-30 | 1988-11-09 | Nec Corp | 復調装置 |
| JPS63285050A (ja) * | 1987-05-18 | 1988-11-22 | Nec Corp | ディジタル搬送波伝送方式の復調装置 |
-
1993
- 1993-12-13 JP JP5311388A patent/JP2654535B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63272125A (ja) * | 1987-04-30 | 1988-11-09 | Nec Corp | 復調装置 |
| JPS63285050A (ja) * | 1987-05-18 | 1988-11-22 | Nec Corp | ディジタル搬送波伝送方式の復調装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2654535B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036750B2 (ja) | 時分割多重アクセス（ｔｄｍａ）無線システム受信機及び該時分割多重アクセス（ｔｄｍａ）無線システム受信機用復調器及び該時分割多重アクセス（ｔｄｍａ）無線システム受信機における多相復調方法 | |
| CA2188869C (en) | A direct sequence cdma coherent uplink detector | |
| US4523311A (en) | Simultaneous transmission of speech and data over an analog channel | |
| US5311545A (en) | Modem for fading digital channels affected by multipath | |
| US6590872B1 (en) | Receiver with parallel correlator for acquisition of spread spectrum digital transmission | |
| US5049830A (en) | Carrier recovery system and digital phase demodulator | |
| US5075697A (en) | Dual polarization transmission system | |
| CA2143074C (en) | A .pi./4-dqpsk delay spread detection and compensation apparatus and method | |
| KR100255726B1 (ko) | 자동 주파수 제어방법 및 장치 | |
| EP0262644B1 (en) | Qam demodulator with rapid resynchronization function | |
| US6175591B1 (en) | Radio receiving apparatus | |
| WO2001039450A2 (en) | Method and apparatus for tracking the magnitude of a transmitted signal | |
| US5793250A (en) | Phase demodulator selectively using a first or a second detector | |
| JP3527270B2 (ja) | Ｔｄｍａシステムにおけるマルチパス伝送補償方法 | |
| US7539167B2 (en) | Spread spectrum receiver and method for carrier frequency offset compensation in such a spread spectrum receiver | |
| JPS6412136B2 (ja) | ||
| US6278741B1 (en) | Timing recovery circuit in QAM modems | |
| JP2654535B2 (ja) | 自動等化器のリセット方式 | |
| WO1999039486A1 (fr) | Demodulateur numerique | |
| US6639951B1 (en) | Digital demodulator | |
| WO1999034569A1 (fr) | Circuit de reproduction de porteuses | |
| JP2518502B2 (ja) | 等化器 | |
| JP3784900B2 (ja) | ミリ波ｆｓｋ送受信システム | |
| JP2806825B2 (ja) | 復調装置 | |
| JPH0748677B2 (ja) | 等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970401 |
|
| LAPS | Cancellation because of no payment of annual fees |