JPH07162268A - ディジタルフィルタ - Google Patents

Abstract

(57)【要約】 【目的】 複数のディジタルフィルタの機能を単一のフ
ィルタにより実現するとともに、多ビットのＴＩ分離信
号に対しても、各々の係数マトリクスに対応する係数群
の数だけの係数レジスタを設けることなく所望のフィル
タリングを行うことを目的とする。 【構成】 ｍ×ｎ（ｍ，ｎは整数）の画素群に対応する
補正係数要素群を複数個持ち、該補正係数要素群の少な
くとも１対の間で共通の補正係数要素を持つディジタル
フィルタにおいて、複数の補正係数要素群に含まれる前
記共通の補正係数要素を一要素として管理し、入力画像
の属性信号に応じて補正係数要素を切り替えて演算手段
に供給する補正係数要素変更手段と、ｍ×ｎの画素群か
らなる入力画像信号と前記補正係数要素変更手段より供
給された補正係数要素群との演算処理を行う演算手段と
を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＴＩ分離信号に応じ、
入力画像信号に対してエッジ強調処理やスムージング処
理などの演算処理を行うディジタルフィルタに関する。

【０００２】

【従来の技術】従来より、入力画像信号から幾つかの特
徴を抽出して得られる画素の特性信号（ＴＩ分離信号）
に応じ、入力画像信号に対してエッジ強調やスムージン
グ処理などを行うディジタルフィルタが存在する。例え
ば特開平３−８８５６８のディジタルフィルタでは、入
力画像を文字、網点、写真の３種類に分類し、文字のと
きはエッジ強調、網点の時はスムージング処理、写真の
ときはスルーで出力する。このとき、入力画像信号の入
力画像補正用にエッジ強調処理用とスムージング処理用
の２種類のフィルタを別々に備えていた。また前記２種
類のフィルタに重み付けをして加重平均をとることによ
り、前記画像の補正特性を連続的に変更可能としてい
る。しかしながら、前記従来技術ではフィルタを２個必
要とし、また各々のフィルタ出力に加重平均の比率を乗
算させるための乗算器が必要となるため回路が大規模に
なるという欠点があった。

【０００３】また、特開平４ー３５２６４では、前記ス
ムージング処理やエッジ強調処理を行うために各フィル
タの機能に対応する係数群を係数レジスタに記憶してお
き、画素の特性信号に応じて前記係数群の１つを選んで
単一のフィルタに与えることにより演算処理を行い、複
数のフィルタの機能を単一のフィルタで実現している。
これにより、前記の特開平３−８８５６８におけるよう
な欠点は改良されている。しかし、前記スムージング処
理やエッジ処理は例えばｍ×ｎ（ｍ，ｎは整数）の画素
群からなる入力画像信号とｍ×ｎの係数群（以降では係
数マトリクスと呼ぶ）との和積演算を行うことにより実
現されるので、前記係数マトリクスの１つを保持してお
くために、ｍ×ｎ個のレジスタを必要とする。ＴＩ分離
信号の数だけ異なった係数マトリクスはあるので、（Ｔ
Ｉ分離信号の数）×（１つの係数マトリクスに含まれる
係数の数）の数だけ係数レジスタを用意しなければなら
ない。そのため、ＴＩ分離信号が多ビットの場合には前
記係数マトリクスを保持するための係数レジスタ群を構
成する回路が非常に大規模になるという問題点があっ
た。

【０００４】

【発明が解決しようとする課題】本発明は、前記欠点を
除去し、複数のディジタルフィルタの機能を単一のフィ
ルタにより実現するとともに、多ビットのＴＩ分離信号
に対しても、各々の係数マトリクスに対応する係数群の
数だけの係数レジスタを設けることなく所望のフィルタ
リングを行うことを目的とするものである。

【０００５】

【課題を解決するための手段】かかる目的を達成するた
め、本発明のディジタルフィルタは、ｍ×ｎ（ｍ，ｎは
整数）の画素群に対応する補正係数要素群を複数個持
ち、該補正係数要素群の少なくとも１対の間で共通の補
正係数要素を持つディジタルフィルタにおいて、複数の
補正係数要素群に含まれる前記共通の補正係数要素を一
要素として管理し、入力画像の属性信号に応じて補正係
数要素を切り替えて演算手段に供給する補正係数要素変
更手段と、ｍ×ｎの画素群からなる入力画像信号と前記
補正係数要素変更手段より供給された補正係数要素群と
の演算処理を行う演算手段とを有することを特徴とす
る。

【０００６】

【作用】本発明では、所望の特性を持つフィルタを構成
するための係数マトリクスに含まれる補正係数要素群を
補正係数要素ごとに可変にするようにしたので、多数の
フィルタリング機能を、比較的小さな回路規模で実現で
きる。

【０００７】

【実施例】以下、実施例に基づき、図面を用いて具体的
に説明する。図１は本発明のディジタルフィルタの基本
構成を示すブロック図である。本図において、１０１は
ｍ×ｎの画素群からなる入力画像信号と各画素に対応し
て設けられている補正係数要素からなる所定の補正係数
要素群との和積演算処理等を行い、入力画像の中の注目
画素の画像信号を補正して出力する演算手段である。１
０２は複数の補正係数要素群から入力画像に同期して与
えられるＴＩ分離信号等の入力画像の属性信号に応じて
補正係数要素群を切り替え、前記演算手段に与える補正
係数要素変更手段である。補正係数要素変更手段１０２
では異なる補正係数要素群の間で共通の補正係数要素を
持っているものは一要素として管理されている。

【０００８】実施例１ 図２に本発明の第１の実施例におけるディジタルフィル
タの回路構成の一例を示す。図２は３×３画素入力画像
に対するフィルタ処理を行う回路である。本図におい
て、２０１、２０２、２０３、２０５、２０６、２０
７、２０８はラッチ回路であり、２０４、２０９、２１
０、２１１は２つの入力値を加算した値を出力する加算
器である。２１２、２１３、２１４は補正特性を示すＴ
Ｉ分離信号をそれぞれ補正係数要素の値にデコードする
デコーダであり、また２１５、２１６、２１７は補正係
数要素と対応する画素の値との乗算を行う乗算器であ
る。２１８は３つの乗算器からの出力を入力して加算を
行い注目画素の補正された値を出力する加算器である。
図３は３×３画素入力画像に対応する係数マトリクスで
あり、図中の各補正係数要素ａ、ｂ、ｃはそれぞれ同じ
値を示すものとする。

【０００９】次に本実施例の動作を説明する。図２にお
いて、ラッチ回路２０１、２０２、２０３はそれぞれ副
走査方向１行目、２行目、３行目の画像データをラッチ
する。ラッチ回路２０１と２０３より出力された画像デ
ータは加算器２０４で加算され、加算器２０４の出力は
その後ラッチ回路２０５、２０６で順次ラッチされる。
ラッチ回路２０２の出力する画像データはラッチ回路２
０７、２０８にそれぞれ前記ラッチ回路２０５、２０６
のラッチと同じタイミングで順次ラッチされる。加算器
２０９は加算器２０４とラッチ回路２０６の出力を加算
して出力し、乗算器２１５の一方の入力とする。加算器
２１０はラッチ回路２０２とラッチ回路２０８の出力を
加算する。また加算器２１１はラッチ回路２０５の出力
と加算器２１０の出力とを加算して出力し、乗算器２１
７の一方の入力とする。結果的に加算器２０９の出力は
図３のマトリクスにおいて補正係数要素ａに対応する位
置の画像データのすべてを加算して出力することにな
り、これを乗算器２１５の一方の入力とする。同様に加
算器２１１の出力は補正係数要素ｂに対応する位置の画
像データのすべてを加算して出力することになり、これ
を乗算器２１７の一方の入力とする。また、ラッチ回路
２０７の出力は補正係数要素ｃに対応する位置の画像デ
ータであり、乗算器２１６の入力とする。

【００１０】本実施例の補正係数要素変更手段１０２は
３つのデコーダにより構成される。各デコーダ２１２、
２１３、２１４は画像の特性を示すＴＩ分離信号を入力
として、補正係数要素の値ｂ、ｃ、ａをそれぞれデコー
ドして出力する。補正係数要素の値ａ、ｃ、ｂは乗算器
２１５、２１６、２１７にそれぞれ供給される。乗算器
２１５はデコーダ２１４の出力する補正係数要素の値ａ
と加算器２０９の出力を乗算する。また乗算器２１６は
デコーダ２１３の出力する補正係数要素の値ｃとラッチ
回路２０７の出力を乗算し、乗算器２１７はデコーダ２
１２の出力する補正係数要素の値ｂと加算器２１１の出
力を乗算する。これら３つの乗算器の出力は加算器２１
８の入力となり、加算されて、この場合の注目画素であ
る図３における補正係数要素ｃの位置の画像データを補
正したデータを出力する。

【００１１】実施例２ 図４は本発明の第２の実施例におけるディジタルフィル
タの回路構成を示す。図４では補正係数要素変更手段１
０２をレジスタ４０１とマルチプレクサ４０２、４０
３、４０４とから構成している点が図２に示す第１の実
施例と異なっている。第１の実施例と共通な部分につい
ては同じ番号で示し、説明は省略する。また、図５にＴ
Ｉ分離信号に対応する係数マトリクスの一例を示す。こ
の場合、１６通りのフィルタが用意されており、補正係
数要素は１／８、１／４、１／１６、３／３２、１／３
２、１／２、０、…、等３２種類である。

【００１２】図４において、レジスタ４０１は補正係数
要素を保持している。例えば、図５の係数マトリクスを
用いる場合には３２種類の補正係数要素を記憶している
ことになる。このとき、ＴＩ分離信号００００と００１
０の両方に含まれる補正係数要素１／１６の様にマトリ
クス間で共通の値を持つものは１つだけ記憶しておけば
よい。マルチプレクサ４０２、４０３、４０４はＴＩ分
離信号の値に基づいてレジスタ中の補正係数要素の値か
ら図３の補正係数要素の値ｂ、ｃ、ａとしてそれぞれ適
当な値をを選択する。例えば図５の係数マトリクスに対
応するマルチプレクサ３０２の構成はレジスタ４０１か
ら１／１６、１／３２、０の３つの値を入力としてＴＩ
分離信号が００００の時は１／１６、０００１の時は１
／３２、それ以外は０を選んで出力するような回路を構
成すればよい。

【００１３】本実施例では、係数マトリクスを工夫して
補正係数要素の取り得る値の数を減らすことにより補正
係数要素を記憶しておくレジスタが小さくて済み、係数
要素を選択するマルチプレクサの回路も簡単にできるの
で、更に回路の規模を小さくすることができる。

【００１４】また、前記の実施例においては３×３画素
入力画像信号における回路例を示し、ＴＩ分離信号を４
ビット１６種類としたが、これらは任意の大きさのマト
リクスをもつ画素入力画像信号、任意のビット数を持つ
ＴＩ分離信号に対して容易に対応可能である。

【００１５】

【発明の効果】本発明によれば、補正係数要素変更手段
により所望の特性を持つフィルタを構成するための係数
マトリクスに含まれる共通の値を持つ補正係数要素を１
つの要素として管理しており、ＴＩ分離信号に応じて係
数マトリクスの値を変更してフィルタに与えるようにし
たので、単一のフィルタにより入力画像信号の補正特性
を段階的に変化させることができ、また、ＴＩ分離信号
が多ビットで構成されている場合でも係数マトリクスの
数に比例して係数レジスタの数を増加させることなく、
比較的小さな回路規模で所望のフィルタリングを行うこ
とができる。

【図面の簡単な説明】

【図１】本発明のディジタルフィルタの概略の構成を示
すブロック図である。

【図２】本発明の第１の実施例を示す回路構成図であ
る。

【図３】３×３画素の入力画像信号に対する係数マトリ
クス及び補正係数要素である。

【図４】本発明の第２の実施例を示す回路構成図であ
る。

【図５】ＴＩ分離信号及び各ＴＩ分離信号に対応する係
数マトリクスの一例を示す図である。

【符号の説明】

１０１〜１０３、１０５〜１０８ ラッチ回路 １０４、１０９、１１０、１１１、１１８ 加算器 １１２、１１３、１１４ デコーダ １１５、１１６、１１７ 乗算器 ３０１ レジスタ ３０２、３０３、３０４ マルチプレクサ ５０１ 演算手段 ５０２ 補正係数要素変更手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｍ×ｎ（ｍ，ｎは整数）の画素群に対応
   する補正係数要素群を複数個持ち、該補正係数要素群の
   少なくとも１対の間で共通の補正係数要素を持つディジ
   タルフィルタにおいて、複数の補正係数要素群に含まれ
   る前記共通の補正係数要素を一要素として管理し、入力
   画像の属性信号に応じて補正係数要素を切り替えて演算
   手段に供給する補正係数要素変更手段と、ｍ×ｎの画素
   群からなる入力画像信号と前記補正係数要素変更手段よ
   り供給された補正係数要素群との演算処理を行う演算手
   段とを有することを特徴とするディジタルフィルタ。