JPH07162231A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH07162231A JPH07162231A JP34067793A JP34067793A JPH07162231A JP H07162231 A JPH07162231 A JP H07162231A JP 34067793 A JP34067793 A JP 34067793A JP 34067793 A JP34067793 A JP 34067793A JP H07162231 A JPH07162231 A JP H07162231A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- signal
- transistors
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Abstract
(57)【要約】
【目的】 高周波用ＶＣＯにおいて、互いに相補的なバ
ランス出力を発振するようにする。 【構成】 差動対トランジスタＱ１，Ｑ２の互いのコレ
クタベース間における正帰還回路として、Ｃ３，Ｃ４と
Ｃ５，Ｃ６の各直列回路を設け、互いに対称な構成とす
る。タンク回路はＬ１，Ｃ１の直列回路が外付けとされ
る。 【効果】 差動回路の正帰還回路を対称な構成として、
ＶＣＯ発振出力を正逆共にバランスさせることができ
る。
ランス出力を発振するようにする。 【構成】 差動対トランジスタＱ１，Ｑ２の互いのコレ
クタベース間における正帰還回路として、Ｃ３，Ｃ４と
Ｃ５，Ｃ６の各直列回路を設け、互いに対称な構成とす
る。タンク回路はＬ１，Ｃ１の直列回路が外付けとされ
る。 【効果】 差動回路の正帰還回路を対称な構成として、
ＶＣＯ発振出力を正逆共にバランスさせることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は発振回路に関し、特に受
信ＲＦ信号からＩＦ信号を生成するためのミキサ回路に
おけるローカル発振信号を発振する高周波用ＶＣＯ（電
圧制御発振器）に関するものである。
信ＲＦ信号からＩＦ信号を生成するためのミキサ回路に
おけるローカル発振信号を発振する高周波用ＶＣＯ（電
圧制御発振器）に関するものである。
【０００２】
【従来の技術】近年、シリコンバイポーラプロセスによ
るマイクロ波帯のモノリシック集積回路（Ｓｉ−ＭＭＩ
Ｃ）が実用化され、Ｌ帯（１〜２．６ＧＨｚ）でのダウ
ンコンバータ，アップコンバータ等が製品化されてい
る。かかるＳｉ−ＭＭＩＣでは、ローカル（局部発振）
信号のための発振器を内蔵するものが多く、従来は図４
に示す如き回路が使用されている。
るマイクロ波帯のモノリシック集積回路（Ｓｉ−ＭＭＩ
Ｃ）が実用化され、Ｌ帯（１〜２．６ＧＨｚ）でのダウ
ンコンバータ，アップコンバータ等が製品化されてい
る。かかるＳｉ−ＭＭＩＣでは、ローカル（局部発振）
信号のための発振器を内蔵するものが多く、従来は図４
に示す如き回路が使用されている。
【０００３】図４はダウンコンバータのＩＣ１内の回路
と外付けの同調回路とを示したものである。ローカル発
振回路は差動回路構成であり、トランジスタＱ１，Ｑ２
が互いに差動対接続構成とされ、トランジスタＱ３及び
抵抗Ｒ１，Ｒ２による定電流源によって動作電流が供給
される。トランジスタＱ１のコレクタには負荷抵抗ＲＬ
１が接続されている。
と外付けの同調回路とを示したものである。ローカル発
振回路は差動回路構成であり、トランジスタＱ１，Ｑ２
が互いに差動対接続構成とされ、トランジスタＱ３及び
抵抗Ｒ１，Ｒ２による定電流源によって動作電流が供給
される。トランジスタＱ１のコレクタには負荷抵抗ＲＬ
１が接続されている。
【０００４】外付けの同調回路について説明する。抵抗
ＲＬ２はトランジスタＱ２のコレクタ負荷抵抗であり、
コンデンサＣ１，Ｃ２はトランジスタＱ２のコレクタと
トランジスタＱ１のベースとの間に直列接続され、差動
回路に対して正帰還を施している。
ＲＬ２はトランジスタＱ２のコレクタ負荷抵抗であり、
コンデンサＣ１，Ｃ２はトランジスタＱ２のコレクタと
トランジスタＱ１のベースとの間に直列接続され、差動
回路に対して正帰還を施している。
【０００５】このコンデンサＣ１，Ｃ２の直列接続点に
は、コイルＬ１と可変容量ダイオードＤ１とが直列に接
続されて、ＬＣ共振回路を構成している。抵抗Ｒ６はこ
の可変容量ダイオードＤ１のバイアス電圧Ｂ５の印加抵
抗であり、このバイアス電圧Ｂ５を可変制御することに
より、ダイオードＤ１のインピーダンス（キャパシタン
ス）が変化し発振周波数が制御されるもので、ＶＣＯと
して動作するものである。
は、コイルＬ１と可変容量ダイオードＤ１とが直列に接
続されて、ＬＣ共振回路を構成している。抵抗Ｒ６はこ
の可変容量ダイオードＤ１のバイアス電圧Ｂ５の印加抵
抗であり、このバイアス電圧Ｂ５を可変制御することに
より、ダイオードＤ１のインピーダンス（キャパシタン
ス）が変化し発振周波数が制御されるもので、ＶＣＯと
して動作するものである。
【０００６】尚、Ｒ３，Ｒ４はトランジスタＱ１，Ｑ２
のベースバイアス（Ｂ１）用の抵抗であり、Ｃ３はトラ
ンジスタＱ２のベースをバイアスするコンデンサであ
る。
のベースバイアス（Ｂ１）用の抵抗であり、Ｃ３はトラ
ンジスタＱ２のベースをバイアスするコンデンサであ
る。
【０００７】このＶＣＯ出力はトランジスタＱ１，Ｑ２
のベース間から取出される。このＶＣＯ出力はバッファ
２を介してミキサ回路３（一般に、ギルバートセル型ミ
キサ回路が用いられる）のローカル入力ＬＯへ印加され
ている。ミキサ回路３のＲＦ入力には受信ＲＦ信号が印
加され、ローカル信号と混合されることにより、ＩＦ出
力が導出されるのである。
のベース間から取出される。このＶＣＯ出力はバッファ
２を介してミキサ回路３（一般に、ギルバートセル型ミ
キサ回路が用いられる）のローカル入力ＬＯへ印加され
ている。ミキサ回路３のＲＦ入力には受信ＲＦ信号が印
加され、ローカル信号と混合されることにより、ＩＦ出
力が導出されるのである。
【０００８】図４の回路の動作波形例を図５の回路シミ
ュレーションによる波形として示す。波形Ｖ１，Ｖ２は
ＶＣＯ出力であり、Ｖ１はトランジスタＱ２の出力をト
ランジスタＱ１のベースに正帰還をかれたもので振幅が
大きいが、Ｖ２はバイパスされたトランジスタＱ２のベ
ース波形であるために、Ｖ１と同相で振幅は小さい。
ュレーションによる波形として示す。波形Ｖ１，Ｖ２は
ＶＣＯ出力であり、Ｖ１はトランジスタＱ２の出力をト
ランジスタＱ１のベースに正帰還をかれたもので振幅が
大きいが、Ｖ２はバイパスされたトランジスタＱ２のベ
ース波形であるために、Ｖ１と同相で振幅は小さい。
【０００９】尚、一般に差動回路を単相入力で動作させ
た場合には、トランジスタＱ１，Ｑ２の両ベース波形は
図５に示す様にアンバランスなものとなる。
た場合には、トランジスタＱ１，Ｑ２の両ベース波形は
図５に示す様にアンバランスなものとなる。
【００１０】ここで、ギルバートセル型ミキサ回路３
は、一般に図１０に示す如く、トランジスタＱ１１〜Ｑ
１６，抵抗Ｒ１１〜Ｒ１７からなる周知のバランス型差
動回路である。この様に、ミキサ回路３はバランス型で
あるために、ローカル入力ＬＯの信号には、バランスし
た相補信号が必要となる。
は、一般に図１０に示す如く、トランジスタＱ１１〜Ｑ
１６，抵抗Ｒ１１〜Ｒ１７からなる周知のバランス型差
動回路である。この様に、ミキサ回路３はバランス型で
あるために、ローカル入力ＬＯの信号には、バランスし
た相補信号が必要となる。
【００１１】しかしながら、図４に示すＶＯＣの出力信
号Ｖ１，Ｖ２は前述の如く同位相のアンバランス信号で
あるために、一度この信号をバッファ２にて波形整形し
てバランスした相補信号Ｖ３，Ｖ４を生成し、ミキサ３
のローカル入力ＬＯとする必要がある。図５において、
波形Ｖ３とＶ４とがバッファ２の出力波形であるが、完
全にバランスした相補信号にはなっていない。
号Ｖ１，Ｖ２は前述の如く同位相のアンバランス信号で
あるために、一度この信号をバッファ２にて波形整形し
てバランスした相補信号Ｖ３，Ｖ４を生成し、ミキサ３
のローカル入力ＬＯとする必要がある。図５において、
波形Ｖ３とＶ４とがバッファ２の出力波形であるが、完
全にバランスした相補信号にはなっていない。
【００１２】この完全にバランスしていない相補信号Ｖ
３，Ｖ４をミキサ３のローカル入力ＬＯへ入力すると、
このローカル入力信号成分がＩＦ出力Ｖ５，Ｖ６へリー
クすることになる。図５において、波形Ｖ５，Ｖ６は、
ミキサ３のＲＦ入力に信号を印加しないで、ローカル入
力ＬＯのみを印加した場合のＩＦ出力波形である。この
波形をフーリエ変換して周波数成分表示をしたのが、図
６であり、（Ａ）は周波数対振幅特性，（Ｂ）は周波数
対位相特性を夫々示している。
３，Ｖ４をミキサ３のローカル入力ＬＯへ入力すると、
このローカル入力信号成分がＩＦ出力Ｖ５，Ｖ６へリー
クすることになる。図５において、波形Ｖ５，Ｖ６は、
ミキサ３のＲＦ入力に信号を印加しないで、ローカル入
力ＬＯのみを印加した場合のＩＦ出力波形である。この
波形をフーリエ変換して周波数成分表示をしたのが、図
６であり、（Ａ）は周波数対振幅特性，（Ｂ）は周波数
対位相特性を夫々示している。
【００１３】図６の（Ａ）から判る様に、ＶＣＯの発振
周波数１．５ＧＨｚの振幅は３４ｍＶ，ミキサによる第
２高調波成分（２×ＬＯの成分）である３ＧＨｚの振幅
は９６ｍＶとなって、極めて大きなローカル信号成分の
リークがみられることになる。
周波数１．５ＧＨｚの振幅は３４ｍＶ，ミキサによる第
２高調波成分（２×ＬＯの成分）である３ＧＨｚの振幅
は９６ｍＶとなって、極めて大きなローカル信号成分の
リークがみられることになる。
【００１４】そこで、バランス型のＶＣＯを用いる技術
があり、その例を図７に示す。差動対トランジスタＱ
１，Ｑ２，定電流源トランジスタＱ３，バイアス抵抗Ｒ
１，Ｒ２及び負荷抵抗ＲＬ１，ＲＬ２により差動回路が
構成されている。そして、トランジスタＱ１のコレクタ
とトランジスタＱ２のベースとを接続し、またトランジ
スタＱ２のコレクタをトランジスタＱ１のベースへ接続
することにより、正帰還を施すようになっている。
があり、その例を図７に示す。差動対トランジスタＱ
１，Ｑ２，定電流源トランジスタＱ３，バイアス抵抗Ｒ
１，Ｒ２及び負荷抵抗ＲＬ１，ＲＬ２により差動回路が
構成されている。そして、トランジスタＱ１のコレクタ
とトランジスタＱ２のベースとを接続し、またトランジ
スタＱ２のコレクタをトランジスタＱ１のベースへ接続
することにより、正帰還を施すようになっている。
【００１５】更に、外付け同調回路としてトランジスタ
Ｑ１，Ｑ２のコレクタ間に、コイルＬ１と可変容量ダイ
オードＤ１，Ｄ２とからなるタンク回路を付加して発振
を行うようになっている。Ｒ６は可変容量ダイオードＤ
１，Ｄ２のバイアスイＢ６を印加する抵抗であり、この
バイアスＢ６がＶＣＯの制御電圧となる。
Ｑ１，Ｑ２のコレクタ間に、コイルＬ１と可変容量ダイ
オードＤ１，Ｄ２とからなるタンク回路を付加して発振
を行うようになっている。Ｒ６は可変容量ダイオードＤ
１，Ｄ２のバイアスイＢ６を印加する抵抗であり、この
バイアスＢ６がＶＣＯの制御電圧となる。
【００１６】図８はこの回路の出力発振波形をシミュレ
ーションにより示したものであり、波形Ｖ１，Ｖ２はＶ
ＣＯの出力波形であるが、その信号は互いに相補信号で
バランスしたものとなっている。よって、ミキサ３に対
してはこのバランス信号を直接ローカル入力ＬＯとして
供給可能となっている。
ーションにより示したものであり、波形Ｖ１，Ｖ２はＶ
ＣＯの出力波形であるが、その信号は互いに相補信号で
バランスしたものとなっている。よって、ミキサ３に対
してはこのバランス信号を直接ローカル入力ＬＯとして
供給可能となっている。
【００１７】図８の波形Ｖ５，Ｖ６は、ミキサ３にＲＦ
信号を印加せずにローカル信号ＬＯのみを入力した場合
のＩＦ信号出力波形である。この波形をフーリエ変換し
て周波数成分を示したのが図９の特性図であり、（Ａ）
は周波数対振幅特性、（Ｂ）は周波数対位相特性であ
る。
信号を印加せずにローカル信号ＬＯのみを入力した場合
のＩＦ信号出力波形である。この波形をフーリエ変換し
て周波数成分を示したのが図９の特性図であり、（Ａ）
は周波数対振幅特性、（Ｂ）は周波数対位相特性であ
る。
【００１８】ＶＣＯの発振周波数１．１５ＧＨｚの振幅
０．２ｍＶ，ミキサ３による第２高調波成分（２×ＬＯ
成分）である２．３ＧＨｚが１０６ｍＶであり、ほとん
どローカル成分のリークはみられない。しかし、図４の
回路の場合と比較すると、トランジスタのサイズ、回路
の電流、コイルのインダクタンスや可変容量ダイオード
の容量が同一であるにもかかわらず、発振周波数が低
く、よって高周波のＳｉ−ＭＭＩＣではこの図６の回路
は一般に用いられていない。
０．２ｍＶ，ミキサ３による第２高調波成分（２×ＬＯ
成分）である２．３ＧＨｚが１０６ｍＶであり、ほとん
どローカル成分のリークはみられない。しかし、図４の
回路の場合と比較すると、トランジスタのサイズ、回路
の電流、コイルのインダクタンスや可変容量ダイオード
の容量が同一であるにもかかわらず、発振周波数が低
く、よって高周波のＳｉ−ＭＭＩＣではこの図６の回路
は一般に用いられていない。
【００１９】
【発明が解決しようとする課題】以上述べた如く、図４
の回路では、ＶＣＯの出力波がアンバランスであるため
に、ミキサにおけるＩＦ出力へのローカル信号のリーク
が問題となり、特性が悪いという欠点がある。また、図
７のバランス型ＶＣＯでは、発振周波数が低く、Ｓｉ−
ＭＭＩＣには不適であるという欠点がある。
の回路では、ＶＣＯの出力波がアンバランスであるため
に、ミキサにおけるＩＦ出力へのローカル信号のリーク
が問題となり、特性が悪いという欠点がある。また、図
７のバランス型ＶＣＯでは、発振周波数が低く、Ｓｉ−
ＭＭＩＣには不適であるという欠点がある。
【００２０】本発明の目的は、ミキサのＩＦ出力へのリ
ークをなくして発振周波数が高くかつ高周波のＳｉ−Ｍ
ＭＩＣに最適な発振回路を提供することである。
ークをなくして発振周波数が高くかつ高周波のＳｉ−Ｍ
ＭＩＣに最適な発振回路を提供することである。
【００２１】
【課題を解決するための手段】本発明による発振回路は
互いに差動対接続構成とされた一対の第１および第２の
トランジスタと、前記第１のトランジスタのベースと前
記第２のトランジスタのコレクタとの間に接続された第
１及び第２のコンデンサの直列接続回路と、前記第２の
トランジスタのベースと前記第１のトランジスタのコレ
クタとの間に接続された第３及び第４のコンデンサの直
列接続回路と、前記第１及び第２のコンデンサの直列接
続点と前記第３及び第４のコンデンサの直列接続点と間
に設けられた同調回路とを含み、前記第１および第２の
トランジスタのコレクタ出力から相補発振信号を導出す
るようにしたことを特徴とする。
互いに差動対接続構成とされた一対の第１および第２の
トランジスタと、前記第１のトランジスタのベースと前
記第２のトランジスタのコレクタとの間に接続された第
１及び第２のコンデンサの直列接続回路と、前記第２の
トランジスタのベースと前記第１のトランジスタのコレ
クタとの間に接続された第３及び第４のコンデンサの直
列接続回路と、前記第１及び第２のコンデンサの直列接
続点と前記第３及び第４のコンデンサの直列接続点と間
に設けられた同調回路とを含み、前記第１および第２の
トランジスタのコレクタ出力から相補発振信号を導出す
るようにしたことを特徴とする。
【００２２】
【実施例】以下に図面を用いて本発明の実施例について
説明する。
説明する。
【００２３】図１は本発明の実施例の回路図であり、図
４，７と同等部分は同一符号にて示している。図におい
て、差動対接続構成とされた一対のトランジスタＱ１，
Ｑ２の各ベースには抵抗Ｒ３，Ｒ４によりベースバイア
スＢ１が印加されている。
４，７と同等部分は同一符号にて示している。図におい
て、差動対接続構成とされた一対のトランジスタＱ１，
Ｑ２の各ベースには抵抗Ｒ３，Ｒ４によりベースバイア
スＢ１が印加されている。
【００２４】トランジスタＱ１，Ｑ２の共通エミッタに
は、トランジスタＱ３，抵抗Ｒ１，Ｒ２により定電流回
路が接続されている。トランジスタＱ１，Ｑ２のコレク
タには負荷抵抗ＲＬ１，ＲＬ２が接続されている。
は、トランジスタＱ３，抵抗Ｒ１，Ｒ２により定電流回
路が接続されている。トランジスタＱ１，Ｑ２のコレク
タには負荷抵抗ＲＬ１，ＲＬ２が接続されている。
【００２５】更に、トランジスタＱ１のベースとトラン
ジスタＱ２のコレクタとの間には、コンデンサＣ３，Ｃ
４の直列回路が設けられており、またトランジスタＱ２
のベースとトランジスタＱ１のコレクタとの間には、コ
ンデンサＣ５，Ｃ６の直列回路が設けられている。これ
等コンデンサの直列回路が正帰還回路となり、トランジ
スタＱ１，Ｑ２に対して互いに対称な回路となる。
ジスタＱ２のコレクタとの間には、コンデンサＣ３，Ｃ
４の直列回路が設けられており、またトランジスタＱ２
のベースとトランジスタＱ１のコレクタとの間には、コ
ンデンサＣ５，Ｃ６の直列回路が設けられている。これ
等コンデンサの直列回路が正帰還回路となり、トランジ
スタＱ１，Ｑ２に対して互いに対称な回路となる。
【００２６】コンデンサの直列接続点の間には、集積回
路１の外部にタンク回路が外付けられて接続されてい
る。このタンク回路はコイルＬ１と可変容量ダイオード
Ｄ１との直列ＬＣ回路からなり、抵抗Ｒ７，Ｒ８により
ダイオードＤ１のバイアスＢ３，Ｂ４が印加され、この
バイアスがＶＣＯ制御電圧となる。
路１の外部にタンク回路が外付けられて接続されてい
る。このタンク回路はコイルＬ１と可変容量ダイオード
Ｄ１との直列ＬＣ回路からなり、抵抗Ｒ７，Ｒ８により
ダイオードＤ１のバイアスＢ３，Ｂ４が印加され、この
バイアスがＶＣＯ制御電圧となる。
【００２７】ＶＣＯの発振出力Ｖ１，Ｖ２は直接ミキサ
回路３のローカル入力ＬＯへ印加されている。
回路３のローカル入力ＬＯへ印加されている。
【００２８】この回路の動作について、図２に示す回路
シミュレーションによる波形にて説明する。波形Ｖ１，
Ｖ２はＶＣＯ出力波形であり、互いに相補信号でバラン
スしたものとなっている。従って、従来の如くバッファ
を介することなく直接にミキサ回路３のローカル入力Ｌ
ＯへこのＶＣＯ出力Ｖ１，Ｖ２を供給することが可能と
なる。
シミュレーションによる波形にて説明する。波形Ｖ１，
Ｖ２はＶＣＯ出力波形であり、互いに相補信号でバラン
スしたものとなっている。従って、従来の如くバッファ
を介することなく直接にミキサ回路３のローカル入力Ｌ
ＯへこのＶＣＯ出力Ｖ１，Ｖ２を供給することが可能と
なる。
【００２９】波形Ｖ５，Ｖ６はミキサ３のＲＦ入力に信
号を入れないでローカル信号ＬＯのみを入れたときのＩ
Ｆ出力波形であり、これをフーリエ変換して周波数成分
表示をしたのが図３である。
号を入れないでローカル信号ＬＯのみを入れたときのＩ
Ｆ出力波形であり、これをフーリエ変換して周波数成分
表示をしたのが図３である。
【００３０】ＶＣＯの発振周波数１．７ＧＨｚの振幅が
０．２ｍＶ、ミキサ３による第２高調波成分（２×ＬＯ
成分）である３．４ＧＨｚが９１ｍＶとなっており、ロ
ーカル信号ＬＯのリークはみられない。しかも、図７の
バランス型ＶＣＯの回路と比較すると、トランジスタの
サイズ，回路の電流，コイルのインダクタンス，可変容
量ダイオードの容量を同一としても、発振周波数は０．
５ＧＨｚ以上高くなり、高周波Ｓｉ−ＭＭＩＣに好適と
なるのである。
０．２ｍＶ、ミキサ３による第２高調波成分（２×ＬＯ
成分）である３．４ＧＨｚが９１ｍＶとなっており、ロ
ーカル信号ＬＯのリークはみられない。しかも、図７の
バランス型ＶＣＯの回路と比較すると、トランジスタの
サイズ，回路の電流，コイルのインダクタンス，可変容
量ダイオードの容量を同一としても、発振周波数は０．
５ＧＨｚ以上高くなり、高周波Ｓｉ−ＭＭＩＣに好適と
なるのである。
【００３１】
【発明の効果】以上説明したように、本発明は、ＩＣ内
部において差動回路の正、逆の相補出力を、コンデンサ
によりそれぞれ差動回路の正、逆入力に対称に正帰還を
かけて発振せしめるように発振回路を構成し、これに最
適の同調回路をＩＣ外部に接続することにより、ＶＣＯ
を構成することができる。この結果、以下の如き効果が
ある。
部において差動回路の正、逆の相補出力を、コンデンサ
によりそれぞれ差動回路の正、逆入力に対称に正帰還を
かけて発振せしめるように発振回路を構成し、これに最
適の同調回路をＩＣ外部に接続することにより、ＶＣＯ
を構成することができる。この結果、以下の如き効果が
ある。
【００３２】（１）発振器の出力が両相の振幅がバラン
ス信号として取り出されるので、ミキサーのＩＦ出力に
ローカル信号のリークがほとんど見られなくなり、ミキ
サーの特性が改善する。
ス信号として取り出されるので、ミキサーのＩＦ出力に
ローカル信号のリークがほとんど見られなくなり、ミキ
サーの特性が改善する。
【００３３】（２）従来の回路に比較すると、発振器か
らの出力を波形整形する必要がないので、バッファ回路
が不要となる。このため、従来バッファ回路のために必
要であった回路電流と、チップ上での回路の占有面積が
不要となり、ＩＣの消費電力を低減し、チップのコスト
を低減できる。
らの出力を波形整形する必要がないので、バッファ回路
が不要となる。このため、従来バッファ回路のために必
要であった回路電流と、チップ上での回路の占有面積が
不要となり、ＩＣの消費電力を低減し、チップのコスト
を低減できる。
【００３４】（３）従来の同調回路に比べると、外付け
部品の点数が７点から４点に減少するので、外付け部品
の占有面積やコストを削減できる。
部品の点数が７点から４点に減少するので、外付け部品
の占有面積やコストを削減できる。
【図１】本発明の実施例の回路図である。
【図２】図１の回路のシミュレーション波形図である。
【図３】図１の回路におけるミキサＩＦ出力のフーリエ
変換による周波数特性図である。
変換による周波数特性図である。
【図４】従来回路の一例を示す図である。
【図５】図４の回路のシミュレーション波形図である。
【図６】図４の回路におけるミキサＩＦ出力のフーリエ
変換による周波数特性図である。
変換による周波数特性図である。
【図７】従来回路の他の例を示す図である。
【図８】図７の回路のシミュレーション波形図である。
【図９】図７の回路におけるミキサＩＦ出力のフーリエ
変換による周波数特性図である。
変換による周波数特性図である。
【図１０】ギルバートセル型ミキサ回路を示す図であ
る。
る。
１ Ｓｉ−ＭＭＩＣ（モノリック集積回路） ２ バッファ ３ ミキサ回路 Ｑ１，Ｑ２ 差動対接続構成トランジスタ Ｑ３ 定電流源トランジスタ ＲＬ１，ＲＬ２ コレクタ負荷抵抗 Ｒ１〜Ｒ８ バイアス抵抗 Ｃ１〜Ｃ６ コンデンサ Ｌ１ コイル Ｄ１〜Ｄ２ 可変容量ダイオード
Claims (4)
- 【請求項１】 互いに差動対接続構成とされた一対の第
１および第２のトランジスタと、前記第１のトランジス
タのベースと前記第２のトランジスタのコレクタとの間
に接続された第１及び第２のコンデンサの直列接続回路
と、前記第２のトランジスタのベースと前記第１のトラ
ンジスタのコレクタとの間に接続された第３及び第４の
コンデンサの直列接続回路と、前記第１及び第２のコン
デンサの直列接続点と前記第３及び第４のコンデンサの
直列接続点と間に設けられた同調回路とを含み、前記第
１および第２のトランジスタのコレクタ出力から相補発
振信号を導出するようにしたことを特徴とする発振回
路。 - 【請求項２】 前記同調回路は、外部制御電圧に応じて
インピーダンスが変化自在な可変インピーダンス素子を
含むことを特徴とする請求項１記載の発振回路。 - 【請求項３】 前記可変インピーダンス素子は可変容量
ダイオード素子であることを特徴とする請求項２記載の
発振回路。 - 【請求項４】 前記相補発振信号は、受信ＲＦ信号と混
合されてＩＦ信号を生成するミキサ回路の局部発振信号
であることを特徴とする請求項１〜３記載の発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34067793A JPH07162231A (ja) | 1993-12-08 | 1993-12-08 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34067793A JPH07162231A (ja) | 1993-12-08 | 1993-12-08 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07162231A true JPH07162231A (ja) | 1995-06-23 |
Family
ID=18339259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34067793A Pending JPH07162231A (ja) | 1993-12-08 | 1993-12-08 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07162231A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0920121A1 (en) * | 1997-11-28 | 1999-06-02 | Sharp Kabushiki Kaisha | Frequency converter circuit for cable modem tuner |
| JP2001516955A (ja) * | 1997-09-11 | 2001-10-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電気デバイスおよびその製造方法 |
| JP2007521704A (ja) * | 2003-12-19 | 2007-08-02 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 周波数逓倍回路及び周波数逓倍方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03162004A (ja) * | 1989-11-20 | 1991-07-12 | Matsushita Electric Ind Co Ltd | 平衡注入型発振回路 |
| JPH04806A (ja) * | 1990-04-17 | 1992-01-06 | Alps Electric Co Ltd | 高周波発振回路 |
-
1993
- 1993-12-08 JP JP34067793A patent/JPH07162231A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03162004A (ja) * | 1989-11-20 | 1991-07-12 | Matsushita Electric Ind Co Ltd | 平衡注入型発振回路 |
| JPH04806A (ja) * | 1990-04-17 | 1992-01-06 | Alps Electric Co Ltd | 高周波発振回路 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001516955A (ja) * | 1997-09-11 | 2001-10-02 | テレフオンアクチーボラゲツト エル エム エリクソン | 電気デバイスおよびその製造方法 |
| JP2012028782A (ja) * | 1997-09-11 | 2012-02-09 | Telefon Ab L M Ericsson | 電気デバイス |
| EP0920121A1 (en) * | 1997-11-28 | 1999-06-02 | Sharp Kabushiki Kaisha | Frequency converter circuit for cable modem tuner |
| US6124766A (en) * | 1997-11-28 | 2000-09-26 | Sharp Kabushiki Kaisha | Frequency converter circuit for cable modem tuner |
| JP2007521704A (ja) * | 2003-12-19 | 2007-08-02 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 周波数逓倍回路及び周波数逓倍方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6798678B2 (en) | Frequency voltage converter | |
| US8040166B2 (en) | Frequency multiplier | |
| EP1111773B1 (en) | Semiconductor circuit | |
| US7902930B2 (en) | Colpitts quadrature voltage controlled oscillator | |
| US6150893A (en) | Voltage controlled oscillator with wide frequency range and low noise for integrated circuit fabrication | |
| US20030025537A1 (en) | Frequency doubler circuit arrangement | |
| US20030128773A1 (en) | High efficiency, low noise frequency tripler and method | |
| US7245164B2 (en) | Radio frequency doubler | |
| Navid et al. | Level-locked loop: A technique for broadband quadrature signal generation | |
| US6836180B1 (en) | Poly-phase network with resonant circuit bandpass shaping | |
| JPH10284937A (ja) | 発振器共振回路内の寄生発振モードを回避する回路 | |
| Yeh et al. | 75–86-GHz signal generation using a phase-controlled quadrature-push quadrupler driven by a QVCO or a tunable polyphase filter | |
| US6188292B1 (en) | Two interconnected oscillators having adjustable coupling for controlling frequency | |
| US20070205844A1 (en) | Frequency Multiplying Arrangements and a Method for Frequency Multiplication | |
| Van Den Homberg | A universal 0.03-mm/sup 2/one-pin crystal oscillator in CMOS | |
| JPH07162231A (ja) | 発振回路 | |
| US6812801B2 (en) | Crystal oscillator circuit having capacitors for governing the resonant circuit | |
| Kim et al. | Injection-locked frequency divider topology and design techniques for wide locking-range and high-order division | |
| CA2212821C (en) | High stability single-port saw resonator oscillator | |
| KR960005682B1 (ko) | 전압제어 발진회로 | |
| US4906948A (en) | Oscillator with piezoelectric resonator | |
| US6124763A (en) | Oscillator with two outputs in quadrature | |
| Hsieh et al. | A 67 GHz dual injection quadrature VCO with− 182.9 dBc/Hz FOM in 90-nm CMOS | |
| Karthigeyan et al. | Class-AB Frequency multiplication using parallel coupled LC quadrature phase oscillator | |
| SU1684905A1 (ru) | Кварцевый генератор |