JPH07161956A - Image sensor - Google Patents

Image sensor

Info

Publication number
JPH07161956A
JPH07161956A JP5340106A JP34010693A JPH07161956A JP H07161956 A JPH07161956 A JP H07161956A JP 5340106 A JP5340106 A JP 5340106A JP 34010693 A JP34010693 A JP 34010693A JP H07161956 A JPH07161956 A JP H07161956A
Authority
JP
Japan
Prior art keywords
wiring
capacitance
receiving element
light receiving
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5340106A
Other languages
Japanese (ja)
Inventor
Yasuo Takayama
康夫 高山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP5340106A priority Critical patent/JPH07161956A/en
Publication of JPH07161956A publication Critical patent/JPH07161956A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Facsimile Heads (AREA)

Abstract

PURPOSE:To improve the ununiformity of the output and to improve an overall contrast by taking a capacity in a photoreceptor element and a driving circuit element into consideration. CONSTITUTION:A photoreceptor element 3 has capacitance 2, and a driving element 11 also has its internal capacitance 4. A wiring for connecting the photoreceptor element 3 with the driving element 11 has capacitance 5. A ratio is defined as fn=Cbn, n+1/(Cscrn+Cicn), where Cscrn is the capacitance of the n+h photoreceptor element, Cicn is the capacitance of the n+h driving element and Cbn, n+1 is the capacitance between n+h and (n+1)+h conductors. When the fn is 0.02-0.1, an overall contrast is good.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、紙幣読み取り装置、帳
票読み取り装置、ファクシミリ等、種々の読み取り装置
に用いられる電荷蓄積型イメージセンサに関し、特に、
イメージセンサの受光素子と駆動回路素子とを接続する
導体配線群の構造の改良に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a charge storage type image sensor used in various reading devices such as a bill reading device, a form reading device and a facsimile, and more particularly,
The present invention relates to an improvement in the structure of a conductor wiring group that connects a light receiving element of an image sensor and a drive circuit element.

【0002】[0002]

【従来の技術】従来のイメージセンサ、特に、密着型イ
メージセンサにおいては、複数の受光素子から取り出さ
れる出力が不均一であり、読み取った画像にむらが発生
していた。この密着型イメージセンサの出力の不均一性
は、駆動回路あるいは信号処理回路と受光素子とを結ぶ
配線間に浮遊する容量によることが知られている。その
ため、このイメージセンサの出力の不均一性を改良する
方法として、配線パターンの配線間容量を均一にするこ
とが考えられている。
2. Description of the Related Art In a conventional image sensor, in particular, a contact image sensor, the outputs taken from a plurality of light receiving elements are non-uniform, and the read image is uneven. It is known that the non-uniformity of the output of the contact image sensor is caused by the capacitance floating between the wirings connecting the drive circuit or the signal processing circuit and the light receiving element. Therefore, as a method of improving the non-uniformity of the output of the image sensor, it is considered to make the inter-wiring capacitance of the wiring pattern uniform.

【0003】例えば、特公平3−28871号公報に
は、配線間の浮遊容量より十分に大きな容量の素子を各
導体にそれぞれ並列に形成し、浮遊容量に影響されない
で読み取りを行なう技術が記載されている。また、特公
平5−19859号公報では、導体配線群を、導体線路
の配線位置に応じて厚みまたは面積の異なる比誘電率の
高い絶縁体で覆い、これによって導体配線群の各線間容
量を均一としている。
For example, Japanese Examined Patent Publication No. 3-28871 discloses a technique in which an element having a capacitance sufficiently larger than the stray capacitance between wirings is formed in parallel with each conductor and reading is performed without being affected by the stray capacitance. ing. In Japanese Patent Publication No. 5-19859, the conductor wiring group is covered with an insulator having a high relative dielectric constant, the thickness or area of which is different depending on the wiring position of the conductor line, whereby the inter-line capacitance of the conductor wiring group is uniform. I am trying.

【0004】しかしながら、これらの方法では、配線間
の容量のみに着目し、この配線間容量を均一にすること
のみを目的としている。しかし、これだけでは不十分で
あり、画像情報を正しく読み取ることができなかった。
例えば、受光素子の容量や、駆動回路の容量などとの関
係によっては、コントラストが低下する。そのため、定
常的に光が照射されている場合は有効であるが、白と黒
のまだら模様の原稿を読み取る場合や、定常的に光が照
射されていて、紙幣や原稿が照射されている光を遮るこ
とで、外形や透過光のイメージを読み取る装置等に用い
られる場合などにおいては有効でない場合があった。
However, in these methods, attention is paid only to the capacitance between the wirings, and the only purpose is to make the capacitance between the wirings uniform. However, this is not enough and the image information could not be read correctly.
For example, the contrast decreases depending on the relationship between the capacity of the light receiving element and the capacity of the drive circuit. Therefore, it is effective when light is constantly radiated, but when reading a white and black mottled document, or when light is constantly radiated and bills or documents are illuminated. There is a case where it is not effective in the case of being used in a device for reading the outer shape or an image of transmitted light by blocking the light.

【0005】別の技術として、例えば、特開平1−19
4654号公報には、受光素子をブロックに分割し、ブ
ロック毎に駆動して、ブロック内の受光素子からの信号
を同時に取り出す技術が記載されている。しかし、複数
の信号を同時に受け取るための回路が複数必要となり、
これらの回路の不均一性のために、やはり読取信号にむ
らが発生する。また、ブロック内の信号は、隣接した配
線を介して取り出されるため、上述のようなコントラス
トの大きい読取対象からの信号には、やはり配線間容量
が影響する。
As another technique, for example, Japanese Patent Laid-Open No. 1-19
Japanese Patent No. 4654 discloses a technique of dividing a light receiving element into blocks, driving each block, and simultaneously taking out signals from the light receiving elements in the block. However, it requires multiple circuits to receive multiple signals at the same time,
Due to the non-uniformity of these circuits, the read signal is also non-uniform. Further, since the signal in the block is taken out through the adjacent wiring, the capacitance between the wirings also influences the signal from the reading target having a large contrast as described above.

【0006】[0006]

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、出力の不均一性を改善する
とともに、受光素子や駆動素子内の容量をも考慮し、全
体のコントラストを改善したイメージセンサを提供する
ことを目的とするものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned circumstances, and in addition to improving the nonuniformity of the output, considering the capacitance in the light receiving element and the driving element, the overall contrast is improved. It is an object of the present invention to provide an image sensor improved.

【0007】[0007]

【課題を解決するための手段】本発明は、基板上に多数
配置される受光素子と、該受光素子を駆動するための駆
動素子と、前記受光素子および前記駆動素子を電気的に
接続するための導体配線群とを備えたイメージセンサに
おいて、前記導体配線群のn番目の導体配線とn+1番
目の導体配線の配線間容量Cbn,n+1と、n番目の
導体配線に接続されている前記受光素子の容量Cscr
nと、n番目の導体配線に接続されている前記駆動素子
の容量Cicnとから計算される比率fnを fn=Cbn,n+1/(Cscrn+Cicn) とするとき、比率fnが0.02〜0.1の範囲となる
ように前記導体配線群を配線したことを特徴とするもの
である。
According to the present invention, a large number of light receiving elements are arranged on a substrate, a driving element for driving the light receiving elements, and the light receiving element and the driving element are electrically connected. And an inter-wiring capacitance Cbn, n + 1 of the nth conductor wiring and the (n + 1) th conductor wiring of the conductor wiring group, and the light receiving element connected to the nth conductor wiring. Capacity of Cscr
When the ratio fn calculated from n and the capacitance Cicn of the drive element connected to the nth conductor wiring is fn = Cbn, n + 1 / (Cscrn + Cicn), the ratio fn is 0.02 to 0.1. It is characterized in that the conductor wiring group is wired so as to be within the range.

【0008】[0008]

【作用】本発明によれば、導体配線群のn番目の導体配
線とn+1番目の導体配線の配線間容量Cbn,n+1
と、n番目の導体配線に接続されている受光素子の容量
Cscrnと、n番目の導体配線に接続されている駆動
素子の容量Cicnとから計算される比率fnを fn=Cbn,n+1/(Cscrn+Cicn) とする。このとき、比率fnが0.1より大きい場合に
は、隣接する両側のビットの影響を受けるために、一様
な原稿を読む場合には問題ないが、例えば白と黒の斑模
様を読んだ場合には、全体的にコントラストが悪くなっ
てしまう。また、比率fnが0.02より小さい場合に
は、残像率が上昇し、画像データの分解能が小さくなっ
てしまう。そのため、比率fnが0.02〜0.1の範
囲となるように前記導体配線群を配線することにより、
出力不均一性および全体のコントラストの両方の重要な
特性を改善したイメージセンサを得ることができる。
According to the present invention, the inter-wiring capacitance Cbn, n + 1 of the nth conductor wiring and the (n + 1) th conductor wiring of the conductor wiring group.
And a ratio fn calculated from the capacitance Cscrn of the light receiving element connected to the n-th conductor wiring and the capacitance Cicn of the driving element connected to the n-th conductor wiring are fn = Cbn, n + 1 / (Cscrn + Cicn ). At this time, if the ratio fn is larger than 0.1, it is affected by the bits on both sides adjacent to each other, so there is no problem in reading a uniform original, but for example, a white and black spot pattern is read. In this case, the contrast becomes poor as a whole. Further, when the ratio fn is smaller than 0.02, the afterimage ratio increases and the resolution of image data becomes small. Therefore, by wiring the conductor wiring group so that the ratio fn is in the range of 0.02 to 0.1,
An image sensor with improved important characteristics of both output non-uniformity and overall contrast can be obtained.

【0009】[0009]

【実施例】図1は、本発明の原理を説明するためのイメ
ージセンサの等価回路図である。図中、1は受光素子用
電圧、2は受光素子容量、3は受光素子、4は駆動素子
内部容量、5は配線間容量、6はセンサリセット用スイ
ッチ、7はセンサ出力用スイッチ、8はセンサ出力信号
線、9は光、10は配線、11はアンプ、12は駆動素
子である。
1 is an equivalent circuit diagram of an image sensor for explaining the principle of the present invention. In the figure, 1 is a light receiving element voltage, 2 is a light receiving element capacitance, 3 is a light receiving element, 4 is a drive element internal capacitance, 5 is a wiring capacitance, 6 is a sensor reset switch, 7 is a sensor output switch, and 8 is Sensor output signal lines, 9 is light, 10 is wiring, 11 is an amplifier, and 12 is a driving element.

【0010】受光素子3には、所定の受光素子用電圧1
が印加されている。受光素子3に光9が照射されると、
受光素子3に発生する電荷が受光素子容量2に蓄積され
る。駆動素子12は、アンプ11、センサリセット用ス
イッチ6、センサ出力用スイッチ7、センサ出力用スイ
ッチ7を駆動するための図示しない回路などから構成さ
れ、配線10により受光素子3と接続されている。セン
サ出力用スイッチ7を順次オンにすることにより、受光
素子3で発生し、受光素子容量2に蓄積されている電荷
が読み出され、センサ出力信号線8に出力される。受光
素子3が駆動されることにより、受光素子容量2に蓄積
されている電荷が配線10を通って駆動素子12に移動
し、読み出しが行なわれる。駆動素子12にも駆動素子
内部容量4が存在する。センサリセット用スイッチ6
は、これをオンとすることにより、受光素子容量2に蓄
積されている電荷を放出させ、リセットするためのもの
である。
A predetermined light receiving element voltage 1 is applied to the light receiving element 3.
Is being applied. When the light receiving element 3 is irradiated with the light 9,
The charges generated in the light receiving element 3 are accumulated in the light receiving element capacitor 2. The drive element 12 includes an amplifier 11, a sensor reset switch 6, a sensor output switch 7, a circuit (not shown) for driving the sensor output switch 7, and the like, and is connected to the light receiving element 3 by a wiring 10. By sequentially turning on the sensor output switch 7, the charges generated in the light receiving element 3 and accumulated in the light receiving element capacitor 2 are read out and output to the sensor output signal line 8. When the light receiving element 3 is driven, the electric charge accumulated in the light receiving element capacitor 2 moves to the driving element 12 through the wiring 10 and reading is performed. The drive element 12 also has the drive element internal capacitance 4. Sensor reset switch 6
Is for discharging the electric charge accumulated in the light receiving element capacitor 2 and resetting it by turning it on.

【0011】各受光素子3は、読み取る際の画素密度の
間隔で配置されている。また、駆動素子12は、複数個
が集積されて、1個あるいは数個のICとして構成され
ている。そのため、配線10は互いに近接して配置され
ており、隣接する配線10との間に配線間容量5が存在
する。
The respective light receiving elements 3 are arranged at intervals of the pixel density at the time of reading. A plurality of driving elements 12 are integrated and configured as one or several ICs. Therefore, the wirings 10 are arranged close to each other, and the inter-wiring capacitance 5 exists between the wirings 10 adjacent to each other.

【0012】いま、n番目の配線10に着目し、この配
線により接続されている受光素子3の受光素子容量2を
Cscrn、駆動素子内部容量4をCicn、n+1番
目の配線10との間の配線間容量5をCbn,n+1と
する。また、比率fnを fn=Cbn,n+1/(Cscrn+Cicn) と定義する。この比率fnを適当な範囲となるように、
それぞれの容量を設定すればよい。
Now, paying attention to the n-th wiring 10, the light-receiving element capacitance 2 of the light-receiving element 3 connected by this wiring is Cscrn, the driving element internal capacitance 4 is Cicn, and the wiring between the n + 1th wiring 10 The inter-capacity 5 is Cbn, n + 1. Further, the ratio fn is defined as fn = Cbn, n + 1 / (Cscrn + Cicn). To keep this ratio fn within an appropriate range,
Each capacity may be set.

【0013】図2は、比率fnと残像率の関係を示すグ
ラフである。図中、●は660nmの光を受光素子に照
射した場合の残像率を示したグラフ、△は570nmの
光を受光素子に照射した場合の残像率を示したグラフで
ある。各グラフにおいては、±2%程度の誤差がある。
FIG. 2 is a graph showing the relationship between the ratio fn and the afterimage ratio. In the figure, ● is a graph showing the afterimage ratio when the light receiving element is irradiated with light of 660 nm, and Δ is a graph showing the afterimage ratio when the light receiving element is irradiated with light of 570 nm. Each graph has an error of about ± 2%.

【0014】残像率は、大きくても小さくても、読取画
像に影響する。残像率が0%を下回ると、画像データは
黒の基準値よりも小さくなり、特別な処理回路が必要と
なる。このイメージセンサを認識装置に用いた場合に
は、認識エラーを発生させる原因となる。また、残像率
が20%を越えると、画像データの分解能が小さくな
り、読取装置としての性能が低下する。このような理由
から、残像率は、0〜20%の間に設定することが望ま
しい。
Whether the afterimage ratio is large or small affects the read image. When the afterimage ratio is less than 0%, the image data becomes smaller than the black reference value, and a special processing circuit is required. When this image sensor is used in a recognition device, it causes a recognition error. Further, when the afterimage ratio exceeds 20%, the resolution of the image data becomes small and the performance as a reading device deteriorates. For this reason, it is desirable to set the afterimage ratio to a value between 0% and 20%.

【0015】通常の読み取りに用いられる光源は、受光
素子の感度などを考慮して570〜660nm程度の波
長のものが多く用いられている。この波長域の光を受光
するとき、残像率を適正な値に設定すればよい。図2に
示したグラフから、上限の残像率20%となる比率fn
は、660nmの光を用いたときのグラフから、0.0
2であることがわかる。また、下限の残像率0%となる
比率fnは、570nmの光を用いたときのグラフか
ら、0.1であることがわかる。このように、比率fn
が0.02〜0.1の範囲となるように設定すればよい
ことになる。すなわち、上述の比率fnの式より、比率
fnがこの範囲になるように、受光素子容量2、駆動素
子内部容量4、配線間容量5を決定すればよい。
As a light source used for ordinary reading, a light source having a wavelength of about 570 to 660 nm is often used in consideration of sensitivity of a light receiving element. When receiving light in this wavelength range, the afterimage ratio may be set to an appropriate value. From the graph shown in FIG. 2, the ratio fn at which the upper limit of afterimage rate becomes 20%
Is 0.0 from the graph when light of 660 nm is used.
It turns out that it is 2. Further, the ratio fn at which the lower limit of afterimage rate is 0% is 0.1 from the graph when light of 570 nm is used. Thus, the ratio fn
Should be set in the range of 0.02 to 0.1. That is, from the above formula of the ratio fn, the light receiving element capacitance 2, the driving element internal capacitance 4, and the inter-wiring capacitance 5 may be determined so that the ratio fn falls within this range.

【0016】具体例をもとに、比率fnが上述の所定値
となるように、各容量を計算してみる。受光素子が、例
えば、膜厚2.5μm、ε0 =11.7程度で、サイズ
が200×200μmの場合を考える。このとき、受光
素子の容量Cscrは、 Cscr=200×200×8.854×11.7/(2.5×106 ) =1.7(pF) である。また、駆動素子内部容量Cic=2pFとすれ
ば、上述の比率fnの式から、 0.02≦Cbn,n+1/(1.7+2)≦0.1 となり、比率fnが0.02〜0.1となる配線間容量
Cbn,n+1は、0.074pF〜0.37pFと求
まる。配線10は、配線間容量がこの範囲となるよう
に、導体配線の配線位置に応じて、配線長、配線幅、配
線間隔を設計し、実質的に配線間容量を均一にする。こ
のときに、配線間容量の計算は、例えば、特公平5−1
9859号公報に開示される技術を用いて計算すればよ
い。
Based on a specific example, each capacitance will be calculated so that the ratio fn becomes the above-mentioned predetermined value. Consider a case where the light receiving element has a film thickness of 2.5 μm, ε 0 = 11.7, and a size of 200 × 200 μm. At this time, the capacitance Cscr of the light receiving element is Cscr = 200 × 200 × 8.854 × 11.7 / (2.5 × 10 6 ) = 1.7 (pF). If the drive element internal capacitance Cic = 2 pF, then from the above formula of the ratio fn, 0.02 ≦ Cbn, n + 1 / (1.7 + 2) ≦ 0.1, and the ratio fn is 0.02 to 0.1. The inter-wiring capacitance Cbn, n + 1 that is expressed as follows is 0.074 pF to 0.37 pF. For the wiring 10, the wiring length, wiring width, and wiring interval are designed according to the wiring position of the conductor wiring so that the inter-wiring capacitance is within this range, and the inter-wiring capacitance is made substantially uniform. At this time, the calculation of the inter-wiring capacitance is performed, for example, in Japanese Patent Publication 5-1.
It may be calculated using the technique disclosed in Japanese Patent No. 9859.

【0017】また、配線間容量Cbn,n+1が0.0
74pF〜0.37pFの範囲に入らない場合は、例え
ば、受光素子のサイズ200×200μmをもっと大き
くしたり、膜厚2.5μmを小さくしたり、ε0 =1
1.7を大きくすることにより、配線間容量の上限値を
変えることができる。また、受光素子のサイズ、膜圧、
ε0 を逆に変化させて、下限値を変えることができ、配
線間容量が再計算により得られる範囲内となるように、
配線の設計を行なうことができる。また、イメージセン
サの外型寸法の制約などで、配線のための領域が十分に
確保できない場合は、配線上に絶縁体を介して、導体を
形成し、受光素子容量を増加させることもできる。さら
に、可能であれば、例えば、駆動素子12を取り替え
て、駆動素子内部容量Cicを変化させることにより、
配線間容量や受光素子3の容量の上下限を変化させるこ
ともできる。
The inter-wiring capacitance Cbn, n + 1 is 0.0.
When it does not fall within the range of 74 pF to 0.37 pF, for example, the size of the light receiving element of 200 × 200 μm is made larger, the film thickness of 2.5 μm is made smaller, or ε 0 = 1.
By increasing 1.7, the upper limit of inter-wiring capacitance can be changed. In addition, the size of the light receiving element, the film pressure,
By changing ε 0 in reverse, the lower limit can be changed so that the inter-wiring capacitance is within the range obtained by recalculation.
Wiring can be designed. In addition, when the area for wiring cannot be sufficiently secured due to the restrictions of the outer size of the image sensor, a conductor can be formed on the wiring through an insulator to increase the light receiving element capacitance. Furthermore, if possible, for example, by replacing the drive element 12 and changing the drive element internal capacitance Cic,
It is also possible to change the upper and lower limits of the capacitance between the wirings and the capacitance of the light receiving element 3.

【0018】図3乃至図9は、配線10の配線パターン
の例を示す平面図である。図中、図1と同様の部分には
同じ符号を付している。13は配線間容量補正用パター
ンである。上述のように、配線間容量の範囲が求まる
と、その範囲内で配線間容量が均一となるように配線パ
ターンを設計すればよい。図示した例は、配線間容量が
均一となるように配線した配線パターンのいくつかの例
を示している。図示した各例では、受光素子3を250
〜500μmピッチで配置しており、また、駆動素子1
2との接続側では、110μmピッチでワイヤボンディ
ング技術を用いて駆動素子を集積したICと接続してい
る。
3 to 9 are plan views showing examples of wiring patterns of the wiring 10. In the figure, the same parts as those in FIG. 1 are designated by the same reference numerals. Reference numeral 13 is an inter-wiring capacitance correction pattern. As described above, when the range of the inter-wiring capacitance is obtained, the wiring pattern may be designed so that the inter-wiring capacitance is uniform within the range. The illustrated example shows some examples of wiring patterns that are wired such that the inter-wiring capacitance is uniform. In each illustrated example, the light receiving element 3 is set to 250
The driving elements 1 are arranged at a pitch of ~ 500 μm.
On the side of connection with No. 2, it is connected to an IC in which drive elements are integrated at a pitch of 110 μm using a wire bonding technique.

【0019】図3は、従来より多く用いられている配線
パターンの例である。このような配線パターンでも、配
線間容量を均一化することは不可能ではないが、より簡
単に配線間容量を均一化するため、配線10の屈折点を
増やすことにより、配線間容量の均一化を図っている。
図3に示した配線パターンよりも、屈折点が多い配線パ
ターンを図4に示す。屈折点が多いほど配線間容量のば
らつきが小さくなることが分かったため、図5に示すよ
うに、配線10の一部を曲線状にした場合も効果があっ
た。さらに、図6に示すように、曲線状にし、配線間隔
を変化させた場合も効果があった。また、図5、図6に
示すように、配線間容量補正パターン13を一部に設
け、配線間容量を均一化することもできる。
FIG. 3 shows an example of a wiring pattern which has been used more often than before. Even with such a wiring pattern, it is not impossible to equalize the inter-wiring capacitance, but in order to more easily equalize the inter-wiring capacitance, the refraction points of the wiring 10 are increased to make the inter-wiring capacitance uniform. I am trying to
FIG. 4 shows a wiring pattern having more refraction points than the wiring pattern shown in FIG. It was found that the more the number of refraction points, the smaller the variation in the capacitance between the wirings. Therefore, as shown in FIG. 5, the case where a part of the wiring 10 has a curved shape was also effective. Further, as shown in FIG. 6, it was also effective when it was curved and the wiring interval was changed. Further, as shown in FIGS. 5 and 6, the inter-wiring capacitance correction pattern 13 may be partially provided to make the inter-wiring capacitance uniform.

【0020】しかしながら、配線に曲線を用いると、製
造工程の上での配線オープン、ショートの修正が困難と
なるために、直線的な配線が望まれる場合もある。その
ような場合、図7に示すような配線パターンを用いるこ
とができる。しかし、この場合、配線の幅、長さ、間隔
だけでは補正が十分行なえない場合もあり、配線間容量
補正パターン13を設けることにより、実用上問題ない
配線を行なうことができる。
However, if a curved line is used for the wiring, it becomes difficult to correct the wiring open and short circuit in the manufacturing process. In such a case, a wiring pattern as shown in FIG. 7 can be used. However, in this case, there are cases where the correction cannot be sufficiently performed only by the width, length, and interval of the wiring, and by providing the inter-wiring capacitance correction pattern 13, it is possible to carry out wiring with no practical problems.

【0021】上述したいくつかの配線パターンを組み合
わせて用いることもできる。例えば、図3に示した配線
パターンと図7に示した配線パターンを組み合わせて、
図8に示した配線パターンとしたり、図5または図6に
示した曲線の配線パターンと、図7に示した配線パター
ンを組み合わせて、図9に示した配線パターンを構成す
ることもできる。
It is also possible to use some of the above-mentioned wiring patterns in combination. For example, by combining the wiring pattern shown in FIG. 3 and the wiring pattern shown in FIG.
The wiring pattern shown in FIG. 8 may be used, or the wiring wiring pattern shown in FIG. 5 or 6 may be combined with the wiring pattern shown in FIG. 7 to form the wiring pattern shown in FIG.

【0022】図10は、配線間容量を増加させたい場合
の配線部分の一例を示す断面図である。図中、10は配
線、14は絶縁体、15は絶縁性基板、16は導体であ
る。配線間容量を増加させたい場合は、図10に示すよ
うに、配線10の上部を覆っている絶縁体14の上に導
体16を配置する。これにより、平行平板コンデンサに
近い容量ができるので、配線パターンのみによる配線間
容量よりも、容量を大きくすることが可能である。例え
ば、絶縁体14を厚膜印刷で形成する場合は、厚さが2
0μm程度とすることができるため、ε0 =9とし、オ
ーバーラップする面積を4mm×0.05mmとすれ
ば、配線間容量の増加分は (4000×50×8.854×9/20×106 ×2)=0.4PF となる。このように、配線間容量を増加することができ
るので、比率fnを所定範囲とする際に、配線間容量を
調整する1つの手段として用いることができ、設計上の
選択範囲を広げることができる。例えば、受光素子の容
量及び駆動素子の内部容量が大きく、比率fnを所定範
囲とするために大きな配線間容量が必要な場合に、図1
0に示したような方法を用いることができる。
FIG. 10 is a cross-sectional view showing an example of a wiring portion when it is desired to increase the capacitance between wirings. In the figure, 10 is a wiring, 14 is an insulator, 15 is an insulating substrate, and 16 is a conductor. When it is desired to increase the inter-wiring capacitance, the conductor 16 is arranged on the insulator 14 covering the upper portion of the wiring 10 as shown in FIG. As a result, a capacitance close to that of a parallel plate capacitor can be obtained, so that it is possible to make the capacitance larger than the inter-wiring capacitance only by the wiring pattern. For example, when the insulator 14 is formed by thick film printing, the thickness is 2
Since it can be about 0 μm, if ε 0 = 9 and the overlapping area is 4 mm × 0.05 mm, the increase in inter-wiring capacitance is (4000 × 50 × 8.854 × 9/20 × 10). 6 × 2) = 0.4 PF. Since the inter-wiring capacitance can be increased in this way, it can be used as one means for adjusting the inter-wiring capacitance when the ratio fn is set to a predetermined range, and the design selection range can be expanded. . For example, when the capacitance of the light receiving element and the internal capacitance of the driving element are large and a large inter-wiring capacitance is required to keep the ratio fn within a predetermined range, FIG.
The method as shown in 0 can be used.

【0023】[0023]

【発明の効果】以上の説明から明らかなように、本発明
によれば、配線間容量とともに受光素子や駆動素子内の
容量をも考慮し、配線間容量と、受光素子容量と駆動素
子内部容量との比率を所定範囲となるように設計するこ
とにより、出力の不均一性を改善するとともに、全体の
コントラストを改善することができるという効果があ
る。
As is clear from the above description, according to the present invention, the inter-wiring capacitance, the light receiving element capacitance, and the driving element internal capacitance are taken into consideration in consideration of the inter-wiring capacitance as well as the capacitance in the light receiving element or the driving element. By designing the ratio of and to be within a predetermined range, it is possible to improve the non-uniformity of the output and improve the overall contrast.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の原理を説明するためのイメージセン
サの等価回路図である。
FIG. 1 is an equivalent circuit diagram of an image sensor for explaining the principle of the present invention.

【図2】 比率fnと残像率の関係を示すグラフであ
る。
FIG. 2 is a graph showing a relationship between a ratio fn and an afterimage rate.

【図3】 配線10の配線パターンの例を示す平面図で
ある。
FIG. 3 is a plan view showing an example of a wiring pattern of a wiring 10.

【図4】 配線10の配線パターンの例を示す平面図で
ある。
FIG. 4 is a plan view showing an example of a wiring pattern of a wiring 10.

【図5】 配線10の配線パターンの例を示す平面図で
ある。
5 is a plan view showing an example of a wiring pattern of the wiring 10. FIG.

【図6】 配線10の配線パターンの例を示す平面図で
ある。
6 is a plan view showing an example of a wiring pattern of the wiring 10. FIG.

【図7】 配線10の配線パターンの例を示す平面図で
ある。
7 is a plan view showing an example of a wiring pattern of the wiring 10. FIG.

【図8】 配線10の配線パターンの例を示す平面図で
ある。
8 is a plan view showing an example of a wiring pattern of the wiring 10. FIG.

【図9】 配線10の配線パターンの例を示す平面図で
ある。
FIG. 9 is a plan view showing an example of a wiring pattern of the wiring 10.

【図10】 配線間容量を増加させたい場合の配線部分
の一例を示す断面図である。
FIG. 10 is a cross-sectional view showing an example of a wiring portion when it is desired to increase the capacitance between wirings.

【符号の説明】[Explanation of symbols]

1 受光素子用電圧、2 受光素子容量、3 受光素
子、4 駆動素子内部容量、5 配線間容量、6 セン
サリセット用スイッチ、7 センサ出力用スイッチ、8
センサ出力信号線、9 光、10 配線、11 アン
プ、12 駆動素子、13 配線間容量補正用パター
ン、14 絶縁体、15 絶縁性基板、16導体。
1 voltage for light receiving element, 2 light receiving element capacity, 3 light receiving element, 4 driving element internal capacity, 5 wiring capacity, 6 sensor reset switch, 7 sensor output switch, 8
Sensor output signal line, 9 light, 10 wiring, 11 amplifier, 12 driving element, 13 inter-wiring capacitance correction pattern, 14 insulator, 15 insulating substrate, 16 conductor.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板上に多数配置される受光素子と、該
受光素子を駆動するための駆動素子と、前記受光素子お
よび前記駆動素子を電気的に接続するための導体配線群
とを備えたイメージセンサにおいて、前記導体配線群の
n番目の導体配線とn+1番目の導体配線の配線間容量
Cbn,n+1と、n番目の導体配線に接続されている
前記受光素子の容量Cscrnと、n番目の導体配線に
接続されている前記駆動素子の容量Cicnとから計算
される比率fnを fn=Cbn,n+1/(Cscrn+Cicn) とするとき、比率fnが0.02〜0.1の範囲となる
ように前記導体配線群を配線したことを特徴とするイメ
ージセンサ。
1. A light-receiving element arranged in large numbers on a substrate, a driving element for driving the light-receiving element, and a conductor wiring group for electrically connecting the light-receiving element and the driving element. In the image sensor, the inter-wiring capacitances Cbn, n + 1 of the nth conductor wiring and the n + 1th conductor wiring of the conductor wiring group, the capacitance Cscrn of the light receiving element connected to the nth conductor wiring, and the nth conductor wiring. When the ratio fn calculated from the capacitance Cicn of the drive element connected to the conductor wiring is set to fn = Cbn, n + 1 / (Cscrn + Cicn), the ratio fn should be in the range of 0.02 to 0.1. An image sensor in which the conductor wiring group is wired.
JP5340106A 1993-12-07 1993-12-07 Image sensor Pending JPH07161956A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5340106A JPH07161956A (en) 1993-12-07 1993-12-07 Image sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5340106A JPH07161956A (en) 1993-12-07 1993-12-07 Image sensor

Publications (1)

Publication Number Publication Date
JPH07161956A true JPH07161956A (en) 1995-06-23

Family

ID=18333779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5340106A Pending JPH07161956A (en) 1993-12-07 1993-12-07 Image sensor

Country Status (1)

Country Link
JP (1) JPH07161956A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038924A1 (en) * 2003-10-21 2005-04-28 National University Corporation Shizuoka University Ultra-high resolution pixel electrode arrangement structure and signal processing method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005038924A1 (en) * 2003-10-21 2005-04-28 National University Corporation Shizuoka University Ultra-high resolution pixel electrode arrangement structure and signal processing method
JP2005129558A (en) * 2003-10-21 2005-05-19 National Univ Corp Shizuoka Univ Layout structure of super-resolution pixel electrode and method for processing signal
US7402811B2 (en) 2003-10-21 2008-07-22 National University Corporation Shizuoka University Ultra-high resolution pixel electrode arrangement structure and signal processing method
JP4635191B2 (en) * 2003-10-21 2011-02-16 国立大学法人静岡大学 Super-resolution pixel electrode arrangement structure and signal processing method

Similar Documents

Publication Publication Date Title
US4288702A (en) Image pickup device having electrode matrix coupling
US4939592A (en) Contact photoelectric conversion device
US4650984A (en) Photosensor array for treating image information
US5073828A (en) Photoelectric conversion device
EP0148620A1 (en) Image sensing device
US5204519A (en) Close-contact image sensing device having a reset switch
US5119183A (en) Color scan array with addressing circuitry
JPS6313348B2 (en)
US4788445A (en) Long array photoelectric converting apparatus with insulated matrix wiring
US5196721A (en) Image reading device
JPH07161956A (en) Image sensor
US4680477A (en) Contact type document reading device with uniform line-to-line conductor capacitance
JPS61218167A (en) Line sensor
JPH03120947A (en) Image sensor
JP2586317B2 (en) Document reading device
KR20020018448A (en) thin film transistor type optical sensor
JPH022165A (en) Image sensor
JPH022676A (en) Image sensor
JPH0645578A (en) Thin film image sensor
JPS6298767A (en) Image sensor
JPS63122166A (en) Solid-state image pickup device
JP3117171B2 (en) Photoelectric conversion device
JPS61277251A (en) Image information inputting device
JPH0424965A (en) Image sensor
JPH07326720A (en) Image sensor