JPH07161746A - Semiconductor device and its manufacture - Google Patents
Semiconductor device and its manufactureInfo
- Publication number
- JPH07161746A JPH07161746A JP30620593A JP30620593A JPH07161746A JP H07161746 A JPH07161746 A JP H07161746A JP 30620593 A JP30620593 A JP 30620593A JP 30620593 A JP30620593 A JP 30620593A JP H07161746 A JPH07161746 A JP H07161746A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- bump
- bare chip
- semiconductor device
- sealing portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ベアチップの電極パッ
ド上に外部接続端子となるバンプが設けられる半導体装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a bump serving as an external connection terminal provided on an electrode pad of a bare chip.
【０００２】近年、電子機器の小型化、高速化、多機能
化に伴い、基板上に複数のベアチップを搭載するマルチ
チップモジュール（ＭＣＭ）が使用されてきている。そ
のため、個々のベアチップの信頼性を向上させる必要が
あると共に、試験時等において取扱性を向上させる必要
がある。In recent years, as electronic devices have become smaller, faster, and more multifunctional, a multi-chip module (MCM) having a plurality of bare chips mounted on a substrate has been used. Therefore, it is necessary to improve the reliability of each bare chip and to improve the handleability during a test or the like.
【０００３】[0003]
【従来の技術】従来、マルチチップモジュールは、高密
度実装による回路の小型化、信号伝送速度の向上を図る
ことを目的として、基板上に複数のベアチップが実装さ
れる。実装は、ワイヤボンディングやフリップチップ等
で行われるが、ワイヤボンディングによる場合にはワイ
ヤループが障害になることがあり、バンプにより接続す
るフリップチップが主流になってきている。2. Description of the Related Art Conventionally, in a multi-chip module, a plurality of bare chips are mounted on a substrate for the purpose of miniaturizing a circuit by high-density mounting and improving a signal transmission speed. The mounting is performed by wire bonding, flip chip, or the like, but in the case of wire bonding, the wire loop may be an obstacle, and flip chips that are connected by bumps have become the mainstream.
【０００４】この場合、個々のベアチップは、ウェハよ
りダイシングされてバンプが形成された後にキャリア等
に搭載され、試験装置に搬送されて試験された後に実装
又は出荷される。In this case, the individual bare chips are mounted on a carrier or the like after being diced from the wafer to form bumps, transported to a test device and tested, and then mounted or shipped.
【０００５】一方、シリコンウェハ等で形成された基板
上に、バンプが形成されたベアチップが複数個フリップ
チップにより実装され、そしてベアチップに樹脂を落と
し込んでそれぞれを密封状態にすることにより試験時等
におけるベアチップへの影響を防止する。On the other hand, a plurality of bare chips having bumps are mounted by flip chips on a substrate formed of a silicon wafer or the like, and a resin is dropped onto the bare chips to make each of them hermetically sealed, for example during a test. Prevents the effect on bare chips.
【０００６】このようなマルチチップモジュールは、特
性試験が行われた後、例えばマザーボードに搭載されて
冷却装置内に設置されるものである。[0006] Such a multi-chip module is mounted on, for example, a mother board after a characteristic test, and installed in a cooling device.
【０００７】[0007]
【発明が解決しようとする課題】しかし、一般の半導体
装置は樹脂やセラミックによりパッケージングされて搬
送、試験、出荷されるが、ベアチップはそのままの状態
であることから、光、埃、水蒸気などの外界の条件や搬
送、出荷時の衝撃に対して無防備な状態であり信頼性の
低下を招くという問題がある。However, although a general semiconductor device is packaged with resin or ceramic and is transported, tested, and shipped, the bare chip remains as it is, and therefore, light, dust, water vapor, etc. There is a problem in that reliability is deteriorated because it is unprotected against external conditions, impacts during transportation, and shipping.
【０００８】また、基板へのベアチップの実装後に該ベ
アチップの保護のために樹脂により密封しているが、特
性試験により１個のベアチップの不良が判明しても交換
することができず基板全体が不良となって歩留りが低下
するという問題がある。Further, after the bare chip is mounted on the substrate, it is sealed with resin for protection of the bare chip. However, even if a defect of one bare chip is found by a characteristic test, it cannot be replaced and the entire substrate cannot be replaced. There is a problem that it becomes defective and the yield decreases.
【０００９】そこで、本発明は上記課題に鑑みなされた
もので、個々のベアチップの信頼性の向上及び歩留りの
向上を図る半導体装置を提供することを目的とする。Therefore, the present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor device for improving the reliability and yield of each bare chip.
【００１０】[0010]
【課題を解決するための手段】上記課題は、電極パッド
が所定数形成されたベアチップと、該電極パッド上に形
成されるバンプと、少なくとも該バンプの所定部分を表
出させて該ベアチップを封止する封止部と、で構成する
ことにより解決される。The above object is to seal a bare chip by exposing a bare chip having a predetermined number of electrode pads formed thereon, a bump formed on the electrode pad, and at least a predetermined portion of the bump. And a sealing portion that stops.
【００１１】また、この半導体装置はベアチップを、形
成された電極パッド面の反対面で支持手段に着脱自在に
固定する工程と、該電極パッド上に第１のパッドを形成
する工程と、該支持手段上の該ベアチップの周囲に樹脂
モールドにより封止部を形成する工程と、該封止部より
該第１のバンプの表面を露出させる工程と、該露出させ
た第１のバンプ上に、該封止部より突出する第２のバン
プを形成する工程と、により製造される。Also, in this semiconductor device, a bare chip is detachably fixed to a supporting means on the surface opposite to the formed electrode pad surface; a step of forming a first pad on the electrode pad; A step of forming a sealing portion around the bare chip on the means by resin molding, a step of exposing the surface of the first bump from the sealing portion, and a step of exposing the exposed first bump on the exposed surface of the first bump. And a step of forming a second bump protruding from the sealing portion.
【００１２】[0012]
【作用】上述のように、本発明の半導体装置は、ベアチ
ップの電極パッドよりバンプを表出させてその周囲に封
止部が形成される。すなわち、ベアチップより外部接続
のための端子としてバンプを直接表出させて封止部が形
成され、一般に使用されるリードフレームやテープリー
ドが省かれて構成されており、搬送、出荷又は単体の試
験における外界条件や衝撃に対して封止部が保護するこ
ととなり信頼性の向上を図ることが可能となる。As described above, in the semiconductor device of the present invention, the bump is exposed from the electrode pad of the bare chip and the sealing portion is formed around the bump. That is, a bump is directly exposed as a terminal for external connection from a bare chip to form a sealing portion, and a commonly used lead frame or tape lead is omitted. Since the sealing portion is protected against the external conditions and impact in the above, the reliability can be improved.
【００１３】また、ベアチップに封止部が形成されるこ
とから、基板実装後に樹脂により密封する必要がなく、
１個のベアチップが不良であっても交換自在であり実装
基板の歩留りの向上を図ることが可能となる。Further, since the bare chip is formed with the sealing portion, it is not necessary to seal it with resin after mounting on the substrate,
Even if one bare chip is defective, it can be replaced and the yield of mounting boards can be improved.
【００１４】一方、このような半導体装置を、支持手段
で位置決め固定し、第１のバンプ、封止部、第２のバン
プを順次形成することで、複雑な工程を必要とせず容易
に製造することが可能となるものである。On the other hand, such a semiconductor device is positioned and fixed by the supporting means, and the first bump, the sealing portion, and the second bump are sequentially formed, so that the semiconductor device can be easily manufactured without requiring complicated steps. It is possible.
【００１５】[0015]
【実施例】図１に、本発明の一実施例の構成図を示す。
図１（Ａ）は断面図、図１（Ｂ）は背面斜視図、図１
（Ｃ）は斜視図である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows a block diagram of an embodiment of the present invention.
1A is a sectional view, FIG. 1B is a rear perspective view, and FIG.
(C) is a perspective view.
【００１６】図１（Ａ）〜（Ｃ）に示す半導体装置１１
は、ベアチップ１２上に所定数の電極パッド１２ａが形
成されており、該電極パッド１２ａ上に第１のバンプで
ある例えば金（又は銅）バンプ１３が形成され、該金バ
ンプ１３上に第２のバンプである例えば半田バンプ１４
が形成される。A semiconductor device 11 shown in FIGS. 1A to 1C.
Has a predetermined number of electrode pads 12a formed on the bare chip 12, a first bump, for example, a gold (or copper) bump 13 is formed on the electrode pad 12a, and a second bump is formed on the gold bump 13. Bumps such as solder bumps 14
Is formed.
【００１７】そして、ベアチップ１２の周囲であって、
電極パッド１２ａ面の反対面（背面）１２ｂ及び半田バ
ンプ１４の所定部分が表出されて封止部１５が形成され
る。この場合、封止部１５の半田バンプ１４の表出する
部分には溝１６ａ，１６ｂが形成される。Then, around the bare chip 12,
A surface (back surface) 12b opposite to the surface of the electrode pad 12a and a predetermined portion of the solder bump 14 are exposed to form a sealing portion 15. In this case, the grooves 16a and 16b are formed in the exposed portions of the solder bumps 14 of the sealing portion 15.
【００１８】そこで、図２に、図１の製造工程図を示
す。まず、図２（Ａ）に示すように、支持手段であるポ
リイミド等のテープ（又はリードフレーム）２１上にベ
アチップ１２の大きさに対応した溝２１ａがハーフエッ
チングにより形成され、該溝２１ａ内に固定剤としてペ
ースト２２が盛られる。そして、このペースト２２によ
り着脱自在にベアチップ１２の電極パッド１２ａ面の反
対面（背面）１２ｂがダイス付けされる（図２
（Ｂ））。Therefore, FIG. 2 shows a manufacturing process diagram of FIG. First, as shown in FIG. 2A, a groove 21a corresponding to the size of the bare chip 12 is formed by half etching on a tape (or lead frame) 21 made of polyimide or the like, which is a supporting means, and is formed in the groove 21a. Paste 22 is placed as a fixing agent. Then, with this paste 22, the surface (back surface) 12b opposite to the surface of the electrode pad 12a of the bare chip 12 is detachably attached (FIG. 2).
(B)).
【００１９】続いて、ベアチップ１２の電極パッド１２
ａ上に、ワイヤボンディング装置により金ワイヤ（又は
銅ワイヤ）２３の先端を熱圧着させてボンディングボー
ル２３ａを形成し（図２（Ｃ））、ワイヤ部分を切断す
ることにより第１のバンプとしての金バンプ１３（ボン
ディングボール２３ａ）を形成する（図２（Ｄ））。こ
れを上金型２４ａ及び下金型２４ｂで形成されるキャビ
ティ内に配置させる。この場合、上金型２４ａには金バ
ンプ１３の配列方向に対応した突部２４ａ1 ，２４ａ2
が形成されている（図２（Ｅ））。Subsequently, the electrode pad 12 of the bare chip 12
A tip of a gold wire (or a copper wire) 23 is thermocompression-bonded on a by a wire bonding device to form a bonding ball 23a (FIG. 2C), and the wire portion is cut to form a first bump. Gold bumps 13 (bonding balls 23a) are formed (FIG. 2D). This is placed in the cavity formed by the upper mold 24a and the lower mold 24b. In this case, the upper mold 24a has protrusions 24a 1 and 24a 2 corresponding to the arrangement direction of the gold bumps 13.
Are formed (FIG. 2 (E)).
【００２０】次に、上下金型２４ａ，２４ｂ内にモール
ド樹脂２５を充填し（図２（Ｆ））、樹脂封止後に上下
金型２４ａ，２４ｂより取り出す（図２（Ｇ））。この
場合、ベアチップ１２の側部におけるモールド樹脂２５
の厚さは例えば１５０〜２００μm で形成される。ま
た、モールド樹脂２５の上記突部２４ａ1 ，２４ａ2 に
対応する部分には凹部（溝）２５ａ，２５ｂが形成され
る。Next, the mold resin 25 is filled in the upper and lower molds 24a and 24b (FIG. 2 (F)) and taken out from the upper and lower molds 24a and 24b after resin sealing (FIG. 2 (G)). In this case, the molding resin 25 on the side of the bare chip 12
Is formed to have a thickness of 150 to 200 μm, for example. Further, recesses (grooves) 25a, 25b are formed in the portions of the mold resin 25 corresponding to the protrusions 24a 1 , 24a 2 .
【００２１】続いて、凹部２５ａ，２５ｂ部分でモール
ド樹脂２５部分から金バンプ１３の表面までホーニング
（イオンによる研削）を行い（図２（Ｈ））、溝１６
ａ，１６ｂを形成して、金バンプ１３を表出させた封止
部１５が形成される（図２（Ｉ））。そして、金バンプ
１３上に半田バンプ１４を該封止部１５の表面より突出
させて形成される（図２（Ｊ））。このように形成され
た半導体装置１１は基板への実装時にテープ２１より分
離されるものである。Subsequently, honing (grinding with ions) is performed from the mold resin 25 portion to the surface of the gold bump 13 in the concave portions 25a and 25b (FIG. 2 (H)), and the groove 16 is formed.
By forming a and 16b, the sealing portion 15 exposing the gold bumps 13 is formed (FIG. 2 (I)). Then, the solder bumps 14 are formed on the gold bumps 13 so as to protrude from the surface of the sealing portion 15 (FIG. 2 (J)). The semiconductor device 11 thus formed is separated from the tape 21 when mounted on a substrate.
【００２２】ここで、図３に、図２の金バンプ形成の説
明図を示す。図３（Ａ）に示すように、ボンディング装
置におけるキャピラリ２６の先端より金ワイヤ２３を引
き出し、その先端をベアチップ１２の電極パッド１２ａ
上に圧接してボンディングボール２３ａを形成し、図３
（Ｂ）に示すようにキャピラリ２６を矢印方向に移動さ
せることでボンディングボール２３ａよりワイヤ２３を
切断するものである。Here, FIG. 3 shows an explanatory view of the gold bump formation of FIG. As shown in FIG. 3A, the gold wire 23 is pulled out from the tip of the capillary 26 in the bonding apparatus, and the tip is attached to the electrode pad 12a of the bare chip 12.
The bonding ball 23a is formed by pressing the upper surface,
As shown in (B), the wire 23 is cut from the bonding ball 23a by moving the capillary 26 in the arrow direction.
【００２３】また、図４に、図２の他のバンプ形成の説
明図を示す。図４（Ａ）において、薄い銅板２７が用意
される。この銅板２７はベアチップ１２の電極パッド１
２ａに対応させた突起部２７ａが一体に形成されてい
る。この銅板２７の突起部２７ａを電極パッド１２ａ上
に位置させて導電性接着剤等により固着させ、上面より
エッチングを行うことにより、図４（Ｂ）に示すように
突起部２７ａのみを残して銅バンプ１３ａが形成される
ものである。FIG. 4 is an explanatory view of another bump formation shown in FIG. In FIG. 4A, a thin copper plate 27 is prepared. This copper plate 27 is the electrode pad 1 of the bare chip 12.
The protrusion 27a corresponding to 2a is integrally formed. The protrusions 27a of the copper plate 27 are positioned on the electrode pads 12a and fixed by a conductive adhesive or the like, and etching is performed from the upper surface to leave only the protrusions 27a as shown in FIG. The bumps 13a are formed.
【００２４】このような銅バンプ１３ａの形成は、図４
（Ａ）に示すボンディングボール２３ａを形成する場合
よりも、高さ方向を揃えることができるものである。The formation of such copper bumps 13a is shown in FIG.
The height direction can be aligned more than in the case of forming the bonding ball 23a shown in (A).
【００２５】次に、図５〜図９に、図２の半田バンプ形
成の説明図を示す。Next, FIGS. 5 to 9 show explanatory views of the solder bump formation of FIG.
【００２６】図５（Ａ），図６（Ａ）に示すように、封
止部１５に形成された金バンプ１３（又は銅パンプ１３
ａ）が表出された溝１６ａ（１６ｂ）に半田ペースト２
８ａを印刷若しくは塗布し、又は半田球２８ｂを載置
し、半田融点以上の温度で加熱することにより、図５
（Ｂ）及び図６（Ｂ）に示すように半田の表面張力によ
り金バンプ１３（銅パンプ１３ｂ）上に半田バンプ１４
が該封止部１５の表面より突出されて形成される。As shown in FIGS. 5A and 6A, the gold bumps 13 (or the copper bumps 13) formed on the sealing portion 15 are formed.
solder paste 2 in the groove 16a (16b) where a) is exposed.
8a is printed or applied, or a solder ball 28b is placed and heated at a temperature equal to or higher than the melting point of the solder, and thus FIG.
As shown in FIGS. 6B and 6B, the solder bumps 14 are formed on the gold bumps 13 (copper bumps 13b) by the surface tension of the solder.
Are formed so as to protrude from the surface of the sealing portion 15.
【００２７】また、図７（Ａ）において、金バンプ１３
（銅バンプ１３ａ）上にフラックス２９を塗布し、半田
槽内の溶融した半田２８ｃの表面に付けることにより、
図７（Ｂ）に示すように半田２８ｃの表面張力によりフ
ラックス２９上に半田バンプ１４が封止部１５の表面よ
り突出されて形成される。Further, in FIG. 7A, the gold bump 13
By applying the flux 29 on the (copper bump 13a) and applying it to the surface of the molten solder 28c in the solder bath,
As shown in FIG. 7B, the solder bumps 14 are formed on the flux 29 by the surface tension of the solder 28c so as to protrude from the surface of the sealing portion 15.
【００２８】続いて、図８（Ａ）では、封止部１５の溝
１６ａ（１６ｂ）内の金バンプ１３（銅パンプ１３ａ）
上に球状部材である銅球３０を載置し、無電界半田めっ
き（銅−半田置換めっき）することにより、図８（Ｂ）
に示すように、銅球３０の周囲にバンプ部材である半田
めっき２８ｄが設けられて第２のバンプとして半田バン
プ１４ａが封止部１５の表面より突出されて形成され
る。これによれば、銅球３０により半田バンプ１４ａの
大きさを安定的に形成して高さを確保することができ、
全体を容易に揃えることができるものである。Subsequently, in FIG. 8A, the gold bumps 13 (copper bumps 13a) in the grooves 16a (16b) of the sealing portion 15 are formed.
By placing a copper ball 30 which is a spherical member on top and performing electroless solder plating (copper-solder displacement plating), FIG.
As shown in FIG. 3, the solder plating 28 d, which is a bump member, is provided around the copper sphere 30, and the solder bump 14 a is formed as a second bump by protruding from the surface of the sealing portion 15. According to this, the size of the solder bump 14a can be stably formed by the copper ball 30, and the height can be secured,
The whole can be easily arranged.
【００２９】そして、図９（Ａ）では、金バンプ１３
（銅バンプ１３ａ）上であって溝１６ａ（１６ｂ）の幅
の金属球（半田付け可能な金属材料）３１を載置し、溶
融半田２８ｅに浸漬することにより、図９（Ｂ）に示す
ように金属球３１の周囲に半田２８ｅが表面張力で廻り
込み半田バンプ１４ｂが封止部１５の表面より突出され
て形成されるものである。Then, in FIG. 9A, the gold bump 13
By placing a metal ball (solderable metal material) 31 on the (copper bump 13a) and having a width of the groove 16a (16b) and immersing it in the molten solder 28e, as shown in FIG. 9B. In addition, the solder 28e wraps around the metal ball 31 due to surface tension, and the solder bump 14b is formed so as to protrude from the surface of the sealing portion 15.
【００３０】ここで、図１０に、本発明の半導体装置の
搬送状態の説明図を示す。図１０（Ａ），（Ｂ）に示す
ように、上述の半導体装置１１はその背面１２ｂが製造
時に使用したテープ（又はリードフレーム）２１に着脱
自在に取り付けられた状態で搬送（出荷）される。すな
わち、本発明の半導体装置１１は、ベアチップ単体と異
なり封止部１５が形成されていることから、トレイやキ
ャリアを必要としない。Here, FIG. 10 shows an explanatory view of the carrying state of the semiconductor device of the present invention. As shown in FIGS. 10A and 10B, the semiconductor device 11 is transported (shipped) with the back surface 12b thereof being detachably attached to the tape (or the lead frame) 21 used at the time of manufacturing. . That is, the semiconductor device 11 of the present invention does not require a tray or a carrier because the sealing portion 15 is formed unlike the bare chip alone.
【００３１】また、このように搬送される半導体装置１
１は、テープ２１に取り付けられたままで単体の試験が
行われ、また出荷されるもので、実装時のみ該テープ２
１より分離されるものである。Further, the semiconductor device 1 conveyed in this way
1 is a unit that is tested while it is still attached to the tape 21, and is shipped.
It is separated from 1.
【００３２】上述のように、ベアチップ１２の周囲であ
って、背面１２ｂ及び表出させ、半田バンプ１４を突出
させて封止部１５を形成することにより、リードフレー
ムやテープリードを不要とする半導体装置１１を構成す
ることができ、これにより搬送、出荷、又は単体の試験
における外界条件や衝撃に対して封止部１５のベアチッ
プ１２を保護することとなり、信頼性の向上が図られ
る。As described above, by surrounding the bare chip 12 with the back surface 12b exposed and forming the sealing portion 15 by projecting the solder bumps 14, a semiconductor which does not require a lead frame or tape lead is formed. The device 11 can be configured, which protects the bare chip 12 of the sealing portion 15 against external conditions and impacts during transportation, shipping, or testing of a single unit, thereby improving reliability.
【００３３】また、当該半導体装置１１を基板上に複数
個実装する場合に、従来のように基板上で樹脂封止する
必要がなく、１個のベアチップ１２（半導体装置１１）
が不良であっても交換が容易であり、実装基板の歩留り
を向上させることができる。Further, when a plurality of semiconductor devices 11 are mounted on a substrate, there is no need for resin sealing on the substrate as in the conventional case, and one bare chip 12 (semiconductor device 11) is provided.
Even if it is defective, the replacement is easy and the yield of the mounting substrate can be improved.
【００３４】そして、このような半導体装置１１を図２
〜図１０に示すように複雑な工程を必要とせず容易に製
造することができるものである。Then, such a semiconductor device 11 is shown in FIG.
~ As shown in FIG. 10, it can be easily manufactured without requiring complicated steps.
【００３５】また、搬送を搬送テープ３２やリードフレ
ーム（図示せず）等で行うことが可能となって、トレイ
やキャリアを必要とせず、取扱い性を向上させることが
できるものである。Further, since the carrier tape 32, the lead frame (not shown) or the like can be used for carrying, the tray and the carrier are not required, and the handleability can be improved.
【００３６】次に、図１１に、本発明の他の実施例の縦
側断面図を示す。図１１（Ａ）の半導体装置１１A は、
図１のような溝ではなく半田バンプ１４部分で段差が形
成された封止部１５ａをベアチップ１２の周囲に形成し
た場合を示している。また、図１１（Ｂ）の半導体装置
１１B は溝や段差を形成せずに金バンプ１３と略同一高
さで封止部１５ｂを形成した場合を示している。何れに
おいても半田バンプ１４は封止部１５ａ，１５ｂの高さ
より突出して形成される。Next, FIG. 11 shows a vertical sectional view of another embodiment of the present invention. The semiconductor device 11 A in FIG.
It shows a case where a sealing portion 15a having a step formed at the solder bump 14 is formed around the bare chip 12 instead of the groove as shown in FIG. Further, the semiconductor device 11 B of FIG. 11B shows a case where the sealing portion 15 b is formed at substantially the same height as the gold bump 13 without forming a groove or a step. In any case, the solder bumps 14 are formed so as to protrude from the height of the sealing portions 15a and 15b.
【００３７】そこで、図１２に、図１１（Ａ）の製造工
程図を示す。図中、図１２（Ａ）〜（Ｄ）は図２（Ａ）
〜（Ｄ）と同様であり、説明を省略する。図１２（Ｅ）
において、テープ２１に取り付けられて金バンプ１３が
形成されたベアチップ１２が上金型４１ａ及び下金型４
１ｂで形成されるキャビティ内に配置される。この場
合、上金型４１ａには金バンプ１３の配置方向に段差４
１ａ1 ，４１ａ2 が形成されている。Therefore, FIG. 12 shows a manufacturing process diagram of FIG. 12A to 12D are shown in FIG. 2A.
~ (D) is the same, and the description is omitted. Figure 12 (E)
In the above, the bare chip 12 attached to the tape 21 and having the gold bumps 13 formed thereon is the upper die 41 a and the lower die 4
It is placed in the cavity formed by 1b. In this case, the upper mold 41a has a step 4 in the arrangement direction of the gold bumps 13.
1a 1 and 41a 2 are formed.
【００３８】そして、上下金型４１ａ，４１ｂ内にモー
ルド樹脂４２が充填され（図１２（Ｆ））、樹脂封止後
に上下金型４１ａ，４１ｂより取り出す（図１２
（Ｇ））。この場合、モールド樹脂４２部分の上記上金
型４１ａの段差４１ａ1 ，４１ａ2に対応する部分に段
差４３ａ，４３ｂが形成される。Then, the mold resin 42 is filled in the upper and lower molds 41a and 41b (FIG. 12 (F)) and taken out from the upper and lower molds 41a and 41b after resin sealing (FIG. 12).
(G)). In this case, steps 43a and 43b are formed in the portions of the mold resin 42 corresponding to the steps 41a 1 and 41a 2 of the upper die 41a.
【００３９】続いて、段差４３ａ，４３ｂ部分でモール
ド樹脂４２及び金バンプ１３の表面までホーニングを行
い（図１２（Ｈ））、金バンプ１３を表出させた封止部
１５ａが形成される（図１２（Ｉ））。そして、金バン
プ１３上に半田バンプ１４（１４ａ，１４ｂ）を図５〜
図９に示すように形成する（図１２（Ｊ））。そして、
基板への実装時にはテープ２１より分離するものであ
る。Subsequently, honing is performed up to the surfaces of the mold resin 42 and the gold bumps 13 at the steps 43a and 43b (FIG. 12 (H)), and the sealing portion 15a exposing the gold bumps 13 is formed ( FIG. 12 (I)). Then, the solder bumps 14 (14a, 14b) are provided on the gold bumps 13 as shown in FIGS.
It is formed as shown in FIG. 9 (FIG. 12 (J)). And
It is separated from the tape 21 when it is mounted on the substrate.
【００４０】このように、図２と同様に、複雑な工程を
必要とせず容易に半導体装置１１Aを製造することがで
きるものである。As described above, as in the case of FIG. 2, the semiconductor device 11 A can be easily manufactured without requiring complicated steps.
【００４１】なお、上記実施例では、封止部１５，１５
ａ，１５ｂを形成するにあたり、ベアチップ１２の背面
１２ｂを表出させた場合を示したが、該背面１２ｂにお
いても薄く（１５０μm 〜２００μm ）樹脂を形成させ
てもよい。In the above embodiment, the sealing parts 15, 15
Although the back surface 12b of the bare chip 12 is exposed when forming a and 15b, a thin resin (150 μm to 200 μm) may be formed on the back surface 12b.
【００４２】[0042]
【発明の効果】以上のように本発明によれば、ベアチッ
プの電極パッドよりバンプを表出させてその周囲に封止
部を形成することにより、リードフレームやテープリー
ドが省かれて構成され、個々のベアチップの信頼性の向
上及び実装基板の歩留りの向上を図ることができるもの
である。As described above, according to the present invention, the bumps are exposed from the electrode pads of the bare chip and the sealing portion is formed around the bumps, whereby the lead frame and the tape leads are omitted. It is possible to improve the reliability of each bare chip and the yield of the mounting substrate.
【図１】本発明の一実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.
【図２】図１の製造工程図である。FIG. 2 is a manufacturing process diagram of FIG. 1.
【図３】図２の金バンプの説明図である。FIG. 3 is an explanatory view of the gold bump of FIG.
【図４】図２の他のバンプ形成の説明図である。FIG. 4 is an explanatory diagram of another bump formation of FIG.
【図５】図２の半田バンプ形成の説明図（１）である。5 is an explanatory diagram (1) of forming the solder bumps of FIG. 2. FIG.
【図６】図２の半田バンプ形成の説明図（２）である。FIG. 6 is an explanatory diagram (2) of forming the solder bumps in FIG. 2;
【図７】図２の半田バンプ形成の説明図（３）である。FIG. 7 is an explanatory diagram (3) of forming the solder bump of FIG.
【図８】図２の半田バンプ形成の説明図（４）である。FIG. 8 is an explanatory diagram (4) of forming the solder bumps in FIG. 2;
【図９】図２の半田バンプ形成の説明図（５）である。FIG. 9 is an explanatory view (5) of forming the solder bumps in FIG. 2;
【図１０】本発明の半導体製造の搬送状態の説明図であ
る。FIG. 10 is an explanatory diagram of a transportation state in semiconductor manufacturing according to the present invention.
【図１１】本発明の他の実施例の縦側断面図である。FIG. 11 is a vertical cross-sectional view of another embodiment of the present invention.
【図１２】図１１（Ａ）の製造工程図である。FIG. 12 is a manufacturing process diagram of FIG.
１１，１１A ，１１B 半導体装置 １２ ベアチップ １２ａ 電極パッド １３ 金バンプ １３ａ 銅バンプ １４，１４ａ，１４ｂ 半田バンプ １５，１５ａ，１５ｂ 封止部 １６ａ，１６ｂ 溝 ２１ テープ ２３ 金ワイヤ ２３ａ ボンディングボール ２４ａ，４１ａ 上金型 ２４ｂ，４１ｂ 下金型 ２５，４２ モールド樹脂 ２５ａ，２５ｂ 凹部 ２７ 銅板 ２７ａ 突起部 ３０ 銅球 ３１ 金属球 ４３ａ，４３ｂ 段差11, 11 A , 11 B Semiconductor device 12 Bare chip 12a Electrode pad 13 Gold bump 13a Copper bump 14, 14a, 14b Solder bump 15, 15a, 15b Sealing part 16a, 16b Groove 21 Tape 23 Gold wire 23a Bonding ball 24a, 41a Upper mold 24b, 41b Lower mold 25,42 Mold resin 25a, 25b Recessed portion 27 Copper plate 27a Projection portion 30 Copper ball 31 Metal ball 43a, 43b Step
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/321 23/28 Ｊ 8617−4Ｍ Ｅ 8617−4Ｍ (72)発明者 米田 義之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 辻 和人 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内Continuation of the front page (51) Int.Cl. 6 Identification number Reference number within the agency FI Technical indication location H01L 21/321 23/28 J 8617-4M E 8617-4M (72) Inventor Yoshiyuki Yoneda Nakahara-ku, Kawasaki-shi, Kanagawa 1015 Kamiodanaka, Fujitsu Limited (72) Inventor Kazuto Tsuji 1015, Kamiodanaka, Nakahara-ku, Kawasaki, Kanagawa Prefecture Fujitsu Limited
Claims (6)
たベアチップ（１２）と、 該電極パッド（１２ａ）上に形成されるバンプ（１３，
１３ａ，１４，１４ａ，１４ｂ）と、 少なくとも該バンプ（１３，１３ａ，１４，１４ａ，１
４ｂ）の所定部分を表出させて該ベアチップ（１２）を
封止する封止部（１５，１５ａ，１５ｂ）と、 を有することを特徴とする半導体装置。1. A bare chip (12) having a predetermined number of electrode pads (12a) formed thereon, and bumps (13,) formed on the electrode pads (12a).
13a, 14, 14a, 14b) and at least the bumps (13, 13a, 14, 14a, 1)
4b) and a sealing portion (15, 15a, 15b) for exposing a predetermined portion of the bare chip (12) to seal the bare chip (12), and a semiconductor device.
は、前記ベアチップ（１２）の前記電極パッド（１２
ａ）面の反対面（１２ｂ）を表出させて該ベアチップ
（１２）を封止することを特徴とする請求項１記載の半
導体装置。2. The sealing portion (15, 15a, 15b)
Is the electrode pad (12) of the bare chip (12).
2. The semiconductor device according to claim 1, wherein the bare chip (12) is sealed by exposing the surface (12b) opposite to the surface (a).
ａ）上に形成される第１のバンプ（１３，１３ａ）と、
該第１のバンプ（１３，１３ａ）上に形成された第２の
バンプ（１４，１４ａ，１４ｂ）とにより構成され、該
第２のバンプ（１４，１４ａ，１４ｂ）の所定部分が前
記封止部（１５，１５ａ，１５ｂ）より表出されること
を特徴とする請求項１記載の半導体装置。3. The electrode pads (12) are formed on the bumps.
a) first bumps (13, 13a) formed on
A second bump (14, 14a, 14b) formed on the first bump (13, 13a), and a predetermined portion of the second bump (14, 14a, 14b) is sealed by the sealing. The semiconductor device according to claim 1, wherein the semiconductor device is expressed by a portion (15, 15a, 15b).
パッド（１２ａ）面の反対面で支持手段（２１）に着脱
自在に固定する工程と、 該電極パッド（１２ａ）上に第１のバンプ（１３，１３
ａ）を形成する工程と、 該支持手段（２１）上の該ベアチップ（１２）の周囲に
樹脂モールドにより封止部（１５，１５ａ，１５ｂ）を
形成する工程と、 該封止部（１５，１５ａ，１５ｂ）より該第１のバンプ
（１３，１３ａ）の表面を露出させる工程と、 該露出させた第１のバンプ（１３，１３ａ）上に、該封
止部（１５，１５ａ，１５ｂ）より突出する第２のバン
プ（１４，１４ａ，１４ｂ）を形成する工程と、 を有することを特徴とする半導体装置の製造方法。4. A step of detachably fixing a bare chip (12) to a supporting means (21) on the surface opposite to the surface of the formed electrode pad (12a), and a first bump on the electrode pad (12a). (13,13
a), a step of forming a sealing part (15, 15a, 15b) around the bare chip (12) on the supporting means (21) by resin molding, and the sealing part (15, 15a, 15b) exposing the surface of the first bump (13, 13a), and the sealing portion (15, 15a, 15b) on the exposed first bump (13, 13a). And a step of forming second bumps (14, 14a, 14b) that further project, and a method of manufacturing a semiconductor device, comprising:
的に半導体素子をバンプ接続する半導体装置の製造方法
において、 前記パッド上に第１のバンプ（１３，１３ａ）を形成す
る工程と、 該第１のバンプ（１３，１３ａ）上に球状部材（３０）
を位置させる工程と、 該球状部材（３０）の表面にバンプ部材（２８ｄ）を設
けて第２のバンプ（１４，１４ａ，１４ｂ）を形成する
工程と、 を含むことを特徴とする半導体装置の製造方法。5. A method of manufacturing a semiconductor device, wherein bumps are formed on predetermined pads to relatively connect semiconductor elements to each other by bumps, and a step of forming first bumps (13, 13a) on the pads, A spherical member (30) on the first bumps (13, 13a)
And a step of providing a bump member (28d) on the surface of the spherical member (30) to form a second bump (14, 14a, 14b). Production method.
２）に所定数形成されたパッド（１２ａ）上に前記第１
のバンプ（１３，１３ａ）を形成して樹脂をモールドす
る工程と、 該第１のバンプ（１３，１３ａ）の表面を露出させる工
程と、 該第１のバンプ（１３，１３ａ）上に前記球状部材（３
０）を内部する前記第２のバンプ（１４，１４ａ，１４
ｂ）を形成する工程と、 を含むことを特徴とする請求項５記載の半導体装置の製
造方法。6. A bare chip (1 as the semiconductor element
2) On the pad (12a) formed in a predetermined number, the first
Forming the bumps (13, 13a) and molding the resin, exposing the surface of the first bumps (13, 13a), and the spherical shape on the first bumps (13, 13a). Material (3
0) inside the second bumps (14, 14a, 14)
The method of manufacturing a semiconductor device according to claim 5, further comprising the step of forming b).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30620593A JPH07161746A (en) | 1993-12-07 | 1993-12-07 | Semiconductor device and its manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30620593A JPH07161746A (en) | 1993-12-07 | 1993-12-07 | Semiconductor device and its manufacture |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07161746A true JPH07161746A (en) | 1995-06-23 |
Family
ID=17954263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30620593A Withdrawn JPH07161746A (en) | 1993-12-07 | 1993-12-07 | Semiconductor device and its manufacture |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07161746A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
-
1993
- 1993-12-07 JP JP30620593A patent/JPH07161746A/en not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0773584A3 (en) * | 1995-11-08 | 2000-02-02 | Fujitsu Limited | Device having resin package and method of producing the same |
| US6159770A (en) * | 1995-11-08 | 2000-12-12 | Fujitsu Limited | Method and apparatus for fabricating semiconductor device |
| US6329711B1 (en) | 1995-11-08 | 2001-12-11 | Fujitsu Limited | Semiconductor device and mounting structure |
| US6573121B2 (en) | 1995-11-08 | 2003-06-03 | Fujitsu Limited | Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame |
| US6856017B2 (en) | 1995-11-08 | 2005-02-15 | Fujitsu Limited | Device having resin package and method of producing the same |
| US7144754B2 (en) | 1995-11-08 | 2006-12-05 | Fujitsu Limited | Device having resin package and method of producing the same |
| WO2001020676A1 (en) * | 1999-09-14 | 2001-03-22 | Alpha Metals, Inc. | Flip chip having integral mask and underfill providing two-stage bump formation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3069792B2 (en) | Chip size semiconductor package, assembly thereof, and method of manufacturing the same | |
| KR100587851B1 (en) | A method of manufacturing a semiconductor device | |
| US5849608A (en) | Semiconductor chip package | |
| JPH08153834A (en) | Mcm carrier | |
| KR19980070074A (en) | Manufacturing Method of Semiconductor Device | |
| US6169022B1 (en) | Method of forming projection electrodes | |
| US6953709B2 (en) | Semiconductor device and its manufacturing method | |
| JPH07161746A (en) | Semiconductor device and its manufacture | |
| KR100674501B1 (en) | Method for attaching semiconductor chip using flip chip bonding technic | |
| JP2949969B2 (en) | Film carrier semiconductor device | |
| JP2001185585A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1074887A (en) | Electronic part and its manufacture | |
| JP2907195B2 (en) | Method for manufacturing semiconductor device | |
| JP4948035B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JPH10289923A (en) | Manufacture of semiconductor package | |
| JPH07254654A (en) | Manufacture of semiconductor device | |
| KR20010017869A (en) | Multi-chip semiconductor package | |
| KR100520443B1 (en) | Chip scale package and its manufacturing method | |
| KR100446913B1 (en) | Semiconductor device without use of chip carrier and method for making the same | |
| JPH10335386A (en) | Semiconductor mounting method | |
| JP2000252324A (en) | Semiconductor package and manufacture thereof | |
| JP2753408B2 (en) | Connection method of semiconductor chip | |
| JP2002313979A (en) | Interposer and electronic circuit device | |
| KR20010034214A (en) | Semiconductor device, method for manufacturing the same, and mounting structure of the same | |
| KR100195507B1 (en) | Slim type semiconductor chip package device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |