JPH0715680A - Television receiver - Google Patents
Television receiverInfo
- Publication number
- JPH0715680A JPH0715680A JP5152048A JP15204893A JPH0715680A JP H0715680 A JPH0715680 A JP H0715680A JP 5152048 A JP5152048 A JP 5152048A JP 15204893 A JP15204893 A JP 15204893A JP H0715680 A JPH0715680 A JP H0715680A
- Authority
- JP
- Japan
- Prior art keywords
- image data
- signal
- rom
- video signal
- television receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、テレビジョン放送を受
信して画像を表示するテレビジョン受像機に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television receiver for receiving a television broadcast and displaying an image.
【0002】[0002]
【従来の技術】テレビジョン受像機においては、テレビ
ジョンを受信して画面に表示している画像に選局してい
るチャンネルの数字及び音量の大、小を示す符号等のキ
ャラクタを表示できるようにしたものがある。図8はこ
の種の従来のテレビジョン受像機の要部構成を示すブロ
ック図である。アンテナ14が受信したテレビジョン放送
のテレビジョン信号はチューナ13へ入力される。チュー
ナ13で選局されチューナ13から出力される映像信号はセ
レクタ16の一側切換端子16a へ与えられる。録画再生機
接続端子15に入力された図示していない例えばビデオテ
ープレゴーダが再生した映像信号である画像データはセ
レクタ16の他側切換端子16b へ与えられる。セレクタ16
の共通端子16c の映像信号は映像付加回路18へ入力され
る。2. Description of the Related Art In a television receiver, it is possible to display a character such as a numeral of a channel selected for an image displayed on a screen by receiving a television and a sign indicating a high or low volume. There is something I did. FIG. 8 is a block diagram showing a main configuration of a conventional television receiver of this type. The television signal of the television broadcast received by the antenna 14 is input to the tuner 13. The video signal selected by the tuner 13 and output from the tuner 13 is given to the one-side switching terminal 16a of the selector 16. Image data, which is a video signal reproduced by, for example, a video tape regarder (not shown), which is input to the recording / playback device connection terminal 15, is supplied to the other side switching terminal 16b of the selector 16. Selector 16
The video signal from the common terminal 16c of is input to the video adding circuit 18.
【0003】映像付加回路18には、表示画像に表示すべ
き選局しているチャンネルの数字及び音量の大、小を示
す棒グラフ等のキャラクタデータを記憶しているキャラ
クタジェネレータ17からの映像信号が入力される。そし
てセレクタ16及びキャラクタジェネレータ17は、CPU 11
により制御されるようになっている。映像付加回路18か
ら出力されるキャラクタデータが付加された映像信号
は、映像信号処理回路9へ入力される。映像信号処理回
路9から出力された映像信号はCRT (陰極線管)10へ与
えられるようになっている。The video addition circuit 18 receives a video signal from the character generator 17 which stores character data such as a bar graph showing the number and volume of the selected channel to be displayed in the display image. Is entered. Then, the selector 16 and the character generator 17 are
It is controlled by. The video signal added with the character data output from the video adding circuit 18 is input to the video signal processing circuit 9. The video signal output from the video signal processing circuit 9 is applied to a CRT (cathode ray tube) 10.
【0004】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ16を切換制御して、チュー
ナ13からの映像信号を選択し、またキャラクタジェネレ
ータ17のキャラクタデータを読出し制御すると、映像付
加回路18でテレビジョン放送の映像信号に、キャラクタ
ジェネレータ17から読出したキャラクタデータが付加さ
れる。そしてキャラクタデータを付加した映像信号を映
像信号処理回路9を介してCRT 10へ与えて、CRT 10の画
面にはテレビジョン放送の映像信号により表示された画
像に、キャラクタデータによるキャラクタが表示され
る。Next, the operation of this television receiver will be described. When the CPU 11 controls switching of the selector 16 to select the video signal from the tuner 13 and controls the reading of the character data of the character generator 17, the video addition circuit 18 outputs the video signal of the television broadcast from the character generator 17. The read character data is added. Then, the video signal to which the character data is added is given to the CRT 10 via the video signal processing circuit 9, and the character of the character data is displayed on the screen of the CRT 10 in the image displayed by the video signal of the television broadcast. .
【0005】またセレクタ16を切換制御して、ビデオテ
ープレコーダにより再生した映像信号を選択した場合
は、選択したビデオテープレコーダにより再生した映像
信号が映像付加回路18へ入力されて、再生した映像信号
にキャラクタデータが付加される。そしてキャラクタデ
ータを付加した映像信号が映像信号処理回路9を介して
CRT 10へ与えられる。それによりCRT 10の画面には、ビ
デオテープレコーダにより再生した映像信号により表示
された画像にキャラクタデータによるキャラクタを表示
する。When the video signal reproduced by the video tape recorder is selected by switching the selector 16, the video signal reproduced by the selected video tape recorder is input to the video adding circuit 18 and reproduced. Character data is added to. Then, the video signal to which the character data is added is transmitted via the video signal processing circuit 9.
Given to CRT 10. As a result, the character of the character data is displayed on the screen of the CRT 10 in the image displayed by the video signal reproduced by the video tape recorder.
【0006】[0006]
【発明が解決しようとする課題】前述したように従来の
テレビジョン受像機は、キャラクタジェネレータに記憶
させたキャラクタデータにより、選局しているチャンネ
ルの数字及び音量の大、小を示す符号等のキャラクタを
表示する。そこで、このようなキャラクタ以外に、例え
ばテレビジョン放送及び録画再生機により再生した画像
を表示しないときに、テストパターン、風景等の画像を
表示することも考えられるが、そのような画像を表示す
る画像データを単にキャラクタジェネレータに記憶する
ことによって実現することができないという問題があ
る。本発明は斯かる問題に鑑み、テストパターン及び風
景等の画像を高解像度で表示することができるテレビジ
ョン受像機を提供することを目的とする。As described above, the conventional television receiver uses the character data stored in the character generator to display the number of the selected channel and the code indicating the volume of the channel. Display the character. Therefore, in addition to such characters, it is possible to display an image such as a test pattern or landscape when not displaying an image reproduced by, for example, a television broadcast or a recording / reproducing device. However, such an image is displayed. There is a problem that it cannot be realized by simply storing the image data in the character generator. The present invention has been made in view of the above problems, and an object of the present invention is to provide a television receiver capable of displaying an image such as a test pattern and a landscape with high resolution.
【0007】[0007]
【課題を解決するための手段】本発明に係るテレビジョ
ン受像機は、少なくとも1フィールド分の画像データを
記憶するROM を備え、該ROM に記憶している画像データ
を読出して画像を表示する構成にする。A television receiver according to the present invention comprises a ROM for storing at least one field of image data, and reads the image data stored in the ROM to display an image. To
【0008】[0008]
【作用】少なくとも1フィールド分の所定の画像データ
をROM に予め記憶しておく。ROM に記憶した画像データ
を読出し、読出した画像データによる画像を画面に表示
する。これにより、画面にはテレビジョン放送及び再生
画像データによる画面以外の解像度が高い画像を表示で
きる。The predetermined image data for at least one field is stored in the ROM in advance. The image data stored in the ROM is read and the image based on the read image data is displayed on the screen. As a result, it is possible to display on the screen an image with high resolution other than the screen based on the television broadcast and the reproduced image data.
【0009】[0009]
【実施例】以下本発明をその実施例を示す図面により詳
述する。図1は本発明に係るテレビジョン受像機の要部
構成を示すブロック図である。アンテナ14が受信したテ
レビジョン放送のテレビジョン信号はチューナ13へ入力
される。チューナ13で選局され、チューナ13から出力さ
れる映像信号はセレクタ16の一側切換端子16a へ与えら
れる。録画再生機接続端子15に接続された図示していな
い例えばビデオテープレコーダから録画再生機接続端子
15に入力された映像信号は、セレクタ16の他側切換端子
16b へ与えられる。セレクタ16が一側切換端子16a 及び
他側切換端子16b を択一的に選択する共通端子16c によ
り選択された映像信号は映像付加回路18へ入力される。
映像付加回路18には、キャラクタジェネレータ17に記憶
させた例えば選局しているチャンネルの数字及び音量の
大、小を示す棒グラフ等のキャラクタを表示するための
キャラクタデータが入力される。The present invention will be described in detail below with reference to the drawings showing the embodiments thereof. FIG. 1 is a block diagram showing a main configuration of a television receiver according to the present invention. The television signal of the television broadcast received by the antenna 14 is input to the tuner 13. The video signal selected by the tuner 13 and output from the tuner 13 is given to the one-side switching terminal 16a of the selector 16. Not shown, for example, a video tape recorder connected to the recording / playing machine connection terminal 15
The video signal input to 15 is the switching terminal on the other side of selector 16.
Given to 16b. The video signal selected by the common terminal 16c that the selector 16 selectively selects the one side switching terminal 16a and the other side switching terminal 16b is input to the video adding circuit 18.
Character data stored in the character generator 17 for displaying a character such as a number of a channel selected and a bar graph showing the volume of the channel is displayed.
【0010】映像付加回路18から出力されるキャラクタ
データが付加された映像信号は、画像切換用のセレクタ
2aの一側切換端子2a1 に与えられる。一方、例えばテス
トパターン、風景等の複合映像信号である画像データを
第1フィールド分及び第2フィールド分を記憶している
ROM 1aの画像データは、デジタル/アナログ変換器 (以
下D/A 変換器という) 5aへ入力される。D/A 変換器5aで
デジタル/アナログ変換 (以下D/A 変換という) された
アナログの複合映像信号はセレクタ2aの他側切換端子2a
2 へ与えられる。セレクタ2aの一側切換端子2a1 及び他
側切換端子2a2を択一的に選択する共通端子2a3 により
選択された映像信号は、映像信号処理回路9へ入力さ
れ、映像信号処理回路9で信号処理された映像信号はCR
T 10へ与えられる。セレクタ16、セレクタ2a及びキャラ
クタジェネレータ17はCPU 11により制御されるようにな
っている。The video signal added with the character data output from the video adding circuit 18 is a selector for image switching.
It is given to one side switching terminal 2a 1 of 2a. On the other hand, image data, which is a composite video signal such as a test pattern and a landscape, is stored for the first field and the second field.
The image data of ROM 1a is input to a digital / analog converter (hereinafter referred to as D / A converter) 5a. The analog composite video signal that has been digital-to-analog converted (hereinafter referred to as D / A conversion) by the D / A converter 5a is the other side switching terminal 2a of the selector 2a.
Given to 2 . The video signal selected by the common terminal 2a 3 that selectively selects the one-side switching terminal 2a 1 and the other-side switching terminal 2a 2 of the selector 2a is input to the video signal processing circuit 9, and the video signal processing circuit 9 The processed video signal is CR
Given to T 10. The selector 16, the selector 2a and the character generator 17 are controlled by the CPU 11.
【0011】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ16を切換制御し、共通端子
16c が例えば一側切換端子16a を選択した状態になる
と、テレビジョン放送の映像信号が映像付加回路18へ入
力される。またCPU 11によりキャラクタジェネレータ17
を制御すると、文字又は記号等のキャラクタを表示する
ためのキャラクタデータがキャラクタジェネレータ17か
ら読出されて、映像付加回路18へ入力される。それによ
り映像付加回路18は、テレビジョン放送の映像信号にキ
ャラクタデータを付加する。Next, the operation of this television receiver will be described. Selector 16 is switched by CPU 11 and common terminal
For example, when the one side switching terminal 16a is selected in 16c, the video signal of the television broadcast is input to the video adding circuit 18. In addition, the character generator 17
When the control is performed, character data for displaying a character such as a character or a symbol is read from the character generator 17 and input to the video addition circuit 18. As a result, the video addition circuit 18 adds character data to the video signal of the television broadcast.
【0012】そしてキャラクタデータを付加した映像信
号がセレクタ2aの一側切換端子2a1へ与えられる。ここ
でCPU 11による制御によりセレクタ2aの共通端子2a3 が
一側切換端子2a1 を選択していると、キャラクタデータ
を付加した映像信号が映像信号処理回路9へ入力され
て、信号処理された映像信号がCRT 10へ与えられる。そ
れにより、CRT 10の画面にはテレビジョン放送の画像が
表示され、その表示画像の一部分にはキャラクタデータ
によるキャラクタを表示する。Then, the video signal to which the character data is added is given to the one side switching terminal 2a 1 of the selector 2a. When the common terminal 2a 3 of the selector 2a selects the one-side switching terminal 2a 1 under the control of the CPU 11, the video signal added with the character data is input to the video signal processing circuit 9 and processed. The video signal is given to the CRT 10. As a result, the image of the television broadcast is displayed on the screen of the CRT 10, and the character based on the character data is displayed on a part of the display image.
【0013】なお、セレクタ16の共通端子16c が他側切
換端子16b を選択していて、録画再生機接続端子15にビ
デオテープレコーダで再生した画像データである映像信
号が与えられている場合には、映像付加回路で、再生し
た画像データである映像信号にキャラクタジェネレータ
17から読出したキャラクタデータが付加される。それに
よりCRT 10の画面には再生した画像データによる画像が
表示され、その表示画像にキャラクタデータによるキャ
ラクタを表示することができる。When the common terminal 16c of the selector 16 selects the other side switching terminal 16b and the video signal which is the image data reproduced by the video tape recorder is given to the recording / playback device connection terminal 15, In the video addition circuit, a character generator is applied to the video signal that is the reproduced image data.
The character data read from 17 is added. Thereby, the image based on the reproduced image data is displayed on the screen of the CRT 10, and the character based on the character data can be displayed on the displayed image.
【0014】ところで、クロック発生回路6で発生した
クロックが、データ制御回路7及び同期信号発生回路8
へ入力され、データ制御回路7はクロックを計数してRO
M 1aから画像データを読出す読出しアドレス及びD/A 変
換器5aの制御クロックを発生させる。それによりROM 1a
からは、2垂直期間で第1フィールド分及び第2フィー
ルド分の複合映像信号である画像データが読み出され、
読出した画像データをD/A 変換器5aがD/A 変換する。そ
して変換されたアナログの複合映像信号はセレクタ2aの
他側切換端子2a2 へ与えられる。同期信号発生回路8
は、入力されたクロックを計数して垂直同期信号
VSYC 、水平同期信号HSYC 及び複合同期信号CSYC を
発生させる。発生させたこれらの同期信号は、D/A 変換
器5aから出力される複合映像信号とともにセレクタ2aの
他側切換端子2a2 へ与えられる。By the way, the clock generated by the clock generation circuit 6 is the data control circuit 7 and the synchronization signal generation circuit 8.
The data control circuit 7 counts the clock and RO
A read address for reading image data from M 1a and a control clock for the D / A converter 5a are generated. Thereby ROM 1a
From, image data which is a composite video signal for the first field and the second field is read in two vertical periods,
The read image data is D / A converted by the D / A converter 5a. Then, the converted analog composite video signal is given to the other side switching terminal 2a 2 of the selector 2a. Sync signal generation circuit 8
Counts the input clock and generates a vertical synchronizing signal V SYC , a horizontal synchronizing signal H SYC and a composite synchronizing signal C SYC . These generated synchronizing signals are given to the other side switching terminal 2a 2 of the selector 2a together with the composite video signal outputted from the D / A converter 5a.
【0015】ここで、CPU 11によりセレクタ2aを切換制
御して、その共通端子2a3 が他側切換端子2a2 で選択し
た状態にすると、D/A 変換器5aから出力された複合映像
信号と、同期信号発生回路8から出力された同期信号と
が映像信号処理回路9へ入力されて信号処理され、信号
処理された映像信号がCRT 10に与えられて、CRT 10の画
面にはROM 1aに記憶している画像データである複合映像
信号による画像、例えばテストパターン、風景等の静止
画像を表示することができる。When the CPU 11 controls the selector 2a to switch so that the common terminal 2a 3 is selected by the other side switching terminal 2a 2 , the composite video signal output from the D / A converter 5a , The sync signal output from the sync signal generation circuit 8 is input to the video signal processing circuit 9 and signal-processed, and the signal-processed video signal is given to the CRT 10, and the screen of the CRT 10 is stored in the ROM 1a. It is possible to display an image by the composite video signal which is the stored image data, for example, a still image such as a test pattern or a landscape.
【0016】そのため、CRT 10の画面にテレビジョン放
送の画像又はビデオテープレコーダが再生した画像デー
タの画像を表示させない場合には、画面にテストパター
ンを表示させてテレビジョン受像機の機能の調整及びチ
ェック並びに機能のデモンストレーションを行なうこと
ができる。また放送衛星による音声のみを放送するセン
トギガ放送の受信時には画面に風景等の高解像度の静止
画像を表示することができる。Therefore, when the image of the television broadcast or the image of the image data reproduced by the video tape recorder is not displayed on the screen of the CRT 10, a test pattern is displayed on the screen to adjust the function of the television receiver. Checks and demonstrations of functions can be performed. In addition, when receiving a St. Giga broadcast that broadcasts only audio by broadcasting satellites, a high-resolution still image such as a landscape can be displayed on the screen.
【0017】図2は本発明に係るテレビジョン受像機の
第2実施例の要部構成を示すブロック図である。映像付
加回路18からの映像信号が存在していないことを検出す
る無信号検出回路19を備えており、この無信号検出回路
19が出力する検出信号により画像切換用のセレクタ2aを
切換制御するようになっている。つまり、無信号検出回
路19から検出信号が出力された場合には、セレクタ2aの
共通端子2a3 が他側切換端子2a2 を選択する構成にして
いる。それ以外の構成は図1に示したテレビジョン受像
機の要部構成と同様であり、同一構成部分には同一符号
を付している。このようにすれば映像付加回路18から映
像信号を出力しない状態になった場合には、セレクタ2a
が切換制御されてROM 1aに記憶している画像データによ
る高解像の画像をCRT 10の画面に表示することができ
る。FIG. 2 is a block diagram showing a main configuration of a second embodiment of the television receiver according to the present invention. The non-signal detection circuit 19 for detecting the absence of the video signal from the video addition circuit 18 is provided.
The selector 2a for image switching is switch-controlled by a detection signal output from 19. That is, when the detection signal is output from the no-signal detection circuit 19, the common terminal 2a 3 of the selector 2a selects the other side switching terminal 2a 2 . The other configuration is the same as the configuration of the main part of the television receiver shown in FIG. 1, and the same components are designated by the same reference numerals. In this way, when the video signal is not output from the video adding circuit 18, the selector 2a
A high-resolution image based on the image data stored in the ROM 1a under the switching control can be displayed on the screen of the CRT 10.
【0018】図3は本発明に係るテレビジョン受像機の
第3実施例の構成を示すブロック図である。複合映像信
号である画像データの第1フィールド分を記憶している
ROM1aと、複合映像信号である画像データの第2フィー
ルド分を記憶しているROM 1bとを設けている。ROM 1a
(ROM 1b) の画像データである複合映像信号はROM 切換
用のセレクタ2bの一側切換端子2b1 (他側切換端子2
b2 )へ与えられる。セレクタ2bの一側切換端子2b1 及
び他側切換端子2b2 を択一的に選択する共通端子2b3に
より選択された複合映像信号はセレクタ2bからの複合映
像信号及び3次元輝度信号/色信号分離回路(以下3次
元Y/C 分離回路という)12からの信号を択一的に選択す
るセレクタ2cの一側切換端子2c1 に与えられる。セレク
タ2cの他側切換端子2c2 には、3次元Y/C 分離回路12か
らの信号が与えられる。共通端子2c3 が選択した複合映
像信号はROM 1a,1b からの読出し速度を補うための時間
圧縮用のバッファメモリ3へ入力される。FIG. 3 is a block diagram showing the configuration of a third embodiment of the television receiver according to the present invention. Stores the first field of image data, which is a composite video signal
The ROM 1a and the ROM 1b storing the second field portion of the image data which is the composite video signal are provided. ROM 1a
The composite video signal, which is the image data of (ROM 1b), is the selector switching terminal 2b for ROM switching 2b 1 (switching terminal 2 on the other side).
b 2 ). Composite video signal and a 3D luminance signal / color signal of the composite video signals selected by the common terminal 2b 3 to select alternatively one side switching terminal 2b 1 and the other side switching terminal 2b 2 of the selector 2b and the selector 2b A signal from a separation circuit (hereinafter referred to as a three-dimensional Y / C separation circuit) 12 is given to a one-side switching terminal 2c 1 of a selector 2c for selectively selecting. A signal from the three-dimensional Y / C separation circuit 12 is given to the other side switching terminal 2c 2 of the selector 2c. The composite video signal selected by the common terminal 2c 3 is input to the buffer memory 3 for time compression for compensating the read speed from the ROMs 1a, 1b.
【0019】このバッファメモリ3は、映像信号処理回
路9内の3次元Y/C 分離回路12のメモリと、ROM 1a,1b
から読出した画像データを記憶させるメモリと共用させ
ている。バッファメモリ3から読出した画像データは3
次元Y/C 分離回路12及びD/A変換器5aへ入力される。D/A
変換器5aから出力されるアナログの複合映像信号はセ
レクタ2aの他側切換端子2a2 へ与えられる。データ制御
回路7から出力される読出しアドレス及び制御クロック
はROM 1a,1b 、D/A 変換器5a、セレクタ2b及びバッファ
メモリ3へ与えられる。セレクタ2cはCPU 11により制御
されるようになっている。それ以外の構成は図1に示し
たテレビジョン受像機の構成と同様となっており、同一
構成部分には同一符号を付している。The buffer memory 3 includes the memory of the three-dimensional Y / C separation circuit 12 in the video signal processing circuit 9 and the ROMs 1a and 1b.
It is also used as a memory for storing the image data read from. The image data read from the buffer memory 3 is 3
It is input to the dimension Y / C separation circuit 12 and the D / A converter 5a. D / A
The analog composite video signal output from the converter 5a is given to the other side switching terminal 2a 2 of the selector 2a. The read address and control clock output from the data control circuit 7 are given to the ROMs 1a, 1b, the D / A converter 5a, the selector 2b and the buffer memory 3. The selector 2c is controlled by the CPU 11. The rest of the configuration is the same as that of the television receiver shown in FIG. 1, and the same components are designated by the same reference numerals.
【0020】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ16, 2aを切換制御してテレ
ビジョン放送の映像信号及びビデオテープレコーダによ
り再生した画像データにより表示した画像に、キャラク
タを表示させる動作は、図1におけるテレビジョン受像
機の動作と同様である。Next, the operation of this television receiver will be described. The operation of displaying a character on the image displayed by the video signal of the television broadcast and the image data reproduced by the video tape recorder by switching the selectors 16 and 2a by the CPU 11 is the same as the operation of the television receiver in FIG. It is the same.
【0021】ところでクロック発生回路6で発生させた
クロックがデータ制御回路7及び同期信号発生回路8へ
入力されると、データ制御回路7はクロックを計数し、
ROM1a,1b から画像データを読出す読出しアドレス、D/A
変換器5aの制御クロックを出力し、またセレクタ2bと
バッファメモリ3の制御を行なう。同期信号発生回路8
は、クロックを計数して垂直同期信号VSYC 、水平同期
信号HSYC 及び複合同期信号CSYC を発生させる。そし
てこれらの同期信号を、D/A 変換器5aでD/A 変換した複
合映像信号とともにセレクタ2aの他側切換端子2a2 へ与
える。これによりROM 1aから、2垂直期間で第1フィー
ルド分の複合映像信号である画像データを読出し、ROM
1bから2垂直期間で第2フィールド分の複合映像信号で
ある画像データを読出す。When the clock generated by the clock generation circuit 6 is input to the data control circuit 7 and the synchronization signal generation circuit 8, the data control circuit 7 counts the clocks,
Read address and D / A for reading image data from ROM1a, 1b
It outputs the control clock of the converter 5a and controls the selector 2b and the buffer memory 3. Sync signal generation circuit 8
Counts clocks to generate a vertical synchronizing signal V SYC , a horizontal synchronizing signal H SYC and a composite synchronizing signal C SYC . Then, these synchronizing signals are given to the other side switching terminal 2a 2 of the selector 2a together with the composite video signal D / A converted by the D / A converter 5a. As a result, the image data which is the composite video signal for the first field is read from the ROM 1a in two vertical periods,
Image data, which is a composite video signal for the second field, is read in two vertical periods from 1b.
【0022】セレクタ2bは、ROM 1a,1b から読出した第
1フィールド分の画像データと第2フィールド分の画像
データとを2垂直期間ごとに交互に選択してセレクタ2c
の一側切換端子2c1 へ与える。セレクタ2cはCPU 11によ
り制御されており、テレビジョン受像機の動作モードに
応じてセレクタ2bからの複合映像信号及び3次元Y/C分
離回路12からの信号のいずれかを選択してバッファメモ
リ3へ入力する。つまり、テレビジョン放送及びビデオ
テープレコーダにより再生した画像データによる画像を
表示する場合は、共通端子2c3 により他側切換端子2c2
に与えられた信号を選択して、バッファメモリ3へ入力
し、バッファメモリ3を3次元Y/C 分離回路12のバッフ
ァメモリとして動作させる。セレクタ2bから与えられた
複合映像信号を選択してバッファメモリ3へ入力した場
合、バッファメモリ3は、セレクタ2cから入力された第
1フィールド分及び第2フィールド分の複合映像信号で
ある画像データを4垂直期間で記憶し、その読出し時に
は記憶している第1フィールド分及び第2フィールド分
の画像データの時間圧縮を行って、2垂直期間で読出
す。The selector 2b alternately selects the image data of the first field and the image data of the second field read from the ROMs 1a and 1b every two vertical periods to select the selector 2c.
Apply to the one side switching terminal 2c 1 . The selector 2c is controlled by the CPU 11, and selects either the composite video signal from the selector 2b or the signal from the three-dimensional Y / C separation circuit 12 according to the operation mode of the television receiver to select the buffer memory 3 To enter. That is, when displaying an image based on image data reproduced by a television broadcast or a video tape recorder, the common terminal 2c 3 is used to switch the other side switching terminal 2c 2
The signal applied to the buffer memory 3 is selected and input to the buffer memory 3 to operate the buffer memory 3 as the buffer memory of the three-dimensional Y / C separation circuit 12. When the composite video signal supplied from the selector 2b is selected and input to the buffer memory 3, the buffer memory 3 outputs the image data which is the composite video signal for the first field and the second field input from the selector 2c. The image data is stored in four vertical periods, and at the time of reading, the stored image data for the first field and the stored image data for the second field is time-compressed and read in two vertical periods.
【0023】読出した複合映像信号である画像データを
D/A 変換器5aへ入力して、D/A 変換する。変換されたア
ナログの複合映像信号はセレクタ2aの他側切換端子2a2
へ与えられる。このセレクタ2aはCPU 11で制御されてお
り、共通端子2a3 が、他側切換端子2a2 に与えられてい
るD/A 変換器5aからの複合映像信号を選択している場合
は、その複合映像信号が映像信号処理回路9へ入力され
て信号処理され、CRT10の画面にはROM 1a,1b に記憶さ
せた画像データである複合映像信号による静止画像を高
解像度で表示できる。The image data which is the read composite video signal is
Input to D / A converter 5a and convert D / A. The converted analog composite video signal is the other side switching terminal 2a 2 of the selector 2a.
Given to. This selector 2a is controlled by the CPU 11, and if the common terminal 2a 3 selects the composite video signal from the D / A converter 5a given to the other side switching terminal 2a 2 , the composite The video signal is input to the video signal processing circuit 9 and signal-processed, and a still image based on the composite video signal, which is the image data stored in the ROMs 1a and 1b, can be displayed on the screen of the CRT 10 with high resolution.
【0024】したがって、映像付加回路18からの映像信
号をセレクタ2aが選択していない場合には、3次元Y/C
分離回路12を動作させず、ROM 1a,1b から読出した画像
データを記憶させたバッファメモリ3の画像データを高
速度に読出すことができる。即ち、バッファメモリ3に
よりROM 1a,1b から読出す速度を補うことができるた
め、画面に表示する静止画像の解像度を高めることがで
きる。そして、ROM 1a,1b にテストパターン、風景等の
複合映像信号である画像データを記憶させておくことに
よりテレビジョン放送及びビデオテープレコーダにより
再生した画像データの画像を表示しない場合には、前述
したと同様に表示させた静止画像によりテレビジョン受
像機の機能の調整ができる。またセンドギガ放送の受信
時には、風景等の静止画像を表示できる。Therefore, when the selector 2a does not select the video signal from the video adding circuit 18, the three-dimensional Y / C
The image data of the buffer memory 3 in which the image data read from the ROMs 1a and 1b is stored can be read at high speed without operating the separation circuit 12. That is, since the buffer memory 3 can supplement the speed of reading from the ROM 1a, 1b, the resolution of the still image displayed on the screen can be increased. Then, when the image data that is a composite video signal such as a test pattern or a landscape is stored in the ROMs 1a and 1b and the image of the image data reproduced by the television broadcast and the video tape recorder is not displayed, the above-mentioned is performed. The function of the television receiver can be adjusted by the still image displayed in the same manner as. In addition, a still image such as a landscape can be displayed at the time of receiving the Send Giga broadcast.
【0025】図4は本発明によるテレビジョン受像機の
第4実施例の要部構成を示すブロック図である。原色の
赤の色信号Rである画像データの第1フィールド分及び
第2フィールド分を記憶しているROM 1aと、原色緑の色
信号Gである画像データの第1フィールド分及び第2フ
ィールド分を記憶しているROM 1bと、原色青の色信号B
である画像データの第1フィールド分及び第2フィール
ド分を記憶しているROM 1cとを設けている。ROM 1a (1
b,1c)から読出した画像データである色信号R (G, B)
はD/A 変換器5a (5b,5c)へ入力される。D/A 変換器5a
(5b,5c)でD/A 変換されたアナログの色信号R, G, B
はセレクタ2aの他側切換端子2a2 へ与えられる。データ
制御回路7から出力される読出しアドレス及び制御クロ
ックは、ROM 1a,1b,1c及びD/A 変換器5a,5b,5cへ与えら
れる。それ以外の構成は図1に示したテレビジョン受像
機の構成と同様となっており、同一構成部分には同一符
号を付している。FIG. 4 is a block diagram showing a main structure of a fourth embodiment of the television receiver according to the present invention. ROM 1a storing the first field portion and the second field portion of the image data which is the primary color red color signal R, and the first field portion and the second field portion of the image data which is the primary color green color signal G ROM 1b that stores the color signal B of the primary color blue
And a ROM 1c for storing the first field portion and the second field portion of the image data. ROM 1a (1
color signal R (G, B) which is image data read from (b, 1c)
Is input to the D / A converter 5a (5b, 5c). D / A converter 5a
Analog color signals R, G, B that have been D / A converted in (5b, 5c)
Is given to the other side switching terminal 2a 2 of the selector 2a. The read address and control clock output from the data control circuit 7 are given to the ROMs 1a, 1b, 1c and the D / A converters 5a, 5b, 5c. The rest of the configuration is the same as that of the television receiver shown in FIG. 1, and the same components are designated by the same reference numerals.
【0026】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ16,2aを切換制御して、テ
レビジョン放送の映像信号及びビデオテープレコーダに
より再生した画像データにより表示した画像に、キャラ
クタを表示させる動作は図1におけるテレビジョン受像
機の動作と同様である。Next, the operation of this television receiver will be described. The operation of switching the selectors 16 and 2a by the CPU 11 to display a character on the image displayed by the video signal of the television broadcast and the image data reproduced by the video tape recorder is the same as the operation of the television receiver in FIG. It is the same.
【0027】ところで、クロック発生回路6でクロック
を発生させてデータ制御回路7及び同期信号発生回路8
へ入力すると、データ制御回路7は、そのクロックを計
数し、ROM 1a,1b,1cから画像データを読出す読出しアド
レス、D/A 変換器5a,5b,5cを制御する制御クロックを出
力する。また同期信号発生回路8はクロックを計数して
垂直同期信号VSYC 、水平同期信号HSYC 及び複合同期
信号CSYC を発生させる。これにより、ROM 1a,1b,1cか
ら、2垂直期間で第1フィールド分及び第2フィールド
分の色信号である画像データを読出す。By the way, a clock is generated by the clock generation circuit 6, and the data control circuit 7 and the synchronization signal generation circuit 8 are generated.
Then, the data control circuit 7 counts the clock and outputs a read address for reading the image data from the ROMs 1a, 1b, 1c and a control clock for controlling the D / A converters 5a, 5b, 5c. Further, the synchronizing signal generating circuit 8 counts clocks and generates a vertical synchronizing signal V SYC , a horizontal synchronizing signal H SYC and a composite synchronizing signal C SYC . As a result, the image data as the color signals for the first field and the second field are read from the ROMs 1a, 1b, 1c in the two vertical periods.
【0028】そしてROM 1a (1b,1c)から読出した色信号
R (色信号G、色信号B) である画像データがD/A 変換
器5a (5b,5c)へ入力されてD/A 変換され、変換されたア
ナログの色信号R, G, Bがセレクタ2aの他側切換端子
2a2 へ与えられる。ここでCPU 11の制御によりセレクタ
2aがD/A 変換器5a,5b,5cからの色信号を選択している場
合は、ROM 1a,1b,1cから読出した色信号R, G, Bであ
る画像データにより、CRT 10の画面に前述したと同様に
高解像度の静止画像を表示することができる。Image data which is the color signal R (color signal G, color signal B) read from the ROM 1a (1b, 1c) is input to the D / A converter 5a (5b, 5c) and D / A converted. The converted and converted analog color signals R, G, B are on the other side switching terminals of the selector 2a.
Given to 2a 2 . Here, the selector is controlled by the CPU 11.
When 2a selects the color signals from D / A converters 5a, 5b, 5c, the image data of the color signals R, G, B read from the ROMs 1a, 1b, 1c causes the CRT 10 screen to be displayed. As described above, a high resolution still image can be displayed.
【0029】図5は本発明に係るテレビジョン受像機の
第5実施例の要部構成を示すブロック図である。輝度信
号である画像データの第1フィールド分及び第2フィー
ルド分を記憶しているROM 1aと、色差信号R−Y、B−
Yである画像データが時分割多重された多重色差信号C
−Yである画像データの第1フィールド分及び第2フィ
ールド分を記憶しているROM 1bとを設けている。ROM 1a
から読出した画像データはD/A 変換器5aへ入力され、RO
M 1bから読出した多重色差信号C−Yである画像データ
は色差信号R−Y、B−Yである画像データに分離する
デマルチプレクサ回路4へ入力される。デマルチプレク
サ回路4で分離された色差信号R−Yである画像データ
はD/A 変換器5bへ、色差信号B−Yである画像データは
D/A 変換器5cへ入力される。D/A 変換器5a,5b,5cから出
力されるアナログの色差信号はセレクタ2aの他側切換端
子2a2 へ与えられる。FIG. 5 is a block diagram showing the essential structure of a fifth embodiment of the television receiver according to the present invention. ROM 1a that stores the first field portion and the second field portion of the image data, which is a luminance signal, and the color difference signals RY, B-
Multiple color difference signal C in which image data of Y is time-division multiplexed
A ROM 1b for storing the first field portion and the second field portion of the image data of -Y is provided. ROM 1a
The image data read from is input to the D / A converter 5a,
The image data which is the multiple color difference signal CY read from M 1b is input to the demultiplexer circuit 4 which separates the image data which is the color difference signals RY and BY. The image data that is the color difference signal RY separated by the demultiplexer circuit 4 is sent to the D / A converter 5b, and the image data that is the color difference signal BY is sent to the D / A converter 5b.
Input to D / A converter 5c. The analog color difference signals output from the D / A converters 5a, 5b, 5c are given to the other side switching terminal 2a 2 of the selector 2a.
【0030】またデータ制御回路7から出力される読出
しアドレス、制御クロックはROM 1a,1b 、D/A 変換器5
a,5b,5c、デマルチプレクサ回路4へ与えられる。それ
以外の構成は図4に示したテレビジョン受像機の構成と
同様となっており、同一構成部分には同一符号を付して
いる。Read addresses and control clocks output from the data control circuit 7 are ROMs 1a, 1b, D / A converter 5
a, 5b, 5c are given to the demultiplexer circuit 4. The other configuration is the same as that of the television receiver shown in FIG. 4, and the same components are designated by the same reference numerals.
【0031】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ2aを切換制御して、テレビ
ジョン放送の映像信号及びビデオテープレコーダにより
再生した画像データにより表示した画像に、キャラクタ
を表示させる動作は図1により前述したと同様である。
ところで、クロック発生回路6が発生させたクロック
を、データ制御回路7及び同期信号発生回路8へ与える
と、データ制御回路7はクロックを計数し、ROM 1a,1b
から画像データを読み出す読出しアドレス、D/A変換器5
a,5b,5cを制御する制御クロック、デマルチプレクサ回
路4を制御するクロックを発生させてROM 1a,1b 、D/A
変換器5a,5b,5c及びデマルチプレクサ回路4を制御す
る。同期信号発生回路8はクロックを計数して垂直同期
信号VSYC 、水平同期信号HSYC 及び複合同期信号C
SYC を発生させる。Next, the operation of this television receiver will be described. The operation of switching the selector 2a by the CPU 11 to display a character on the image displayed by the video signal of the television broadcast and the image data reproduced by the video tape recorder is the same as that described above with reference to FIG.
By the way, when the clock generated by the clock generation circuit 6 is applied to the data control circuit 7 and the synchronization signal generation circuit 8, the data control circuit 7 counts the clocks, and the ROMs 1a, 1b
Read address to read image data from D / A converter 5
A control clock for controlling a, 5b, 5c and a clock for controlling the demultiplexer circuit 4 are generated to generate the ROM 1a, 1b, D / A.
It controls the converters 5a, 5b, 5c and the demultiplexer circuit 4. The sync signal generation circuit 8 counts clocks to generate a vertical sync signal V SYC , a horizontal sync signal H SYC, and a composite sync signal C.
Generate SYC .
【0032】これによりROM 1a,1b から2垂直期間で第
1フィールド分及び第2フィールド分の輝度信号である
画像データ、多重色差信号である画像データを読み出
す。そしてROM 1aから読出した画像データをD/A 変換器
5aへ入力してD/A 変換する。ROM 1bから読出した多重色
差信号C−Yである画像データはデマルチプレクサ回路
4へ入力し、デマルチプレクサ回路4は入力された多重
色差信号である画像データC−Yを、色差信号R−Yと
B−Yとに分離してD/A 変換器5b,5c へ各別に入力す
る。そしてD/A 変換器5aからアナログの輝度信号Yを出
力し、D/A 変換器5bからアナログの色差信号R−Yを出
力し、D/A 変換器5cからアナログの色差信号B−Yを各
出力する。As a result, the image data as the luminance signal and the image data as the multiple color difference signal for the first field and the second field are read from the ROMs 1a, 1b in two vertical periods. Then, the image data read from ROM 1a is converted into a D / A converter.
Input to 5a and convert D / A. The image data which is the multiple color difference signal C-Y read from the ROM 1b is input to the demultiplexer circuit 4, and the demultiplexer circuit 4 converts the input multiple color difference signal image data C-Y into the color difference signal R-Y. Separated into BY and input to D / A converters 5b and 5c separately. Then, the analog luminance signal Y is output from the D / A converter 5a, the analog color difference signal RY is output from the D / A converter 5b, and the analog color difference signal BY is output from the D / A converter 5c. Output each.
【0033】このようにして出力された輝度信号Y、色
差信号R−Y、B−Yはセレクタ2aの他側切換端子2a2
へ与えられる。それにより共通端子2a3 が他側切換端子
2a2に与えている輝度信号及び色差信号を選択していれ
ば、CRT 10の画面には輝度信号Y、色差信号R−Y、B
−Yである画像データによる画像を表示することができ
る。The luminance signal Y and the color difference signals RY and BY output in this way are output to the other side switching terminal 2a 2 of the selector 2a.
Given to. As a result, the common terminal 2a 3 is switched to the other side switching terminal.
If the luminance signal and the color difference signal given to 2a 2 are selected, the luminance signal Y, the color difference signals RY and B are displayed on the screen of the CRT 10.
An image based on the image data of -Y can be displayed.
【0034】図6は本発明に係るテレビジョン受像機の
第6実施例の要部構成を示すブロック図である。複合映
像信号である画像データの第1フィールド分を記憶する
ROM1aと、複合映像信号である画像データの第2フィー
ルド分を記憶するROM 1bとを設けている。ROM 1aから読
出した第1フィールド分の画像データである複合映像信
号はセレクタ2bの一側切換端子2b1 へ与えられる。ROM
1bから読出した第2フィールド分の画像データである複
合映像信号はセレクタ2bの他側切換端子2b2 へ与えられ
る。セレクタ2bの一側切換端子2b1 及び他側切換端子2b
2 に与えられている複合映像信号を共通端子2b3 が選択
した複合映像信号は、ROM 1a,1b からの読出し速度を補
うための時間圧縮用のバッファメモリ3へ入力される。
バッファメモリ3から読み出した画像データである複合
映像信号はD/A 変換器5aへ入力され、D/A 変換されたア
ナログの複合映像信号はセレクタ2aの他側切換端子2a2
へ与えられる。FIG. 6 is a block diagram showing the essential structure of a sixth embodiment of the television receiver according to the present invention. Stores the first field of image data that is a composite video signal
A ROM 1a and a ROM 1b for storing a second field portion of image data which is a composite video signal are provided. Composite video signal which is image data of the first field of read from ROM 1a is provided to one side switching terminal 2b 1 of the selector 2b. ROM
The composite video signal which is the image data for the second field read from 1b is given to the other side switching terminal 2b 2 of the selector 2b. Selector 2b one side switching terminal 2b 1 and other side switching terminal 2b
The composite video signal selected by the common terminal 2b 3 from the composite video signal given to 2 is input to the buffer memory 3 for time compression for compensating the reading speed from the ROMs 1a and 1b.
The composite video signal which is the image data read from the buffer memory 3 is input to the D / A converter 5a, and the D / A converted analog composite video signal is output to the other side switching terminal 2a 2 of the selector 2a.
Given to.
【0035】データ制御回路7から出力される読出しア
ドレス及び制御クロックはROM 1a,1b 、セレクタ2b、バ
ッファメモリ3及びD/A 変換器5aへ与えられるようにな
っている。それ以外の構成は図1に示すテレビジョン受
像機の構成と同様となっており、同一構成部分には同一
符号を付している。The read address and control clock output from the data control circuit 7 are applied to the ROMs 1a, 1b, the selector 2b, the buffer memory 3 and the D / A converter 5a. The other configuration is the same as the configuration of the television receiver shown in FIG. 1, and the same components are designated by the same reference numerals.
【0036】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ2aを切換制御してテレビジ
ョン放送の映像信号及びビデオテープレコーダにより再
生した画像データにより表示した画像にキャラクタを表
示する場合の動作は、図1におけるテレビジョン受像機
の動作と同様である。ところで、クロック発生回路6で
発生させたクロックがデータ制御回路7及び同期信号発
生回路8へ入力されると、データ制御回路7はクロック
を計数し、ROM 1a,1b から複合映像信号である画像デー
タを読み出す読出しアドレスを出力し、また、セレクタ
2b、バッファメモリ3、D/A 変換器5aを制御する制御ク
ロックを出力する。同期信号発生回路8はクロックを計
数し、垂直同期信号VSYC 、水平同期信号HSYC 及び複
合同期信号CSYC を出力する。これによりROM 1aからは
2垂直期間で第1フィールド分の複合映像信号である画
像データを読出し、ROM 1bからは2垂直期間で第2フィ
ールド分の複合映像信号である画像データを読出す。Next, the operation of this television receiver will be described. The operation of displaying a character in the image displayed by the video signal of the television broadcast and the image data reproduced by the video tape recorder by switching control of the selector 2a by the CPU 11 is the same as the operation of the television receiver in FIG. Is. By the way, when the clock generated by the clock generation circuit 6 is input to the data control circuit 7 and the synchronization signal generation circuit 8, the data control circuit 7 counts the clocks and the image data which is a composite video signal from the ROMs 1a, 1b. Read address is output and the selector
2b, a buffer memory 3, and a control clock for controlling the D / A converter 5a are output. The synchronizing signal generation circuit 8 counts clocks and outputs a vertical synchronizing signal V SYC , a horizontal synchronizing signal H SYC and a composite synchronizing signal C SYC . Thus, the image data which is the composite video signal for the first field is read from the ROM 1a in the two vertical periods, and the image data which is the composite video signal for the second field is read from the ROM 1b in the two vertical periods.
【0037】セレクタ2bは、ROM 1aから読出した第1フ
ィールド分の画像データである複合映像信号と、ROM 1b
から読出した第2フィールド分の画像データである複合
映像信号とを2垂直期間ごとに交互に選択する。そして
選択した複合映像信号をバッファメモリ3へ入力する。
バッファメモリ3は、第1フィールド分及び第2フィー
ルド分の複合映像信号である画像データを4垂直期間で
記憶し、読出し時には記憶している第1フィールド分及
び第2フィールド分の画像データの時間圧縮をして2垂
直期間で読出す。読出した画像データがD/A 変換器5aへ
入力されると、D/A 変換器5aはD/A 変換して、変換した
アナログの複合映像信号はセレクタ2aの他側切換端子2a
2 へ与えられる。ここでセレクタ2aがD/A 変換器5aから
の複合映像信号を選択している場合は、ROM 1a,1b に記
憶している複合映像信号である画像データによる高解像
度の静止画像を前述したと同様にCRT 10の画面に表示す
ることができる。The selector 2b is provided with the composite video signal which is the image data for the first field read from the ROM 1a and the ROM 1b.
The composite video signal, which is the image data of the second field read from, is alternately selected every two vertical periods. Then, the selected composite video signal is input to the buffer memory 3.
The buffer memory 3 stores the image data which is the composite video signal for the first field and the second field in four vertical periods, and at the time of reading, the time of the image data for the first field and the second field stored. It is compressed and read in two vertical periods. When the read image data is input to the D / A converter 5a, the D / A converter 5a performs D / A conversion, and the converted analog composite video signal is output to the other side switching terminal 2a of the selector 2a.
Given to 2 . Here, when the selector 2a selects the composite video signal from the D / A converter 5a, the high-resolution still image based on the image data which is the composite video signal stored in the ROMs 1a and 1b is described above. Similarly, it can be displayed on the screen of CRT 10.
【0038】図7は本発明に係るテレビジョン受像機の
第7実施例の要部構成を示すブロック図である。輝度信
号である画像データの第1フィールド分及び第2フィー
ルド分を記憶するROM 1aと、搬送色信号である画像デー
タの第1フィールド分及び第2フィールド分を記憶する
ROM 1bとを設けている。ROM 1aから読出した画像データ
の輝度信号はD/A 変換器5aへ、ROM 1bから読出した画像
データである搬送色信号はD/A 変換器5bへ入力される。
D/A 変換器5a,5b から出力される輝度信号、搬送色信号
はセレクタ2aの他側切換端子2a2 へ与えられる。データ
制御回路7から出力される読出しアドレス及び制御クロ
ックは、ROM 1a,1b 及びD/A 変換器5a,5b へ与えられ
る。それ以外の構成は図1に示したテレビジョン受像機
の構成と同様となっており、同一構成部分には同一符号
を付している。FIG. 7 is a block diagram showing a main configuration of a seventh embodiment of the television receiver according to the present invention. ROM 1a for storing first and second fields of image data which is a luminance signal, and first and second fields of image data which is a carrier color signal
ROM 1b and is provided. The luminance signal of the image data read from the ROM 1a is input to the D / A converter 5a, and the carrier color signal which is the image data read from the ROM 1b is input to the D / A converter 5b.
The luminance signal and the carrier color signal output from the D / A converters 5a and 5b are given to the other side switching terminal 2a 2 of the selector 2a. The read address and the control clock output from the data control circuit 7 are given to the ROMs 1a, 1b and the D / A converters 5a, 5b. The rest of the configuration is the same as that of the television receiver shown in FIG. 1, and the same components are designated by the same reference numerals.
【0039】次にこのテレビジョン受像機の動作を説明
する。CPU 11によりセレクタ2aを切換制御してテレビジ
ョン放送の映像信号及びビデオテープレコーダにより再
生した画像データにより表示した画像にキャラクタを表
示する動作は図1におけるテレビジョン受像機の動作と
同様である。ところで、クロック発生回路6からクロッ
クが出力されると、そのクロックはデータ制御回路7及
び同期信号発生回路8へ入力される。これによりデータ
制御回路7はクロックを計数しROM 1a,1b から画像デー
タを読出す読出しアドレス、D/A 変換器5a,5b を制御す
る制御クロックを発生させて出力する。同期信号発生回
路8はクロックを計数し垂直同期信号VSYC 、水平同期
信号HSYC 及び複合同期信号CSYC を出力する。Next, the operation of this television receiver will be described. The operation of displaying the character on the image displayed by the video signal of the television broadcast and the image data reproduced by the video tape recorder by switching the selector 2a by the CPU 11 is the same as the operation of the television receiver in FIG. By the way, when a clock is output from the clock generation circuit 6, the clock is input to the data control circuit 7 and the synchronization signal generation circuit 8. As a result, the data control circuit 7 counts clocks and generates and outputs read addresses for reading image data from the ROMs 1a, 1b and control clocks for controlling the D / A converters 5a, 5b. The synchronization signal generation circuit 8 counts clocks and outputs a vertical synchronization signal V SYC , a horizontal synchronization signal H SYC and a composite synchronization signal C SYC .
【0040】そしてROM 1a,1b から2垂直期間で第1フ
ィールド分及び第2フィールド分の輝度信号、搬送色信
号である画像データを読出す。ROM 1aから読出した画像
データである輝度信号をD/A 変換器5aへ、ROM 1bから読
出した画像データである搬送色信号をD/A 変換器5bへ入
力してD/A 変換し、アナログの輝度信号及び搬送色信号
をセレクタ2aの他側切換端子2a2 へ与える。ここでセレ
クタ2aがD/A 変換器5a,5b からの輝度信号、搬送色信号
を選択している場合は、画像データである輝度信号及び
搬送色信号による高解像度の静止画像を前述したと同様
にCRT 10の画面に表示することができる。Then, the image data which is the luminance signal and the carrier color signal for the first field and the second field is read from the ROMs 1a and 1b in two vertical periods. The luminance signal, which is the image data read from ROM 1a, is input to the D / A converter 5a, and the carrier color signal, which is the image data read from ROM 1b, is input to the D / A converter 5b, which is D / A converted and converted into analog signals. The luminance signal and the carrier color signal of 2 are given to the other side switching terminal 2a 2 of the selector 2a. Here, when the selector 2a selects the luminance signal and the carrier color signal from the D / A converters 5a and 5b, the high-resolution still image based on the luminance signal and the carrier color signal, which are image data, is the same as described above. Can be displayed on the CRT 10 screen.
【0041】このようにして、本発明によるテレビジョ
ン受像機は、テレビジョン放送の画像及び再生した画像
データの画像を画面に表示することができ、またそれら
の画像を表示させない場合には、高解像度の所定の静止
画像を表示することができる。そのため例えばテレビジ
ョン受像機の機能の調整及びデモンストレーション並び
にセントギガ放送を受信しているときに静止画像を表示
できる。なお、前述した実施例においては録画再生機接
続端子15にビデオテープレコーダを接続したが、これに
限定するものではない。また本実施例では、表示する静
止画像はテストパターン及び風景としているが、それ以
外のものを表示する静止画像であっても同様の効果が得
られるのは言うまでもない。In this way, the television receiver according to the present invention can display the image of the television broadcast and the image of the reproduced image data on the screen, and if the images are not displayed, the high quality image is displayed. It is possible to display a still image with a predetermined resolution. Therefore, for example, a still image can be displayed while adjusting and demonstrating the function of a television receiver and receiving a St. Giga broadcast. Although the video tape recorder is connected to the recording / playback device connection terminal 15 in the above-described embodiment, the present invention is not limited to this. Further, in the present embodiment, the still image to be displayed is the test pattern and the landscape, but it is needless to say that the same effect can be obtained even if a still image other than the above is displayed.
【0042】[0042]
【発明の効果】以上詳述したように本発明によればテレ
ビジョン放送の画像及び再生した画像データによる画像
に替えて、ROM に予め記憶させた画像データによる画像
を高解像度で表示することができる。そのため、ROM に
例えばテストパターン、風景等の画像データを記憶させ
ておくことにより、テストパターンを表示させてテレビ
ジョン受像機の機能の調整及びチェック並びに機能のデ
モンストレーションを容易に行なうことができる。ま
た、放送衛星による音声のみのセントギガ放送の受信時
には、画面に高解像度の静止画像を表示することができ
るテレビジョン受像機を提供できる優れた効果を奏す
る。As described in detail above, according to the present invention, it is possible to display an image of image data prestored in the ROM in high resolution in place of the image of the television broadcast and the image of the reproduced image data. it can. Therefore, by storing image data such as test patterns and landscapes in the ROM, the test patterns can be displayed to easily adjust and check the functions of the television receiver and demonstrate the functions. In addition, when receiving the Sent Giga broadcast of only audio by the broadcasting satellite, it is possible to provide a television receiver capable of displaying a high-resolution still image on the screen.
【図面の簡単な説明】[Brief description of drawings]
【図1】本発明に係るテレビジョン受像機の第1実施例
の要部構成を示すブロック図である。FIG. 1 is a block diagram showing a main configuration of a first embodiment of a television receiver according to the present invention.
【図2】本発明に係るテレビジョン受像機の第2実施例
の要部構成を示すブロック図である。FIG. 2 is a block diagram showing a main configuration of a second embodiment of the television receiver according to the present invention.
【図3】本発明に係るテレビジョン受像機の第3実施例
の要部構成を示すブロック図である。FIG. 3 is a block diagram showing a main configuration of a third embodiment of a television receiver according to the present invention.
【図4】本発明に係るテレビジョン受像機の第4実施例
の要部構成を示すブロック図である。FIG. 4 is a block diagram showing a main configuration of a fourth embodiment of a television receiver according to the present invention.
【図5】本発明に係るテレビジョン受像機の第5実施例
の要部構成を示すブロック図である。FIG. 5 is a block diagram showing a main configuration of a fifth embodiment of a television receiver according to the present invention.
【図6】本発明に係るテレビジョン受像機の第6実施例
の要部構成を示すブロック図である。FIG. 6 is a block diagram showing a main configuration of a sixth embodiment of a television receiver according to the present invention.
【図7】本発明に係るテレビジョン受像機の第7実施例
の要部構成を示すブロック図である。FIG. 7 is a block diagram showing a main configuration of a seventh embodiment of a television receiver according to the present invention.
【図8】従来のテレビジョン受像機の要部構成を示すブ
ロック図である。FIG. 8 is a block diagram showing a main configuration of a conventional television receiver.
1a,1b,1c ROM 2a,2b,2c セレクタ 3 バッファメモリ 4 デマルチプレクサ回路 5a,5b,5c デジタル/アナログ変換器 6 クロック発生回路 7 データ制御回路 8 同期信号発生回路 9 映像信号処理回路 10 CRT 11 CPU 12 3次元Y/C 分離回路 1a, 1b, 1c ROM 2a, 2b, 2c Selector 3 Buffer memory 4 Demultiplexer circuit 5a, 5b, 5c Digital / analog converter 6 Clock generation circuit 7 Data control circuit 8 Sync signal generation circuit 9 Video signal processing circuit 10 CRT 11 CPU 12 3D Y / C separation circuit
Claims (7)
するテレビジョン受像機において、少なくとも1フィー
ルド分の画像データを記憶するROM を備え、該ROM に記
憶させた画像データの画像を表示すべく構成しているこ
とを特徴とするテレビジョン受像機。1. A television receiver for receiving a television broadcast and displaying an image, comprising a ROM for storing at least one field of image data, and displaying an image of the image data stored in the ROM. A television receiver characterized by being constructed.
を検出する回路を備え、該回路が受信状態にないことを
検出した場合は、ROM に記憶させた画像データの画像を
表示すべく構成していることを特徴とする請求項1記載
のテレビジョン受像機。2. A circuit provided with a circuit for detecting that the television broadcast is not in a receiving state, and when the circuit detects that the circuit is not in the receiving state, the image of the image data stored in the ROM is displayed. The television receiver according to claim 1, wherein
C 分離回路が非動作状態のとき、3次元Y/C 分離回路の
メモリを、ROM からの読み出し速度を補うべきバッファ
メモリとして使用すべく構成していることを特徴とする
請求項1記載のテレビジョン受像機。3. A three-dimensional Y / C separation circuit is provided, and the three-dimensional Y / C separation circuit is provided.
2. The television according to claim 1, wherein the memory of the three-dimensional Y / C separation circuit is configured to be used as a buffer memory for compensating the reading speed from the ROM when the C separation circuit is in a non-operating state. John receiver.
憶していることを特徴とする請求項1、請求項2又は請
求項3記載のテレビジョン受像機。4. The television receiver according to claim 1, wherein the ROM stores image data which is a primary color signal.
像データを記憶していることを特徴とする請求項1、請
求項2又は請求項3記載のテレビジョン受像機。5. The television receiver according to claim 1, wherein the ROM stores image data which is a luminance signal and a color difference signal.
を記憶していることを特徴とする請求項1、請求項2又
は請求項3記載のテレビジョン受像機。6. The television receiver according to claim 1, 2 or 3, wherein the ROM stores image data which is a composite video signal.
画像データを記憶していることを特徴とするテレビジョ
ン受像機。7. A television receiver characterized in that the ROM stores image data which is a luminance signal and a carrier color signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5152048A JPH0715680A (en) | 1993-06-23 | 1993-06-23 | Television receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5152048A JPH0715680A (en) | 1993-06-23 | 1993-06-23 | Television receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0715680A true JPH0715680A (en) | 1995-01-17 |
Family
ID=15531918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5152048A Pending JPH0715680A (en) | 1993-06-23 | 1993-06-23 | Television receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0715680A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990055683A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Monitor adjuster without signal line |
-
1993
- 1993-06-23 JP JP5152048A patent/JPH0715680A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990055683A (en) * | 1997-12-27 | 1999-07-15 | 김영환 | Monitor adjuster without signal line |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5680177A (en) | Multi-screen television receiver to simultaneously output and display multiple pictures on a single screen | |
RU2141173C1 (en) | Screen indication device for digital video signal processing system | |
KR100315070B1 (en) | Image display device | |
US5729300A (en) | Double-screen simultaneous viewing circuit of a wide-television | |
CA1271254A (en) | Television receiver | |
US4518984A (en) | Device for flicker-free reproduction of television pictures and text and graphics pages | |
US5786863A (en) | High resolution recording and transmission technique for computer video and other non-television formatted video signals | |
JP2889276B2 (en) | Video signal format converter | |
JPS60180382A (en) | Television receiver | |
JPH0715680A (en) | Television receiver | |
JPH0210988A (en) | Television receiver | |
KR910000550B1 (en) | Digital image signal processing system for multi-screen displaying | |
JPH0638649B2 (en) | High-definition television receiver with dual-screen display function | |
JPH02149191A (en) | Television receiver | |
JPH0846889A (en) | High image quality television receiver with two-screen display function | |
JP2646132B2 (en) | Television receiver | |
JPH02202189A (en) | Television receiver | |
KR910005328B1 (en) | Mosaic image generation for tv or vcr | |
JPH0851575A (en) | High image quality television receiver with two-screen display function | |
JPH021432B2 (en) | ||
JPH0851576A (en) | High image quality television receiver with two-screen display function | |
JPH02152381A (en) | Television receiver | |
JPS6284665A (en) | Television receiver | |
KR0148187B1 (en) | Double screen and pip circuit | |
KR900008891B1 (en) | Separation picture image signal processing circuit of digital tv |