JPH07154241A - Electronic circuit using programmable integrated circuit - Google Patents

Electronic circuit using programmable integrated circuit

Info

Publication number
JPH07154241A
JPH07154241A JP5298517A JP29851793A JPH07154241A JP H07154241 A JPH07154241 A JP H07154241A JP 5298517 A JP5298517 A JP 5298517A JP 29851793 A JP29851793 A JP 29851793A JP H07154241 A JPH07154241 A JP H07154241A
Authority
JP
Japan
Prior art keywords
circuit
data
programmable integrated
function
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5298517A
Other languages
Japanese (ja)
Inventor
Akira Taniguchi
明 谷口
Sachihiro Okada
祥宏 岡田
Mitsusuke Ito
満祐 伊藤
Sumihiro Uchimura
澄洋 内村
Hideki Koyanagi
秀樹 小柳
Toshiaki Noguchi
利昭 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP5298517A priority Critical patent/JPH07154241A/en
Publication of JPH07154241A publication Critical patent/JPH07154241A/en
Priority to US08/643,562 priority patent/US5868666A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the scale of the programmable integrated circuit provided with a desired function by revising the function of the programmable integrated circuit as required even in the operation. CONSTITUTION:The electronic circuit is provided with FPGA (1)1, (2)2 as a programmable integrated circuit being components of the circuit with circuit data defining the circuit function, ROMs (1)3, (2)4 storing circuit data defining the circuit function to specify plural operations of the FPGA1, 2, buffers (1)5, (2)6 storing tentatively data to be processed and after processing for the FPGA1, 2, and a control circuit 7 sequentially selecting the circuit data for each operation block as required with the circuit data specifying plural operations stored in the ROMs 3, 4 and supplying the selected data to the FPGA1, 2 and revising sequentially the function configuration to obtain a desired circuit function in the FPGA1, 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、回路データに応じて回
路機能を変更可能なプログラマブル集積回路を用いた電
子回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic circuit using a programmable integrated circuit whose circuit function can be changed according to circuit data.

【0002】[0002]

【従来の技術】従来より、結線情報や論理機能などの回
路機能を定義する回路データをメモリセル等に記憶さ
せ、必要な回路機能をプログラミングできるようにした
プログラマブル集積回路が知られている。このようなプ
ログラマブル集積回路は、回路データを書き換えること
によって回路機能の変更が可能であり、特に論理回路等
のディジタル回路を設計する際などに試作を繰り返すこ
となく容易に回路変更ができ有用である。
2. Description of the Related Art Conventionally, programmable integrated circuits have been known in which circuit data defining circuit functions such as connection information and logic functions are stored in a memory cell or the like so that necessary circuit functions can be programmed. Such a programmable integrated circuit can change the circuit function by rewriting the circuit data, and is particularly useful because the circuit can be easily changed without repeating trial manufacture when designing a digital circuit such as a logic circuit. .

【0003】また、ディジタル回路においては高集積
化、小型化が重要な要素であり、高集積度を達成するた
めに、一般には特定用途の回路を構成したゲートアレ
イ、スタンダードセル、カスタムICなどが用いられて
いる。これらのゲートアレイ等の代わりにプログラマブ
ル集積回路を用いることによって、回路変更可能な高集
積度の電子回路を構成することができる。
In digital circuits, high integration and miniaturization are important factors, and in order to achieve high integration, gate arrays, standard cells, custom ICs, etc., which constitute circuits for specific purposes, are generally used. It is used. By using a programmable integrated circuit instead of these gate arrays or the like, a highly integrated electronic circuit whose circuit can be changed can be configured.

【0004】プログラマブル集積回路としては、PLD
(Programable Logic Device)とか、PGA(Programa
ble Gate Array)などが知られている。例えば、特公平
5−11806号公報には、メモリセルに情報を記憶し
てその記憶内容により回路機能をプログラミングするプ
ログラマブル集積回路として、不揮発性の記憶素子と書
き換え可能な記憶素子とを備え、回路機能を変更可能と
したものが開示されている。この公報の回路では、不揮
発性記憶素子と書き換え可能な記憶素子とをスイッチ手
段で切離自在に接続することにより、プログラマブル集
積回路の機能変更を容易に行えるようになっている。こ
の構成によれば、設計時などにおける回路の書き換えに
素早く対応できると共に、機能変更を必要とする装置に
も応用することができる。
A PLD is a programmable integrated circuit.
(Programable Logic Device), PGA (Programa
ble Gate Array) is known. For example, Japanese Patent Publication No. 5-11806 discloses a programmable integrated circuit for storing information in a memory cell and programming a circuit function according to the stored content, which includes a nonvolatile storage element and a rewritable storage element. It is disclosed that the function can be changed. In the circuit of this publication, the nonvolatile memory element and the rewritable memory element are detachably connected by a switch means so that the function of the programmable integrated circuit can be easily changed. According to this configuration, it is possible to quickly respond to rewriting of the circuit at the time of designing, and it is possible to apply the present invention to an apparatus that needs a function change.

【0005】また、特開昭63−316922号公報に
は、複数のプログラマブルロジックICとこれらのIC
間を共通に接続する配線を持った共有接続手段とを備
え、所望の機能を共通の配線下で実現できるように該プ
ログラマブルロジックICをプログラムするように構成
したものが開示されている。この構成によれば、共通の
配線手段を用いて所望の機能の回路を実現できるため、
配線基板等の固定された構成を変更することなく、プロ
グラマブルロジックICのプログラムを変更するだけで
機能変更が容易にでき、また、容易に多様な回路を構成
することも可能である。
Further, Japanese Patent Laid-Open No. 63-316922 discloses a plurality of programmable logic ICs and these ICs.
A shared connection unit having a wiring for commonly connecting the two is provided, and the configuration is such that the programmable logic IC is programmed so that a desired function can be realized under the common wiring. According to this configuration, a circuit having a desired function can be realized by using common wiring means,
The function can be easily changed by changing the program of the programmable logic IC without changing the fixed configuration of the wiring board or the like, and various circuits can be easily configured.

【0006】[0006]

【発明が解決しようとする課題】前述したような従来の
プログラマブル集積回路では、回路の動作を規定する回
路データが記憶された記憶素子を書き換え可能な回路素
子に接続し、所望の機能を持った回路を構成するように
なっている。
In the conventional programmable integrated circuit as described above, a memory element in which circuit data defining the operation of the circuit is stored is connected to a rewritable circuit element to have a desired function. It is designed to form a circuit.

【0007】従って、このようなプログラマブル集積回
路の機能構成は、非動作時に別の回路データが記憶され
た記憶素子を接続することによって書き換えるまでは他
の構成に機能変更することはできなかった。
Therefore, the functional configuration of such a programmable integrated circuit cannot be changed to another configuration until it is rewritten by connecting a storage element in which another circuit data is stored when it is not operating.

【0008】本発明は、これらの事情に鑑みてなされた
もので、動作中においても必要に応じてプログラマブル
集積回路の機能を変更することが可能であり、これと共
に、所望の機能を備えた回路における回路規模を縮小す
ることが可能なプログラマブル集積回路を用いた電子回
路を提供することを目的としている。
The present invention has been made in view of these circumstances, and it is possible to change the function of a programmable integrated circuit as needed even during operation, and at the same time, a circuit having a desired function can be obtained. It is an object of the present invention to provide an electronic circuit using a programmable integrated circuit capable of reducing the circuit scale in the above.

【0009】[0009]

【課題を解決するための手段】本発明によるプログラマ
ブル集積回路を用いた電子回路は、回路機能を定義する
回路データによって回路を構成するプログラマブル集積
回路と、前記プログラマブル集積回路における複数の動
作を規定するための回路機能を定義する回路データを記
憶する外部記憶素子と、前記プログラマブル集積回路に
対する処理入出力データを所定時間蓄積するバッファ手
段と、前記外部記憶素子に記憶された複数の動作を規定
する回路データより各動作ブロック毎の回路データを選
択して前記プログラマブル集積回路へ供給する制御手段
とを備えたものである。
An electronic circuit using a programmable integrated circuit according to the present invention defines a programmable integrated circuit forming a circuit by circuit data defining a circuit function and a plurality of operations in the programmable integrated circuit. An external storage element that stores circuit data that defines a circuit function for storing data, buffer means that stores processing input / output data for the programmable integrated circuit for a predetermined time, and a circuit that defines a plurality of operations stored in the external storage element And a control means for selecting circuit data for each operation block from the data and supplying the circuit data to the programmable integrated circuit.

【0010】[0010]

【作用】制御手段によって外部記憶素子に記憶された複
数の動作を規定する回路データより各動作ブロック毎の
回路データを選択してプログラマブル集積回路へ供給
し、該プログラマブル集積回路において所定の回路機能
を構成する。このとき、バッファ手段によってプログラ
マブル集積回路に対する処理入出力データを所定時間蓄
積する。
The control means selects the circuit data for each operation block from the circuit data that defines a plurality of operations stored in the external storage element and supplies the circuit data to the programmable integrated circuit. Constitute. At this time, the processing means input / output data for the programmable integrated circuit is accumulated for a predetermined time by the buffer means.

【0011】[0011]

【実施例】以下、図面を参照して本発明の実施例を説明
する。図1ないし図4は本発明の一実施例に係り、図1
はプログラマブル集積回路を用いた電子回路の構成を示
すブロック図、図2は図1中のROMに記憶された回路
データの例を示す説明図、図3はCPUを含むディジタ
ル回路をプログラマブル集積回路によって構成した例を
示すブロック図、図4はプログラマブル集積回路を用い
た電子回路を内視鏡用の光源装置に応用した構成例を示
すブロック図である。
Embodiments of the present invention will be described below with reference to the drawings. 1 to 4 relate to an embodiment of the present invention.
2 is a block diagram showing a configuration of an electronic circuit using a programmable integrated circuit, FIG. 2 is an explanatory diagram showing an example of circuit data stored in the ROM in FIG. 1, and FIG. 3 is a digital integrated circuit including a CPU by a programmable integrated circuit. FIG. 4 is a block diagram showing a configuration example, and FIG. 4 is a block diagram showing a configuration example in which an electronic circuit using a programmable integrated circuit is applied to a light source device for an endoscope.

【0012】本実施例の電子回路は、論理回路等のディ
ジタル回路を構成するプログラマブル集積回路を備えて
構成されている。プログラマブル集積回路としては、図
1に示すように、PGAの一種であるFPGA(Field
Programable Gate Array)が設けられ、2つのFPGA
(1) 1,(2) 2には、それぞれ結線情報や論理機能など
の回路機能を定義する回路データが記憶されたROM
(1) 3,(2) 4が接続されている。また、FPGA(1)
1,(2) 2には、処理データ等を一時記憶するバッファ
(1) 5,(2) 6がそれぞれに接続されている。
The electronic circuit of this embodiment comprises a programmable integrated circuit which constitutes a digital circuit such as a logic circuit. As a programmable integrated circuit, as shown in FIG. 1, FPGA (Field) which is a kind of PGA is used.
Programmable Gate Array) is provided and two FPGAs
ROMs that store circuit data defining circuit functions such as connection information and logic functions in (1) 1 and (2) 2 respectively
(1) 3 and (2) 4 are connected. In addition, FPGA (1)
1, (2) 2 are buffers for temporarily storing processed data and the like.
(1) 5, (2) 6 are connected to each.

【0013】そして、CPUを含む制御回路7が設けら
れ、制御回路7によって前記FPGA(1) 1,(2) 2の
制御、該FPGAの動作機能の書き換え制御、及び該F
PGAの入出力データのタイミング制御が行われるよう
になっている。
A control circuit 7 including a CPU is provided, and the control circuit 7 controls the FPGAs (1) 1 and (2) 2 and rewrites the operation function of the FPGA, and the F
Timing control of input / output data of PGA is performed.

【0014】このようなディジタル回路を構成する電子
回路においては、動作時に行われるデータ処理は時系列
的な複数の処理に分けることができる。本実施例では、
各処理毎の処理データ及び被処理データをバッファ5,
6に一時的に保持し、FPGA1,2の回路構成を処理
毎に書き換えて逐次処理を行う。
In the electronic circuit that constitutes such a digital circuit, the data processing performed during operation can be divided into a plurality of time-series processing. In this embodiment,
The processing data and processed data for each processing are stored in the buffer 5,
6 is temporarily held, and the circuit configurations of the FPGAs 1 and 2 are rewritten for each processing to perform sequential processing.

【0015】前記ROM(1) 3,(2) 4に記憶された回
路データの例を図2を参照して説明する。図2はROM
3,4のそれぞれのメモリ空間の構成例を示す説明図で
ある。ROM3,4には、時系列的な複数の処理のそれ
ぞれにおける回路構成を定義する回路データが処理A,
B,C,D,…のように各処理に対応してメモリ空間に
おいてブロック分けされて記憶されている。
An example of circuit data stored in the ROMs (1) 3 and (2) 4 will be described with reference to FIG. Figure 2 is a ROM
It is explanatory drawing which shows the structural example of each memory space of 3 and 4. FIG. In the ROMs 3 and 4, the circuit data that defines the circuit configuration in each of the plurality of time-series processes is processed A,
B, C, D, ... Are divided into blocks and stored in the memory space corresponding to each process.

【0016】制御回路7は、まず被処理データを例えば
バッファ(1) 5に用意し、そしてFPGA1,2に対し
前記被処理データを処理するための回路データをROM
3,4から読み出して回路機能をプログラムする。これ
により、FPGA1,2によって被処理データに対する
目的の処理が行われる。FPGA1,2は、例えばバッ
ファ(1) 5のデータを入力として処理を行い、出力を別
のバッファ(2) 6に書き込む。例えば、バッファ(1) 5
に記憶されたデータをFPGA(1) 1で処理して処理後
のデータをバッファ(2) 6に書き込み、その後バッファ
(2) 6のデータをFPGA(2) 2で処理して処理後のデ
ータをバッファ(1) 5に書き込むようにする。
The control circuit 7 first prepares data to be processed in, for example, the buffer (1) 5 and then ROMs circuit data for processing the data to be processed to the FPGAs 1 and 2.
The circuit functions are programmed by reading from 3,4. As a result, the FPGAs 1 and 2 perform the intended processing on the processed data. The FPGAs 1 and 2 perform processing by using, for example, the data in the buffer (1) 5 as an input, and write the output in another buffer (2) 6. For example, buffer (1) 5
The data stored in the FPGA (1) 1 is processed, the processed data is written in the buffer (2) 6, and then the buffer
(2) The data of 6 is processed by the FPGA (2) 2 and the processed data is written in the buffer (1) 5.

【0017】なおこのとき、バッファ(1) 5に用意され
たデータをFPGA(1) 1,(2) 2において並列に処理
してバッファ(2) 6に処理後のデータを書き込むことも
できる。また、バッファ(1) 5に用意した被処理データ
をFPGA(1) 1で処理した後にデータを直接FPGA
(2) 2に渡してFPGA(2) 2で処理するように直列的
に処理を行い、処理後のデータをバッファ(2) 6に書き
込むようにすることもできる。また、処理後のデータを
元のバッファに書き換えることも可能であり、この場合
はバッファを1つ省略することができる。
At this time, the data prepared in the buffer (1) 5 can be processed in parallel in the FPGAs (1) 1 and (2) 2 and the processed data can be written in the buffer (2) 6. In addition, the processed data prepared in the buffer (1) 5 is directly processed by the FPGA (1) 1 after the processed data is processed by the FPGA (1) 1.
(2) It is also possible to pass the data to 2 and perform the processing serially as in the FPGA (2) 2 and write the processed data into the buffer (2) 6. Further, it is possible to rewrite the processed data into the original buffer, and in this case, one buffer can be omitted.

【0018】制御回路7は、FPGAによって処理され
た処理後のデータがバッファに書き込まれたことを認識
すると、必要に応じて次の処理のための回路データをR
OM3,4から読み出してFPGA1,2の回路構成を
書き換え、書き換えられたFPGA1,2によって逐次
処理を行う。
When the control circuit 7 recognizes that the processed data processed by the FPGA has been written in the buffer, the control circuit 7 outputs the circuit data for the next process as necessary.
The circuit configurations of the FPGAs 1 and 2 are read out from the OMs 3 and 4, and the rewritten FPGAs 1 and 2 perform sequential processing.

【0019】すなわち、処理対象のデータがFPGA
1,2に接続されたバッファ5,6に用意されたとき、
または用意される前、または用意されてから、FPGA
の動作を規定する回路データが記憶された記憶素子とし
てのROM3,4より必要な処理定義を行う回路データ
のブロックが選択されて読み出され、FPGA1,2へ
送られて該FPGA1,2の回路構成が設定される。そ
して、FPGA1,2でデータ処理が行われて処理結果
がバッファ5,6に書き込まれた後、この処理結果のデ
ータは別のFPGAもしくは回路構成が変更されて処理
内容を再設定された同一のFPGAによって必要な処理
が行われる。
That is, the data to be processed is FPGA
When prepared in buffers 5 and 6 connected to 1, 2,
Or before or after being prepared
Block of circuit data that performs necessary processing definition is selected and read from the ROMs 3 and 4 as storage elements that store the circuit data that defines the operation of the The configuration is set. Then, after the data processing is performed in the FPGAs 1 and 2 and the processing results are written in the buffers 5 and 6, the data of this processing result is the same as that of another FPGA or the circuit configuration is changed and the processing content is reset. Necessary processing is performed by the FPGA.

【0020】なお、本実施例に設けられるプログラマブ
ル集積回路としては図1に示したFPGAが2つのもの
に限らず、1つのFPGAの場合や3つ以上FPGAを
設けた場合においても同様に順次回路構成を書き換えて
機能を変更しながら目的の処理を行うことができる。ま
た、FPGAに限らず他のプログラマブル集積回路を用
いても良い。
The programmable integrated circuit provided in this embodiment is not limited to the two FPGAs shown in FIG. 1, but the same sequential circuit may be used in the case of one FPGA or in the case of providing three or more FPGAs. The desired processing can be performed while rewriting the configuration and changing the function. Moreover, not only FPGA but other programmable integrated circuits may be used.

【0021】以上のような構成により、単一のもしくは
複数のプログラマブル集積回路を、必要なディジタル信
号処理に合わせて処理毎に機能を変更しながら動作させ
ることができ、動作中においても必要に応じてプログラ
マブル集積回路の機能を変更することが可能となる。こ
れによって、一つのプログラマブル集積回路に複数の機
能を持たせることができるため、所望の機能を備えた回
路におけるIC等を減少させて回路構成を簡略化でき、
またプログラマブル集積回路を用いた場合においてもF
PGA等の数を減少させより少ないチップ数で回路を構
成することができ、回路規模を縮小することが可能とな
る。
With the above-described structure, a single or a plurality of programmable integrated circuits can be operated while changing the function for each processing in accordance with the required digital signal processing. It is possible to change the function of the programmable integrated circuit. This allows one programmable integrated circuit to have a plurality of functions, so that the number of ICs in a circuit having a desired function can be reduced and the circuit structure can be simplified.
Even when a programmable integrated circuit is used, F
It is possible to reduce the number of PGAs and the like to configure the circuit with a smaller number of chips, and it is possible to reduce the circuit scale.

【0022】次に、プログラマブル集積回路を用いた電
子回路として、CPUを含むディジタル回路をプログラ
マブル集積回路によって構成した例を図3を参照しなが
ら説明する。
Next, as an electronic circuit using a programmable integrated circuit, an example in which a digital circuit including a CPU is configured by a programmable integrated circuit will be described with reference to FIG.

【0023】従来のディジタル回路は、固定パターンの
機能変更できないIC,LSI等を用いて構成されてい
たため、組み込まれる機器に必要な機能を実現するため
に機器毎に回路設計を行う必要があり、多くの工数がか
かる不具合があったが、これを解決するために前述した
特開昭63−316922号公報等に示されるようなプ
ログラマブル集積回路を使用したものが提案されてい
る。しかし、ディジタル回路のうちの一部のみをプログ
ラマブル集積回路で置き換えるものがあるだけであり、
内部機能を任意に定義できるプログラマブル集積回路の
利点が十分利用されていなかった。
Since the conventional digital circuit is constructed by using ICs, LSIs, etc., whose function of the fixed pattern cannot be changed, it is necessary to design the circuit for each device in order to realize the function required for the device to be incorporated. Although there is a problem that it takes a lot of man-hours, a solution using a programmable integrated circuit as disclosed in the above-mentioned Japanese Patent Laid-Open No. 63-316922 has been proposed to solve this problem. However, only some of the digital circuits are replaced by programmable integrated circuits,
The advantages of programmable integrated circuits that allow the internal functions to be defined arbitrarily have not been fully utilized.

【0024】そこで、CPUの機能等をプログラマブル
集積回路により構成し、容易に所定機能を有する回路を
構成可能としたり回路の機能変更を容易にできるように
した例を図3に示す。なお、図3の構成は例えば図1に
おける制御回路7の部分をプログラマブル集積回路で構
成したものとして考えられる。また、図3における各F
PGAを図1の構成のように処理毎に機能変更できるよ
うにしても良い。
Therefore, FIG. 3 shows an example in which the function of the CPU is configured by a programmable integrated circuit so that a circuit having a predetermined function can be easily configured or the function of the circuit can be easily changed. The configuration of FIG. 3 can be considered as a configuration of the control circuit 7 of FIG. 1 by a programmable integrated circuit. In addition, each F in FIG.
The function of the PGA may be changed for each process as in the configuration of FIG.

【0025】プログラマブル集積回路であるPGA11
は、CPUの機能を持ったCPUセル12、処理データ
等を記憶するRAMセル13を有しており、CPUセル
12の回路機能を定義する回路データを記憶するROM
14が接続されている。PGA11はROM14の回路
データを入力して回路データに応じた所定の機能の回路
を構成するようになっている。
Programmable integrated circuit PGA11
Has a CPU cell 12 having a CPU function, a RAM cell 13 for storing processing data, etc., and a ROM for storing circuit data defining the circuit function of the CPU cell 12.
14 is connected. The PGA 11 inputs the circuit data of the ROM 14 and configures a circuit having a predetermined function according to the circuit data.

【0026】PGA11には、所定の機能を有する回路
を構成するFPGA(1) 15,(2)16が接続され、こ
れらのFPGAの制御や各チップ間のデータのやり取り
を行うようになっている。FPGA(1) 15,(2) 16
には、それぞれ回路機能を定義する回路データが記憶さ
れたROM17,18が接続されている。また、処理デ
ータ等を記憶するためのRAMセル19a,19bを有
したRAM20が設けられ、FPGA(1) 15に接続さ
れている。
The PGA 11 is connected to FPGAs (1) 15 and (2) 16 which constitute a circuit having a predetermined function, and controls the FPGAs and exchanges data between the chips. . FPGA (1) 15, (2) 16
Connected to the ROMs 17 and 18, respectively, are circuit data that define circuit functions. A RAM 20 having RAM cells 19a and 19b for storing processed data and the like is provided and connected to the FPGA (1) 15.

【0027】前記PGA11は、主たる制御部となるC
PU機能として演算ユニット(ALU)、命令レジス
タ、命令デコーダ等の機能を有するようにROM14の
回路データによって回路が構成される。また、FPGA
(1) 15,(2) 16は、前記PGA11において構成さ
れる制御部に対し、外部の状態を入力したり該制御部か
らの制御信号を外部へ出力するための割り込み制御、パ
ラレル入出力、シリアル通信等を機能として有するよう
にROM17,18の回路データによって回路が構成さ
れる。前記PGA11及びFPGA(1) 15,(2) 16
は、例えば電源が投入されるとROMから回路データを
読み込んで該回路データに応じた機能を有する回路を構
成する。あるいは外部からのセレクタ信号を受けること
によって回路データを読み込み、回路を構成するように
しても良い。
The PGA 11 is a main control unit C
A circuit is configured by the circuit data of the ROM 14 so as to have functions such as an arithmetic unit (ALU), an instruction register, and an instruction decoder as a PU function. In addition, FPGA
(1) 15 and (2) 16 are interrupt control for inputting an external state to the control unit configured in the PGA 11 and outputting a control signal from the control unit to the outside, parallel input / output, A circuit is configured by the circuit data of the ROMs 17 and 18 so as to have a function such as serial communication. The PGA 11 and FPGA (1) 15, (2) 16
For example, when the power is turned on, the circuit data is read from the ROM and a circuit having a function according to the circuit data is configured. Alternatively, the circuit data may be read by receiving a selector signal from the outside to configure the circuit.

【0028】このように、論理回路等のディジタル信号
を扱う回路は全てプログラマブル集積回路によって構成
することが可能である。これらのプログラマブル集積回
路は、組み込んで使用される機器に合わせて機能定義用
の記憶素子であるROMの内容を変更することもでき、
ROMに記憶された回路データに応じた機能を備えるよ
うにすることができる。よって、同一のハードウェアに
より複数の機能を実現することが可能である。
As described above, all circuits such as logic circuits that handle digital signals can be configured by programmable integrated circuits. These programmable integrated circuits can also change the contents of the ROM, which is a storage element for function definition, according to the equipment used by incorporating them.
A function corresponding to the circuit data stored in the ROM can be provided. Therefore, it is possible to realize a plurality of functions with the same hardware.

【0029】また、CPU技術においては、実行するプ
ログラムを格納する領域や周辺の回路はアドレスの概念
を用いてアクセスされているが、アドレスデコーダの機
能を備えた回路をプログラマブル集積回路によって構成
することも可能である。組み込まれる機器に要求される
動作によって、回路において必要とされるアドレス空間
は数kバイトから数Gバイト位まで非常に大きな幅で変
化するが、アドレスデコーダをプログラマブル集積回路
で構成することにより、機能定義用の記憶素子内のデー
タによってアドレス空間を容易に変更することが可能と
なる。また、PGA11におけるCPUセル12やRA
Mセル13の容量を目的の機能に応じて増減させること
もできる。
Further, in the CPU technology, the area for storing the program to be executed and the peripheral circuits are accessed using the concept of an address, but a circuit having the function of an address decoder should be constructed by a programmable integrated circuit. Is also possible. The address space required in the circuit varies from a few kbytes to a few gigabytes with a very large width depending on the operation required for the equipment to be incorporated. However, by configuring the address decoder with a programmable integrated circuit, the function can be improved. The address space can be easily changed by the data in the definition storage element. In addition, the CPU cell 12 and RA in the PGA 11
The capacity of the M cell 13 can be increased or decreased according to the intended function.

【0030】以上のようにプログラマブル集積回路によ
ってCPU部、周辺回路、アドレスコントローラ部等の
ディジタル回路を構成することにより、該プログラマブ
ル集積回路を搭載する基板等を変えることなく同一のハ
ードウェアによって所望の機能を有する制御回路を構成
することが可能となる。また、容易に回路機能やデータ
の記憶領域等を変更することができるため、設計に要す
る工数を大幅に削減することができる。また、従来のC
PUを用いた回路と同様に動作するよう各プログラマブ
ル集積回路を定義することも可能であるため、今までの
ソフトウェア資産の有効利用も可能である。
As described above, the programmable integrated circuit configures the digital circuit such as the CPU section, the peripheral circuit, the address controller section, etc., so that the desired hardware can be obtained by the same hardware without changing the board on which the programmable integrated circuit is mounted. It is possible to configure a control circuit having a function. Further, since the circuit function and the data storage area can be easily changed, the number of man-hours required for design can be significantly reduced. Also, conventional C
Since each programmable integrated circuit can be defined so as to operate in the same manner as a circuit using a PU, it is possible to effectively use software assets up to now.

【0031】プログラマブル集積回路で制御回路を構成
した装置の例として、内視鏡用の光源装置の構成例を図
4に示す。
FIG. 4 shows an example of the structure of a light source device for an endoscope as an example of a device having a control circuit composed of a programmable integrated circuit.

【0032】光源装置は、FPGAで構成された制御部
21を有しており、この制御部21に操作パネル22、
ランプ駆動部23、ポンプ駆動部24が接続されてい
る。ランプ駆動部23には照明光を発生する光源ランプ
25が、ポンプ駆動部24には内視鏡のチャンネルを介
して送気、送水、吸引等を行うための送気送水ポンプ2
6がそれぞれ接続されている。制御部21は、CPU2
7、ランプ制御部28、ポンプ制御部29、パネル制御
部30の各機能ブロックがFPGAによって構成される
ようになっている。
The light source device has a control unit 21 composed of an FPGA, and the control unit 21 has an operation panel 22,
The lamp drive unit 23 and the pump drive unit 24 are connected. The lamp driving unit 23 is provided with a light source lamp 25 for generating illumination light, and the pump driving unit 24 is provided with an air / water feeding pump 2 for performing air feeding, water feeding, suctioning or the like via a channel of an endoscope.
6 are connected to each other. The control unit 21 is the CPU 2
7, each functional block of the lamp control unit 28, the pump control unit 29, and the panel control unit 30 is configured by an FPGA.

【0033】制御部21において、CPU27によって
ランプ制御部28、ポンプ制御部29、パネル制御部3
0の制御を行うと共に、操作パネル22、ランプ駆動部
23、ポンプ駆動部24との間で制御信号等の入出力を
行う。また、装置の動作状態や設定状態を示す信号がC
PU27あるいはランプ制御部28、ポンプ制御部29
よりパネル制御部30に入力され、パネル制御部30か
らはCPU27等に操作指示信号が入力される。
In the control unit 21, the CPU 27 controls the lamp control unit 28, the pump control unit 29, and the panel control unit 3.
0 is controlled, and input / output of control signals and the like is performed between the operation panel 22, the lamp drive unit 23, and the pump drive unit 24. In addition, the signal indicating the operating state and setting state of the device is C
PU 27 or lamp control unit 28, pump control unit 29
Is input to the panel control unit 30, and an operation instruction signal is input from the panel control unit 30 to the CPU 27 and the like.

【0034】このようにプログラマブル集積回路によっ
て制御回路を構成することにより、回路変更を行ったり
仕様に合わせて装置の機能変更を行うことが共通のハー
ドウェア構成で回路データを記憶したROMを変更する
だけで容易に実現できる。また、プログラマブル集積回
路において図1に示したように動作毎に回路機能を順次
切り換えて処理を行うことによって、プログラマブル集
積回路の数を減少でき、回路の小型化が可能となる。
By configuring the control circuit by the programmable integrated circuit as described above, the ROM storing the circuit data is changed by a common hardware configuration for changing the circuit or changing the function of the device according to the specifications. It can be easily achieved by just Further, in the programmable integrated circuit, by sequentially switching the circuit function for each operation as shown in FIG. 1 to perform the processing, the number of programmable integrated circuits can be reduced and the circuit can be downsized.

【0035】[0035]

【発明の効果】以上説明したように本発明によれば、動
作中においても必要に応じてプログラマブル集積回路の
機能を変更することが可能であり、これと共に、所望の
機能を備えた回路における回路規模を縮小することが可
能となる効果がある。
As described above, according to the present invention, it is possible to change the function of the programmable integrated circuit as needed even during operation, and at the same time, the circuit in the circuit having the desired function can be changed. There is an effect that the scale can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1ないし図4は本発明の一実施例に係り、図
1はプログラマブル集積回路を用いた電子回路の構成を
示すブロック図
1 to 4 relate to an embodiment of the present invention, and FIG. 1 is a block diagram showing a configuration of an electronic circuit using a programmable integrated circuit.

【図2】図1中のROMに記憶された回路データの例を
示す説明図
FIG. 2 is an explanatory diagram showing an example of circuit data stored in a ROM shown in FIG.

【図3】CPUを含むディジタル回路をプログラマブル
集積回路によって構成した例を示すブロック図
FIG. 3 is a block diagram showing an example in which a digital circuit including a CPU is configured by a programmable integrated circuit.

【図4】プログラマブル集積回路を用いた電子回路を内
視鏡用の光源装置に応用した構成例を示すブロック図
FIG. 4 is a block diagram showing a configuration example in which an electronic circuit using a programmable integrated circuit is applied to a light source device for an endoscope.

【符号の説明】[Explanation of symbols]

1,2…FPGA 3,4…ROM 5,6…バッファ 7…制御回路 1, 2 ... FPGA 3, 4 ... ROM 5, 6 ... Buffer 7 ... Control circuit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 内村 澄洋 東京都渋谷区幡ヶ谷2丁目43番2号 オリ ンパス光学工業株式会社内 (72)発明者 小柳 秀樹 東京都渋谷区幡ヶ谷2丁目43番2号 オリ ンパス光学工業株式会社内 (72)発明者 野口 利昭 東京都渋谷区幡ヶ谷2丁目43番2号 オリ ンパス光学工業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Sumihiro Uchimura 2-43-2 Hatagaya, Shibuya-ku, Tokyo Olympus Optical Co., Ltd. (72) Hideki Koyanagi 2-43-2 Hatagaya, Shibuya-ku, Tokyo Inside Olympus Optical Co., Ltd. (72) Inventor Toshiaki Noguchi 2-34-2 Hatagaya, Shibuya-ku, Tokyo Inside Olympus Optical Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 回路機能を定義する回路データによって
回路を構成するプログラマブル集積回路と、 前記プログラマブル集積回路における複数の動作を規定
するための回路機能を定義する回路データを記憶する外
部記憶素子と、 前記プログラマブル集積回路に対する処理入出力データ
を所定時間蓄積するバッファ手段と、 前記外部記憶素子に記憶された複数の動作を規定する回
路データより各動作ブロック毎の回路データを選択して
前記プログラマブル集積回路へ供給する制御手段と、 を備えたことを特徴とするプログラマブル集積回路を用
いた電子回路。
1. A programmable integrated circuit that configures a circuit with circuit data that defines a circuit function, and an external storage element that stores circuit data that defines a circuit function for defining a plurality of operations in the programmable integrated circuit. Buffer means for accumulating processing input / output data for the programmable integrated circuit for a predetermined time, and circuit data for each operation block selected from the circuit data defining a plurality of operations stored in the external storage element to select the programmable integrated circuit. An electronic circuit using a programmable integrated circuit, comprising:
JP5298517A 1993-11-26 1993-11-29 Electronic circuit using programmable integrated circuit Pending JPH07154241A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5298517A JPH07154241A (en) 1993-11-29 1993-11-29 Electronic circuit using programmable integrated circuit
US08/643,562 US5868666A (en) 1993-11-26 1996-05-06 Endoscope apparatus using programmable integrated circuit to constitute internal structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5298517A JPH07154241A (en) 1993-11-29 1993-11-29 Electronic circuit using programmable integrated circuit

Publications (1)

Publication Number Publication Date
JPH07154241A true JPH07154241A (en) 1995-06-16

Family

ID=17860751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5298517A Pending JPH07154241A (en) 1993-11-26 1993-11-29 Electronic circuit using programmable integrated circuit

Country Status (1)

Country Link
JP (1) JPH07154241A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6496971B1 (en) * 2000-02-07 2002-12-17 Xilinx, Inc. Supporting multiple FPGA configuration modes using dedicated on-chip processor
WO2010038293A1 (en) * 2008-10-01 2010-04-08 富士通株式会社 Semiconductor device, information processor, and semiconductor device configuration method
JP2010102719A (en) * 1997-12-17 2010-05-06 Src Computers Inc Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in memory subsystem
JPWO2009147849A1 (en) * 2008-06-05 2011-10-27 パナソニック株式会社 Signal processing apparatus, signal processing method, signal processing integrated circuit, and television receiver
JP2013110730A (en) * 2010-06-24 2013-06-06 Taiyo Yuden Co Ltd Semiconductor device
CN104737450A (en) * 2012-10-28 2015-06-24 太阳诱电株式会社 Reconfigurable semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010102719A (en) * 1997-12-17 2010-05-06 Src Computers Inc Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in memory subsystem
US6496971B1 (en) * 2000-02-07 2002-12-17 Xilinx, Inc. Supporting multiple FPGA configuration modes using dedicated on-chip processor
JPWO2009147849A1 (en) * 2008-06-05 2011-10-27 パナソニック株式会社 Signal processing apparatus, signal processing method, signal processing integrated circuit, and television receiver
JP5273152B2 (en) * 2008-10-01 2013-08-28 富士通株式会社 Semiconductor device, information processing apparatus, and semiconductor device construction method
US8436649B2 (en) 2008-10-01 2013-05-07 Fujitsu Limited Semiconductor device, information processing apparatus, and method for configuring circuits of semiconductor device
WO2010038293A1 (en) * 2008-10-01 2010-04-08 富士通株式会社 Semiconductor device, information processor, and semiconductor device configuration method
JP2013110730A (en) * 2010-06-24 2013-06-06 Taiyo Yuden Co Ltd Semiconductor device
US8952721B2 (en) 2010-06-24 2015-02-10 Taiyo Yuden Co., Ltd. Semiconductor device
CN104617944A (en) * 2010-06-24 2015-05-13 太阳诱电株式会社 Semiconductor device
US9214209B2 (en) 2010-06-24 2015-12-15 Taiyo Yuden Co., Ltd. Semiconductor device
CN104617944B (en) * 2010-06-24 2018-03-16 太阳诱电株式会社 Semiconductor device
CN104737450A (en) * 2012-10-28 2015-06-24 太阳诱电株式会社 Reconfigurable semiconductor device
US9350357B2 (en) 2012-10-28 2016-05-24 Taiyo Yuden Co., Ltd. Reconfigurable semiconductor device
CN104737450B (en) * 2012-10-28 2018-01-19 太阳诱电株式会社 The semiconductor device that can be reconstructed

Similar Documents

Publication Publication Date Title
US5892961A (en) Field programmable gate array having programming instructions in the configuration bitstream
US6057705A (en) Programmable pin designation for semiconductor devices
US6105105A (en) Data processing system using configuration select logic, an instruction store, and sequencing logic during instruction execution
US6662302B1 (en) Method and apparatus of selecting one of a plurality of predetermined configurations using only necessary bus widths based on power consumption analysis for programmable logic device
US6553479B2 (en) Local control of multiple context processing elements with major contexts and minor contexts
US5838167A (en) Method and structure for loading data into several IC devices
US5705938A (en) Programmable switch for FPGA input/output signals
US7266672B2 (en) Method and apparatus for retiming in a network of multiple context processing elements
US6288566B1 (en) Configuration state memory for functional blocks on a reconfigurable chip
CA2415281C (en) Architecture and method for partially reconfiguring an fpga
US5943242A (en) Dynamically reconfigurable data processing system
GB2304438A (en) Re-configurable application specific device
EP0790706A2 (en) Memory system
US6888371B2 (en) Programmable interface for field programmable gate array cores
JPH08503111A (en) Improved configurable cell array
JP2006040254A (en) Reconfigurable circuit and processor
US6029236A (en) Field programmable gate array with high speed SRAM based configurable function block configurable as high performance logic or block of SRAM
US7613899B2 (en) Reconfigurable data processing device and method
US7183796B2 (en) Configuration memory implementation for LUT-based reconfigurable logic architectures
JPH07154241A (en) Electronic circuit using programmable integrated circuit
US20020103958A1 (en) Programmable nonvolatile memory apparatus and microcomputer using the same
JP2003044303A (en) Computer system
US20050232297A1 (en) Implementation of wide multiplexers in reconfigurable logic
US20010008490A1 (en) Semiconductor integrated circuit
US6642743B2 (en) System for rapid configuration of a programmable logic device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20011121