JPH07153976A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH07153976A JPH07153976A JP32597893A JP32597893A JPH07153976A JP H07153976 A JPH07153976 A JP H07153976A JP 32597893 A JP32597893 A JP 32597893A JP 32597893 A JP32597893 A JP 32597893A JP H07153976 A JPH07153976 A JP H07153976A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- nitride film
- zener diode
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体基板内に回路素
子としてツェナーダイオードが形成されている半導体装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device in which a Zener diode is formed as a circuit element in a semiconductor substrate.
【０００２】[0002]
【従来の技術】図５は、半導体基板内にツェナーダイオ
ードが回路素子として形成された従来の半導体装置の断
面図である。図５において、１０はシリコンからなる導
電形がＰ形の半導体基体、１１は半導体基体１０上に形
成されたＮ形のエピタキシアル層、１２はエピタキシア
ル層１１内に形成されたＰ形の拡散層、１３は拡散層１
２内に形成されたＮ形の拡散層、１４はＰ形の分離層で
ある。拡散層１２と拡散層１３の接触部分にＰＮ接合が
あり、この両層によってツェナーダイオードが形成され
ている。2. Description of the Related Art FIG. 5 is a sectional view of a conventional semiconductor device in which a Zener diode is formed as a circuit element in a semiconductor substrate. In FIG. 5, 10 is a semiconductor substrate made of silicon and having a P conductivity type, 11 is an N type epitaxial layer formed on the semiconductor substrate 10, and 12 is a P type diffusion formed in the epitaxial layer 11. Layer, 13 is diffusion layer 1
The N-type diffusion layer and the P-type separation layer 14 formed in 2 are formed. There is a PN junction at the contact portion between the diffusion layer 12 and the diffusion layer 13, and a zener diode is formed by both layers.
【０００３】１５は拡散層１３に接触する多結晶シリコ
ン膜、１６は多結晶シリコン膜１５を介して拡散層１３
に接触する電極、１７は拡散層１２に接触する電極であ
る。電極１６はカソード電極、電極１７はアノード電極
の役割をする。なお、多結晶シリコン膜１５は浅い拡散
層１３を形成するために設けられたものである。半導体
基体１０とエピタキシアル層１１からなる半導体基板上
には、エピタキシアル層１１を直接被う絶縁層を設けて
あり、この絶縁層は２層の酸化膜（ＳｉＯ2 ）１８、１
９からなる。Reference numeral 15 is a polycrystalline silicon film in contact with the diffusion layer 13, and 16 is a diffusion layer 13 via the polycrystalline silicon film 15.
Is an electrode that contacts the diffusion layer 12, and 17 is an electrode that contacts the diffusion layer 12. The electrode 16 serves as a cathode electrode and the electrode 17 serves as an anode electrode. The polycrystalline silicon film 15 is provided to form the shallow diffusion layer 13. An insulating layer directly covering the epitaxial layer 11 is provided on a semiconductor substrate composed of the semiconductor substrate 10 and the epitaxial layer 11. The insulating layer is composed of two oxide films (SiO 2 ) 18 and 1.
It consists of 9.
【０００４】電極１６と電極１７の上側部分は酸化膜１
９上に配置されるが、酸化膜１９上には配線層２０も配
置されている。さらに、酸化膜１９、酸化膜１９上の電
極１６と電極１７の上側部分、配線層２０を被って酸化
膜２１からなる別の絶縁層が形成されている。酸化膜２
１の上には、酸化膜２１を上下に貫通して配線層２０と
接続する別の配線層２２が配置されている。そして、こ
の配線層２２と酸化膜２１を被って半導体装置の表面保
護膜であるプラズマ励起窒化膜２３を形成してある。電
極１６、１７、配線層２０、２２はアルミニウムから形
成される。The upper part of the electrodes 16 and 17 is the oxide film 1.
The wiring layer 20 is also disposed on the oxide film 19. Further, another insulating layer composed of the oxide film 21, the electrode 16 on the oxide film 19 and the upper portion of the electrode 17 and the wiring layer 20 and including the oxide film 21 is formed. Oxide film 2
Another wiring layer 22 that penetrates the oxide film 21 vertically and is connected to the wiring layer 20 is arranged on the first layer 1. A plasma excited nitride film 23, which is a surface protection film of the semiconductor device, is formed so as to cover the wiring layer 22 and the oxide film 21. The electrodes 16, 17 and the wiring layers 20, 22 are made of aluminum.
【０００５】つまり、この半導体装置は２層配線構造で
あり、配線層２０と配線層２２間は接続の必要部分を除
いてその間にある酸化膜２１によって絶縁されている。
なお、酸化膜２１と酸化膜１８、１９の組成はほぼ同じ
である。ところがこのような半導体装置は、ツェナーダ
イオードの特性がしばしば不安定になり、図３のツェナ
ー電圧の時間変化を示す特性図の曲線Ｃ１のように、時
間の経過とともにツェナー電圧が大きく変化しやすい。
これは、プラズマ励起窒化膜２３内に存在するＨ+ イオ
ンの影響と思われる。That is, this semiconductor device has a two-layer wiring structure, and the wiring layer 20 and the wiring layer 22 are insulated from each other by the oxide film 21 between the wiring layer 20 and the wiring layer 22 except for a necessary portion.
The oxide film 21 and the oxide films 18 and 19 have substantially the same composition. However, in such a semiconductor device, the characteristics of the Zener diode are often unstable, and the Zener voltage is likely to greatly change with time as shown by a curve C1 in the characteristic diagram of FIG.
This is considered to be due to H + ions existing in the plasma excited nitride film 23.
【０００６】[0006]
【発明が解決しようとする課題】本発明の課題は、表面
保護膜であるプラズマ励起窒化膜の悪影響が回路素子と
して含まれるツェナーダイオードに現れないようにした
半導体装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device in which the adverse effect of the plasma excited nitride film which is the surface protection film does not appear in the Zener diode included as a circuit element.
【０００７】[0007]
【課題を解決するための手段】本発明は、回路素子とし
てツェナーダイオードが内部に形成されている多層配線
構造の半導体装置において、複数の配線層間を絶縁する
ための燐ガラス層、該燐ガラス層上に形成された最終金
属配線層及び該最終金属配線層を被うプラズマ励起窒化
膜を有し、ツェナーダイオードが形成された部分の該プ
ラズマ励起窒化膜が除去されていることを特徴とする。
さらに、１層配線構造の場合は、配線層を被う燐ガラス
層、該燐ガラス層を被うプラズマ励起窒化膜を順次形成
し、ツェナーダイオードが形成された部分のプラズマ励
起窒化膜を除去するとよい。DISCLOSURE OF THE INVENTION The present invention provides a phosphor glass layer for insulating a plurality of wiring layers in a semiconductor device having a multilayer wiring structure in which a Zener diode is formed as a circuit element, and the phosphor glass layer. It is characterized in that it has a final metal wiring layer formed thereon and a plasma-excited nitride film covering the final metal wiring layer, and that the plasma-excited nitride film in the portion where the Zener diode is formed is removed.
Further, in the case of a one-layer wiring structure, a phosphorus glass layer covering the wiring layer and a plasma excited nitride film covering the phosphorus glass layer are sequentially formed, and the plasma excited nitride film in the portion where the Zener diode is formed is removed. Good.
【０００８】[0008]
【実施例】以下、本発明の半導体装置の実施例を示す図
１、図２を参照しながら説明する。図１は断面図、図２
は図１に対応する半導体基板部分の平面図であり、図５
と同一部分は同じ符号を付与してある。シリコンからな
る導電形がＰ形の半導体基体１０上には、Ｎ形のエピタ
キシアル層１１が形成され、さらにエピタキシアル層１
１内にはＰ形の拡散層１２、拡散層１２内にはＮ形の拡
散層１３を夫々設けてある。そして、拡散層１２と拡散
層１３、その接触部分に形成されるＰＮ接合によりツェ
ナーダイオードが半導体基体１０とエピタキシアル層１
１からなる半導体基板内に形成されている。拡散層１２
の周囲には、ツェナーダイオードが形成されるエピタキ
シアル層１１の領域を分離するためのＰ形の分離層１４
を設けてある。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A semiconductor device according to an embodiment of the present invention will be described below with reference to FIGS. 1 is a sectional view, FIG.
5 is a plan view of a semiconductor substrate portion corresponding to FIG.
The same symbols are given to the same portions as. An N-type epitaxial layer 11 is formed on a semiconductor substrate 10 made of silicon and having a P-type conductivity, and the epitaxial layer 1 is further formed.
A P-type diffusion layer 12 is provided in the inside 1, and an N-type diffusion layer 13 is provided in the inside of the diffusion layer 12. Then, the Zener diode forms the semiconductor substrate 10 and the epitaxial layer 1 by the PN junction formed in the diffusion layer 12 and the diffusion layer 13 and the contact portion thereof.
It is formed in the semiconductor substrate made of 1. Diffusion layer 12
A P-type isolation layer 14 for isolating the region of the epitaxial layer 11 in which the Zener diode is formed
Is provided.
【０００９】浅い拡散層１３を形成するために用いられ
た多結晶シリコン膜１５が拡散層１３に直接接触してお
り、多結晶シリコン膜１５を介して拡散層１３に接触す
る電極１６、拡散層１２に接触する電極１７が夫々設け
られている。電極１６はカソード電極、電極１７はアノ
ード電極の役割をする。なお、多結晶シリコン膜１５は
除かれる場合もある。半導体基板上には、エピタキシア
ル層１１を直接被う２層の酸化膜（ＳｉＯ2）１８、１
９からなる絶縁層を設けてあり、電極１６と電極１７の
上側部分は酸化膜１９上に配置されるが、酸化膜１９上
には金属の配線層１も配置されている。さらに、酸化膜
１９上の電極１６と電極１７の上側部分、配線層１を被
って酸化膜２（ＳｉＯ2 ）と燐ガラス膜３からなる別の
絶縁層が形成されている。The polycrystalline silicon film 15 used for forming the shallow diffusion layer 13 is in direct contact with the diffusion layer 13, and the electrode 16 and the diffusion layer which are in contact with the diffusion layer 13 via the polycrystalline silicon film 15 are provided. Electrodes 17 that contact 12 are provided respectively. The electrode 16 serves as a cathode electrode and the electrode 17 serves as an anode electrode. The polycrystalline silicon film 15 may be removed in some cases. On the semiconductor substrate, two layers of oxide films (SiO 2 ) 18 and 1 directly covering the epitaxial layer 11 are provided.
9 is provided, the upper portions of the electrodes 16 and 17 are disposed on the oxide film 19, and the metal wiring layer 1 is also disposed on the oxide film 19. Further, another insulating layer composed of the oxide film 2 (SiO 2 ) and the phosphor glass film 3 is formed so as to cover the wiring layer 1 and the upper portions of the electrodes 16 and 17 on the oxide film 19.
【００１０】燐ガラス膜３の上には、燐ガラス膜３と酸
化膜２を上下に貫通して配線層１と接続する別の配線層
４が配置されている。そして、この配線層４と燐ガラス
膜３を被って半導体装置の表面保護膜であるプラズマ励
起窒化膜５を形成してある。このプラズマ励起窒化膜５
は、半導体基板のツェナーダイオードが形成されている
部分、つまり拡散層１２の上側の部分には存在しない。
この半導体装置は２層配線構造であるが、配線層４と配
線層１の間にあって接続される部分を除いて両方の層を
絶縁する絶縁層が燐ガラス膜３を含み、さらにツェナー
ダイオードの形成されている上部にはプラズマ励起窒化
膜５が存在しないことが図５の従来の構成とは異なる。On the phosphor glass film 3, another wiring layer 4 is arranged which penetrates the phosphor glass film 3 and the oxide film 2 in the vertical direction and is connected to the wiring layer 1. Then, a plasma excited nitride film 5 which is a surface protection film of the semiconductor device is formed by covering the wiring layer 4 and the phosphor glass film 3. This plasma excited nitride film 5
Does not exist in the portion of the semiconductor substrate where the Zener diode is formed, that is, in the portion above the diffusion layer 12.
Although this semiconductor device has a two-layer wiring structure, the insulating layer that insulates both layers except the portion between the wiring layer 4 and the wiring layer 1 and the wiring layer 1 includes the phosphorus glass film 3, and further the Zener diode is formed. This is different from the conventional configuration of FIG. 5 in that the plasma-excited nitride film 5 does not exist on the upper portion.
【００１１】従って、プラズマ励起窒化膜５のＨ+ イオ
ンによる不都合な影響がツェナーダイオードにおよぶこ
とはない。しかも、プラズマ励起窒化膜５の存在しない
部分には燐ガラス膜３があるのでＮａ+ イオン等の可動
イオンは固定され、プラズマ励起窒化膜５からなる保護
膜が存在しないことによるツェナーダイオードや半導体
装置の他の回路素子への影響もない。図３の特性図にお
ける曲線Ｃ２は、本発明の半導体装置のツェナーダイオ
ードのツェナー電圧の時間変化を示すが、最初にわずか
の初期変動があった後は時間の経過による変化は生じな
い。なお、プラズマ励起窒化膜５の存在しない部分は前
記したようにツェナーダイオードの形成されている拡散
層１２の上側全体が望ましいが、部分的であってもよ
い。しかし、拡散層１３と電極１７の拡散層１２への接
触部分６間には存在してはならない。また、実施例では
配線層が２層であるが、３層以上でもよく、最も上側の
最終配線層の上側に燐ガラス膜が形成される。Therefore, the adverse effect of H + ions on the plasma excited nitride film 5 does not affect the Zener diode. In addition, since the phosphorus glass film 3 is present in the portion where the plasma excited nitride film 5 does not exist, mobile ions such as Na + ions are fixed and the protective film made of the plasma excited nitride film 5 does not exist, so that the Zener diode and the semiconductor device are not present. There is no influence on other circuit elements. A curve C2 in the characteristic diagram of FIG. 3 shows the change over time of the Zener voltage of the Zener diode of the semiconductor device of the present invention, but after a slight initial fluctuation at the beginning, there is no change over time. The portion where the plasma-excited nitride film 5 does not exist is preferably the entire upper side of the diffusion layer 12 where the Zener diode is formed as described above, but it may be a partial portion. However, it should not exist between the diffusion layer 13 and the contact portion 6 of the electrode 17 with the diffusion layer 12. Further, although the number of wiring layers is two in the embodiment, it may be three or more, and the phosphor glass film is formed on the uppermost final wiring layer.
【００１２】図４は本発明の半導体装置の他の実施例を
示す断面図であり、配線構造が１層の場合を示してい
る。図１と同じように、半導体基板上にはエピタキシア
ル層１１を直接被う２層の酸化膜（ＳｉＯ2 ）１８、１
９からなる絶縁層を設けてあり、電極１６と電極１７の
上側部分、さらに配線層８が酸化膜１９上に配置されて
いる。さらに、酸化膜１９上の電極１６、１７、配線層
８を被って酸化膜９（ＳｉＯ2 ）と燐ガラス膜７からな
る別の絶縁層が形成されている。そして、燐ガラス膜７
を被って半導体装置の表面保護膜であるプラズマ励起窒
化膜５を形成してある。このプラズマ励起窒化膜５は、
半導体基板のツェナーダイオードが形成されている部分
には存在しない。このように、配線構造が１層の半導体
装置を構成することもできる。FIG. 4 is a cross-sectional view showing another embodiment of the semiconductor device of the present invention, showing a case where the wiring structure is a single layer. Similar to FIG. 1, a two-layer oxide film (SiO 2 ) 18, 1 directly covering the epitaxial layer 11 is formed on the semiconductor substrate.
9 is provided, and the upper portions of the electrodes 16 and 17 and the wiring layer 8 are arranged on the oxide film 19. Further, another insulating layer composed of the oxide film 9 (SiO 2 ) and the phosphor glass film 7 is formed so as to cover the electrodes 16 and 17 on the oxide film 19 and the wiring layer 8. And the phosphorus glass film 7
A plasma-excited nitride film 5, which is a surface protection film of the semiconductor device, is formed so as to cover. The plasma excited nitride film 5 is
It does not exist in the portion of the semiconductor substrate where the Zener diode is formed. In this way, it is possible to form a semiconductor device having a single wiring structure.
【００１３】[0013]
【発明の効果】以上述べたように本発明の半導体装置
は、ツェナーダイオードの形成されている部分のプラズ
マ励起窒化膜が除去され、燐ガラス膜で被われている。
従って、ツェナーダイオードの特性におよぼすプラズマ
励起窒化膜の悪影響は除かれ、しかもプラズマ励起窒化
膜のないことによるツェナーダイオードや半導体装置の
保護が不十分になることもない。さらに、多層配線構造
の場合、燐ガラス膜は多層配線の配線層間を絶縁する絶
縁層、いわゆる層間層として存在するので、プラズマ励
起窒化膜の除去は、最も上側の最終配線層を半導体装置
の外側へ引き出すためのボンディングパッドと同時にで
きるので、従来に比較して燐ガラス膜を設けたにもかか
わらず最終のエッチング工程が複雑化しない利点があ
る。As described above, in the semiconductor device of the present invention, the plasma-excited nitride film in the portion where the Zener diode is formed is removed and covered with the phosphorus glass film.
Therefore, the adverse effect of the plasma-excited nitride film on the characteristics of the Zener diode is eliminated, and the protection of the Zener diode and the semiconductor device due to the absence of the plasma-excited nitride film does not become insufficient. Further, in the case of the multi-layer wiring structure, since the phosphor glass film exists as an insulating layer that insulates the wiring layers of the multi-layer wiring, that is, an interlayer layer, the plasma-excited nitride film is removed by removing the uppermost final wiring layer from the outside of the semiconductor device. Since it can be done at the same time as the bonding pad for pulling out, there is an advantage that the final etching step is not complicated even though the phosphor glass film is provided as compared with the conventional case.
【図１】本発明の半導体装置の実施例を示す断面図であ
る。FIG. 1 is a cross-sectional view showing an embodiment of a semiconductor device of the present invention.
【図２】本発明の半導体装置の平面図である。FIG. 2 is a plan view of a semiconductor device of the present invention.
【図３】本発明のツエナーダイオードと従来のツエナー
ダイオードの特性図である。FIG. 3 is a characteristic diagram of a Zener diode of the present invention and a conventional Zener diode.
【図４】本発明の半導体装置の他の実施例を示す断面図
である。FIG. 4 is a cross-sectional view showing another embodiment of the semiconductor device of the present invention.
【図５】従来の半導体装置の断面図である。FIG. 5 is a cross-sectional view of a conventional semiconductor device.
３、７ 燐ガラス膜 ５ プラズマ励起窒化膜 3,7 Phosphor glass film 5 Plasma excited nitride film
Claims (2)
部に形成されている多層配線構造の半導体装置におい
て、複数の配線層間を絶縁するための燐ガラス膜、該燐
ガラス膜上に形成された最終配線層及び該最終配線層を
被うプラズマ励起窒化膜を有し、ツェナーダイオードが
形成された部分の該プラズマ励起窒化膜が除去されてい
ることを特徴とする半導体装置。1. In a semiconductor device having a multi-layer wiring structure in which a Zener diode is formed as a circuit element, a phosphorus glass film for insulating a plurality of wiring layers, and a final wiring layer formed on the phosphorus glass film. And a plasma-excited nitride film covering the final wiring layer, wherein the plasma-excited nitride film in the portion where the Zener diode is formed is removed.
部に形成されている１層配線構造の半導体装置におい
て、配線層上に形成された燐ガラス膜、該燐ガラス膜を
被うプラズマ励起窒化膜を有し、ツェナーダイオードが
形成された部分の該プラズマ励起窒化膜が除去されてい
ることを特徴とする半導体装置。2. A semiconductor device having a single-layer wiring structure in which a Zener diode is formed as a circuit element, wherein a phosphor glass film formed on the wiring layer and a plasma excited nitride film covering the phosphor glass film are provided. The semiconductor device is characterized in that the plasma-excited nitride film in the portion where the Zener diode is formed is removed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32597893A JP2880056B2 (en) | 1993-11-30 | 1993-11-30 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32597893A JP2880056B2 (en) | 1993-11-30 | 1993-11-30 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07153976A true JPH07153976A (en) | 1995-06-16 |
| JP2880056B2 JP2880056B2 (en) | 1999-04-05 |
Family
ID=18182723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32597893A Expired - Fee Related JP2880056B2 (en) | 1993-11-30 | 1993-11-30 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2880056B2 (en) |
-
1993
- 1993-11-30 JP JP32597893A patent/JP2880056B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2880056B2 (en) | 1999-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5154000B2 (en) | Semiconductor device | |
| US5449946A (en) | Semiconductor device provided with isolation region | |
| JP4837939B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR100439034B1 (en) | Bitline of semiconductor device with leakage current protection and method for forming the same | |
| JP2880056B2 (en) | Semiconductor device | |
| JP2000286383A (en) | Semiconductor device and manufacture thereof | |
| US5665634A (en) | Method of increasing maximum terminal voltage of a semiconductor device | |
| JPH0328828B2 (en) | ||
| JP3242478B2 (en) | High voltage semiconductor device | |
| JP3198761B2 (en) | Semiconductor device | |
| JPH0590492A (en) | Semiconductor integrated circuit and manufacture thereof | |
| JPH0456264A (en) | Semiconductor integrated circuit device | |
| JPH07112005B2 (en) | Semiconductor device | |
| JPS6196748A (en) | Dielectric isolated substrate and manufacture thereof | |
| KR950011982B1 (en) | Contact structure having conductive material pad and forming method thereof | |
| JP2000269425A (en) | Semiconductor device | |
| JPH04259239A (en) | Semiconductor integrated cirucit device and manufacture thereof | |
| JPS60177643A (en) | Semiconductor device | |
| JPS5890741A (en) | Semiconductor device | |
| JPH09266209A (en) | Semiconductor device and its manufacture | |
| JPH06232342A (en) | Capacitor and manufacture thereof | |
| JPH05175220A (en) | Semiconductor device and its manufacture | |
| JPS61172347A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH05218460A (en) | Semiconductor device and manufacture thereof | |
| JPH07122629A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |