JPH07153780A - 線形電界効果トランジスタ - Google Patents

線形電界効果トランジスタ

Info

Publication number
JPH07153780A
JPH07153780A JP6167102A JP16710294A JPH07153780A JP H07153780 A JPH07153780 A JP H07153780A JP 6167102 A JP6167102 A JP 6167102A JP 16710294 A JP16710294 A JP 16710294A JP H07153780 A JPH07153780 A JP H07153780A
Authority
JP
Japan
Prior art keywords
region
channel
semiconductor material
layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6167102A
Other languages
English (en)
Inventor
Pertti K Ikalainen
ケイ.イカライネン パーティ
Larry C Witkowski
シー.ウィットコウスキー ラリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH07153780A publication Critical patent/JPH07153780A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/072Heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【目的】 広いダイナミックレンジを有する電界効果ト
ランジスタを得る。 【構成】 本トランジスタは、ソースとドレインとの間
にチャンネルを含み、前記チャンネルが:第1のドーピ
ング濃度を有する第1の半導体材料の第1の領域22;
第1の領域22の上に形成された第2のドーピング濃度
を有する第2の半導体材料の第2の領域20;前記第1
のドーピング濃度が前記第2および第3のドーピング濃
度よりも高くなるように、第2の領域20の上に形成さ
れた第3のドーピング濃度を有する前記第1の半導体材
料の第3の領域18;および前記第3の領域18の上に
形成されたゲート電極12を含み;これによって前記チ
ャンネル中を流れる電流が主として前記第1の領域22
を、あるいは前記ゲート電極12上の電圧を変化させる
ことで主として前記第2の領域20を流れるようにでき
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は一般的には電界効果トラ
ンジスタ(FET)に関するものであり、更に詳細には
広いダイナミックレンジを有するFETに関する。
【0002】
【従来の技術】実際の増幅器は少なくとも2つの制限因
子:雑音と非線形性とによって理想的な増幅器に到達で
きない。増幅された信号に加わる雑音は低レベル信号
の”質”を劣化させ、他方、デバイスの非線形性は大振
幅の信号を歪ませる。能動的なデバイスが電力増幅を行
うことのできる有効な範囲はダイナミックレンジと呼ば
れる。増幅可能な最も低レベルの信号は内部的なデバイ
ス雑音によって支配される。増幅可能な最も高レベルの
信号は、歪みをもたらすデバイス非線形性によって決ま
る。雑音を最小化し、デバイス線形性を最大化すること
に加えて、これを達成するのに要するDC(直流)電力
を最小化することもまた望まれる。この要求はしばし
ば、供給されるDC電力に対する(特定の歪みレベルに
おける)最大マイクロ波出力電力の比に等しい良度指数
で表される。この良度指数に関して歪みのレベルを指定
する従来の方法は第3次高調波出力交差点、あるいは単
にOIP3と呼ばれるものである。このOIP3法は周
波数がわずかに異なるが、パワーは本質的に等しい大き
さで調節可能な2つの入力信号に対して適用される。基
本周波数出力電力と第3次相互変調出力中の電力をそれ
ぞれ入力電力に対してプロットし、それらを直線的に外
挿する。それら2つの外挿線の交差点がOIP3振幅で
あり、出力電力(縦)軸からdBm値で読みとられる。
【0003】増幅器のダイナミックレンジを改善するた
めの試みは少なくとも2つのカテゴリーに分類できる:
回路的な方法と、能動デバイスそのものの内部的な改善
とである。フィードフォーワードやプレディストーショ
ン等の回路的な方法は有効ではあるが、複雑で電力を消
費する回路になりがちである。マイクロ波FET領域で
のデバイスの内部的な改善は、もっぱら線形な伝達特性
を有するデバイス、すなわち一定の相互コンダクタンス
m =ΔIDS/ ΔVGS(相互コンダクタンスはドレイン
電流の変化をゲート電圧の変化で割ったものに等しい)
を有するFETを作製する方向に集中している。
【0004】WilliamsとShaw(IEEE
Transactions onElectron D
evicesの1978年7月号、第ED−25巻、第
6号の頁600−605に発表された論文”Grade
d Channel FET’s:Improved
Linearity and Noise Figur
e(グレーデドチャンネルFET:線形性および雑音指
数の改善)”参照)は、このテーマに関する彼らの理論
的な研究の中で、すべてのゲート電圧において一定の相
互コンダクタンスを維持するために特別なドーピング分
布を利用することを強調している。Chu等(IEEE
−MTT−International Microw
ave Symposium Digest 1991
の頁735−728に発表された論文”A Highl
y linear MESFET(線形性に優れたME
SFET)”参照)によって用いられた構造は、一定の
gmを達成するものの、非常に複雑で、従来のエッチン
グ技術を用いてそのゲート領域を再現性よく作製するこ
とは困難である。本出願人は既に上に述べた従来技術の
ものよりももっと簡単な構造で同様な効果を得る構造を
提案している(Electronics Letter
sの1991年5月23日発行の第27巻、第11号の
頁945−946に発表されたIkalainenとW
itkowskiによる論文”High Dynami
c Range Microwave FET(広ダイ
ナミックレンジのマイクロ波FET)”参照)。
【0005】
【発明の概要】従来技術では、広範囲で線形動作特性を
示し、従って広いダイナミックレンジを有するトランジ
スタを作製するための試みとして、ゲート電圧に対して
線形な相互コンダクタンスを示す特性を維持することに
集中してきた。ここに開示される基板材料構造は複数の
ドーパント層を用いたもので、それの1つ(典型的には
低濃度にドープされたインジウムガリウム砒素、InG
aAs)は高濃度にドープされたGaAsよりも高い電
子移動度と飽和速度を有している。これによって、この
基板上に作製されるFETの相互コンダクタンスを、ゲ
ート電圧に対してわずかに非線形な相互コンダクタンス
になるように精密に制御することが可能となる。本発明
の制御された相互コンダクタンスの非線形性は、GaA
s電界効果トランジスタ固有の非線形な出力コンダクタ
ンスを補償できる。従来技術の構造もしばしばこの望ま
しい非線形性をわずかに示すことがあったが、それの物
理的な根源はそれらの構造の中で良く理解されておらず
また予測もできなかった。それに較べて、ここに述べる
構造はエピタキシャル層の設計を選択することによっ
て、増減自由な望ましい相互コンダクタンスの非線形性
を作り出すことができる。
【0006】本発明の1つの態様において、電界効果ト
ランジスタが開示され、そのトランジスタは:ソースと
ドレインとの間にチャンネルを含み、前記チャンネル
は、第1のドーピング濃度を有する第1の半導体材料の
第1の領域、前記第1の領域の上に位置し、第2のドー
ピング濃度を有する第2の半導体材料の第2の領域、前
記第2の領域の上に位置し、前記第1のドーピング濃度
が前記第2および第3のドーピング濃度よりも高くなる
ようにドープされた、第3のドーピング濃度を有する前
記第1の半導体材料の第3の領域、および前記第3の領
域の上に位置するゲート電極を含み、これによって前記
チャンネル中を流れる電流が主として前記第1の領域中
を、あるいはゲート電極上の電圧を変化させることで主
として前記第2領域中を流れるようになっている。
【0007】本発明の別の1つの態様において、電界効
果トランジスタが開示され、そのトランジスタは:第1
の半導体材料を含む第1のチャンネル層をその上に取り
付けられた基板;前記第1のチャンネル層の上に取り付
けられ、第2の半導体材料を含む第2のチャンネル層;
前記第2のチャンネル層の上に取り付けられ、前記第1
の半導体材料を含む第3のチャンネル層;および前記第
3のチャンネル層の上に取り付けられたゲートを含んで
おり;ここにおいて前記第2の半導体材料が前記第1の
半導体材料よりも狭いバンドギャップを有しており、ま
た前記第1のチャンネル層が前記第2および第3のチャ
ンネル層よりも高いドーピング濃度を有している。
【0008】本発明の更に別の1つの態様において、電
界効果トランジスタを作製する方法が開示され、その方
法は:ソースとドレインとの間にチャンネルを形成する
工程を含んでおり、前記チャンネルを形成する工程は:
第1のドーピング濃度を有する第1の半導体材料の第1
の領域を形成すること;前記第1の領域の上に第2のド
ーピング濃度を有する第2の半導体材料の第2の領域を
形成すること;前記第1のドーピング濃度が前記第2お
よび第3のドーピング濃度よりも高くなるように、前記
第2の領域の上に第3のドーピング濃度を有する前記第
1の半導体材料の第3の領域を形成すること;前記第3
の領域の上にゲート電極を形成することを含み;これに
よってチャンネル中を流れる電流が主として第1の領域
を、あるいはゲート電極上の電圧を変化させることで主
として第2領域を流れるようになっている。
【0009】本発明の1つの特長は、それがトランジス
タ中に、制御され、再現性のよい方法で望ましい非線形
性を作り出すことができることである。従来技術の構造
と対照的に、ここに述べた本発明の相互コンダクタンス
特性の非線形性は、層の厚さ、ドーピング、あるいは材
料の組成等のパラメーターを変化させることによって予
測できるかたちで変更することができる。更に、ここに
述べた実施例はヘテロ界面における二次元ガス中の電流
導通を示している。このことは、AlGaAs上のGa
Asエピタキシーに依存しなくてもよいため、当該分野
で良く知られた伝統的な反転した高電子移動度トランジ
スタよりも容易に作成できる構造の中に実現できてい
る。
【0010】
【実施例】各図面において、参照符号は特に断らない限
り対応する部品を意味する。
【0011】出願人の研究によれば、3次までの非線形
性を考慮した場合、ほぼ一定の相互コンダクタンスを有
するデバイスが好ましいが、理想的には相互コンダクタ
ンス対ゲート電圧特性はわずかに正の曲率を有するべき
である。すなわち、gmのゲート電圧に対する2次の導
関数は正であるべきである。そうすることによって、非
線形出力コンダクタンスと非線形gmとの間で生ずる歪
みを打ち消すことができる。この打ち消しは、トランジ
スタの出力コンダクタンスの問題となる非線形性に対す
る有効な解答となることが明らかとなった(1992年
8月開催のEuropean Microwave C
onf Procの頁570−575に発表されたIk
akainen等による論文”Low−Noise,L
ow DC Power Linear FET(低雑
音、低DC電力線形FET)”参照)。しかしながら、
GaAsの低−高ドーピング分布は小さい正の曲率を有
する相互コンダクタンス特性を示すことができるもの
の、この曲率の大きさを制御する容易な、あるいは正確
な方法が存在しない。出願人の研究結果から引用した図
2aおよび図2bは、従来技術の設計と好適実施例とを
対比させながら作製した結果を示す。図2aは従来技術
設計の相互コンダクタンスが高ゲート電圧(−0.5V
ないし0.5V)において望ましい以上に平坦化する
が、第1の好適実施例トランジスタは同電圧範囲に第2
のピークを持つことを示している。
【0012】従来技術のこの欠点を明らかにし、図2b
に示す相互コンダクタンスをもたらす好適実施例につい
て図1および次の表1を参照しながら説明しよう。表1
はゲート電圧に対する相互コンダクタンスの形状を正確
に制御して、高度に線形なマイクロ波FET増幅器を作
製することを許容する材料構造を示している。
【0013】
【表1】
【0014】半絶縁性基板24は好ましくはGaAsで
あるが、その他のInPやSiのような材料も使用でき
る。ドーパントは典型的にはSiであるが、例えばSn
やPbのようなものを代用してもよい。ショットキーゲ
ート12は典型的には長さが0.5ミクロンあるいはそ
れ以下であり、典型的にはTi/Pt/Auの複合層で
ある。コンタクト金属10は典型的にはAuGe/Ni
/Auの複合層であるが、ソースおよびドレイン14に
対してオーミックコンタクトを形成し、典型的には合金
処理されてコンタクト金属10からスパイクが成長して
(図1の破線11を参照)、それによってチャンネル層
18、20、および22に接触する。本好適実施例の重
要な特徴は、チャンネルドーピングの分布が低(18)
−低(20)−高(22)のようになっていることであ
る。これらのドーピング層の厚さとドーピング濃度とが
以下に説明するように、ゲート電圧に対するFET相互
コンダクタンスの好ましい非線形性形状をもたらす。
【0015】動作時には、本実施例のトランジスタはド
レインとソースのコンタクト10間に電圧を印加され、
またゲート電極12にも電圧が印加される。第1チャン
ネル層22、第2チャンネル層20、および第3チャン
ネル層18を含むチャンネルはゲート電極12へ印加さ
れる電圧のレベルを選ぶことで導通状態にも、非導通状
態にもすることができる。このトランジスタの動作を、
それがピンチオフの状態(すなわち、大きな負のゲート
電圧で非導通チャンネル)から完全導通チャンネルの状
態(すなわち、0Vに近いゲート電圧で完全導通チャン
ネル)へ変化する場合について説明するのが都合がよ
い。ゲート電圧が大きな負電圧から0Vへ向かって変化
すると、トランジスタ動作はピンチオフ(非常に低い相
互コンダクタンス状態)から完全導通チャンネルへと移
行する。初期のソース−ドレイン電流は高濃度にドープ
された第1のチャンネル層22によって運ばれ、相互コ
ンダクタンスは図2aおよび図2bに示されたように、
(VG =−0.5V付近で)ほとんど一定の値に達す
る。しかし、0Vへ接近しそれを越した高ゲート電圧に
おいては、ソース−ドレイン電流の一部は実施例のトラ
ンジスタで低濃度にドープされた第2のチャンネルであ
るn−InGaAs層20中へ移動する。InGaAs
の第2のチャンネル層20は下層のGaAsの第1チャ
ンネル層22よりも高い電子移動度と飽和速度を有する
ので、相互コンダクタンス特性中に増加部分、すなわち
第2のピークが現れる(図2bにおいてVG >0Vを参
照)。このことは図2aに示した従来技術のInGaA
s層を用いない標準的な低−高ドーピング分布基板上に
作製されたGaAsFETの特性と比較することができ
る。
【0016】この実施例トランジスタの動作をよりグラ
フ的に表現したものが図3a、図3b、図4a、および
図4bである。図3aと図3bは3つのチャンネル層1
8、20、および22(縦の破線で境界を示してある)
の−0.5V(図3a)と0V(図3b)のゲートバイ
アス下でのバンドダイアグラムの計算結果である。図3
aにおいて、バンドダイアグラムの18、20、および
22として示した領域はそれぞれ、GaAs第3チャン
ネル層、InGaAs第2チャンネル層、および高濃度
にドープされたGaAs第1チャンネル層を表してい
る。図3aと図3bを比較することによって、−0.5
Vから0Vへのゲートバイアスの変化のもとでの、伝導
帯26と価電子帯28の曲がりとフェルミレベル30の
シフトの様子が明らかになる。
【0017】図4aと図4bは図3aと図3bに対応し
た計算結果であって、−0.5V(図4a)および0V
(図4b)のゲートバイアスのもとでの層18、20、
および22中のドーピング密度、またはドーピング濃度
32とキャリア濃度34を示している。図4aを見れ
ば、図3aのフェルミレベル30によって示されたよう
に、大多数のキャリア(従って電流も)が高濃度にドー
プされたGaAs層22中に存在することが分かる。し
かし、図4bに示された0Vのゲートバイアスでは、I
nGaAs層20中に大きなスパイク36が現れてい
る。図3bから分かるように、層20と22の間のヘテ
ロ接合部において、フェルミレベル30は伝導帯ディッ
プ位置またはその上にある。こうして、電子がディップ
に累積し、AlGaAs/GaAs高電子移動度トラン
ジスタ(HEMT)に見られるように電子ガスを形成し
ている。このように、GaAsよりも高い電子移動度お
よび飽和速度を有するバルクのInGaAs層に加え
て、材料間の界面もまた特に強化されたキャリア輸送特
性を有する。図2b中の相互コンダクタンスの第2のピ
ークは、トランジスタに印加されたゲート電圧が、層2
2中のみならず層20中においても、また層20と22
の間の界面においても伝導が開始するレベルに達した結
果生成したものである。
【0018】この第2の相互コンダクタンスピークの寸
法またはスケールを制御することは第2のチャンネル層
20の厚さ、ドーピング濃度、またはIn−Gaモル分
率を変えることによって可能である。一般に、もし第2
のチャンネル層20がより厚くなれば相互コンダクタン
スの第2のピークは増大する。同様に、もしドーピング
またはInのモル分率が増大すると、ピークも増大する
ことが期待される。しかし、これらのパラメーターには
実際上の制限がある。InGaAs層のInモル分率と
厚さはそれぞれ、0.20ないし0.22と200ない
し250Åに制限される。それ以上厚い層ではGaAs
/InGaAs境界において格子不整合によって誘起さ
れる欠陥の問題が発生する。同様に、InGaAs中の
Inのモル分率が(17%から)増大すると、それの格
子定数はGaAsのそれと違ってきて、許容できない歪
んだInGaAs層ができてしまう。一般に、InGa
As層のドーピングは、全般的に低−低−高のドーピン
グ分布を保持し、それによって既に述べたように第2の
相互コンダクタンスピークに現れるような有利な電流輸
送を保持するように低く保たれる。
【0019】図5aと図5bは、従来技術の低−高デバ
イス(図5a)と第1の好適実施例の低−低−高デバイ
スとでゲート電圧に対する相互コンダクタンスの2次の
導関数を比較してプロットしたものである。図5aのカ
ーブで濃く示した線の区分a−bでは2次の導関数はほ
ぼ零であり、図5bのカーブで濃く示した線の区分c−
dではゲート電圧が0Vよりもわずかに小さいところか
らほぼ0.5Vまでの範囲にわたって、明らかに正であ
る。出願人はこのような特性を有するデバイスがデバイ
スの出力コンダクタンスの非線形性を非常に効果的に打
ち消すことができることを見いだした。このことは、よ
り線形な動作のできるデバイスにつながり、従って従来
技術で述べられたデバイスよりももっと広いダイナミッ
クレンジにつながる。
【0020】実用に供するために、従来技術と第1の好
適実施例の構造に対して10GHzにおいてマイクロ波
のテストを実施した。図6に示されたOIP3の結果
は、従来技術の37dBmに対して実施例のデバイスで
は42dBmであることを示している。この新しい設計
は低雑音に関して特に最適化されていないものの、これ
ら2つの設計の最小雑音指数は約1.7dBで同じであ
った。このように、好適実施例のトランジスタにおい
て、ダイナミックレンジは5dBもの増大を示した。
【0021】図3a、図3b、図4a、および図4bを
参照しながら以上簡単に説明したように、低−低−高の
ドーピング分布構造の利点はそれが反転された高電子移
動度トランジスタ(HEMT)の特徴を有するというこ
とである。HEMTは一般的に、異なるバンドギャップ
を有する2つの異なる半導体を含むトランジスタであ
る。標準的なHEMTでは、より狭いバンドギャップを
有する低濃度にドープされた層の上に広バンドギャップ
の高濃度にドープされた層が形成される。この層間のバ
ンド不連続はこの界面におけるポテンシャル井戸の生成
を促進する。この井戸中に二次元電子ガスが形成され、
それが周囲のバルク半導体よりも優れたキャリア輸送特
性を提供する。反転したHEMTは、高濃度にドープさ
れた広バンドギャップ材料上の低濃度にドープされた狭
バンドギャップ材料によって特徴づけられる。通常の反
転したHEMTでは、下側の層としてアルミニウムガリ
ウム砒素(AlGaAs)を、上側の成長層としてGa
Asを使用する。通常行われることであるが、AlGa
Asの上にGaAsを成長させることによってGaAs
層中には高密度の欠陥が発生する。この欠陥のため、ト
ランジスタ特性が劣化する。これとは対照的に、GaA
sの上へのInGaAsの成長では生ずる欠陥の密度は
一般に低い。既に述べた好適実施例のように、高濃度に
ドープされた広バンドギャップ層としてGaAsを用
い、低濃度にドープされた狭バンドギャップ層としてI
nGaAsを用いることで、できる構造が非常に再現性
に優れたものとなり、線形増幅にとって好ましい伝達特
性が得られる。
【0022】本発明は例示の実施例に関して説明してき
たが、この説明は限定的な意図のものではない。本発明
はSi/Ge、InP/InGaAs等の変動する移動
度を備えたその他の材料にも適用できる。更に、これま
で述べてきた好適実施例トランジスタは、例えば、低雑
音マイクロ波受信増幅器、電力増幅器、スイッチ、位相
シフター等の伝統的にMESFETやHEMTが用いら
れてきた応用に使用することができる。
【0023】この説明を参照することで、本発明のその
他の実施例とともに、例示実施例の各種の修正や組み合
わせが当業者には明らかになるであろう。従って、請求
の範囲はそのようなすべての修正や実施例を包含すると
解釈されるべきである。
【0024】以上の説明に関して更に以下の項を開示す
る。 (1)電界効果トランジスタであって:ソースとドレイ
ンとの間のチャンネルであって:第1のドーピング濃度
を有する第1の半導体材料の第1の領域、前記第1の領
域の上に形成され、第2のドーピング濃度を有する第2
の半導体材料の第2の領域、前記第2の領域の上に形成
され、第3のドーピング濃度を有する前記第1の半導体
材料の第3の領域であって、前記第1のドーピング濃度
が前記第2および第3のドーピング濃度よりも高くなっ
ている、第3の領域、および前記第3の領域の上に形成
されたゲート電極であって、それによって前記チャンネ
ル中を流れる電流が主として前記第1の領域を、あるい
は前記ゲート電極上の電圧を変化させることで主として
前記第2の領域を流れるようになった、ゲート電極、を
含むチャンネル、を含む電界効果トランジスタ。
【0025】(2)第1項記載のトランジスタであっ
て、前記第2の半導体材料が前記第1の半導体材料より
も狭いバンドギャップを有している電界効果トランジス
タ。
【0026】(3)第2項記載のトランジスタであっ
て、前記第2の半導体材料が前記第1の半導体材料より
も高い電子移動度と飽和速度を有している電界効果トラ
ンジスタ。
【0027】(4)第1項記載のトランジスタであっ
て、前記第2の半導体材料がInGaAsで、前記第1
の半導体材料がGaAsである電界効果トランジスタ。
【0028】(5)第1項記載のトランジスタであっ
て、前記基板がGaAsを含み、前記第1の半導体材料
が約1×1018cm-3にドープされ、前記第2のチャン
ネル層が約1×1016ないし1×1017cm-3の範囲内
にある濃度にドープされ、そして前記第3のチャンネル
層が約1×1016ないし1×1017cm-3の範囲内にあ
る濃度にドープされている電界効果トランジスタ。
【0029】(6)電界効果トランジスタであって:基
板、前記基板の上に形成されて、第1の半導体材料を含
む第1のチャンネル層、前記第1のチャンネル層の上に
形成されて、第2の半導体材料を含む第2のチャンネル
層、前記第2のチャンネル層の上に形成されて、前記第
1の半導体材料を含む第3のチャンネル層、および前記
第3のチャンネル層の上に形成されたゲート電極、を含
み、前記第2の半導体材料が前記第1の半導体材料より
も狭いバンドギャップを有し、更に前記第1のチャンネ
ル層が前記第2、第3のチャンネル層よりも高いドーピ
ング濃度を有している、電界効果トランジスタ。
【0030】(7)第6項記載のトランジスタであっ
て、前記第1のチャンネル層と前記第2のチャンネル層
とが界面に沿って互いに接しており、電流の一部が前記
界面における二次元電子ガスによって前記両層を横切っ
て輸送されるようになった電界効果トランジスタ。
【0031】(8)第6項記載のトランジスタであっ
て、更に前記第1、第2、および第3のチャンネル層に
接するドレインおよびソースのコンタクトを含み、前記
トランジスタが前記ドレインコンタクトから前記ソース
コンタクトへのドレイン電流によって動作できるように
なっており、前記ドレイン電流のレベルが前記ゲート電
極と前記ソースコンタクトとの間の電圧に依存してお
り、更に、ドレインの電流変化をゲート電圧の変化で除
した2次の導関数が約0ボルトのゲート電圧のところで
正である電界効果トランジスタ。
【0032】(9)第8項記載のトランジスタであっ
て、前記第2のチャンネル層が約100Åの厚さで、前
記2次の導関数が正の第1の値を有している電界効果ト
ランジスタ。
【0033】(10)第9項記載のトランジスタであっ
て、前記第2のチャンネル層の厚さが約100Åよりも
厚く作られており、前記トランジスタが前記正の第1の
値よりも大きい正の第2の値を有する2次の導関数によ
って特徴づけられる電界効果トランジスタ。
【0034】(11)第8項記載のトランジスタであっ
て、前記第2のチャンネル層のドーピング濃度が約5×
1016cm-3であり、前記2次の導関数が正の第1の値
を有している電界効果トランジスタ。
【0035】(12)第11項記載のトランジスタであ
って、前記第2のチャンネル層が約5×1016cm-3
りも大きいドーピング濃度を有するように作られてお
り、前記トランジスタが前記正の第1の値よりも大きい
正の第2の値を有する2次の導関数によって特徴づけら
れる電界効果トランジスタ。
【0036】(13)第6項記載のトランジスタであっ
て、前記第2の半導体材料がInGaAsであり、前記
第1の半導体材料がGaAsである電界効果トランジス
タ。
【0037】(14)第8項記載のトランジスタであっ
て、前記第2のチャンネル層がxを約0.17としたI
x Ga1-x Asであり、前記2次の導関数が正の第1
の値を有している電界効果トランジスタ。
【0038】(15)第14項記載のトランジスタであ
って、前記第2のチャンネル層がxを約0.17よりも
大きい値としたInx Ga1-x Asであり、前記トラン
ジスタが前記正の第1の値よりも大きい正の第2の値を
有する2次の導関数で特徴づけられる電界効果トランジ
スタ。
【0039】(16)電界効果トランジスタを作製する
ための方法であって:ソースとドレインとの間にチャン
ネルを形成する工程であって:第1のドーピング濃度を
有する第1の半導体材料の第1の領域を形成すること、
前記第1の領域上に第2のドーピング濃度を有する第2
の半導体材料の第2の領域を形成すること、前記第1の
ドーピング濃度が前記第2、第3のドーピング濃度より
も高いように、前記第2の領域上に前記第1の半導体材
料を含む第3の領域を形成すること、および前記第3の
領域上にゲート電極を形成することであって、それによ
って前記チャンネル中を流れる電流が主として前記第1
の領域中を、あるいは前記ゲート電極上の電圧を変化さ
せることで主として前記第2の領域中を流れるようにゲ
ート電極を形成すること、の工程を含むチャンネル形成
工程、の工程を含む方法。
【0040】(17)第16項記載の方法であって、前
記第2の半導体材料が前記第1の半導体材料よりも狭い
バンドギャップを有している方法。
【0041】(18)第17項記載の方法であって、前
記第2の半導体材料が前記第1の半導体材料よりも高い
電子移動度と飽和速度を有している方法。
【0042】(19)第16項記載の方法であって、前
記第2の半導体材料がInGaAsで、前記第1の半導
体材料がGaAsである方法。
【0043】(20)第16項記載の方法であって、前
記基板がGaAsを含み、前記第1の半導体材料が約1
×1018cm-3の濃度にドープされ、前記第2のチャン
ネル層が約1×1016ないし1×1017cm-3の範囲内
にある濃度にドープされ、そして前記第3のチャンネル
層が約1×1016ないし1×1017cm-3の範囲内にあ
る濃度にドープされる方法。
【0044】(21)本発明の1つの実施例として電界
効果トランジスタが開示されており、本トランジスタ
は:ソースとドレインとの間にチャンネルを含み、前記
チャンネルは:第1のドーピング濃度を有する第1の半
導体材料の第1の領域22;前記第1の領域22の上に
形成され、第2のドーピング濃度を有する第2の半導体
材料の第2の領域20;前記第1のドーピング濃度が前
記第2および第3のドーピング濃度よりも高くなるよう
に、前記第2の領域20の上に形成され、第3のドーピ
ング濃度を有する前記第1の半導体材料の第3の領域1
8;および前記第3の領域18の上に形成されたゲート
電極12を含み;これによって前記チャンネル中を流れ
る電流が主として前記第1の領域22を、あるいは前記
ゲート電極12上の電圧を変化させることで主として前
記第2の領域20を流れるようになっている。
【図面の簡単な説明】
【図1】好適実施例デバイスの断面図。
【図2】aは従来技術によるトランジスタの相互コンダ
クタンス。bは第1の好適実施例トランジスタの相互コ
ンダクタンス。
【図3】aは−0.5Vのゲートバイアス電圧における
第1の好適実施例トランジスタの一部分のバンドダイア
グラム計算結果。bは0Vのゲートバイアス電圧におけ
る第1の好適実施例トランジスタの一部分のバンドダイ
アグラム計算結果。
【図4】aは−0.5Vのゲートバイアス電圧における
第1の好適実施例トランジスタの一部分のドーピングお
よびキャリア濃度分布の計算結果。bは0Vのゲートバ
イアス電圧における第1の好適実施例トランジスタの一
部分のドーピングおよびキャリア濃度分布の計算結果。
【図5】aは従来技術トランジスタの相互コンダクタン
ス対ゲート電圧特性における2次の導関数。bは第1の
好適実施例トランジスタの相互コンダクタンス対ゲート
電圧特性における2次の導関数。
【図6】従来技術と好適実施例のデバイスでのOIP3
比較。
【符号の説明】
10 コンタクト金属 12 ゲート金属 14 ソース/ドレイン 18 第3のチャンネル層 20 第2のチャンネル層 22 第1のチャンネル層 24 半絶縁性基板 26 伝導帯 28 価電子帯 30 フェルミレベル 32 ドーピング濃度 34 キャリア濃度 36 スパイク

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 電界効果トランジスタであって:ソース
    とドレインとの間のチャンネルであって:第1のドーピ
    ング濃度を有する第1の半導体材料の第1の領域、 前記第1の領域の上に形成され、第2のドーピング濃度
    を有する第2の半導体材料の第2の領域、 前記第2の領域の上に形成され、第3のドーピング濃度
    を有する前記第1の半導体材料の第3の領域であって、
    前記第1のドーピング濃度が前記第2および第3のドー
    ピング濃度よりも高くなっている、第3の領域、および
    前記第3の領域の上に形成されたゲート電極であって、
    それによって前記チャンネル中を流れる電流が主として
    前記第1の領域を、あるいは前記ゲート電極上の電圧を
    変化させることで主として前記第2の領域を流れるよう
    になった、ゲート電極、 を含むチャンネル、を含む電界効果トランジスタ。
  2. 【請求項2】 電界効果トランジスタを作製するための
    方法であって:ソースとドレインとの間にチャンネルを
    形成する工程であって:第1のドーピング濃度を有する
    第1の半導体材料の第1の領域を形成すること、 前記第1の領域上に第2のドーピング濃度を有する第2
    の半導体材料の第2の領域を形成すること、 前記第1のドーピング濃度が前記第2、第3のドーピン
    グ濃度よりも高いように、前記第2の領域上に前記第1
    の半導体材料を含む第3の領域を形成すること、および
    前記第3の領域上にゲート電極を形成することであっ
    て、それによって前記チャンネル中を流れる電流が主と
    して前記第1の領域中を、あるいは前記ゲート電極上の
    電圧を変化させることで主として前記第2の領域中を流
    れるようにゲート電極を形成すること、 の工程を含むチャンネル形成工程、の工程を含む方法。
JP6167102A 1993-07-19 1994-07-19 線形電界効果トランジスタ Pending JPH07153780A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US093376 1993-07-19
US08/093,376 US5350936A (en) 1993-07-19 1993-07-19 Linear field effect transistor

Publications (1)

Publication Number Publication Date
JPH07153780A true JPH07153780A (ja) 1995-06-16

Family

ID=22238587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6167102A Pending JPH07153780A (ja) 1993-07-19 1994-07-19 線形電界効果トランジスタ

Country Status (4)

Country Link
US (2) US5350936A (ja)
EP (1) EP0660420B1 (ja)
JP (1) JPH07153780A (ja)
DE (1) DE69421052T2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350936A (en) * 1993-07-19 1994-09-27 Texas Instruments Incorporated Linear field effect transistor
JP3421306B2 (ja) * 2000-07-19 2003-06-30 富士通カンタムデバイス株式会社 化合物半導体装置
US6929987B2 (en) * 2003-12-23 2005-08-16 Hrl Laboratories, Llc Microelectronic device fabrication method
JP5313457B2 (ja) * 2007-03-09 2013-10-09 パナソニック株式会社 窒化物半導体装置及びその製造方法
US10068529B2 (en) 2016-11-07 2018-09-04 International Business Machines Corporation Active matrix OLED display with normally-on thin-film transistors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178572A (ja) * 1982-04-14 1983-10-19 Hiroyuki Sakaki 移動度変調形電界効果トランジスタ
US5091759A (en) * 1989-10-30 1992-02-25 Texas Instruments Incorporated Heterostructure field effect transistor
JPH02134829A (ja) * 1988-11-16 1990-05-23 Hitachi Ltd 半導体素子
US5141879A (en) * 1989-08-28 1992-08-25 Herbert Goronkin Method of fabricating a FET having a high trap concentration interface layer
US5234682A (en) * 1990-06-21 1993-08-10 Revlon Consumer Products Corporation Cosmetic compositions
EP0482726B1 (en) * 1990-10-26 1996-03-13 Nippon Telegraph And Telephone Corporation Heterojunction field-effect transistor
US5298441A (en) * 1991-06-03 1994-03-29 Motorola, Inc. Method of making high transconductance heterostructure field effect transistor
JPH081955B2 (ja) * 1991-08-21 1996-01-10 ヒューズ・エアクラフト・カンパニー 反転変調ドープされたヘテロ構造の製造方法
JPH0642371A (ja) * 1992-07-23 1994-02-15 Zexel Corp 燃料噴射制御装置
US5254492A (en) * 1992-11-10 1993-10-19 Texas Instruments Incorporated Method of fabricating an integrated circuit for providing low-noise and high-power microwave operation
US5350936A (en) * 1993-07-19 1994-09-27 Texas Instruments Incorporated Linear field effect transistor

Also Published As

Publication number Publication date
US5350936A (en) 1994-09-27
EP0660420A1 (en) 1995-06-28
DE69421052T2 (de) 2000-05-31
EP0660420B1 (en) 1999-10-06
US5405793A (en) 1995-04-11
DE69421052D1 (de) 1999-11-11

Similar Documents

Publication Publication Date Title
US7525130B2 (en) Polarization-doped field effect transistors (POLFETS) and materials and methods for making the same
Mishra et al. GaN microwave electronics
US6992319B2 (en) Ultra-linear multi-channel field effect transistor
US4827320A (en) Semiconductor device with strained InGaAs layer
JP3376078B2 (ja) 高電子移動度トランジスタ
Casamento et al. FerroHEMTs: High-current and high-speed all-epitaxial AlScN/GaN ferroelectric transistors
JPH07153780A (ja) 線形電界効果トランジスタ
Chao et al. High performance 0.1 µm gate-length planar-doped HEMTs
Kuo et al. Ga 0.4 In 0.6 As/Al 0.55 In 0.45 As pseudomorphic modulation-doped field-effect transistors
Pao et al. Impact of surface layer on In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As/InP high electron mobility transistors
Takakuwa et al. A low-noise microwave HEMT using MOCVD
Feuer et al. Gate-length dependence of DC and microwave properties of submicrometer In/sub 0.53/Ga/sub 0.47/As HIGFETs
Laskar et al. Characteristics of GaAs/AlGaAs-doped channel MISFET's at cryogenic temperatures
Kim et al. Low-frequency noise characteristics of metamorphic In0. 52Al0. 48As/In0. 60Ga0. 40As double-heterostructure pseudomorphic high electron mobility transistors grown on a GaAs substrate
Chang et al. Composite-channel metamorphic high electron mobility transistor for low-noise and high-linearity applications
Klein et al. Molecular beam epitaxial growth of pseudomorphic InAlAs/InGaAs high electron mobility transistors with high cut-off frequencies
Kuo et al. High-Speed InGaAs/InP Doped Channel HFET's with a Strained Ga0. 2In0. 8P Schottky Barrier Enhancement Layer Grown by GSMBE
Yu et al. Improved step-graded-channel heterostructure field-effect transistor
Kim et al. A Capless $ hboxInP/hboxIn_0. 52hboxAl_0. 48hboxAs/hboxIn_0. 53hboxGa_0. 47hboxAs $ p-HEMT Having a Self-Aligned Gate Structure
Higashiwaki et al. Development of high-frequency GaN HFETs for millimeter-wave applications
Hassan et al. Evaluation of DC Performance of Buffer-Free AlGaN/GaN HEMT on SiC Relative to the Thickness of AlN Nucleation Layer
Yu et al. InGaP/GaAs camel-like field-effect transistor for high-breakdown and high-temperature applications
Chang High performance δ-modulation-doped Si/SiGe heterostructure FET’s grown by MBE
Raghuveera et al. Prospects of III-V Semiconductor-Based
Eisenbeiser et al. Breakdown voltage improvement in strained InGaAlAs/GaAs FETs

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041109

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050705