JPH07153195A - ディジタル記録装置 - Google Patents
ディジタル記録装置Info
- Publication number
- JPH07153195A JPH07153195A JP30042793A JP30042793A JPH07153195A JP H07153195 A JPH07153195 A JP H07153195A JP 30042793 A JP30042793 A JP 30042793A JP 30042793 A JP30042793 A JP 30042793A JP H07153195 A JPH07153195 A JP H07153195A
- Authority
- JP
- Japan
- Prior art keywords
- rounding
- signal
- circuit
- value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
- H04N5/9261—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction
- H04N5/9264—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation involving data reduction using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/40—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video transcoding, i.e. partial or full decoding of a coded input stream followed by re-encoding of the decoded output stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
- H04N19/45—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder performing compensation of the inverse transform mismatch, e.g. Inverse Discrete Cosine Transform [IDCT] mismatch
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/94—Signal drop-out compensation
- H04N5/945—Signal drop-out compensation for signals recorded by pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Discrete Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Image Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 繰り返しダビングしても画像劣化の少ないデ
ィジタル画像信号の記録装置を提供すること。 【構成】 ディジタル画像信号を圧縮して記録する装置
において、信号演算結果の丸め手段として偶数丸め回路
を使う。偶数丸め回路は、入力ディジタル信号の切り捨
てるべき下位ビットに加算する付加値発生回路１０４
と、入力ディジタル信号に付加値を加算する加算回路１
０２と、加算結果の下位ビットを捨てる回路１０６を含
む。
ィジタル画像信号の記録装置を提供すること。 【構成】 ディジタル画像信号を圧縮して記録する装置
において、信号演算結果の丸め手段として偶数丸め回路
を使う。偶数丸め回路は、入力ディジタル信号の切り捨
てるべき下位ビットに加算する付加値発生回路１０４
と、入力ディジタル信号に付加値を加算する加算回路１
０２と、加算結果の下位ビットを捨てる回路１０６を含
む。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル画像信号を
圧縮して記録を行ない、それを再生して伸長する信号処
理に関し、特にダビングを重ねても誤差の累積の少ない
ディジタル記録装置を得ることに関する。
圧縮して記録を行ない、それを再生して伸長する信号処
理に関し、特にダビングを重ねても誤差の累積の少ない
ディジタル記録装置を得ることに関する。
【０００２】
【従来の技術】画像圧縮を用いたディジタル画像信号の
磁気的記録再生については、例えば特開平４−１６８６
０３号公報に記載されており、そこでは、ディジタル画
像信号の情報量及び磁気テープ上の記録密度を所定のも
のに選択することにより長時間記録を可能にすることが
開示されている。
磁気的記録再生については、例えば特開平４−１６８６
０３号公報に記載されており、そこでは、ディジタル画
像信号の情報量及び磁気テープ上の記録密度を所定のも
のに選択することにより長時間記録を可能にすることが
開示されている。
【０００３】そこでは、入力ディジタル画像信号は、ブ
ロック化回路により複数の画素データからなるブロック
単位のデータに変換され、このブロック化回路の出力デ
ータは符号化回路で圧縮符号化され、その出力はチャネ
ル符号化回路を通って磁気ヘッドに供給され、磁気テー
プに記録されるようになっている。
ロック化回路により複数の画素データからなるブロック
単位のデータに変換され、このブロック化回路の出力デ
ータは符号化回路で圧縮符号化され、その出力はチャネ
ル符号化回路を通って磁気ヘッドに供給され、磁気テー
プに記録されるようになっている。
【０００４】ブロック符号化回路の例としては、各ブロ
ックの画素データをＤＣＴ（Discrete Cosine Transfor
m ）した後、このＤＣＴで得られた係数データを量子化
し、量子化データをランレングス・ハフマン符号化して
圧縮符号化することが提案されている。
ックの画素データをＤＣＴ（Discrete Cosine Transfor
m ）した後、このＤＣＴで得られた係数データを量子化
し、量子化データをランレングス・ハフマン符号化して
圧縮符号化することが提案されている。
【０００５】特開平４−１６８６０３号公報に記載され
た詳細については、本発明と直接関係がないのでここで
は説明を省略し、次に、本発明と関係する部分につい
て、図７を参照して簡単に説明する。
た詳細については、本発明と直接関係がないのでここで
は説明を省略し、次に、本発明と関係する部分につい
て、図７を参照して簡単に説明する。
【０００６】図７は、ＤＣＴ（離散的コサイン変換）を
用いたビットレートリダクションＶＴＲ（画像圧縮記録
再生）システムを簡略化して示すブロック図である。
用いたビットレートリダクションＶＴＲ（画像圧縮記録
再生）システムを簡略化して示すブロック図である。
【０００７】同図のシステムにおいて、入力端子１には
８ビットの入力画像信号が入力し、この信号がＤＣＴ回
路に供給されて符号化される。ＤＣＴ回路の出力にはＮ
ビット（Ｎは後述する所定の数に定められる）の出力が
出され、その出力信号は後段の量子化回路３で量子化さ
れる。
８ビットの入力画像信号が入力し、この信号がＤＣＴ回
路に供給されて符号化される。ＤＣＴ回路の出力にはＮ
ビット（Ｎは後述する所定の数に定められる）の出力が
出され、その出力信号は後段の量子化回路３で量子化さ
れる。
【０００８】量子化回路３の出力は、可変長符号化（Ｖ
ＬＣ）回路４に供給され、そこで可変長符号に変換され
て出力端子５に送出される。
ＬＣ）回路４に供給され、そこで可変長符号に変換され
て出力端子５に送出される。
【０００９】出力端子５に送出された信号は図示してい
ない伝送路を介して他の装置に伝送されるか又はテープ
等の記録媒体に記録される。
ない伝送路を介して他の装置に伝送されるか又はテープ
等の記録媒体に記録される。
【００１０】他方、伝送路上に送られて来た信号又は記
録媒体から再生された信号は入力端子６に入力し、可変
長信号の復号器（ＶＬＤ）７で復号化されてＭビットの
ディジタル信号として逆量子化回路８に供給され、そこ
で逆量子化されてＮビットのディジタル信号として、逆
ＤＣＴ回路９に供給され、符号変換後８ビットのディジ
タル信号として出力１０に出力される。
録媒体から再生された信号は入力端子６に入力し、可変
長信号の復号器（ＶＬＤ）７で復号化されてＭビットの
ディジタル信号として逆量子化回路８に供給され、そこ
で逆量子化されてＮビットのディジタル信号として、逆
ＤＣＴ回路９に供給され、符号変換後８ビットのディジ
タル信号として出力１０に出力される。
【００１１】このビットレートリダクションＶＴＲにお
いては、図７で「ε」で示したように、ＤＣＴ（離散的
コサイン変換）回路２、量子化回路３及び逆ＤＣＴ回路
９の３ヵ所で丸めによる演算誤差が発生する。
いては、図７で「ε」で示したように、ＤＣＴ（離散的
コサイン変換）回路２、量子化回路３及び逆ＤＣＴ回路
９の３ヵ所で丸めによる演算誤差が発生する。
【００１２】
【発明が解決しようとする課題】従来この種の装置に用
いられている丸め回路は、四捨五入によるもので、切り
捨てるビット以下（即ち少数点以下）がちょうど０．５
の時が誤差が最大になる。この場合は、絶対値の大きい
方の最も近い整数に丸められる。
いられている丸め回路は、四捨五入によるもので、切り
捨てるビット以下（即ち少数点以下）がちょうど０．５
の時が誤差が最大になる。この場合は、絶対値の大きい
方の最も近い整数に丸められる。
【００１３】そこで、例えば、ビットレートリダクショ
ン方式のＶＴＲでダビングをする場合について考える
と、ダビングをする毎に信号の圧縮伸長を繰り返すこと
になり、その結果、通常の四捨五入による丸めでは、ダ
ビングの世代毎に（即ち１回ダビングする毎に）丸めに
よる誤差が累積して画質劣化を来すことがある。
ン方式のＶＴＲでダビングをする場合について考える
と、ダビングをする毎に信号の圧縮伸長を繰り返すこと
になり、その結果、通常の四捨五入による丸めでは、ダ
ビングの世代毎に（即ち１回ダビングする毎に）丸めに
よる誤差が累積して画質劣化を来すことがある。
【００１４】これは圧縮伸長の度に、ちょうど１０進方
で０．５のＤＣＴ係数や画像データが発生して、その度
に絶対値の大きい方の整数に丸められるからである。
で０．５のＤＣＴ係数や画像データが発生して、その度
に絶対値の大きい方の整数に丸められるからである。
【００１５】その結果、誤差が同一方向になって累積す
るので直流（ＤＣ）レベルのシフト等の知覚されやすい
ブロック歪みを発生させる原因となる。この誤差は数世
代で収束する（即ち、それ以上画質が劣化しない）場合
が多いが、最悪のパターンではダビングの度に無限に累
積することもある。
るので直流（ＤＣ）レベルのシフト等の知覚されやすい
ブロック歪みを発生させる原因となる。この誤差は数世
代で収束する（即ち、それ以上画質が劣化しない）場合
が多いが、最悪のパターンではダビングの度に無限に累
積することもある。
【００１６】また、内部の演算精度が十分でない場合に
は、丸めの影響はさらに顕著になる。これは、内部演算
精度が少なければ少ないほど、０．５の発生確率が多く
なるからである。その結果、累積誤差の収束が遅くな
る。
は、丸めの影響はさらに顕著になる。これは、内部演算
精度が少なければ少ないほど、０．５の発生確率が多く
なるからである。その結果、累積誤差の収束が遅くな
る。
【００１７】この誤差の発生原因について、図７を参照
して、もう少し具体的に説明する。
して、もう少し具体的に説明する。
【００１８】前述のとおり、ビットレートリダクション
方式のＶＴＲでは、ＤＣＴ回路２、量子化回路３、逆Ｄ
ＣＴ回路９の３ヵ所で演算誤差が発生する。
方式のＶＴＲでは、ＤＣＴ回路２、量子化回路３、逆Ｄ
ＣＴ回路９の３ヵ所で演算誤差が発生する。
【００１９】まず、ＤＣＴ回路２について考えると、こ
れは三角関数の演算であるため演算結果は無理数で与え
られ、これを有限のビット数に丸めるとき誤差が発生す
る。例えば、ＤＣＴ回路の演算結果Ｎを１２ビットに丸
めると、ここで演算誤差が発生する。
れは三角関数の演算であるため演算結果は無理数で与え
られ、これを有限のビット数に丸めるとき誤差が発生す
る。例えば、ＤＣＴ回路の演算結果Ｎを１２ビットに丸
めると、ここで演算誤差が発生する。
【００２０】ＤＣＴ回路２からの出力は量子化回路３で
量子化されて一定のデータ量に抑えられる。このときの
ビット数は量子化ステップサイズによって変化する。例
えば最大１１ビットから最小１ビットまで変化する（即
ち、ビット数をＭとすると、Ｍは１〜１１ビットの範囲
で変化する）。従ってここでも演算誤差が発生する。
量子化されて一定のデータ量に抑えられる。このときの
ビット数は量子化ステップサイズによって変化する。例
えば最大１１ビットから最小１ビットまで変化する（即
ち、ビット数をＭとすると、Ｍは１〜１１ビットの範囲
で変化する）。従ってここでも演算誤差が発生する。
【００２１】画像再生時には、ＩＤＣＴ（逆ＤＣＴ）後
に８ビットに丸めることにより演算誤差が発生する。
に８ビットに丸めることにより演算誤差が発生する。
【００２２】これら以外の可変長符号化（ＶＬＣ）回路
４、復号化（ＶＬＤ）回路７、逆量子化（Ｑ-1）回路８
では演算誤差は発生しない。
４、復号化（ＶＬＤ）回路７、逆量子化（Ｑ-1）回路８
では演算誤差は発生しない。
【００２３】圧縮伸長が一回限りならば丸め方式による
演算誤差の累積は問題にならない。しかし、ＶＴＲにお
いては、テープの記録内容をダビングして使うことが多
いので、マルチジェネレーション（数回のダビングによ
り記録された画像）における画質は重要な要素となる。
特に、同アルゴリズムで圧縮伸長を繰り返す場合には、
演算誤差が同一方向に累積するので、無視できない問題
となる。
演算誤差の累積は問題にならない。しかし、ＶＴＲにお
いては、テープの記録内容をダビングして使うことが多
いので、マルチジェネレーション（数回のダビングによ
り記録された画像）における画質は重要な要素となる。
特に、同アルゴリズムで圧縮伸長を繰り返す場合には、
演算誤差が同一方向に累積するので、無視できない問題
となる。
【００２４】また、或る種の装置では、送信側と受信側
でそれぞれ別のメーカにより製作された独自の装置が使
われることがあるが、そのような場合には、送信側の丸
め誤差を受信側でキャンセルすることかできず、演算誤
差の累積が生じる。
でそれぞれ別のメーカにより製作された独自の装置が使
われることがあるが、そのような場合には、送信側の丸
め誤差を受信側でキャンセルすることかできず、演算誤
差の累積が生じる。
【００２５】本発明は、従来装置の上述の欠点を克服
し、丸めによる誤差の影響を減らし、繰り返しダビング
をしても画像劣化の少ないディジタル画像信号記録装置
を提供することを目的とする。
し、丸めによる誤差の影響を減らし、繰り返しダビング
をしても画像劣化の少ないディジタル画像信号記録装置
を提供することを目的とする。
【００２６】
【課題を解決するための手段】本発明によれば、ディジ
タル画像信号のビット数を減らすビットレートリダクシ
ョン手段及び量子化手段を備え、少なくとも１ヵ所に信
号演算結果の丸め手段を備えたディジタル画像信号圧縮
記録装置において、前記丸め手段が、切り捨てるビット
以下の値が２進数で１０００‥‥（即１０進数で０．
５）の場合には、その数の整数部分が偶数か奇数か即ち
２進数整数部の最下位ビットが０か１かを検出し、０の
ときはそのまま切り捨て、１のときは２進数で１０００
（即ち１０進数０．５）を加えてから切り捨てることに
より一番近い偶数に丸め、それ以外の場合には、通常の
四捨五入を行なうようになされていることを特徴とする
ディジタル記録装置を提供する。
タル画像信号のビット数を減らすビットレートリダクシ
ョン手段及び量子化手段を備え、少なくとも１ヵ所に信
号演算結果の丸め手段を備えたディジタル画像信号圧縮
記録装置において、前記丸め手段が、切り捨てるビット
以下の値が２進数で１０００‥‥（即１０進数で０．
５）の場合には、その数の整数部分が偶数か奇数か即ち
２進数整数部の最下位ビットが０か１かを検出し、０の
ときはそのまま切り捨て、１のときは２進数で１０００
（即ち１０進数０．５）を加えてから切り捨てることに
より一番近い偶数に丸め、それ以外の場合には、通常の
四捨五入を行なうようになされていることを特徴とする
ディジタル記録装置を提供する。
【００２７】このディジタル記録装置において、前記ビ
ットレートリダクション手段は離散的コサイン変換回路
であることが好ましい。
ットレートリダクション手段は離散的コサイン変換回路
であることが好ましい。
【００２８】また、前記ディジタル記録装置において、
前記ビットレートリダクション手段は、ウェーブレット
変換回路であることが好ましい。
前記ビットレートリダクション手段は、ウェーブレット
変換回路であることが好ましい。
【００２９】
【作用】本発明のディジタル画像信号圧縮記録装置は、
ディジタル信号の丸め手段として偶数丸めを採用してい
るので、繰り返しダビングした場合でも再生画像の劣化
が少ない。
ディジタル信号の丸め手段として偶数丸めを採用してい
るので、繰り返しダビングした場合でも再生画像の劣化
が少ない。
【００３０】また、記録装置（又は送信側装置）と再生
装置（又は受信側装置）がミスマッチのとき、例えば、
別の会社によって独自に作られた装置の場合でも再生信
号の劣化が少ない。
装置（又は受信側装置）がミスマッチのとき、例えば、
別の会社によって独自に作られた装置の場合でも再生信
号の劣化が少ない。
【００３１】
【実施例】本発明のディジタル記録装置の１実施例の説
明をする。
明をする。
【００３２】まず、四捨五入による丸めについて考える
と、一般に次の３つの方法がある。 （ａ）正方向への丸め（＋∞方向） （ｂ）無限大方向への丸め（±∞方向） （ｃ）偶数への丸め これらは、１０進数で少数点以下の数値が０．５ちょう
どの場合の処理の仕方が異なる。
と、一般に次の３つの方法がある。 （ａ）正方向への丸め（＋∞方向） （ｂ）無限大方向への丸め（±∞方向） （ｃ）偶数への丸め これらは、１０進数で少数点以下の数値が０．５ちょう
どの場合の処理の仕方が異なる。
【００３３】（ａ）は最も簡単な処理方法で０．５の時
は正の方向に切り上げられる。例えば、或る数ｎのラウ
ンドナンバー（丸め数）をＲＮＤ（ｎ）と表わすことに
すれば、ＲＮＤ（１．５）＋ＲＮＤ（２．５）＝５、Ｒ
ＮＤ（−３．５）＋ＲＮＤ（４．５）＝２のように０．
５を正の方に切り上げた数として計算される。この様子
を図４に示す。
は正の方向に切り上げられる。例えば、或る数ｎのラウ
ンドナンバー（丸め数）をＲＮＤ（ｎ）と表わすことに
すれば、ＲＮＤ（１．５）＋ＲＮＤ（２．５）＝５、Ｒ
ＮＤ（−３．５）＋ＲＮＤ（４．５）＝２のように０．
５を正の方に切り上げた数として計算される。この様子
を図４に示す。
【００３４】図４において、横軸は入力信号、縦軸は出
力信号を示している。例えば、入力信号が０．５，１．
５，２．５の時縦軸上で０，１，２の点は白丸になって
おり、それらの値をとらないことを示しており、縦軸の
１，２，３上の黒丸の点をとることを示している。即
ち、０．５は切り上げられる。
力信号を示している。例えば、入力信号が０．５，１．
５，２．５の時縦軸上で０，１，２の点は白丸になって
おり、それらの値をとらないことを示しており、縦軸の
１，２，３上の黒丸の点をとることを示している。即
ち、０．５は切り上げられる。
【００３５】（ｂ）は、一般的な四捨五入方式で（ａ）
の方法を負の数まで拡張したものである。この方法によ
れば、例えば、ＲＮＤ（１．５）＋ＲＮＤ（２．５）＝
５、ＲＮＤ（−３．５）＋ＲＮＤ（４．５）＝１であ
り、前者は（ａ）の場合と同じであるが後者では、−
３．５が丸めによって−４になるので加算結果が（ａ）
の場合と異なる。この様子を図５に示す。
の方法を負の数まで拡張したものである。この方法によ
れば、例えば、ＲＮＤ（１．５）＋ＲＮＤ（２．５）＝
５、ＲＮＤ（−３．５）＋ＲＮＤ（４．５）＝１であ
り、前者は（ａ）の場合と同じであるが後者では、−
３．５が丸めによって−４になるので加算結果が（ａ）
の場合と異なる。この様子を図５に示す。
【００３６】（ｃ）は、少数点以下が０．５の時は偶数
に丸める計算の仕方で、これはバンカーズラウンド（Ba
nkers round ）ともいわれ、計算機上での浮動少数点の
丸め方法として規格（ＩＥＥＥ ７５４）に採用されて
いる。
に丸める計算の仕方で、これはバンカーズラウンド（Ba
nkers round ）ともいわれ、計算機上での浮動少数点の
丸め方法として規格（ＩＥＥＥ ７５４）に採用されて
いる。
【００３７】例えば、ＲＮＤ（１．５）＋ＲＮＤ（２．
５）＝４、ＲＮＤ（−３．５）＋ＲＮＤ（４．５）＝０
である。何故ならば、１．５は２に、２．５も２になる
ので両者の加算結果は４となり、−３．５は−４に、
４．５は４になるので両者の加算結果は０になる。この
様子を図６に示してある。
５）＝４、ＲＮＤ（−３．５）＋ＲＮＤ（４．５）＝０
である。何故ならば、１．５は２に、２．５も２になる
ので両者の加算結果は４となり、−３．５は−４に、
４．５は４になるので両者の加算結果は０になる。この
様子を図６に示してある。
【００３８】図６において、白丸はその点の値をとらな
いことを意味し、黒丸はその点の値をとることを意味し
ている。従って、入力が−０．５から０．５までは出力
が０であり、入力が０．５を越えて１．５未満ならば出
力は１であり、入力が１．５から２．５までは出力は２
である。
いことを意味し、黒丸はその点の値をとることを意味し
ている。従って、入力が−０．５から０．５までは出力
が０であり、入力が０．５を越えて１．５未満ならば出
力は１であり、入力が１．５から２．５までは出力は２
である。
【００３９】負方向についても同様にして、入力が−
０．５よりも小さく−１．５より大きいときは出力は−
１であり、入力が−１．５から−２．５までは出力は−
２である。
０．５よりも小さく−１．５より大きいときは出力は−
１であり、入力が−１．５から−２．５までは出力は−
２である。
【００４０】丸めにより捨てる数が０．５の点について
見ると、０．５は０、１．５は２，−０．５は０、−
１．５は−２のように丸めた後の数が偶数になるように
丸められる。
見ると、０．５は０、１．５は２，−０．５は０、−
１．５は−２のように丸めた後の数が偶数になるように
丸められる。
【００４１】以上、３つの丸め方法について説明した
が、いずれの方法をとるにしても少数点以下がちょうど
０．５の時丸めによる誤差が最大になる。このときの誤
差の絶対値はいずれの丸め方式でも同じである。
が、いずれの方法をとるにしても少数点以下がちょうど
０．５の時丸めによる誤差が最大になる。このときの誤
差の絶対値はいずれの丸め方式でも同じである。
【００４２】次に、上記３つの丸め方法をＤＣＴ（離散
的コサイン変換）に適用した場合について説明する。本
発明の発明者は、ＤＣＴの演算精度Ｎを１２，１３，１
４ビットにして、ストレートにダビングを繰り返した場
合を電子計算機によりシミュレーションした結果、次の
ことを発見した。ここでＤＣＴ，ＩＤＣＴは倍精度の浮
動少数点演算を使った。
的コサイン変換）に適用した場合について説明する。本
発明の発明者は、ＤＣＴの演算精度Ｎを１２，１３，１
４ビットにして、ストレートにダビングを繰り返した場
合を電子計算機によりシミュレーションした結果、次の
ことを発見した。ここでＤＣＴ，ＩＤＣＴは倍精度の浮
動少数点演算を使った。
【００４３】上記（ａ），（ｂ）の丸め方法では、Ｎ＝
１２ビットの場合に、世代を重ねる毎に誤差が累積して
Ｓ／Ｎ（信号対雑音比）が劣化し、なかなか収束しなか
った。
１２ビットの場合に、世代を重ねる毎に誤差が累積して
Ｓ／Ｎ（信号対雑音比）が劣化し、なかなか収束しなか
った。
【００４４】しかし、Ｎ＝１３，Ｎ＝１４ビットの場合
には誤差の累積が少なく、比較的若い世代で収束した。
には誤差の累積が少なく、比較的若い世代で収束した。
【００４５】これに対して、（ｃ）の偶数丸めでは
（ａ），（ｂ）に比べてＳ／Ｎの劣化は緩やかになり、
若い世代で収束している。特にＤＣＴの演算精度が少な
いＮ＝１２ビットの場合にその差が大きい。
（ａ），（ｂ）に比べてＳ／Ｎの劣化は緩やかになり、
若い世代で収束している。特にＤＣＴの演算精度が少な
いＮ＝１２ビットの場合にその差が大きい。
【００４６】以上のように偶数丸めは演算精度が不足し
ている場合でも、他の丸めに比べて誤差の累積が少ない
ことがわかった。これは、切り捨てるビット数が少ない
ほど０．５の発生する確率が高いので偶数丸めの効果が
現われるからである。
ている場合でも、他の丸めに比べて誤差の累積が少ない
ことがわかった。これは、切り捨てるビット数が少ない
ほど０．５の発生する確率が高いので偶数丸めの効果が
現われるからである。
【００４７】高画質を要求されるビットレートリダクシ
ョンＶＴＲでは十分な演算精度を確保しつつ、少なくと
も量子化回路には偶数丸め回路を装備する必要がある。
また、十分な演算精度を確保しても、通常の丸めだけで
は、ある特定のパターンに対しては誤差が累積して収束
しなくなることも発見されている。
ョンＶＴＲでは十分な演算精度を確保しつつ、少なくと
も量子化回路には偶数丸め回路を装備する必要がある。
また、十分な演算精度を確保しても、通常の丸めだけで
は、ある特定のパターンに対しては誤差が累積して収束
しなくなることも発見されている。
【００４８】上述のシミュレーション結果を勘案して、
本実施例の丸め回路としては偶数丸め回路を採用してい
る。
本実施例の丸め回路としては偶数丸め回路を採用してい
る。
【００４９】図１は偶数丸めを実現する回路のブロック
図である。図１において、入力１０１に供給される入力
信号ＸはＡビットのディジタル信号、出力１０５に出力
される出力信号ＺはＢビットのディジタル信号である。
図である。図１において、入力１０１に供給される入力
信号ＸはＡビットのディジタル信号、出力１０５に出力
される出力信号ＺはＢビットのディジタル信号である。
【００５０】付加値発生回路１０４は、入力ディジタル
信号Ｘの下位（Ａ−Ｂ）ビットが１０進法で０．５かど
うかを検出し、次に下から（Ａ−Ｂ＋１）ビット目を見
て偶数か奇数か（即ち２進数で０か１か）を判定して、
付加値××××（４ビット数値）を決める。
信号Ｘの下位（Ａ−Ｂ）ビットが１０進法で０．５かど
うかを検出し、次に下から（Ａ−Ｂ＋１）ビット目を見
て偶数か奇数か（即ち２進数で０か１か）を判定して、
付加値××××（４ビット数値）を決める。
【００５１】付加値発生回路１０４の出力××××は加
算回路１０２において、入力信号Ｘに加算され、その加
算結果の信号Ｙの上述Ｂビットを出力信号Ｚとして出力
する。
算回路１０２において、入力信号Ｘに加算され、その加
算結果の信号Ｙの上述Ｂビットを出力信号Ｚとして出力
する。
【００５２】図２は、丸めビット演算の例を示してい
る。入力ディジタル信号Ｘの下位（Ａ−Ｂ）ビットがｂ
ｂｂｂ、下から（Ａ−Ｂ＋１）ビット目がａで、下位ビ
ットに加える値が××××であるとして図示してある。
××××の値は図３に示すようにして決める。
る。入力ディジタル信号Ｘの下位（Ａ−Ｂ）ビットがｂ
ｂｂｂ、下から（Ａ−Ｂ＋１）ビット目がａで、下位ビ
ットに加える値が××××であるとして図示してある。
××××の値は図３に示すようにして決める。
【００５３】図３は、その丸め処理の仕方を示したフロ
ーチャートである。同図を参照して図１の丸め回路の動
作説明をする。
ーチャートである。同図を参照して図１の丸め回路の動
作説明をする。
【００５４】動作開始に続いて、ステップＳ１で入力デ
ィジタル信号の切り捨て部分、即ちここでは少数点以下
の下位４ビットｂｂｂｂが、１０００であるか否かの判
断を行なう。
ィジタル信号の切り捨て部分、即ちここでは少数点以下
の下位４ビットｂｂｂｂが、１０００であるか否かの判
断を行なう。
【００５５】もしｂｂｂｂが１０００（即ち、１０進数
で０．５）であればステップＳ２に進み、同入力信号の
少数点以上（整数部）の最下位ビットａが０（即ち、偶
数）であるかどうかを判断する。
で０．５）であればステップＳ２に進み、同入力信号の
少数点以上（整数部）の最下位ビットａが０（即ち、偶
数）であるかどうかを判断する。
【００５６】もし、ａ＝０ならば、ステップＳ３に進み
上記入力信号の少数点以下の４ビットｂｂｂｂの部分に
加算するための４ビットの数値××××を００００に設
定する。
上記入力信号の少数点以下の４ビットｂｂｂｂの部分に
加算するための４ビットの数値××××を００００に設
定する。
【００５７】次にステップＳ５に進み、入力ディジタル
信号Ｘに上記設定値××××（この場合００００）を加
算して出力ディジタル信号Ｙを得る。この動作は図１の
加算回路１０２で行われる。
信号Ｘに上記設定値××××（この場合００００）を加
算して出力ディジタル信号Ｙを得る。この動作は図１の
加算回路１０２で行われる。
【００５８】こうして出力端子１０３に出力された信号
ＹはステップＳ６で後段の回路（図１においては１０６
で示す）において少数点以下の４ビットが切りすてられ
る。
ＹはステップＳ６で後段の回路（図１においては１０６
で示す）において少数点以下の４ビットが切りすてられ
る。
【００５９】前記ステップＳ１で整数部最下位ビットａ
が０でない（即ち、奇数）と判断されたときは付加値×
×××を１０００（即ち１０進数０．５）に設定する。
この設定値１０００（１０進０．５）と入力信号の少数
点以下の１０００（１０進０．５）とがステップＳ５で
加算されると１つ桁上げが生じて偶数に丸められる。
が０でない（即ち、奇数）と判断されたときは付加値×
×××を１０００（即ち１０進数０．５）に設定する。
この設定値１０００（１０進０．５）と入力信号の少数
点以下の１０００（１０進０．５）とがステップＳ５で
加算されると１つ桁上げが生じて偶数に丸められる。
【００６０】前記ステップＳ１で入力信号の少数点以下
４ビットｂｂｂｂが１０００でないと判断されたとき
は、換言すると、１０進数で０以上０．５未満か、０．
５より大きく１．０未満のときはステップＳ４に進み、
付加値を２進１０００即ち１０進で０．５に設定するの
で、入力信号の少数点以下が０．５未満の数はステップ
Ｓ５で加算して桁上げは起こらず、０．５より大きい数
に対してはステップＳ５での加算において桁上げが生じ
るので、ステップＳ６において少数点以下の値を切り捨
てたとき、通常の四捨五入になっている。
４ビットｂｂｂｂが１０００でないと判断されたとき
は、換言すると、１０進数で０以上０．５未満か、０．
５より大きく１．０未満のときはステップＳ４に進み、
付加値を２進１０００即ち１０進で０．５に設定するの
で、入力信号の少数点以下が０．５未満の数はステップ
Ｓ５で加算して桁上げは起こらず、０．５より大きい数
に対してはステップＳ５での加算において桁上げが生じ
るので、ステップＳ６において少数点以下の値を切り捨
てたとき、通常の四捨五入になっている。
【００６１】以上の動作を、図６を参照して説明する
と、少数点以下の数値が０．５の点については、少数点
以上の数値が偶数のときは付加値が０なので図の横線の
両端の黒丸の点になり、少数点以上の数値が奇数のとき
は付加値が０．５なので図の横線の両端の白丸で示すよ
うに１つ上又は下の数に丸められる。従って図１の回路
は偶数への丸めを行なう働きをしていることがわかるで
あろう。
と、少数点以下の数値が０．５の点については、少数点
以上の数値が偶数のときは付加値が０なので図の横線の
両端の黒丸の点になり、少数点以上の数値が奇数のとき
は付加値が０．５なので図の横線の両端の白丸で示すよ
うに１つ上又は下の数に丸められる。従って図１の回路
は偶数への丸めを行なう働きをしていることがわかるで
あろう。
【００６２】上述の偶数丸め回路（図１参照）を通常の
丸め方式を採用したディジタル記録再生装置の一部に追
加することにより累積誤差の少ないディジタル記録再生
装置を得ることができる。
丸め方式を採用したディジタル記録再生装置の一部に追
加することにより累積誤差の少ないディジタル記録再生
装置を得ることができる。
【００６３】また、図７を参照して前述したビットレー
トリダクションＶＴＲにおいて、量子化回路３に前記偶
数丸め回路を装備するのが効果的である。従って、ＤＣ
Ｔ２及びＩＤＣＴ９には通常の丸めを採用し、量子化回
路３だけに偶数丸めを採用するようにしてもよい。
トリダクションＶＴＲにおいて、量子化回路３に前記偶
数丸め回路を装備するのが効果的である。従って、ＤＣ
Ｔ２及びＩＤＣＴ９には通常の丸めを採用し、量子化回
路３だけに偶数丸めを採用するようにしてもよい。
【００６４】上述の説明においては、ＤＣＴ（離散的コ
サイン変換）による画像圧縮方式のディジタル記録再生
装置について偶数丸め回路の適用を説明してきたが、Ｄ
ＣＴによらない圧縮方式、例えばウェーブレット変換な
どによるビットレートリダクションＶＴＲにおいても偶
数丸め方式が有効である。
サイン変換）による画像圧縮方式のディジタル記録再生
装置について偶数丸め回路の適用を説明してきたが、Ｄ
ＣＴによらない圧縮方式、例えばウェーブレット変換な
どによるビットレートリダクションＶＴＲにおいても偶
数丸め方式が有効である。
【００６５】また、ＶＴＲだけでなく他の画像符号化装
置においても、動き補償などにより再帰的にＤＣＴとＩ
ＤＣＴを繰り返すことがある。このとき問題になるのが
送信側と受信側のＩＤＣＴミスマッチである。このＩＤ
ＣＴミスマッチを少なくするにも、偶数丸め方式が有効
である。
置においても、動き補償などにより再帰的にＤＣＴとＩ
ＤＣＴを繰り返すことがある。このとき問題になるのが
送信側と受信側のＩＤＣＴミスマッチである。このＩＤ
ＣＴミスマッチを少なくするにも、偶数丸め方式が有効
である。
【００６６】偶数丸めの方法は、画像符号化だけでな
く、マトリックス変換のように変換／逆変換を繰り返す
場合にも、累積誤差を少なくするために有効な方法であ
る。
く、マトリックス変換のように変換／逆変換を繰り返す
場合にも、累積誤差を少なくするために有効な方法であ
る。
【００６７】
【発明の効果】本発明のディジタル記録再生装置は、そ
の内部で演算結果を丸めるとき、切り捨てるビット以下
がちょうど０．５の時は、一番近い偶数に丸めることに
より、（１）ダビングを重ねたときの誤差が累積するの
を防ぐことができる、（２）演算精度が不十分な場合に
はより効果的で、若い世代で誤差の収束ができる、
（３）通常の丸め方式に比べても誤差の絶対値が大きく
なることがない。
の内部で演算結果を丸めるとき、切り捨てるビット以下
がちょうど０．５の時は、一番近い偶数に丸めることに
より、（１）ダビングを重ねたときの誤差が累積するの
を防ぐことができる、（２）演算精度が不十分な場合に
はより効果的で、若い世代で誤差の収束ができる、
（３）通常の丸め方式に比べても誤差の絶対値が大きく
なることがない。
【図１】本発明ディジタル記録装置に採用される偶数丸
め回路の１例のブロック図である。
め回路の１例のブロック図である。
【図２】丸め計算の説明図である。
【図３】丸め回路の動作を示すフローチャートである。
【図４】正方向への丸めの説明図である。
【図５】無限大方向への丸めの説明図である。
【図６】偶数への丸めの説明図である。
【図７】ビットレートリダクションＶＴＲシステムのブ
ロック図である。
ロック図である。
１０２ 加算回路 １０４ 付加値発生回路 １０６ 下位ビット切り捨て回路
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 5/91 5/92 7734−5Ｃ Ｈ０４Ｎ 5/92 Ｈ
Claims (3)
- 【請求項１】 ディジタル画像信号のビット数を減らす
ビットレートリダクション手段及び量子比手段を備え、
少なくとも１ヵ所に信号演算結果の丸め手段を備えたデ
ィジタル画像信号圧縮記録装置において、 前記丸め手段が、切り捨てるビット以下の値が２進数で
１０００‥‥（即１０進数で０．５）の場合には、その
数の整数部分が偶数か奇数か即ち２進数整数部の最下位
ビットが０か１かを検出し、０のときはそのまま切り捨
て、１のときは２進数で１０００（即ち１０進数０．
５）を加えてから切り捨てることにより一番近い偶数に
丸め、それ以外の場合には、通常の四捨五入を行なうよ
うになされていることを特徴とするディジタル記録装
置。 - 【請求項２】 請求項１に記載のディジタル記録装置に
おいて、前記ビットレートリダクション手段が離散的コ
サイン変換回路であることを特徴とするディジタル記録
装置。 - 【請求項３】 請求項１に記載のディジタル記録装置に
おいて、前記ビットレートリダクション手段がウェーブ
レット変換回路であることを特徴とするディジタル記録
装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30042793A JPH07153195A (ja) | 1993-11-30 | 1993-11-30 | ディジタル記録装置 |
| US08/349,998 US5585963A (en) | 1993-11-30 | 1994-11-29 | Digital image signal recording apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30042793A JPH07153195A (ja) | 1993-11-30 | 1993-11-30 | ディジタル記録装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153195A true JPH07153195A (ja) | 1995-06-16 |
Family
ID=17884675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30042793A Pending JPH07153195A (ja) | 1993-11-30 | 1993-11-30 | ディジタル記録装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5585963A (ja) |
| JP (1) | JPH07153195A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058215A (en) * | 1997-04-30 | 2000-05-02 | Ricoh Company, Ltd. | Reversible DCT for lossless-lossy compression |
| DE69817460T2 (de) * | 1997-06-09 | 2004-06-09 | Hitachi, Ltd. | Bildsequenzdekodierungsverfahren |
| US6574371B2 (en) | 1997-06-09 | 2003-06-03 | Hitachi, Ltd. | Image decoding method |
| US7801380B2 (en) * | 1997-06-09 | 2010-09-21 | Hitachi, Ltd. | Recording medium having recorded thereon coded information using plus and/or minus rounding of images |
| WO2001037574A1 (en) * | 1999-11-17 | 2001-05-25 | Koninklijke Philips Electronics N.V. | Method of transcoding |
| EP1739547A1 (en) * | 2005-07-01 | 2007-01-03 | STMicroelectronics (Research & Development) Limited | Performing rounding in an arithmetic operation |
| JP4918026B2 (ja) * | 2007-12-21 | 2012-04-18 | 株式会社リコー | 画像符号化装置、画像符号化方法、コンピュータプログラム、及び、情報記録媒体 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5038209A (en) * | 1990-09-27 | 1991-08-06 | At&T Bell Laboratories | Adaptive buffer/quantizer control for transform video coders |
| US5218650A (en) * | 1991-01-02 | 1993-06-08 | Ricoh Corporation | Quantization method for use in image compression |
| US5477397A (en) * | 1993-02-23 | 1995-12-19 | Matsushita Electric Corporation Of America | Digital high definition television receiver with features that facilitate trick-play modes on a digital VCR |
-
1993
- 1993-11-30 JP JP30042793A patent/JPH07153195A/ja active Pending
-
1994
- 1994-11-29 US US08/349,998 patent/US5585963A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5585963A (en) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7411526B2 (en) | Variable length coding method and variable length decoding method | |
| JPH0583696A (ja) | 画像符号化装置 | |
| WO1995009487A1 (en) | High efficiency encoding/decoding device | |
| KR100272120B1 (ko) | 양자화 컨트롤 회로 | |
| JPH06303595A (ja) | 可変長符号テーブル生成方法及び装置 | |
| JPH07153195A (ja) | ディジタル記録装置 | |
| JP2843024B2 (ja) | 変換符号化システムの変換係数選択方法及びその装置 | |
| JP3164162B2 (ja) | 情報信号記憶装置及びその方法 | |
| JP3132168B2 (ja) | 映像信号処理装置 | |
| JP3252567B2 (ja) | 高能率符号化復号化装置 | |
| JP2669278B2 (ja) | 映像信号処理装置 | |
| JP2000068855A (ja) | ディジタルデータの圧縮方法 | |
| KR940000680B1 (ko) | 영상신호의 수신 및 재생시 런필드를 이용한 복호화 방식 | |
| JPH06164410A (ja) | 適応ダイナミックレンジ符号化又は復号化装置 | |
| JPH10136362A (ja) | データ圧縮装置およびディジタルビデオ信号処理装置 | |
| JPH04358482A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041012 |