JPH0714914Y2 - スペクトラムアナライザ - Google Patents
スペクトラムアナライザInfo
- Publication number
- JPH0714914Y2 JPH0714914Y2 JP4879889U JP4879889U JPH0714914Y2 JP H0714914 Y2 JPH0714914 Y2 JP H0714914Y2 JP 4879889 U JP4879889 U JP 4879889U JP 4879889 U JP4879889 U JP 4879889U JP H0714914 Y2 JPH0714914 Y2 JP H0714914Y2
- Authority
- JP
- Japan
- Prior art keywords
- spectrum analyzer
- level
- level detection
- outputs
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、信号の周波数スペクトルをリアルタイムで表
示するためにオーディオ装置等に具備されるスペクトラ
ムアナライザ、特にデジタル信号処理プロセッサ（DS
P）のデジタル信号処理によるスペクトラムアナライザ
に関する。
示するためにオーディオ装置等に具備されるスペクトラ
ムアナライザ、特にデジタル信号処理プロセッサ（DS
P）のデジタル信号処理によるスペクトラムアナライザ
に関する。
例えば、高級なオーディオ装置には、処理中のオーディ
オ信号の周波数スペクトルをリアルタイムで監視し、必
要があればイコライザを調整してそれを修正することを
容易にするために、複数の周波数領域の信号の強度をグ
ラフィックに表示する表示装置が備わっている。
オ信号の周波数スペクトルをリアルタイムで監視し、必
要があればイコライザを調整してそれを修正することを
容易にするために、複数の周波数領域の信号の強度をグ
ラフィックに表示する表示装置が備わっている。
本考案はこの様な表示装置へ信号を供給するためのスペ
クトラムアナライザ、特に、DSPで実現したスペクトラ
ムアナライザに言及する。
クトラムアナライザ、特に、DSPで実現したスペクトラ
ムアナライザに言及する。
第４図は従来のスペクトラムアナライザの構成を表わす
図である。入力信号はそれぞれ異なる周波数特性を有す
る複数の帯域フィルタ100に並列に供給され、そのそれ
ぞれの出力信号が帯域フィルタ100と同数のレベル検出
器120へ供給されて同数のレベル検出出力が得られる。
図である。入力信号はそれぞれ異なる周波数特性を有す
る複数の帯域フィルタ100に並列に供給され、そのそれ
ぞれの出力信号が帯域フィルタ100と同数のレベル検出
器120へ供給されて同数のレベル検出出力が得られる。
DSPでこのスペクトラムアナライザを実現する場合、図
に示された各機能、すなわちｎ個の帯域フィルタ100お
よびｎ個のレベル検出器120の機能に相当する数値演算
処理が、DSPに内臓されたROMに格納されたソフトウェア
に基いて、１サンプリング周期内で実行される。
に示された各機能、すなわちｎ個の帯域フィルタ100お
よびｎ個のレベル検出器120の機能に相当する数値演算
処理が、DSPに内臓されたROMに格納されたソフトウェア
に基いて、１サンプリング周期内で実行される。
オーディオ信号処理の場合、このサンプリング周期すな
わち演算周期に対応するサンプリング周波数は、通常、
数十KHzに設定される。現在市販されているDSPを使用す
るとすればこの演算周期はDSPの命令のステップ数にし
て150〜200ステップに相当する。一方、１個のフィルタ
を実現するために必要なステップ数は10ステップ前後で
ある。
わち演算周期に対応するサンプリング周波数は、通常、
数十KHzに設定される。現在市販されているDSPを使用す
るとすればこの演算周期はDSPの命令のステップ数にし
て150〜200ステップに相当する。一方、１個のフィルタ
を実現するために必要なステップ数は10ステップ前後で
ある。
したがって、高級な機種で前記のｎが10程度になると１
個のDSPでは演算周期を超えてしまって２個以上のDSPに
処理を分散する必要が生じ、回路が複雑になってコスト
アップの要因となるという問題を生じる。
個のDSPでは演算周期を超えてしまって２個以上のDSPに
処理を分散する必要が生じ、回路が複雑になってコスト
アップの要因となるという問題を生じる。
したがって本考案の目的は、スペクトラムアナライザ本
来の機能を損うことなく、演算１周期あたりに必要なス
テップ数を削減することにある。
来の機能を損うことなく、演算１周期あたりに必要なス
テップ数を削減することにある。
第１図は本考案に係るスペクトラムアナライザの原理を
説明するための原理構成ブロック図である。図におい
て、本考案のスペクトラムアナライザは、入力信号が並
列に入力に接続された複数の帯域フィルタ手段10と、信
号のレベルを検出するレベル検出手段12と、該帯域フィ
ルタ手段10と同数のレベル検出出力18と、サンプリング
周期毎に該複数の帯域フィルタ手段10のいずれか１つの
出力を順次選択して該レベル検出手段12へ供給する第１
の切換手段14と、該第１の切換手段14に連動して該レベ
ル検出手段12の出力を該レベル検出出力18へ供給する第
２の切換手段16とを具備することを特徴とするものであ
る。
説明するための原理構成ブロック図である。図におい
て、本考案のスペクトラムアナライザは、入力信号が並
列に入力に接続された複数の帯域フィルタ手段10と、信
号のレベルを検出するレベル検出手段12と、該帯域フィ
ルタ手段10と同数のレベル検出出力18と、サンプリング
周期毎に該複数の帯域フィルタ手段10のいずれか１つの
出力を順次選択して該レベル検出手段12へ供給する第１
の切換手段14と、該第１の切換手段14に連動して該レベ
ル検出手段12の出力を該レベル検出出力18へ供給する第
２の切換手段16とを具備することを特徴とするものであ
る。
レベル検出手段12を実現するための処理が従来では出力
の数ｎだけ必要であったものが１つで良くなり、ステッ
プ数が削減される。１個の出力あたりのレベル検出の演
算の周期はサンプリング周期のｎ倍になる。しかし一般
に視覚的に認識できる周期は数十msecであり、これはサ
ンプリング周期の千倍位である。したがって、レベル検
出の演算のサンプリング周期の十倍程度にしても各周波
数領域毎の信号レベルを視覚的に認識するというスペク
トラムアナライザ本来の機能は損われない。
の数ｎだけ必要であったものが１つで良くなり、ステッ
プ数が削減される。１個の出力あたりのレベル検出の演
算の周期はサンプリング周期のｎ倍になる。しかし一般
に視覚的に認識できる周期は数十msecであり、これはサ
ンプリング周期の千倍位である。したがって、レベル検
出の演算のサンプリング周期の十倍程度にしても各周波
数領域毎の信号レベルを視覚的に認識するというスペク
トラムアナライザ本来の機能は損われない。
尚、１つのレベル検出手段12で共通に処理する出力数、
即ち帯域フィルタ手段10の数は視覚的に認識できる周期
やレベル検出の演算の周期等を考慮して決定すればよ
く、出力の数ｎが非常に多い場合には第１図の構成をさ
らに複数個並列に設ければよい。また、処理内容の異な
るレベル検出手段12を複数個並列に設け、それぞれ異な
るタイミングで出力を順次選択するようにしてもよい。
即ち帯域フィルタ手段10の数は視覚的に認識できる周期
やレベル検出の演算の周期等を考慮して決定すればよ
く、出力の数ｎが非常に多い場合には第１図の構成をさ
らに複数個並列に設ければよい。また、処理内容の異な
るレベル検出手段12を複数個並列に設け、それぞれ異な
るタイミングで出力を順次選択するようにしてもよい。
第２図は本考案に係るスペクトラムアナライザの一実施
例を表わす信号線図である。入力信号はカットオフ周波
数の異なる９個のデジタル帯域フィルタ100−１〜100−
９へ並列に入力される。各帯域フィルタ100−１〜100−
９の出力のいずれか１つのスイッチ140で選択され絶対
値回路120で絶対値がとられ視覚的に認識可能な周波数
に近いカットオフ周波数を有するデジタル低域フィルタ
122を通過する。低域フィルタ122の出力はスイッチ160
で出力180−１〜180−９のいずれかに分配される。スイ
ッチ140と160は各サンプリング周期毎に連動して順次切
換えられる。
例を表わす信号線図である。入力信号はカットオフ周波
数の異なる９個のデジタル帯域フィルタ100−１〜100−
９へ並列に入力される。各帯域フィルタ100−１〜100−
９の出力のいずれか１つのスイッチ140で選択され絶対
値回路120で絶対値がとられ視覚的に認識可能な周波数
に近いカットオフ周波数を有するデジタル低域フィルタ
122を通過する。低域フィルタ122の出力はスイッチ160
で出力180−１〜180−９のいずれかに分配される。スイ
ッチ140と160は各サンプリング周期毎に連動して順次切
換えられる。
第３図は第２図に表わされた機能を実現するためにDSP
内に格納されるソフトウェアの処理のフローチャートで
ある。まず、パラメータｉに１を設定し（ステップ
ａ）、データをとり込む（ステップｂ）。次にフィルタ
100−１〜100−９について設定された定数に基いてフィ
ルタ演算を順次実行する（ステップｃ）。この演算は周
知のデジタル帯域フィルタの演算である。パラメータｉ
に設定されている値に従ってｉ番目のフィルタ100−ｉ
の出力の絶対値をとり（ステップｄ）、フィルタ122に
ついて設定された定数に基いてフィルタ演算を行ない
（ステップｅ）、ｉ番目のレベル検出値として出力する
（ステップｆ）。次にｉをインクレメントし（ステップ
ｇ）、ｉが10でなければステップｂに戻り、ｉが10であ
ればステップａに戻ってｉに１を再設定する（ステップ
ａ）。以上の処理が所定のサンプリング周期毎に実行さ
れる。
内に格納されるソフトウェアの処理のフローチャートで
ある。まず、パラメータｉに１を設定し（ステップ
ａ）、データをとり込む（ステップｂ）。次にフィルタ
100−１〜100−９について設定された定数に基いてフィ
ルタ演算を順次実行する（ステップｃ）。この演算は周
知のデジタル帯域フィルタの演算である。パラメータｉ
に設定されている値に従ってｉ番目のフィルタ100−ｉ
の出力の絶対値をとり（ステップｄ）、フィルタ122に
ついて設定された定数に基いてフィルタ演算を行ない
（ステップｅ）、ｉ番目のレベル検出値として出力する
（ステップｆ）。次にｉをインクレメントし（ステップ
ｇ）、ｉが10でなければステップｂに戻り、ｉが10であ
ればステップａに戻ってｉに１を再設定する（ステップ
ａ）。以上の処理が所定のサンプリング周期毎に実行さ
れる。
以上述べてきたように本考案によれば、スペクトラムア
ナライザ本来の機能を損うことなく、サンプリング周期
あたりの実行ステップ数が削減され、ハードウェアの規
模が縮少される。
ナライザ本来の機能を損うことなく、サンプリング周期
あたりの実行ステップ数が削減され、ハードウェアの規
模が縮少される。
第１図は本考案の原理を表わす原理構成図、 第２図は本考案の一実施例を表わす信号線図、 第３図はDSPのソフトウェアのフローチャート、 第４図は従来のスペクトラムアナライザの構成を表わす
図。 図において、 100−１〜100−９……デジタル帯域フィルタ、120……
絶対値回路、122……デジタル低域フィルタ。
図。 図において、 100−１〜100−９……デジタル帯域フィルタ、120……
絶対値回路、122……デジタル低域フィルタ。
Claims (1)
- 【請求項１】並列に接続された複数の帯域フィルタ手段
（10）と、 信号のレベルを検出するレベル検出手段（12）と、 該帯域フィルタ手段（10）と同数のレベル検出出力（1
8）と、 サンプリング周期毎に該複数の帯域フィルタ手段（10）
のいずれか１つの出力を順次選択して該レベル検出手段
（12）へ供給する第１の切換手段（14）と、 該第１の切換手段（14）に連動して該レベル検出手段
（12）の出力を該レベル検出出力（18）へ供給する第２
の切換手段（16）とを具備することを特徴とするスペク
トラムアナライザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4879889U JPH0714914Y2 (ja) | 1989-04-27 | 1989-04-27 | スペクトラムアナライザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4879889U JPH0714914Y2 (ja) | 1989-04-27 | 1989-04-27 | スペクトラムアナライザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02140479U JPH02140479U (ja) | 1990-11-26 |
| JPH0714914Y2 true JPH0714914Y2 (ja) | 1995-04-10 |
Family
ID=31565932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4879889U Expired - Lifetime JPH0714914Y2 (ja) | 1989-04-27 | 1989-04-27 | スペクトラムアナライザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714914Y2 (ja) |
-
1989
- 1989-04-27 JP JP4879889U patent/JPH0714914Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02140479U (ja) | 1990-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321680A (en) | Spectrum analyzer with frequency band selection | |
| CN105704609B (zh) | 音响设备模式调节方法和装置 | |
| JPH0714914Y2 (ja) | スペクトラムアナライザ | |
| HU224942B1 (en) | Programmable controller | |
| JPH0736296Y2 (ja) | スペクトラムアナライザ | |
| US5038097A (en) | Spectrum analyzer | |
| US20040130565A1 (en) | Assist diplay apparatus for use with audio mixer | |
| JPH05113379A (ja) | 圧力・差圧伝送器 | |
| JP3984302B2 (ja) | デモンストレーション・モードを有する音響再生機器 | |
| JPH02117202A (ja) | パラメトリックイコライザ | |
| JPH11272401A (ja) | マウスカーソル制御方法及びこれを実現するためのプログラムを格納した記録媒体 | |
| JP3256582B2 (ja) | 測定装置における測定モードの設定方法 | |
| JP2501814Y2 (ja) | アナログ信号入力装置 | |
| JPS60244872A (ja) | 周波数分析装置用表示装置 | |
| JPH08115212A (ja) | デジスイッチによるｒｏｍ内のタイマープログラムへの外部人為介入方法 | |
| JPH03220598A (ja) | 電子楽器のパラメータ設定装置 | |
| JPH05243875A (ja) | パラメータ設定装置 | |
| JPH0659675A (ja) | パラメータ入力装置 | |
| JPH03289522A (ja) | プラント監視装置 | |
| JPH11282466A (ja) | 信号処理装置及び信号処理方法 | |
| RU2259012C2 (ru) | Автоматизированная контрольно-проверочная аппаратура | |
| KR200207963Y1 (ko) | 마이크로프로세서의출력처리장치 | |
| JPS5947890B2 (ja) | 選局装置 | |
| JPH0581364A (ja) | スイツチトキヤパシタ回路のシミユレーシヨン方法 | |
| JP2001141525A (ja) | 定量情報または数値データを音で出力する測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |