JPH07147555A - Automatic equalizer - Google Patents

Automatic equalizer

Info

Publication number
JPH07147555A
JPH07147555A JP29317193A JP29317193A JPH07147555A JP H07147555 A JPH07147555 A JP H07147555A JP 29317193 A JP29317193 A JP 29317193A JP 29317193 A JP29317193 A JP 29317193A JP H07147555 A JPH07147555 A JP H07147555A
Authority
JP
Japan
Prior art keywords
equalization
signal
coefficient
calculating
peak value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29317193A
Other languages
Japanese (ja)
Inventor
Jun Ota
潤 太田
Akira Iketani
章 池谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29317193A priority Critical patent/JPH07147555A/en
Publication of JPH07147555A publication Critical patent/JPH07147555A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the automatic equalizer matching with the transmission characteristic and tracing with it. CONSTITUTION:A peak value A of an equalization signal is calculated by an output of an equalizer 4 correcting deteriorated components of input signals {yk} converted by an A/D converter 2. An error signal component {rk} is extracted from the result discriminated by a tentative discrimination device 9 based on the equalization signal and the peak level A. The error signal components {rk} and the input signals {yk} are given to a correlation coefficient calculation device 11 and the sum of squares of the input signals {yk} is calculated by a sum of squares calculation device 15, and a correction term {ej} of the equalization coefficient is calculated from the result. The correction term is used to revise an equalization coefficient {cj} at the present time into a new equalization coefficient {cj'} sequentially. Thus, a change in the characteristic of a transmission line such as a head tape or the like is traced and more accurate equalization suitable for each characteristic is attained and a decoding error is reduced.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ディジタル記録または
伝送された信号を再生または受信する際に、劣化した信
号成分を効果的に等化・復元する自動等化装置に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic equalizer for effectively equalizing and restoring a deteriorated signal component when reproducing or receiving a digitally recorded or transmitted signal.

【0002】[0002]

【従来の技術】磁気テープにディジタルデータを記録再
生する場合を考える。磁気記録の場合、記録・再生系は
微分特性を示すから、記録した記録符号系列を{bk
とすると、波形干渉がないと仮定した場合の理想的な再
生出力系列の{xk}は(数1)の式で与えられる。
2. Description of the Related Art Consider the case of recording / reproducing digital data on a magnetic tape. In the case of magnetic recording, since the recording / reproducing system shows differential characteristics, the recorded recording code sequence is {b k }
Then, the ideal reproduced output sequence {x k } on the assumption that there is no waveform interference is given by the equation (1).

【0003】[0003]

【数1】xk=bk−bk-1 ただし、添え字kを付した符号は、時刻(k・TR)での
サンプル値であり、TRは1ビット長を表わす。実際に
は、磁気記録系での高周波成分減衰特性のために、再生
波形はなまった形となる。ここで、孤立再生波形をh
(t)とし、hi=h(i・TR)とすると、実際の受信系列
の{yk}は(数2)の式で表される。
[Number 1] x k = b k -b k-1 However, symbols including a subscript k is the sample value at time (k · T R), T R represents a 1-bit length. In reality, the reproduced waveform has a blunted shape due to the high-frequency component attenuation characteristic in the magnetic recording system. Here, the isolated playback waveform is
Assuming that (t) and h i = h (i · T R ), {y k } of the actual reception sequence is expressed by the equation (2).

【0004】[0004]

【数2】 [Equation 2]

【0005】ただし、nk′は雑音のサンプル値であ
る。(数2)を周波数成分で書き換えると、(数3)の式に
なる。
However, n k 'is a sample value of noise. Rewriting (Equation 2) with frequency components gives the equation (Equation 3).

【0006】[0006]

【数3】Y(f)=X(f)・H(f)・N′(f) なお、X(f),H(f),N′(f)およびY(f)は、それぞれ
x(t),h(t),n′(t)およびy(t)のフーリエ変
換により得られる。
## EQU3 ## Y (f) = X (f) .H (f) .N '(f) Note that X (f), H (f), N' (f) and Y (f) are respectively x It is obtained by Fourier transform of (t), h (t), n '(t) and y (t).

【0007】ディジタルVTRに求められるような高密
度記録では、再生信号の振幅レベルに基づいた復号が必
要であり、このためには波形干渉を除去しなければなら
ない。(数3)から分かるように、再生過程で減衰した高
周波成分を補正する1/H(f)の特性を有する波形等化
を行うことにより、(数4)に示す等化出力Z(f)が得ら
れ、波形干渉を除去できる。
In high-density recording required for a digital VTR, decoding based on the amplitude level of a reproduced signal is necessary, and for this purpose, waveform interference must be removed. As can be seen from (Equation 3), the equalized output Z (f) shown in (Equation 4) is obtained by performing waveform equalization having a characteristic of 1 / H (f) that corrects the high frequency component attenuated in the reproduction process. And the waveform interference can be eliminated.

【0008】[0008]

【数4】Z(f)=X(f)+N′(f)/H(f) =X(f)+N(f) ただし、## EQU00004 ## Z (f) = X (f) + N '(f) / H (f) = X (f) + N (f)

【0009】[0009]

【数5】N(f)=N′(f)/H(f) であり、N(f)は等化雑音である。このように、1/H
(f)の特性を有する波形等化器を用いることによって、
波形干渉は除去される。
## EQU5 ## N (f) = N '(f) / H (f), where N (f) is equalization noise. Thus, 1 / H
By using the waveform equalizer having the characteristics of (f),
Waveform interference is eliminated.

【0010】しかしながら、このような方法では、事前
にヘッド・テープの特性を知る必要がある。また、異な
るテープを使用したときに、その等化特性をダイナミッ
クに変化させることができない。しかも、個々のテープ
の部分的な特性の劣化やヘッドの摩耗などによる特性の
変化にも対応できない。そのため、等化特性を変化させ
ることのできる自動等化装置が考案されている。例え
ば、下記の文献にその方式が記載されている(“Automat
ic Equalization for Digital Communication”,Bell
System Technical Journal, p.547, April 1965)。
However, in such a method, it is necessary to know the characteristics of the head tape in advance. Also, when different tapes are used, their equalization characteristics cannot be changed dynamically. In addition, it is not possible to deal with a change in the characteristics due to the partial deterioration of the characteristics of each tape or the wear of the head. Therefore, an automatic equalizer capable of changing the equalization characteristic has been devised. For example, the method is described in the following document ("Automatic
ic Equalization for Digital Communication ”, Bell
System Technical Journal, p. 547, April 1965).

【0011】これらの方法は、受信信号をもとにそれか
ら予測される理想等化波形を求め、この理想等化波形と
受信信号との相関を求め、この相関の大小によって等化
係数を設定するものである。
According to these methods, an ideal equalized waveform predicted from the received signal is obtained, a correlation between the ideal equalized waveform and the received signal is obtained, and an equalization coefficient is set according to the magnitude of this correlation. It is a thing.

【0012】[0012]

【発明が解決しようとする課題】しかしながら、上記方
式を行うにあたっては、複雑な相関計算が必要となり、
精度を確保しようとすると、ディジタル信号処理が不可
欠となる。このような相関計算においてディジタル演算
を行うとすると、データ伝送速度より1桁以上速い高速
演算が必要となり、実現が困難であるという問題があっ
た。
However, in performing the above method, complicated correlation calculation is required,
Digital signal processing is indispensable in order to ensure accuracy. If digital calculation is performed in such a correlation calculation, there is a problem that high-speed calculation that is one digit or more faster than the data transmission rate is difficult to realize.

【0013】本発明は、上記のような従来の課題を解決
するものであり、等化係数を適応的に変化させることが
でき、しかもデータ伝送速度程度の演算速度で実現可能
な自動等化装置を提供することを目的とする。
The present invention solves the above-mentioned conventional problems, and can automatically change the equalization coefficient and can realize the automatic equalization device at an operation speed as high as the data transmission speed. The purpose is to provide.

【0014】[0014]

【課題を解決するための手段】この目的を達成するため
に、入力信号をディジタル信号に変換するA/D変換器
と、入力信号の劣化成分を補正する等化手段と、この等
化手段により出力された等化信号の波高値を算出する波
高値算出手段と、算出された波高値をもとにして等化信
号を暫定的に判定する判定手段と、この判定結果と等化
信号とから誤差信号成分を抽出する誤差信号成分抽出手
段と、その誤差信号成分と入力信号との相互相関係数を
算出する相関係数算出手段と、入力信号の自乗和を算出
する自乗和算出手段と、相関係数算出手段および自乗和
算出手段の計算結果から等化手段の等化係数の補正項を
算出する補正項算出手段と、この補正項から等化手段の
等化係数を順次更新する等化係数更新手段と、等化手段
の出力を出力する等化信号出力手段とから構成し、ま
た、入力信号の劣化成分を補正する第1の等化手段のあ
とに第2の等化手段と、第1の等化手段の等化係数をも
とに第2の等化手段の等化係数を更新する第2の等化係
数更新手段と、第2の等化手段の出力を出力する等化信
号出力手段とを設けて構成したものである。
In order to achieve this object, an A / D converter for converting an input signal into a digital signal, an equalizing means for correcting a deterioration component of the input signal, and the equalizing means are used. From the peak value calculation means for calculating the peak value of the output equalized signal, the judgment means for tentatively judging the equalized signal based on the calculated peak value, and the judgment result and the equalized signal. Error signal component extracting means for extracting the error signal component, correlation coefficient calculating means for calculating a cross-correlation coefficient between the error signal component and the input signal, sum of squares calculating means for calculating the sum of squares of the input signals, A correction term calculation means for calculating a correction term of the equalization coefficient of the equalization means from the calculation results of the correlation coefficient calculation means and the sum of squares calculation means, and an equalization for sequentially updating the equalization coefficient of the equalization means from this correction term. Output the output of the coefficient updating means and the equalizing means Based on the equalization coefficient of the first equalization means and the second equalization means after the first equalization means for correcting the deterioration component of the input signal. Second equalization coefficient updating means for updating the equalization coefficient of the second equalization means and equalization signal output means for outputting the output of the second equalization means are provided.

【0015】[0015]

【作用】上記構成によれば、等化係数を適応的に変化さ
せ効率的な自動等化を行うことが可能となり、また入力
信号の局所的な変化にも対応することができる。
According to the above construction, the equalization coefficient can be adaptively changed to perform efficient automatic equalization, and local changes in the input signal can be dealt with.

【0016】[0016]

【実施例】ここでは、磁気テープにディジタルデータを
記録再生する場合を考える。まず、本発明の原理を示
す。再生された信号系列を{yk}、等化のタップ数を
N、等化係数を{ci}(i=1,2,……,N)とする
と、時刻t=k・Tにおける等化器出力の{eqk}は
(数6)の式によって表される。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A case where digital data is recorded and reproduced on a magnetic tape will be considered here. First, the principle of the present invention will be described. Let {y k } be the reproduced signal sequence, N be the number of equalization taps, and {c i } (i = 1, 2, ..., N) be the equalization coefficient, and so on at time t = k · T. {Eq k } of the rectifier output is
It is expressed by the equation (6).

【0017】[0017]

【数6】 [Equation 6]

【0018】上式で定義された等化係数{ci}が誤差
を含むと考えた場合、その誤差を{ei}(i=1,2,
……,N)とすると、残留波形干渉をゼロにする最適等
化係数{ci′}(i=1,2,……,N)を(数7)の式で
定義できる。
When it is considered that the equalization coefficient {c i } defined by the above equation includes an error, the error is {e i } (i = 1, 2,
, N), the optimum equalization coefficient {c i ′} (i = 1, 2, ..., N) that makes the residual waveform interference zero can be defined by the equation (7).

【0019】[0019]

【数7】ci=ci′+ei (数7)を(数6)に代入することにより、By substituting c i = c i ′ + e i (Equation 7) into (Equation 6),

【0020】[0020]

【数8】 [Equation 8]

【0021】となる。また、再生信号系列の{yk}の
うち、真の信号成分を{xk}、雑音成分を{nk}とす
ると、
[0021] Further, if {x k } is a true signal component and {n k } is a noise component in {y k } of the reproduced signal sequence,

【0022】[0022]

【数9】yk=xk+nk となる。(数8)の最終式の第1項に(数9)を代入するこ
とにより、
## EQU9 ## y k = x k + n k . By substituting (Equation 9) into the first term of the final expression of (Equation 8),

【0023】[0023]

【数10】 [Equation 10]

【0024】となる。(数10)の最終式の第1項は、最適
等化係数{ci′}と雑音のない信号成分{xk}とのた
たみこみ和であるから、まったく残留波形干渉がない理
想的な等化出力とみなせる。よって、この第1項は、0
または±Aの3値のみをとる。ただし、Aは等化信号の
波高値(0-P)である。また、(数10)の最終式の第2項以
降を{rk}とすると、
It becomes Since the first term of the final expression of (Equation 10) is a convolutional sum of the optimum equalization coefficient {c i ′} and the noise-free signal component {x k }, an ideal equality with no residual waveform interference is obtained. It can be regarded as an output. Therefore, this first term is 0
Alternatively, only three values of ± A are taken. However, A is the peak value (0-P) of the equalized signal. Also, if the second and subsequent terms of the final expression of (Equation 10) are {r k },

【0025】[0025]

【数11】 [Equation 11]

【0026】となる。[0026]

【0027】ここで、M個のサンプルに関する{rk
と{yk}の相互相関係数の{mj}(i=1,2,……,
N)を求める。
Here, {r k } for M samples
And {y k } of the cross-correlation coefficient {m j } (i = 1, 2, ...,
N) is calculated.

【0028】[0028]

【数12】 [Equation 12]

【0029】(数12)の最終式において、{nk}は互い
に独立、{nk}と{xk}は独立、{yk}は互いに独
立であると仮定すると、
In the final expression of (Equation 12), assuming that {n k } are independent of each other, {n k } and {x k } are independent, and {y k } are independent of each other,

【0030】[0030]

【数13】 [Equation 13]

【0031】となる。(数13)において、It becomes In (Equation 13),

【0032】[0032]

【数14】nk-p-j 2 < < yk-p-j 2 であるから、Since n kpj 2 << y kpj 2 ,

【0033】[0033]

【数15】 [Equation 15]

【0034】となる。ここで、It becomes here,

【0035】[0035]

【数16】 [Equation 16]

【0036】とおくと、Putting it aside,

【0037】[0037]

【数17】ej=mj/sj である。## EQU17 ## e j = m j / s j .

【0038】以上をまとめると次のようになる。等化出
力を0または±Aに仮判定した値を等化出力から引く。
その結果と入力信号との相互相関係数と入力の自乗和と
の比をとることによって補正項を決定する。現時点での
等化係数からこの補正項を引くことによって新しい等化
係数に更新する。これを繰り返すことによって、常に新
しい等化係数を用いた等化を行うことができる。
The above is summarized as follows. The value obtained by temporarily determining the equalized output to 0 or ± A is subtracted from the equalized output.
The correction term is determined by taking the ratio of the cross-correlation coefficient between the result and the input signal and the sum of squares of the input. A new equalization coefficient is updated by subtracting this correction term from the current equalization coefficient. By repeating this, equalization using a new equalization coefficient can always be performed.

【0039】次に、本発明の実施例について図面を参照
しながら詳細に説明する。図1は本発明の第1の実施例
のブロック図を示している。図1において、1は入力信
号端子、2はA/D変換器、3はシフトレジスタ、4は
等化器、5は等化器4の等化係数メモリ、6は等化器4
の乗算器、7は等化器4の加算器、8は波高値算出器、
9は仮判定器、10は減算器、11は相関係数算出器、12は
相関係数算出器11の乗算器、13は相関係数算出器11のバ
ッファ、14は除算器、15は自乗和算出器、16は自乗器、
17は自乗和算出器15のバッファ、18は減算器、19は等化
信号出力端子である。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a block diagram of a first embodiment of the present invention. In FIG. 1, 1 is an input signal terminal, 2 is an A / D converter, 3 is a shift register, 4 is an equalizer, 5 is an equalization coefficient memory of the equalizer 4, and 6 is an equalizer 4.
, 7 is an adder of the equalizer 4, 8 is a peak value calculator,
9 is a tentative judger, 10 is a subtractor, 11 is a correlation coefficient calculator, 12 is a multiplier of the correlation coefficient calculator 11, 13 is a buffer of the correlation coefficient calculator 11, 14 is a divider, and 15 is a square. Sum calculator, 16 is a squarer,
Reference numeral 17 is a buffer of the square sum calculator 15, 18 is a subtracter, and 19 is an equalization signal output terminal.

【0040】以下に、本実施例の動作について説明す
る。入力信号端子1に入力された入力アナログ信号はA
/D変換器2でディジタル信号に変換される。以降は、
このディジタル信号を入力信号{yk}として取り扱
う。入力信号{yk}はシフトレジスタ3に入力され
る。シフトレジスタ3は(M+N)ワードの容量を持って
いる。ただし、Mは等化係数の更新の周期、Nは等化の
タップ数である。シフトレジスタ3では、新しい信号が
入力されると、最も古い情報を廃棄し、他のそれぞれの
情報が1ビットずつシフトし、入力された信号がもっと
も新しい情報となる。
The operation of this embodiment will be described below. The input analog signal input to the input signal terminal 1 is A
It is converted into a digital signal by the / D converter 2. Later,
This digital signal is treated as the input signal {y k }. The input signal {y k } is input to the shift register 3. The shift register 3 has a capacity of (M + N) words. However, M is the update period of the equalization coefficient, and N is the number of equalization taps. In the shift register 3, when a new signal is input, the oldest information is discarded, each other information is shifted by 1 bit, and the input signal becomes the newest information.

【0041】等化器4は、N個の等化係数を保持する等
化係数メモリ5、N個の乗算器6、および加算器7より
なり、等化係数メモリ5は、前の時点で更新した等化係
数{ci}(i=1,2,……,N)(Nは等化のタップ数)
を保持している。等化器4には、シフトレジスタ3の最
新Nワードの内容(yk-1,yk-2,……,yk-N)が入力
され、それぞれの入力と等化係数メモリ5に保持されて
いる等化係数{ci}とから、乗算器6と加算器7を介
して、(数6)により等化器4の出力{eqk}を出力す
る。
The equalizer 4 comprises an equalization coefficient memory 5 for holding N equalization coefficients, N multipliers 6 and an adder 7, and the equalization coefficient memory 5 is updated at a previous time. Equalization coefficient {c i } (i = 1, 2, ..., N) (N is the number of equalization taps)
Holding The contents of the latest N words (y k-1 , y k-2 , ..., Y kN ) of the shift register 3 are input to the equalizer 4, which are stored in the respective inputs and the equalization coefficient memory 5. The output {eq k } of the equalizer 4 is output according to (Equation 6) from the equalization coefficient {c i } that is present, via the multiplier 6 and the adder 7.

【0042】波高値算出器8には、等化器4の出力{e
k}が入力される。そして、波高値算出器8の現時点
での入力である等化器4の出力{eqk}と直前の波高
値とから、新しい波高値を算出する。算出した波高値を
A(0-P)とする。仮判定器9には、等化器4の出力{e
k}と、参照値として波高値算出器8の出力である波
高値Aが入力され、0または±Aの3値のうちのいずれ
かが仮判定器9の判定結果{dk}として出力される。
具体的には、eqk<−A/2の場合dk=−A、−A/
2<eqk<A/2の場合dk=0、A/2<eqkの場
合dk=Aとなる。減算器10には、等化器4の出力{e
k}と仮判定器9の出力の判定結果{dk}が入力さ
れ、前者から後者が引かれる。その減算結果を誤差信号
成分{rk}とする。
The peak value calculator 8 outputs the output {e of the equalizer 4
q k } is input. Then, a new peak value is calculated from the output {eq k } of the equalizer 4 which is the current input of the peak value calculator 8 and the immediately preceding peak value. Let the calculated peak value be A (0-P). The output of the equalizer 4 {e
q k } and the peak value A that is the output of the peak value calculator 8 as a reference value are input, and one of the three values of 0 or ± A is output as the determination result {d k } of the provisional determiner 9. To be done.
Specifically, when eq k <−A / 2, d k = −A, −A /
When 2 <eq k <A / 2, d k = 0, and when A / 2 <eq k , d k = A. The subtractor 10 outputs the output of the equalizer 4 {e
q k } and the determination result {d k } of the output of the provisional determiner 9 are input, and the latter is subtracted from the former. The result of the subtraction is the error signal component {r k }.

【0043】相関係数算出器11は、N個の乗算器12とN
個の累積加算用バッファ13からなり、シフトレジスタ3
から入力信号{yk}、減算器10から誤差信号成分
{rk}が入力される。いま、初期状態として、等化係
数の更新周期が切り換わってバッファ13の内容はクリア
されて零になっているとする。減算器10の出力である誤
差信号成分{rk}が相関係数算出器11に入力される
と、その誤差信号成分{rk}とシフトレジスタ3のj番
目の情報yk-jとが乗算器12で乗算され、その乗算結果
がバッファ13の内容に加算される。これを誤差信号成分
{rk}が入力されるごとに合計M回行う。シフトレジ
スタ3の中身は1回ごとにシフトされているので、バッ
ファ13内には(数12)の第1式で表される相関係数算出器
11の出力{mj}が求められる。1≦j≦Nの相関係数
算出器11の出力{mj}を求めなければならないので、
それぞれのjについて上記の動作が行われる。また、M
回目の加算が終わって、相関係数算出器11の出力
{mj}が除算器14に出力されると、バッファ13の内容
はクリアされ零になる。
The correlation coefficient calculator 11 includes N multipliers 12 and N
Consists of a cumulative addition buffer 13 and a shift register 3
To the input signal {y k }, and the subtractor 10 receives the error signal component {r k }. Now, in the initial state, it is assumed that the update cycle of the equalization coefficient is switched and the contents of the buffer 13 are cleared to zero. When the error signal component {r k } which is the output of the subtractor 10 is input to the correlation coefficient calculator 11, the error signal component {r k } and the j-th information y kj of the shift register 3 are multipliers. It is multiplied by 12, and the multiplication result is added to the contents of the buffer 13. This is performed M times in total each time the error signal component {r k } is input. Since the contents of the shift register 3 are shifted every time, the correlation coefficient calculator represented by the first equation of (Equation 12) is stored in the buffer 13.
Eleven outputs {m j } are obtained. Since the output {m j } of the correlation coefficient calculator 11 for 1 ≦ j ≦ N must be obtained,
The above operation is performed for each j. Also, M
When the output {m j } of the correlation coefficient calculator 11 is output to the divider 14 after the addition for the second time is completed, the contents of the buffer 13 are cleared to zero.

【0044】自乗和算出器15は、N個の自乗器16とN個
の累積加算用バッファ17からなり、シフトレジスタ3か
ら入力信号{yk}が入力される。いま、初期状態とし
て、バッファ17の内容はクリアされて零になっていると
する。システムクロックに従って、シフトレジスタ3の
j番目の情報yk-jが自乗器16で自乗され、その計算結果
がバッファ17の内容に加算される。シフトレジスタ3の
中身は1回ごとにシフトされているので、バッファ17内
には(数16)によって定義されるM個のサンプルの自乗和
である自乗和算出器15の出力{sj}(j=1,2,…
…,N)が算出される。これも、1≦j≦Nの自乗和算
出器15の出力{sj}を求めなければならないので、そ
れぞれのjについて同様の動作が行われる。M回目の加
算が終わって、自乗和算出器15の出力{sj}が除算器1
4に出力されると、バッファ17の内容はクリアされて零
になる。
The sum of squares calculator 15 comprises N squarers 16 and N cumulative addition buffers 17, and the input signal {y k } is input from the shift register 3. Now, in the initial state, it is assumed that the content of the buffer 17 has been cleared to zero. According to the system clock, the shift register 3
The j-th information y kj is squared by the squarer 16, and the calculation result is added to the contents of the buffer 17. Since the contents of the shift register 3 are shifted once, the output of the square sum calculator 15 which is the sum of squares of M samples defined by (Equation 16) in the buffer 17 is {s j } ( j = 1, 2, ...
..., N) is calculated. In this case as well, the output {s j } of the square sum calculator 15 for 1 ≦ j ≦ N must be obtained, and therefore the same operation is performed for each j. After the M-th addition, the output {s j } of the square sum calculator 15 is the divider 1
When it is output to 4, the contents of the buffer 17 are cleared to zero.

【0045】除算器14には、相関係数算出器11の出力
{mj}と自乗和算出器15の出力{sj}とが入力され、
各jごとに前者を後者で割った結果の等化係数の補正項
{ej}(j=1,2,……,N)が出力される。減算器18
には、現時点での等化係数{cj}と除算器14の出力で
ある等化係数の補正項{ej}が入力され、(数7)に従
って、前者から後者を引き、その結果を新たな等化係数
{cj′}とする。
[0045] to the divider 14, the output of square sum calculator 15 and the output {m j} of the correlation coefficient calculator 11 {s j} is input,
The correction term {e j } (j = 1, 2, ..., N) of the equalization coefficient obtained by dividing the former by the latter is output for each j. Subtractor 18
The equalization coefficient {c j } at the present time and the correction term {e j } of the equalization coefficient which is the output of the divider 14 are input to, and the latter is subtracted from the former according to (Equation 7), and the result is Let a new equalization coefficient {c j ′}.

【0046】以上の動作を、M回の入力が終了するたび
に繰り返すことによって、自動等化が適応的に行えるこ
とになる。なお、等化器4の出力{eqk}がこの等化
装置全体の出力であり、等化信号出力端子19から出力さ
れる。
By repeating the above operation every time the input of M times is completed, the automatic equalization can be adaptively performed. The output {eq k } of the equalizer 4 is the output of the entire equalizer and is output from the equalized signal output terminal 19.

【0047】ここまで述べてきた第1の実施例では、等
化係数の更新周期Mごとに等化係数を更新し、更新され
た等化係数で次の等化を行っている。再生出力が安定
し、その振幅がそれほど変化しない場合には、第1の実
施例で実用上は問題ない。しかしながら、記録時のトラ
ック曲がりや再生時のトラッキング不良、テープの損傷
などにより、再生信号の振幅変化が大きい場合が考えら
れる。このような場合、第1の実施例の自動等化装置で
は、正しい等化係数を算出できなくなる可能性があり、
更に改善の余地がある。
In the first embodiment described so far, the equalization coefficient is updated every update cycle M of the equalization coefficient, and the updated equalization coefficient is used for the next equalization. When the reproduction output is stable and its amplitude does not change so much, there is no practical problem in the first embodiment. However, it is possible that the amplitude change of the reproduction signal is large due to track bending during recording, tracking failure during reproduction, or damage to the tape. In such a case, the automatic equalizer of the first embodiment may not be able to calculate the correct equalization coefficient,
There is room for further improvement.

【0048】そこで、第2の実施例として、上記のよう
な問題が生じる場合にも対応できる自動等化装置につい
て、以下に説明する。図2は本発明の第2の実施例のブ
ロック図を示している。また、図1と同様の作用効果の
ものには同一符号を付し、その詳細な説明は省略する。
図2において、20は第2の等化器、21は第2の等化器20
の等化係数メモリ、22は第2の等化器20の乗算器、23は
第2の等化器20の加算器である。
Therefore, as a second embodiment, an automatic equalizer capable of coping with the above problems will be described below. FIG. 2 shows a block diagram of the second embodiment of the present invention. Further, the same effects as those in FIG. 1 are designated by the same reference numerals, and detailed description thereof will be omitted.
In FIG. 2, 20 is a second equalizer and 21 is a second equalizer 20.
Of the second equalizer 20, 22 is a multiplier of the second equalizer 20, and 23 is an adder of the second equalizer 20.

【0049】以下、第2の実施例の動作について説明す
る。第2の実施例では等化器出力としては等化器4の出
力を採用しない。第2の等化器20によって入力信号{y
k}が等化され、等化信号出力端子19から出力される。
第2の等化器20の等化係数は次のように定められる。シ
ステムによって定められたある周期M′(M′> >M、
Mは等化器4の等化係数の更新周期)ごとに、等化係数
メモリ5に保持されている等化係数が第2の等化係数メ
モリ21に複写される。そして、第2の等化器20では、次
に等化係数が更新されるまで、その等化係数で等化を行
う。
The operation of the second embodiment will be described below. In the second embodiment, the output of the equalizer 4 is not used as the output of the equalizer. The input signal {y
k } is equalized and output from the equalized signal output terminal 19.
The equalization coefficient of the second equalizer 20 is determined as follows. A certain period M '(M'>> M, defined by the system,
The equalization coefficient held in the equalization coefficient memory 5 is copied to the second equalization coefficient memory 21 at every update interval of the equalization coefficient of the equalizer 4). Then, the second equalizer 20 performs equalization with the equalization coefficient until the next equalization coefficient is updated.

【0050】この方法によって、順次更新される等化器
4の等化係数が一時的に誤った値になっても、第2の等
化器20にはその影響はなく、出力に直結する第2の等化
器20は正しい等化を行える。
According to this method, even if the equalization coefficient of the equalizer 4 which is sequentially updated becomes a wrong value temporarily, the second equalizer 20 is not affected by it and the first equalizer directly connected to the output. The second equalizer 20 can perform correct equalization.

【0051】なお、本実施例では、入力信号{yk}を
A/D変換して、以降をディジタル信号処理を行うこと
にしたが、アナログ信号のまま取り扱うこともできる。
また、ディジタル信号処理を行った場合は、等化された
結果はディジタル信号として出力されるので、ビタビ復
号する際に新たにA/D変換する必要がない。つまり、
ひとつのA/D変換器でディジタル等化およびディジタ
ル復号を行える。
In this embodiment, the input signal {y k } is A / D converted and the digital signal processing is performed thereafter, but it is also possible to handle the analog signal as it is.
Further, when digital signal processing is performed, the equalized result is output as a digital signal, so that it is not necessary to newly perform A / D conversion when performing Viterbi decoding. That is,
One A / D converter can perform digital equalization and digital decoding.

【0052】[0052]

【発明の効果】本発明により、ヘッド・テープなどの伝
送路の特性に適合した等化を行うことができるととも
に、その特性の変化に追従できる自動等化装置を得るこ
とができる。よって、より正確な等化を行うことがで
き、復号誤りの低減を行うことができる。
According to the present invention, it is possible to obtain an automatic equalizer which can perform equalization adapted to the characteristics of a transmission line such as a head tape and can follow changes in the characteristics. Therefore, more accurate equalization can be performed and decoding error can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における構成を示すブロ
ック図である。
FIG. 1 is a block diagram showing a configuration in a first exemplary embodiment of the present invention.

【図2】本発明の第2の実施例における構成を示すブロ
ック図である。
FIG. 2 is a block diagram showing a configuration in a second exemplary embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…入力信号端子、 2…A/D変換器、 3…シフト
レジスタ、 4…等化器、 5…等化係数メモリ、
6,12…乗算器、 7…加算器、 8…波高値算出器、
9…仮判定器、 10,18…減算器、 11…相関係数算
出器、 13,17…バッファ、 14…除算器、 15…自乗
和算出器、 16…自乗器、 19…等化信号出力端子、
20…第2の等化器、 21…第2の等化係数メモリ、 22
…第2の乗算器、 23…第2の加算器。
1 ... Input signal terminal, 2 ... A / D converter, 3 ... Shift register, 4 ... Equalizer, 5 ... Equalization coefficient memory,
6, 12 ... Multiplier, 7 ... Adder, 8 ... Peak value calculator,
9 ... Tentative judger, 10, 18 ... Subtractor, 11 ... Correlation coefficient calculator, 13, 17 ... Buffer, 14 ... Divider, 15 ... Square sum calculator, 16 ... Squarer, 19 ... Equalized signal output Terminal,
20 ... Second equalizer, 21 ... Second equalization coefficient memory, 22
… Second multiplier, 23… Second adder.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力信号をディジタル信号に変換するA
/D変換器と、該A/D変換器によりディジタル化され
た入力信号の劣化成分を補正する等化手段と、該等化手
段により出力された等化信号の波高値(Aとする)を算出
する波高値算出手段と、該波高値算出手段により算出さ
れた波高値Aをもとに前記等化信号を0または±Aに暫
定的に判定する判定手段と、該判定手段による判定結果
と前記等化信号とから誤差信号成分を抽出する誤差信号
成分抽出手段と、前記誤差信号成分と前記入力信号との
相互相関係数を算出する相関係数算出手段と、前記入力
信号の自乗和を算出する自乗和算出手段と、前記相関係
数算出手段および前記自乗和算出手段の計算結果から前
記等化手段の等化係数の補正項を算出する補正項算出手
段と、前記補正項から前記等化手段の等化係数を順次更
新する等化係数更新手段と、前記等化手段の出力信号を
出力する等化信号出力手段とからなることを特徴とする
自動等化装置。
1. A for converting an input signal into a digital signal
A / D converter, an equalizing means for correcting the deterioration component of the input signal digitized by the A / D converter, and a peak value (denoted as A) of the equalized signal output by the equalizing means. A peak value calculating means for calculating, a judging means for tentatively judging the equalized signal to 0 or ± A based on the peak value A calculated by the peak value calculating means, and a judgment result by the judging means. An error signal component extraction unit that extracts an error signal component from the equalized signal, a correlation coefficient calculation unit that calculates a cross-correlation coefficient between the error signal component and the input signal, and a sum of squares of the input signal A sum of squares calculating means, a correction term calculating means for calculating a correction term for the equalization coefficient of the equalizing means from the calculation results of the correlation coefficient calculating means and the sum of squares calculating means, and the correction term Equalization coefficient update that sequentially updates the equalization coefficient of the equalization means And an equalization signal output means for outputting the output signal of the equalization means.
【請求項2】 入力信号をディジタル信号に変換するA
/D変換器と、該A/D変換器によりディジタル化され
た入力信号の劣化成分を補正する第1の等化手段および
第2の等化手段と、前記第1の等化手段により出力され
た等化信号の波高値(Aとする)を算出する波高値算出手
段と、該波高値算出手段によって算出された波高値Aを
もとに前記等化信号を0または±Aに暫定的に判定する
判定手段と、該判定手段による判定結果と前記等化信号
とから誤差信号成分を抽出する誤差信号成分抽出手段
と、前記誤差信号成分と前記入力信号との相互相関係数
を算出する相関係数算出手段と、前記入力信号の自乗和
を算出する自乗和算出手段と、前記相関係数算出手段お
よび前記自乗和算出手段の計算結果から前記第1の等化
手段の等化係数の補正項を算出する補正項算出手段と、
前記補正項から前記第1の等化手段の等化係数を順次更
新する第1の等化係数更新手段と、前記第1の等化手段
の等化係数をもとに前記第2の等化手段の等化係数を更
新する第2の等化係数更新手段と、前記第2の等化手段
の出力信号を出力する等化信号出力手段とからなること
を特徴とする自動等化装置。
2. A for converting an input signal into a digital signal
And an A / D converter, a first equalizing means and a second equalizing means for correcting the deterioration component of the input signal digitized by the A / D converter, and the first equalizing means. Based on the peak value A calculated by the peak value calculating means and the peak value A calculated by the peak value calculating means. Determination means for determining, error signal component extraction means for extracting an error signal component from the determination result by the determination means and the equalized signal, and a phase for calculating a cross-correlation coefficient between the error signal component and the input signal Relation number calculation means, square sum calculation means for calculating the sum of squares of the input signals, correction coefficient of the first equalization means from the calculation results of the correlation coefficient calculation means and the sum of squares calculation means Correction term calculation means for calculating the term,
First equalization coefficient updating means for sequentially updating the equalization coefficient of the first equalization means from the correction term, and the second equalization based on the equalization coefficient of the first equalization means An automatic equalization device comprising: a second equalization coefficient updating means for updating the equalization coefficient of the means; and an equalization signal output means for outputting an output signal of the second equalization means.
JP29317193A 1993-11-24 1993-11-24 Automatic equalizer Pending JPH07147555A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29317193A JPH07147555A (en) 1993-11-24 1993-11-24 Automatic equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29317193A JPH07147555A (en) 1993-11-24 1993-11-24 Automatic equalizer

Publications (1)

Publication Number Publication Date
JPH07147555A true JPH07147555A (en) 1995-06-06

Family

ID=17791335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29317193A Pending JPH07147555A (en) 1993-11-24 1993-11-24 Automatic equalizer

Country Status (1)

Country Link
JP (1) JPH07147555A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1174877A2 (en) * 2000-07-18 2002-01-23 Victor Company of Japan, Ltd. Reproducing apparatus
JP2004242311A (en) * 2003-02-05 2004-08-26 Fujitsu Ltd Signal processing method and system using vector output from scalar data

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1174877A2 (en) * 2000-07-18 2002-01-23 Victor Company of Japan, Ltd. Reproducing apparatus
EP1174877A3 (en) * 2000-07-18 2002-04-17 Victor Company of Japan, Ltd. Reproducing apparatus
US6690635B2 (en) 2000-07-18 2004-02-10 Victor Company Of Japan, Ltd. Reproducing apparatus
JP2004242311A (en) * 2003-02-05 2004-08-26 Fujitsu Ltd Signal processing method and system using vector output from scalar data
JP4524119B2 (en) * 2003-02-05 2010-08-11 富士通株式会社 Signal processing method and system using vector output from scalar data

Similar Documents

Publication Publication Date Title
US8767813B1 (en) Circuit and method for finding the sampling phase and canceling intersymbol interference in a decision feedback equalized receiver
WO1992009144A1 (en) Maximum likelihood decoding method and device thereof
EP0510756B1 (en) Sample tuning recovery for receivers using Viterbi processing
US6791776B2 (en) Apparatus for information recording and reproducing
JP2008513926A (en) Viterbi decoder with DC component reconstruction
US5467370A (en) Method and apparatus for an adaptive three tap transversal equalizer for partial-response signaling
EP0370772B1 (en) Digital signal reproducing apparatus
US5461644A (en) Adaptive viterbi detector
JP3188558B2 (en) Adaptive Viterbi detector
US5937007A (en) Method for providing tap leakage in adaptive equalizer systems
JPH07147555A (en) Automatic equalizer
JPH07264101A (en) Automatic equalizer
JPH0745001A (en) Digital data magnetic reproducing device
JP3331818B2 (en) Digital information reproducing device
JP3033238B2 (en) Adaptive maximum likelihood decoding apparatus and decoding method
WO2004051651A1 (en) Data reproducing apparatus having phase difference corrector and data head detector
KR100387233B1 (en) Method and device for detecting data of data storage
JP3628790B2 (en) Method for communicating information on a channel
JP2818997B2 (en) Digital data detector
JP2668451B2 (en) Maximum likelihood decoding control method
JP2668449B2 (en) Maximum likelihood decoding control method
JP2972268B2 (en) Digital signal reproducing method and apparatus
JP3168729B2 (en) Automatic equalization circuit
KR100662601B1 (en) Data reproducing apparatus having phase difference corrector and data head detector
JPH08274818A (en) Automatic equalizing circuit