KR100662601B1

KR100662601B1 - Data reproducing apparatus having phase difference corrector and data head detector

Info

Publication number: KR100662601B1
Application number: KR1020057002356A
Authority: KR
Inventors: 도시카즈 가나오카
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2005-02-11
Filing date: 2002-11-29
Publication date: 2007-01-02
Also published as: KR20050074435A

Abstract

본 발명은 신호의 S/N비가 낮은 경우에 있어서도 데이터를 재생하기 위한 클록과 재생 신호의 최적 샘플링점 사이의 위상을 고정밀도로 동기시키고, 또한, 재생된 데이터의 선두를 정확히 검출할 수 있는 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터 재생 장치를 제공하는 것을 목적으로 한다. 이 목적을 달성하기 위해서, 정보 매체로부터 재생된 재생 신호를 소정의 샘플링 클록으로 샘플링하는 데이터 재생 장치는 재생 신호를 샘플링 클록으로 샘플링하는 A/D 변환 장치와, A/D 변환 수단에 의해 샘플링된 샘플링 신호의 최적 샘플링점과, 샘플링 클록과의 위상차를 검출하는 위상차 검출 수단과, 위상차 검출 수단에 의해서 검출된 위상차에 기초로 하여 샘플링 신호가 최적 샘플링점에서 샘플링된 신호가 되도록 샘플링 신호의 샘플링점의 위상을 최적 위상으로 보정하는 최적 위상차 보정 수단을 갖는 위상차 보정 장치를 갖는 것을 특징으로 한다.The present invention synchronizes the phase between the clock for reproducing data and the optimum sampling point of the reproducing signal with high accuracy even when the S / N ratio of the signal is low, and also corrects the phase difference that can accurately detect the head of the reproduced data. An object is to provide a data reproducing apparatus having a device and a data head detecting device. In order to achieve this object, a data reproducing apparatus for sampling a reproduction signal reproduced from an information medium with a predetermined sampling clock includes an A / D conversion apparatus for sampling the reproduction signal with a sampling clock and an A / D conversion means. The sampling point of the sampling signal so that the sampling signal becomes a signal sampled at the optimum sampling point based on the phase difference detecting means for detecting the optimum sampling point of the sampling signal, the phase difference between the sampling clock, and the phase difference detected by the phase difference detecting means. And a phase difference correction device having an optimum phase difference correction means for correcting the phase of the phase to an optimum phase.

Description

DATA REPRODUCING APPARATUS HAVING PHASE DIFFERENCE CORRECTOR AND DATA HEAD DETECTOR}

본 발명은 데이터 재생 장치에 관한 것이며, 특히, 신호 간의 위상차를 검출하여 보정하는 장치 및 데이터의 선두를 검출하는 장치에 관한 것이다.The present invention relates to a data reproducing apparatus, and more particularly, to an apparatus for detecting and correcting a phase difference between signals and an apparatus for detecting the head of data.

휴대 전화나 위성 통신 등의 데이터 송수신 장치, 광 디스크나 자기 디스크 등의 데이터 기록 또는 재생 장치 등의 많은 분야에서는 많은 정보를 취급하기 위해서 보다 대용량으로 전송이나 기록할 필요가 있다.In many fields, such as data transmission / reception devices such as cellular phones and satellite communications, and data recording or reproducing devices such as optical discs and magnetic discs, it is necessary to transmit or record more data in order to handle a lot of information.

종래의 광 디스크나 자기 디스크 등의 데이터 재생 장치에 있어서는 재생된 데이터를 2치의 정보 데이터로 복원하기 위해서는, 우선 처음에 기록되어 있는 데이터의 선두를 나타내는 동기 신호를 재생하는 것이 필요하게 된다. 동기 신호는 PLL(Phase Locked Loop) 회로를 이용하여 재생된다. PLL의 간단한 원리는 전압 제어 발생기 VCO(Voltage Controlled Oscillator)에 의해 재생 신호를 디지털화하는 기준이 되는 클록 신호를 발생하여, 이 클록 신호의 위상과 재생 신호의 위상을 비교하여, 양자의 위상이 소정의 관계가 되도록 VCO의 발생기는 클록 신호의 위상을 조정한다.In a conventional data reproducing apparatus such as an optical disc or a magnetic disc, in order to restore the reproduced data to binary information data, it is necessary to first reproduce a synchronization signal indicating the beginning of the data recorded first. The synchronization signal is reproduced using a phase locked loop (PLL) circuit. The simple principle of the PLL is to generate a clock signal that is a reference for digitizing a reproduction signal by a voltage controlled generator VCO (Voltage Controlled Oscillator), and compares the phase of the clock signal with the phase of the reproduction signal so that a predetermined phase of both phases is obtained. The generator of the VCO adjusts the phase of the clock signal to make a relationship.

이 때문에, 재생 신호에 대한 위상 동기, 위상 선택, 주파수 동기시의 초기 위상 검출기를 구비하여, 재생 신호와 그것을 샘플링하는 샘플링 클록 간의 위상차를 검출하고 있다.Therefore, an initial phase detector for phase synchronization, phase selection, and frequency synchronization with respect to the reproduction signal is provided to detect the phase difference between the reproduction signal and the sampling clock for sampling it.

도 1은 종래의 데이터 재생 장치의 재생계 블록도를 나타낸다. 도 1에 나타내는 데이터 재생 장치의 재생계는 주로, 광 디스크(101)에 광 빔(103)을 조사하고, 그리고, 광 디스크(101)로부터의 반사광을 받아, 이것을 전기 신호로 변환하는 광학 헤드(102), 광학 헤드(102)로부터 출력되는 신호를 받는 AGC(104) 및 아날로그 이퀄라이저(파형 등화기)(105), A/D 변환기(106), 디지털 이퀄라이저(파형 등화기)(107), 복호기(108), 위상차 검출기(110), 지연기(111), 미세 클록 마크(FCM) 검출기(112), PLL(113) 및 어드레스 마크 검출기(114)로 구성된다.1 shows a reproduction system block diagram of a conventional data reproducing apparatus. The reproducing system of the data reproducing apparatus shown in FIG. 1 mainly uses an optical head that irradiates an optical beam 103 to the optical disk 101, receives the reflected light from the optical disk 101, and converts it into an electrical signal. 102, AGC 104 and analog equalizer (waveform equalizer) 105, A / D converter 106, digital equalizer (waveform equalizer) 107, decoder receiving the signal output from optical head 102 108, a phase difference detector 110, a delay unit 111, a fine clock mark (FCM) detector 112, a PLL 113, and an address mark detector 114.

도 1에 나타내는 종래의 데이터 재생 장치의 재생계는 광 디스크(101)로부터 재생된 MO 신호(120)를 외부 클록 방식을 이용하여, 사용자 데이터(130)로 재생한다.The reproducing system of the conventional data reproducing apparatus shown in FIG. 1 reproduces the MO signal 120 reproduced from the optical disc 101 into the user data 130 by using an external clock method.

여기서, 외부 클록 방식이란, 도 1의 종래의 데이터 재생 장치의 재생계에서는 데이터를 재생하는 경우의 클록을 정보 데이터를 포함하는 MO 재생 신호(120) 자신으로부터 발생하는 것이 아니고, 매체 상에 매립된 특별한 클록 마크로부터 재생된 신호[도 1에서는, 접선 푸시풀 신호(121)]로부터 미세 클록 마크 검출기(112)에 의해 검출된 신호(123)에 PLL(113)를 동기시켜, PLL에 의한 재생 클록(124)을 발생하는 방식이다.Here, the external clock system does not generate a clock for reproducing data from the MO reproduction signal 120 itself including information data in the reproduction system of the conventional data reproduction apparatus of FIG. The PLL 113 is synchronized with the signal 123 detected by the fine clock mark detector 112 from the signal reproduced from the special clock mark (in Fig. 1, the tangential push-pull signal 121) to reproduce the clock by the PLL. 124 is generated.

도 2a는 광 디스크(101) 상에 기록된 미세 클록 마크(FCM)(201)를 나타낸 도 면이다. 또한, 도 2b는 1 트랙만을 추출한 디스크 포맷을 나타낸 도면이다. 그리고, 도 2c는 미세 클록 마크 신호로부터 PLL(113)에 의해 외부 클록 신호(124)를 발생하는 원리를 나타낸 도면이다.FIG. 2A is a diagram showing a fine clock mark (FCM) 201 recorded on the optical disc 101. FIG. 2B shows a disc format in which only one track is extracted. 2C is a diagram showing the principle of generating the external clock signal 124 by the PLL 113 from the fine clock mark signal.

도 2a에 나타낸 미세 클록 마크(FCM)(201)는 광학 헤드(102)에 의해 광 빔(103)을 이용하여 재생된다. 도 2b는 이와 같이 광 디스크(101)로부터 광학 헤드(102)에 의해 재생된 미세 클록 마크(FCM)(201)를 나타낸 도면이다. 이 재생된 미세 클록 마크(FCM)(201)는 도 2c에 나타낸 바와 같이, 미세 클록 마크 검출기(112)에 의해 검출되어, 미세 클록 마크(FCM)(201)가 펄스형으로 추출된 FCM 검출 신호(123)로서 미세 클록 마크 검출기(112)로부터, 출력된다. 이 FCM 검출 신호(123)를 PLL(113)에 의해 체배함으로써 클록 신호(124)가 발생된다.The fine clock mark (FCM) 201 shown in FIG. 2A is reproduced by the optical head 102 using the light beam 103. FIG. 2B is a diagram showing a fine clock mark (FCM) 201 reproduced by the optical head 102 from the optical disc 101 in this manner. The reproduced fine clock mark (FCM) 201 is detected by the fine clock mark detector 112, as shown in Fig. 2C, and the FCM detection signal from which the fine clock mark (FCM) 201 is extracted in a pulse form is shown. It is output from the fine clock mark detector 112 as 123. The clock signal 124 is generated by multiplying the FCM detection signal 123 by the PLL 113.

한편, 광 디스크(101)로부터 광학 헤드(102)에 의해 재생된 MO 신호(120)는 AGC(104)에 의해 신호 진폭의 제어가 행해지고, 그리고, 아날로그 파형 등화기(105)에 의해 파형 등화된 후에, 전술한 바와 같이 재생된 클록을 사용하여, A/D 변환기(106)에 의해 샘플링된다.On the other hand, the MO signal 120 reproduced by the optical head 102 from the optical disc 101 is controlled by the AGC 104, and waveform-equalized by the analog waveform equalizer 105. Thereafter, it is sampled by the A / D converter 106 using the clock reproduced as described above.

그러나, 전술한 외부 클록 방식에서는 데이터를 재생하기 위해서 샘플링하는 샘플링 클록의 주파수 정보는 전술한 바와 같이 매체로부터 재생한 미세 클록 마크를 사용하고 있다. 따라서, 미세 클록 마크(123)를 검출하는 검출계와, MO 신호(120)를 검출하는 검출계가 물리적으로 다르기 때문에, 재생된 클록(124)과 MO 신호(120)의 파형 등화 후의 신호(125) 간에는 위상차가 있다. 재생 신호를 적절하게 샘플링하기 위해서는 이 위상차를 조정해야 한다.However, in the external clock system described above, the frequency information of the sampling clock sampled to reproduce the data uses fine clock marks reproduced from the medium as described above. Therefore, since the detection system for detecting the fine clock mark 123 and the detection system for detecting the MO signal 120 are physically different, the signal 125 after waveform equalization of the reproduced clock 124 and the MO signal 120 is obtained. There is a phase difference between the liver. This phase difference must be adjusted to properly sample the reproduced signal.

도 3은 도 1에 나타내는 종래의 데이터 재생 장치의 재생계의 재생 신호 처리부를 나타낸 도면이며, 이 재생 신호 처리부를 이용하여 전술한 위상차를 조정한다. 도 3에 있어서, 도 1과 동일 번호를 붙인 구성 요소는 동일한 구성 요소를 나타내는 것으로 한다. 3 is a diagram showing a reproduction signal processing unit of a reproduction system of the conventional data reproduction apparatus shown in FIG. 1, and the above-described phase difference is adjusted using this reproduction signal processing unit. In FIG. 3, the same components as those in FIG. 1 are assumed to represent the same components.

도 3에 나타낸 바와 같이, 디지털 파형 등화기(107)에 의해 파형 등화된 샘플링 신호가 최우 추정법 복호기(108)(ML: Maximum Likelihood)에 제공된다. 그리고, 최우 추정법 복호기(108)에 의해 복호된 신호에 기초로 하여 위상차 검출기(110)에 의해 전술의 위상차를 검출한다. 그리고, 이 위상차 검출기(110)에 의해 얻어진 위상차의 정보에 따라서 PLL(113)의 출력하는 클록의 지연량을 아날로그 지연기(111)에 의해 변화시킨다. 이것의 결과, 외부 클록(126)의 위상을 아날로그 파형 등화기(105)에 의한 파형 등화 후의 MO 신호(125)를 샘플링하기 위한 최적의 위상에 동기시켜, 바른 위상에 의해 파형 등화 후의 MO 신호(125)를 외부 클록(126)으로 샘플링한다. 이와 같이 하여, 파형 등화 후의 MO 신호(125)는 최적의 샘플링 클록으로 샘플링된다.As shown in Fig. 3, a sampling signal waveform-equalized by the digital waveform equalizer 107 is provided to a maximum likelihood decoder 108 (ML: Maximum Likelihood). The phase difference detector 110 detects the above-described phase difference based on the signal decoded by the maximum likelihood method decoder 108. The delay amount of the clock output from the PLL 113 is changed by the analog delay unit 111 in accordance with the phase difference information obtained by the phase difference detector 110. As a result, the phase of the external clock 126 is synchronized with the optimum phase for sampling the MO signal 125 after waveform equalization by the analog waveform equalizer 105, and the MO signal after waveform equalization is corrected with the correct phase. 125 is sampled with an external clock 126. In this way, the MO signal 125 after waveform equalization is sampled with an optimal sampling clock.

한편, 부호화 기술 등에 의해서 데이터 신호 처리 방식은 각별한 진보로 인해, 재생 신호의 SN비가 낮은 경우에서도 데이터를 복조 및 복호행하는 것이 가능해졌다. 그러나, 재생 신호의 SN비가 낮은 경우나, 신호 진폭의 변동 등이 있는 경우에는 재생 신호의 최적 샘플링점과, 재생 신호를 샘플링하는 클록 간의 위상 동기 조정이 곤란하다. 보다 정밀도 좋게 위상 조정을 행하기 위해서, 종래 기술에서는 위상 조정 영역을 정보 매체 상에 많이 확보할 필요가 있다는 문제가 있고, 더 욱, 고정밀도로 위상차를 검출하기 위해서 검출 회로의 규모가 증대한다는 문제가 있다.On the other hand, due to the enormous advance in the data signal processing method due to the coding technique and the like, it becomes possible to demodulate and decode data even when the SN ratio of the reproduction signal is low. However, when the SN ratio of the reproduction signal is low, or when there is a variation in signal amplitude, it is difficult to adjust phase synchronization between the optimum sampling point of the reproduction signal and the clock sampling the reproduction signal. In order to perform the phase adjustment more accurately, the conventional technology has a problem that it is necessary to secure a large number of phase adjustment areas on the information medium, and furthermore, there is a problem that the scale of the detection circuit increases in order to detect the phase difference with high accuracy. have.

또한, 종래에는 PRML(Partial Response Maximum Likelihood) 검출 방식에 의한 복호 후에, ODC(Optical Disk Controller, 광 디스크 컨트롤러)에 의해 데이터의 선두를 검출하였다. 그러나, 최근, 자기 기록 시스템에 응용하는 것이 검토되고 있는 터보 부호(turbo code)는 블록 부호화 및 복호를 행하기 위해서 데이터의 복호 전에, 재생된 데이터의 선두를 정확히 알아야 한다. 따라서, 이 터보 부호를 사용하는 시스템에서는 1 클록의 데이터의 어긋남도 없이, 확실하게, 정보 매체로부터 재생된 데이터의 선두를 검출하는 것이 필요하다.In addition, conventionally, after decoding by the PRML (Partial Response Maximum Likelihood) detection method, the head of data is detected by an ODC (Optical Disk Controller). However, in recent years, turbo codes, which are being applied to magnetic recording systems, need to know exactly the head of the reproduced data before decoding the data in order to perform block coding and decoding. Therefore, in the system using this turbo code, it is necessary to reliably detect the head of the data reproduced from the information medium without shifting the data of one clock.

본 발명은 상기한 점에 감안하여 이루어진 것으로, 신호의 S/N비가 낮은 경우에 있어서도 데이터를 재생하기 위한 클록과 재생 신호의 최적 샘플링점 간의 위상을 고정밀도로 동기시키고, 또한, 재생된 데이터의 선두를 정확히 검출할 수 있다. 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터 재생 장치를 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the foregoing, and even when the S / N ratio of the signal is low, the phase between the clock for reproducing the data and the optimum sampling point of the reproducing signal is synchronized with high accuracy and the head of the reproduced data is also high. Can be detected accurately. An object of the present invention is to provide a data reproducing apparatus having a phase difference correcting device and a data head detecting device.

이 목적을 달성하기 위해서, 본 발명은,In order to achieve this object, the present invention,

(1) 위상차 검출 및 데이터 선두 검출을 동시에 행할 수 있는 영역을 정보 매체 상의 영역에 기록한다.(1) An area in which phase difference detection and data head detection can be performed simultaneously is recorded in an area on the information medium.

(2) 정보 매체로부터 재생한 재생 신호를 A/D 변환기에 의해 위상의 동기하지 않는 클록을 이용하여 샘플링하고, 그리고, 이 샘플링한 재생 신호와, 미리 정해진 패턴과의 상호 상관 신호를 구하는 연산을 한다.(2) An operation for sampling the reproduced signal reproduced from the information medium using an A / D converter using a clock that is not synchronized in phase, and calculating a cross-correlation signal between the sampled reproduced signal and a predetermined pattern. do.

(3) 상호 상관 연산의 결과의 신호와 그 결과의 신호를 미분한 신호로부터, 재생 신호와 샘플링한 클록 간의 위상차 및 데이터 선두를 검출한다.(3) From the signal obtained by differentiating the signal of the result of the cross-correlation operation and the resultant signal, the phase difference and the data head between the reproduction signal and the sampled clock are detected.

(4) 상기 (3)에서 검출한 위상차 정보에 기초로 하여 디지털 FIR(Finite Impulse Response, 유한 임펄스 응답) 필터의 계수를 선택하여, 바른 위상이 되도록 디지털 FIR 필터로 그 샘플링한 재생 신호를 보간 필터링함으로써 위상을 조정한다.(4) Selecting the coefficients of the digital finite impulse response (FIR) filter based on the phase difference information detected in (3) above, and interpolating filtering the reproduced signal sampled by the digital FIR filter so that the phase is correct. By adjusting the phase.

(5) 혹은, 상기 (3)에서 검출한 위상차 정보에 기초로 하여 샘플링 클록의 지연량을 지연기에 의해 변화시켜, 재생 신호를 샘플링하는 A/D 변환기의 클록이 최적의 샘플링 클록이 되도록 귀환 제어를 행한다.(5) Or, based on the phase difference information detected in the above (3), the delay amount of the sampling clock is changed by the retarder, and the feedback control is performed so that the clock of the A / D converter that samples the reproduction signal becomes the optimal sampling clock. Is done.

(6) 그리고, 상기 (3)에서 검출한 데이터 선두 정보에 기초로 하여 복호 개시 정보를 복호기에 부여한다.(6) Then, decoding start information is given to the decoder based on the data head information detected in the above (3).

이에 따라, 종래 기술과 비교하여 보다 낮은 SN비의 조건하에서, 진폭 변동의 영향이 없고, 정밀도가 높은 위상 조정, 데이터 선두 검출을 하는 것이 가능하다.Thereby, under the condition of lower SN ratio as compared with the prior art, it is possible to perform phase adjustment and data head detection with high accuracy without the influence of amplitude fluctuations.

본 발명의 다른 목적, 특징 및 이점은 첨부의 도면을 참조하면서 이하의 상세한 설명을 읽음으로써 보다 더욱 명료해질 것이다.Other objects, features and advantages of the present invention will become more apparent from the following detailed description with reference to the accompanying drawings.

도 1은 종래의 데이터 재생 장치의 재생계 블록도를 나타낸 도면이다.1 is a block diagram showing a reproduction system of a conventional data reproducing apparatus.

도 2a는 디스크 상의 미세 클록 마크를 나타낸 도면이다.2A shows a fine clock mark on a disc.

도 2b는 1 트랙을 추출한 디스크 포맷을 나타낸 도면이다.2B shows a disc format from which one track is extracted.

도 2c는 미세 클록 마크 신호로부터 외부 클록 신호를 발생하는 원리를 나타낸 도면이다.2C is a diagram illustrating a principle of generating an external clock signal from a fine clock mark signal.

도 3은 재생 신호 처리부를 나타낸 도면이다.3 is a diagram illustrating a reproduction signal processor.

도 4는 본 발명의 데이터 재생 장치의 구성의 제1 실시예를 나타내는 도면이다.4 is a diagram showing a first embodiment of the configuration of the data reproducing apparatus of the present invention.

도 5는 기록 신호의 포맷의 실시예를 나타내는 도면이다.5 is a diagram showing an embodiment of a format of a recording signal.

도 6은 보간형 위상차 보정 시스템의 구성의 실시예를 나타내는 도면이다.6 is a diagram illustrating an embodiment of a configuration of an interpolation type phase difference correction system.

도 7은 상호 상관기의 구성의 실시예를 나타내는 도면이다.7 is a diagram illustrating an embodiment of a configuration of a cross correlator.

도 8은 상호 상관값과 그 미분 연산값과의 관계를 나타낸 도면이다.8 is a diagram illustrating a relationship between a cross correlation value and its derivative operation value.

도 9의 (a)는 위상차가 0%인 경우에 상호 상관값과 그 미분 연산값과의 관계 2를 나타낸 도면이고, 도 9의 (b)는 위상차가 25%인 경우에 상호 상관값과 그 미분 연산값과의 관계 2를 나타낸 도면이며, 도 9의 (c)는 위상차가 50%인 경우에 상호 상관값과 그 미분 연산값과의 관계 2를 나타낸 도면이다.FIG. 9A shows a relationship 2 between the cross correlation value and its derivative operation value when the phase difference is 0%, and FIG. 9B shows the cross correlation value and its relationship when the phase difference is 25%. Fig. 9 (c) is a diagram showing the relationship 2 between the cross correlation value and the derivative operation value when the phase difference is 50%.

도 10은 위상차 검출기의 구성의 실시예의 블록도를 나타낸 도면이다.10 is a diagram showing a block diagram of an embodiment of a configuration of a phase difference detector.

도 11은 FIR 필터의 구성의 실시예를 나타내는 도면이다.It is a figure which shows the Example of a structure of a FIR filter.

도 12는 본 발명의 실시예의 타이밍도이다.12 is a timing diagram of an embodiment of the invention.

도 13은 본 발명의 데이터 재생 장치의 구성의 제2 실시예를 나타내는 도면이다.Fig. 13 is a diagram showing a second embodiment of the structure of the data reproducing apparatus of the present invention.

도 14는 위상차 보정 시스템의 구성의 실시예를 나타내는 도면이다.It is a figure which shows the Example of a structure of the phase difference correction system.

이하에, 본 발명을 실시하기 위한 실시의 형태에 관해서 도면을 이용하여 설명하기로 한다. 본 발명을 이용한 데이터 재생 장치의 구성의 제1 실시예를 도 4에 나타낸다. 도 4에 있어서, 도 1과 동일 번호의 구성 요소는 동일한 구성 요소를 나타내는 것으로 한다.EMBODIMENT OF THE INVENTION Below, embodiment for implementing this invention is described using drawing. 4 shows a first embodiment of the structure of a data reproducing apparatus using the present invention. In FIG. 4, the components having the same reference numerals as those in FIG. 1 are assumed to represent the same components.

또한, 기록 신호의 포맷의 실시예를 도 5에 나타낸다. 도 5에 도시된 바와 같이, 기록 신호는 복수의 프레임(501, 511)에 의해 구성된다. 각 프레임(501)은 동기 신호(Sync)(502) 및 데이터 신호(DATA)(503)로 구성된다. 본 기록 신호의 포맷은 재생된 동기 신호(Sync)(502)와 소정의 동기 신호 패턴의 상관을 계산하기 위해서 패턴이 일치한 경우의 자기 상관이 큰 데이터를 동기 신호(Sync)(502)로 한다. 예컨대, M계열(Maximum sequence)을 동기 신호(Sync)(502)로서 이용하고, 또한 더욱, 인접 트랙으로부터의 누화(크로스토크)의 영향을 받지 않도록 하기 위해서 인접 트랙 간의 동기 신호(Sync)(502)의 부호 상관이 작아지도록 M계열을 발생하는 귀환 레지스터의 귀환 방법을 트랙마다 달라지도록 선택한다.5 shows an embodiment of the format of the recording signal. As shown in Fig. 5, the recording signal is constituted by a plurality of frames 501 and 511. Each frame 501 is composed of a sync signal 502 and a data signal DATA 503. The format of the recording signal is a synchronization signal (SYN) 502 whose data has a high autocorrelation when the pattern matches in order to calculate the correlation between the reproduced synchronization signal (SYN) 502 and the predetermined synchronization signal pattern. . For example, the M sequence (Maximum sequence) is used as the synchronization signal (Sync) 502, and further, the synchronization signal (Sync) 502 between adjacent tracks in order not to be affected by crosstalk (crosstalk) from adjacent tracks. The feedback method of the feedback register generating the M series is selected to be different for each track so that the sign correlation of () becomes smaller.

도 4에 나타낸 본 발명의 데이터 재생 장치의 구성의 제1 실시예는 도 1의 종래의 데이터 재생 장치에 대하여, 더욱, A/D 변환기(106)와 디지털 파형 등화기(107) 사이에 보정형 위상차 보정 시스템(401)을 갖는다.The first embodiment of the configuration of the data reproducing apparatus of the present invention shown in FIG. 4 is further corrected between the A / D converter 106 and the digital waveform equalizer 107 with respect to the conventional data reproducing apparatus of FIG. Has a phase difference correction system 401.

도 4에 나타낸 본 발명의 데이터 재생 장치에서 MO 신호(120)는 AGC(104)와 아날로그 이퀄라이저(파형 등화기)(105)를 거친 후에, 아날로그 파형 등화기(105)의 출력 신호(125)의 최적의 샘플링점과 동기하지 않는 외부 클록(126)에 의해 A/D 변환이 이루어진다. A/D 변환기(106)에 의해 A/D 변환된 샘플링된 신호(127)는 본 발명의 보간형 위상차 보정 시스템(401)에 공급되어, 여기서, 위상차 보정, 데이터 선두 검출 조정이 이루어져 출력된다.In the data reproducing apparatus of the present invention shown in Fig. 4, after the MO signal 120 passes through the AGC 104 and the analog equalizer (waveform equalizer) 105, the output signal 125 of the analog waveform equalizer 105 A / D conversion is achieved by an external clock 126 that is not synchronized with the optimal sampling point. The sampled signal 127 A / D converted by the A / D converter 106 is supplied to the interpolation type phase difference correction system 401 of the present invention, where phase difference correction and data head detection adjustment are performed and output.

그리고, 위상차 보정된 신호는 디지털 파형 등화기(107)에 의해 파형 등화되고, 복호기(108)에 의해 복호되어 ODC(109)에 보내지고, ODC(109)로부터 사용자 데이터(130)로서 출력된다.The phase difference corrected signal is then waveform equalized by the digital waveform equalizer 107, decoded by the decoder 108, sent to the ODC 109, and output from the ODC 109 as user data 130.

도 6은 도 4에 나타낸 본 발명의 보간형 위상차 보정 시스템(401)의 구성의 실시예를 나타내는 도면이다.FIG. 6 is a diagram showing an embodiment of the configuration of the interpolation type phase difference correction system 401 of the present invention shown in FIG.

도 6에 나타낸 보간형 위상차 보정 시스템(401)은 주로, 위상차 검출 시스템(601), 위상차 정보를 바탕으로 샘플링 신호를 보간 보정하는 FIR 필터(607), FIR 필터의 탭계수 선택기(605), FIR 필터(607)에 대한 입력을 지연하는 버퍼(606), 헤더 송출기(608)에 의해 구성된다. 기능적으로는 위상차 검출 시스템(601)과, FIR 필터(607)의 2개로 나누어진다.The interpolation type phase difference correction system 401 shown in FIG. 6 mainly includes a phase difference detection system 601, an FIR filter 607 for interpolating and correcting a sampling signal based on phase difference information, a tap coefficient selector 605 of an FIR filter, and an FIR. And a buffer 606 and a header sender 608 that delay the input to the filter 607. Functionally, the phase difference detection system 601 and the FIR filter 607 are divided into two.

위상차 검출 시스템(601)은 상호 상관기(602), 미분기(603) 및 위상차 검출기(604)에 의해 구성된다.The phase difference detection system 601 is constituted by a cross correlator 602, a differentiator 603, and a phase difference detector 604.

도 4에 나타낸 광 디스크(101)로부터 광학 헤드(102)에 의해 재생된 파형 등화된 MO 신호(125)는 A/D 변환기(106)에 의해 외부 클록(126)을 사용하여 샘플링된다. 그리고, 이 샘플링된 신호(127)가 위상차 검출 시스템(601)에 입력된다. 위상차 검출 시스템(601)에 입력된 샘플링된 신호(127)는 상호 상관기(602)에 입력되고, 그리고, 버퍼(606)에도 입력된다.The waveform-equalized MO signal 125 reproduced by the optical head 102 from the optical disc 101 shown in FIG. 4 is sampled by the A / D converter 106 using an external clock 126. The sampled signal 127 is then input to the phase difference detection system 601. The sampled signal 127 input to the phase difference detection system 601 is input to the cross correlator 602 and also to the buffer 606.

도 7은 상호 상관기(602)의 구성의 실시예를 나타내는 도면이다. 상호 상관기(602)는 시프트 레지스터(701), 기준이 되는 동기 신호의 패턴(P)이 기억된 레지스터(702), 승산기(703, 704, 705 및 706), 및 각 승산기의 출력의 총합을 계산하는 총화기(707)로 구성된다. 상호 상관기(602)는 샘플링된 신호(127)에 관해서, 다음식에 나타내는 상호 상관 연산을 행한다. 단지, R은 상호 상관값, S는 샘플링 신호, P는 동기 신호(Sync)(502)의 패턴, T는 외부 클록(126)의 간격, L은 동기 신호(Sync)(502)의 패턴의 길이로 한다.7 is a diagram illustrating an embodiment of the configuration of the cross correlator 602. The cross correlator 602 calculates the sum of the shift register 701, the register 702 in which the pattern P of the reference signal as a reference is stored, the multipliers 703, 704, 705 and 706, and the outputs of the respective multipliers. It consists of a firearm 707. The cross correlator 602 performs the cross correlation operation shown in the following equation with respect to the sampled signal 127. Where R is the cross-correlation value, S is the sampling signal, P is the pattern of the sync signal 502, T is the interval of the external clock 126, and L is the length of the pattern of the sync signal 502. Shall be.

즉, 시프트 레지스터(701)의 각부에 기억된 샘플링값과, 레지스터(702)의 각부에 기억된 기준이 되는 동기 신호의 패턴(P)의 값을 승산기(703, 704, 705, 706)에 의해 곱하고, 그리고, 총화기(707)에 의해 각 승산기(703, 704, 705. 706)의 출력의 총합을 계산하여, 이 총합을 상호 상관값(R)으로서 출력한다.That is, the multipliers 703, 704, 705 and 706 multiply the sampling values stored in the respective parts of the shift register 701 and the values of the pattern P of the synchronization signal serving as the reference stored in the respective parts of the register 702. The totals of the outputs of the multipliers 703, 704, and 705. 706 are calculated by the multiplier 707, and the totals are output as the cross-correlation value R.

상호 상관기(602)의 출력의 상호 상관값(R)(도면 중 참조 번호 610)과, 미분기(603)에 의해 미분된 상호 상관값(R)의 미분값(1-D_s: D_s는 1 샘플링 클록의 지연을 나타낸다)의 연산값(R')(도면 중 참조 번호 611)은 위상차 검출기(604)에 보내진다.The cross-correlation value R (reference numeral 610 in the drawing) of the output of the cross-correlator 602 and the derivative value (1-D _s : D _s of the cross-correlation value R differentiated by the differentiator 603 are 1). The calculation value R '(reference numeral 611 in the figure) of the sampling clock delay is sent to the phase difference detector 604.

위상차 검출기(604)에서는 위상을 검출하기 위한 상호 상관 비교 게이트의 개방 중에 동작하여, 위상차 정보(613)와 헤더 위치 정보(612)를 산출한다.The phase difference detector 604 operates during the opening of the cross-correlation comparison gate for detecting the phase to calculate the phase difference information 613 and the header position information 612.

여기서, 위상차 검출의 개념을 설명한다. 도 8은 동기 신호(Sync)(502)의 샘 플링값과 기준이 되는 동기 신호의 패턴(P)의 사이의 상호 상관값과, 그 미분 연산값과의 관계를 나타낸 도면이다. 도 8의 횡축은 샘플링 시간을 나타내고, 동기 신호(Sync)(502)를 재생했을 때의 상기 상호 상관값과, 그 미분 연산값과의 관계를 나타내고 있다. 도면 중의 검은 동그라미(●)는 상호 상관값, 흰 동그라미(0)는 상호 상관값의 미분 연산한 결과를 각각 나타낸다. 도 8로부터 미분값은 2점 간의 변화량을 나타내기 때문에 상호 상관값의 미분값은 상호 상관값보다 1/2 T_s(T_s는 샘플링 클록 간격)만큼 지연된다. 그리고, 상호 상관값의 변화량이 플러스(또는 마이너스)로부터 마이너스(또는 플러스)로 변화되는 위치에서 상호 상관값의 미분 연산값은 제로가 된다.Here, the concept of phase difference detection is demonstrated. FIG. 8 is a diagram showing the relationship between the cross-correlation value between the sampling value of the synchronization signal (Sync) 502 and the pattern P of the synchronization signal as a reference and its derivative operation value. 8 represents the sampling time, and represents the relationship between the cross-correlation value and the derivative operation value when the synchronization signal (Sync) 502 is reproduced. Black circles (검은) in the figure indicate cross-correlation values, and white circles (0) show the results of differential calculations of the cross-correlation values, respectively. Since the derivative represents the amount of change between two points from Fig. 8, the derivative of the cross-correlation value is delayed by 1/2 T _s (T _s is the sampling clock interval) than the cross-correlation value. The derivative operation value of the cross-correlation value becomes zero at a position where the amount of change in the cross-correlation value changes from plus (or minus) to minus (or plus).

도 9의 (a)는 위상차가 0%인 경우에 상호 상관값과 그 미분 연산값과의 관계 2를 나타낸 도면이다. 도 9의 (b)는 위상차가 25%인 경우에 상호 상관값과 그 미분 연산값과의 관계 2를 나타낸 도면이다. 도 9의 (c)는 위상차가 50%인 경우에 상호 상관값과 그 미분 연산값과의 관계를 나타낸 도면이다. 도 8과 같이, 도면 중의 검은 동그라미(●)는 상호 상관값, 흰 동그라미(0)는 상호 상관값의 미분 연산한 결과를 각각 나타낸다.FIG. 9A is a diagram illustrating a relationship 2 between the cross-correlation value and its derivative operation value when the phase difference is 0%. FIG. 9B is a diagram showing a relationship 2 between the cross-correlation value and its derivative operation value when the phase difference is 25%. FIG. 9C is a diagram showing the relationship between the cross-correlation value and its derivative operation value when the phase difference is 50%. As shown in FIG. 8, black circles (●) in the figure indicate cross-correlation values, and white circles (0) show the results of differential calculations of the cross-correlation values, respectively.

이것으로부터, 상호 상관값의 최대치를 검출하고, 그리고, 그 시점에서 연산된 미분 연산값과 그 다음 샘플링 클록에서의 미분 연산값으로부터, 다음식에 나타내는 연산을 하여, 위상차 정보(p)를 얻을 수 있다.From this, the maximum value of the cross-correlation value is detected, and the phase difference information p can be obtained by performing the operation shown in the following equation from the derivative operation value calculated at that time and the derivative operation value at the next sampling clock. have.

단지, x/T_s는 1 샘플링 간격의 분해능을 나타낸다.Only x / T _s represents the resolution of one sampling interval.

이에 따라, 최적 위상차를 검출할 수 있다. 또한, 상호 상관값의 최대값은 헤더 위치 정보(h)가 된다.As a result, the optimum phase difference can be detected. The maximum value of the cross-correlation value is header position information h.

도 10은 위상차 검출기(604)의 구성의 실시예의 블록도를 나타낸 도면이다. 위상차 검출기(604)는 주로, 최대 비교기(1001)와 최적 위상 검출 연산기(1002)에 의해 구성된다. 위상차 검출기(604)는 상호 상관 비교 게이트(1010)가 개방하고 있는 사이에 동작한다. 최대 비교기(1001)는 상호 상관 비교 게이트(1010)와 상호 상관값(610)이 입력된다. 상호 상관값(610)의 값이 그 이전의 최대값보다도 커지거나, 최대값이 갱신된 시점에서 최대 비교기(1001)는 헤더 위치 정보(h)(612)를 갱신하여 출력하고, 또한, 인에이블(Enable) 신호(1011)를 최적 위상차 검출 연산기(1002)에 출력한다. 최적 위상차 검출 연산기(1002)는 상호 상관 비교 게이트(1010), 미분 상호 상관값(611), 및 인에이블(Enable) 신호(1011)가 입력된다. 그리고, 미분 상호 상관값(611)으로부터 위상차 정보(p)를 상기 식에 따라 연산한다.10 is a diagram showing a block diagram of an embodiment of the configuration of the phase difference detector 604. As shown in FIG. The phase difference detector 604 is mainly comprised by the maximum comparator 1001 and the optimum phase detection calculator 1002. The phase difference detector 604 operates while the cross-correlation comparison gate 1010 is open. In the maximum comparator 1001, a cross correlation comparison gate 1010 and a cross correlation value 610 are input. When the value of the cross-correlation value 610 becomes larger than the previous maximum value or the maximum value is updated, the maximum comparator 1001 updates and outputs the header position information (h) 612 and also enables it. The enable signal 1011 is output to the optimum phase difference detection calculator 1002. The optimum phase difference detection calculator 1002 receives a cross correlation comparison gate 1010, a differential cross correlation value 611, and an enable signal 1011. Then, the phase difference information p is calculated from the differential cross correlation value 611 according to the above equation.

다음에, 상호 상관 비교 게이트(1010)가 폐쇄된 시점에서, 헤더 정보(h)(612) 및 위상차 정보(p)(613)가 각각, 최대 비교기(1001) 및 최적 위상차 검출 연산기(1002)에 의해서 래치된다.Next, when the cross-correlation comparison gate 1010 is closed, the header information (h) 612 and the phase difference information (p) 613 are respectively supplied to the maximum comparator 1001 and the optimum phase difference detection calculator 1002. Is latched by.

다음에, 도 6에 나타낸 버퍼(606)에 기억된 샘플링된 신호가 판독되어, 도 6에 나타낸 FIR 필터(607)에 제공된다. 한편, 최적 위상차 검출 연산기(1002)로부터 출력되는 위상차 정보(613)는 도 6에 나타낸 탭계수 선택기(605)에 공급되어, FIR 필터(607)의 탭계수를 선택한다.Next, the sampled signal stored in the buffer 606 shown in FIG. 6 is read out and provided to the FIR filter 607 shown in FIG. On the other hand, the phase difference information 613 output from the optimum phase difference detection calculator 1002 is supplied to the tap coefficient selector 605 shown in FIG. 6 to select the tap coefficient of the FIR filter 607.

버퍼(606)로부터 판독된 샘플링 신호는 최적 위상차 검출 연산기(1002)로부터 출력되는 위상차 정보(613)에 기초로 하여 탭계수 선택기(605)에 의해 선택된 탭계수에 의해 FIR 필터(607)로, 바른 샘플점에 보간되어, 위상 조정이 행해진다.The sampling signal read out from the buffer 606 is corrected to the FIR filter 607 by the tap coefficient selected by the tap coefficient selector 605 based on the phase difference information 613 output from the optimum phase difference detection calculator 1002. The phase adjustment is performed by interpolating to the sample points.

여기서, 코사인 하강(cosine roll-off) 특성을 갖는 나이키스트 함수에 따라서 보간 위상을 조정하는 경우의 예를 나타낸다. 코사인 하강 특성을 갖는 나이키스트 함수는 다음식과 같다.Here, an example in which the interpolation phase is adjusted according to the Nyquist function having cosine roll-off characteristics is shown. Nyquist function with cosine falling characteristic is as follows.

단지, r(0)≠0, r(mT_S)=0: m=±1,±2, …이다.Only r (0) ≠ 0, r (mT _S ) = 0: m = ± 1, ± 2,... to be.

이 경우, 탭계수In this case, the tap coefficient

kk ₀₀ , , kk _1One , , kk ₂₂ , , kk ₃₃ , , kk ₄₄

는 각각 이하와 같다.Are respectively as follows.

단지, 탭수는 5로 한다.However, the number of taps is five.

실제의 회로에서 실현하는 경우에는 상기 연산을 실행하기 위해서는 대규모인 회로를 필요로 한다. 따라서, 실제로는 분해능에 대응하는 수의 탭계수를 미리 준비하여, 그 안에서 선택하여 사용하는 것이 바람직하다.In the case of real circuits, a large circuit is required to perform the above calculation. Therefore, it is preferable to prepare a tap coefficient of a number corresponding to the resolution in advance, and to select and use therein.

도 11은 FIR 필터(607)의 구성의 실시예를 나타내는 도면이다. 도 11의 FIR 필터(607)는 주로, 레지스터(1101로부터 1104), 계수 곱셈부(1105로부터 1109) 및 각 계수 곱셈부(1105로부터 1109)의 출력의 총합을 계산하는 가산부(1110)로 구성된다. 전술한 탭계수를 도 11에 나타내는 FIR 필터(607)의 각 계수 곱셈부(1105로부터 1109)에 부여하여, 버퍼(606)의 출력의 샘플링 신호(615)의 보간 위상 조정을 실행한다. 그리고, FIR 필터(607)에 의해 보간 위상 조정된 재생 신호(614)는 도 6에 나타낸 헤더 송출기(608)에 보내진다.11 is a diagram illustrating an embodiment of the configuration of the FIR filter 607. The FIR filter 607 of FIG. 11 mainly consists of registers 1101 to 1104, coefficient multipliers 1105 to 1109, and an adder 1110 that calculates the sum of the outputs of the coefficient multipliers 1105 to 1109. FIG. do. The tap coefficients described above are applied to the coefficient multipliers 1105 to 1109 of the FIR filter 607 shown in FIG. 11 to perform interpolation phase adjustment of the sampling signal 615 of the output of the buffer 606. Then, the reproduction signal 614 interpolated by the FIR filter 607 is sent to the header transmitter 608 shown in FIG.

헤더 송출기(608)는 위상차 검출 시스템(601)으로부터 출력되는 헤더 위치 정보(612)에 기초로 하여 출력 신호(620)로서 동기 신호(Sync)를 송출하고, 이것에 계속해서 데이터를 선두로부터 출력한다.The header transmitter 608 outputs a synchronization signal Sync as an output signal 620 based on the header position information 612 output from the phase difference detection system 601, and subsequently outputs data from the head. .

다음에, 본 발명의 동작의 타이밍에 관해서 설명한다. 도 12는 본 발명의 실시예의 타이밍도이다.Next, the timing of the operation of the present invention will be described. 12 is a timing diagram of an embodiment of the invention.

도 12의 MO 신호(125)(A)는 광 디스크(101)보다 광학 헤드(102)에 의해 재생되고, 또한 AGC(104)과 아날로그 파형 등화기(105)를 통해 A/D 변환기(106)에 공급되는 MO 신호(125)를 나타낸다. MO 신호(125)는, 도 5에 나타낸 바와 같이, 복수의 프레임(501) 등으로 구성되고, 각 프레임(501)은 동기 신호(Sync)(502) 및 데이터 신호(DATA)(503)로 구성된다.The MO signal 125 (A) of FIG. 12 is reproduced by the optical head 102 rather than the optical disk 101, and is also A / D converter 106 through the AGC 104 and the analog waveform equalizer 105. The MO signal 125 is supplied to. As illustrated in FIG. 5, the MO signal 125 is composed of a plurality of frames 501 and the like, and each frame 501 is composed of a sync signal 502 and a data signal DATA 503. do.

도 12에 나타낸 리드 트리거(410)(B)는 어드레스 마크 검출기(114)로 검출한 어드레스 싱크 마크를 기준으로 작성한 데이터의 기록 및 재생을 위한 트리거 신호이며, 상호 상관 비교 게이트(1010)(E)는 리드 트리거(B)를 기준으로 작성한 위상 차 정보와 헤더 위치 정보를 검출하는 위상차 검출 시스템(601)의 동작 게이트이다. 전술한 보간형 위상차 보정 시스템(401)은 도 12에 나타내는 동작을 함으로써 실현될 수 있다.The read trigger 410 (B) shown in FIG. 12 is a trigger signal for recording and reproducing data created on the basis of the address sync mark detected by the address mark detector 114, and cross-correlation comparison gate 1010 (E). Is an operation gate of the phase difference detection system 601 which detects phase difference information and header position information created on the basis of the read trigger B. FIG. The above-described interpolation type phase difference correction system 401 can be realized by performing the operation shown in FIG.

도 12에 있어서, MO 신호(A)의 아이들(idle) 기간 동안에, 리드 트리거 신호(B)가 발생되고, 이 신호에 의해 리드 동작이 시작한다. MO 신호(A)는 샘플링 클록(C)에 의해 A/D 변환기(106)에 의해 샘플링되고, 샘플링된 신호(D)로서 출력된다.In Fig. 12, during the idle period of the MO signal A, the read trigger signal B is generated, and the read operation starts by this signal. The MO signal A is sampled by the A / D converter 106 by the sampling clock C and output as the sampled signal D.

다음에, 상호 상관 비교 게이트(E)의 개방 기간에, 상호 상관기(602)는 전술한 동작을 실행한다. 상호 상관 비교 게이트(E)는 리드 트리거(B)의 상승으로부터, 동기 신호(Sync)분에 해당하는 기간이 경과한 뒤에, γ의 기간 동안 계속된다.Next, in the opening period of the cross-correlation comparison gate E, the cross correlator 602 performs the above-described operation. The cross-correlation comparison gate E continues for the period of γ after the period corresponding to the sync signal Sync elapses from the rise of the read trigger B.

다음에, 버퍼(606)에 의해 지연된 신호(615)(F)가 버퍼(606)로부터 출력되어, FIR 필터(607)에 입력된다. FIR 필터(607)에서는, 전술한 바와 같이, 보간 샘플링 신호(G)를 발생하여, 출력한다. 이 결과, 최적 위상 샘플링 신호(H)는 상호 상관 비교 게이트(E)가 폐쇄한 시점 X로부터 최적 위상 보간 샘플링값으로 전환한다.Next, the signal 615 (F) delayed by the buffer 606 is output from the buffer 606 and input to the FIR filter 607. In the FIR filter 607, as described above, the interpolation sampling signal G is generated and output. As a result, the optimum phase sampling signal H is switched to the optimum phase interpolation sampling value from the time point X when the cross-correlation comparison gate E is closed.

그리고, 다음에, 헤더 송출기(608)는 헤더 위치 정보(612)에 기초로 하여 발생된 헤더 송출 게이트(I)에 따라서, 최적 위상 샘플링 데이터(620)(J)를 출력한다.Next, the header transmitter 608 outputs the optimum phase sampling data 620 (J) in accordance with the header delivery gate I generated based on the header position information 612.

다음에, 본 발명의 데이터 재생 장치의 구성의 제2 실시예를 설명한다. 도 13은 본 발명의 데이터 재생 장치의 구성의 제2 실시예를 나타내는 도면이다. 도 13에 있어서, 도 4와 동일 번호를 붙인 구성 요소는 동일한 구성 요소를 나타내는 것으로 한다. 도 13에 나타내는 본 발명의 데이터 재생 장치의 구성의 제2 실시예에서는 위상차 검출 시스템(1301)을 가지고, 이 위상차 검출 시스템(1301)에 의해 검출된 위상차 정보에 기초로 하여 위상 지연 정보(613)를 발생한다. 그리고, 샘플링 클록을 지연시키는 위상 지연기(111)를 도 1과 같이 가지고, 위상 지연 정보(613)를 이 위상 지연기(111)에 귀환하여, 바른 위상으로 A/D 변환기(106)에 의해 파형 등화된 MO 신호(125)를 샘플링한다.Next, a second embodiment of the configuration of the data reproducing apparatus of the present invention will be described. Fig. 13 is a diagram showing a second embodiment of the structure of the data reproducing apparatus of the present invention. In Fig. 13, the same components as those in Fig. 4 are assumed to represent the same components. In the second embodiment of the configuration of the data reproducing apparatus of the present invention shown in FIG. 13, the phase delay detecting system 1301 has a phase difference detecting system 1301 and is based on the phase difference information detected by the phase difference detecting system 1301. Occurs. Then, as shown in Fig. 1, the phase retarder 111 for delaying the sampling clock is fed back to the phase retarder 111, and the A / D converter 106 is in the correct phase. The waveform equalized MO signal 125 is sampled.

도 13에 나타낸 위상차 검출 시스템(1301)의 구성의 실시예를 도 14에 나타낸다. 도 14에 있어서, 도 6과 동일 번호를 붙인 구성 요소는 동일한 구성 요소를 나타낸다. 도 14의 위상차 검출 시스템(1301)은 도 6의 탭계수 선택기(605)와 FIR 필터(607)를 제거하고, 위상차 검출기(604)의 출력의 위상차 정보(613)를 아날로그 지연기(111)에 귀환시켜, 외부 클록(126)의 위상을 제어한다. 그리고, A/D 변환기(106)에 의해 바른 위상으로 MO 신호(125)를 샘플링한다.14 shows an embodiment of the configuration of the phase difference detection system 1301 shown in FIG. In Fig. 14, the same components as those in Fig. 6 represent the same components. The phase difference detection system 1301 of FIG. 14 removes the tap coefficient selector 605 and the FIR filter 607 of FIG. 6, and transmits the phase difference information 613 of the output of the phase difference detector 604 to the analog delay unit 111. By feedback, the phase of the external clock 126 is controlled. Then, the A / D converter 106 samples the MO signal 125 in the correct phase.

전술한 바와 같이, 본 발명에 따라서 신호의 S/N비가 낮은 경우에 있어서도 데이터를 재생하기 위한 클록과 재생 신호의 최적 샘플링점 간의 위상을 고정밀도로 동기시키고, 또한, 재생된 데이터의 선두를 정확히 검출할 수 있다, 위상차 보정 장치 및 데이터 선두 검출 장치를 갖는 데이터 재생 장치를 제공하는 것을 목적으로 한다.As described above, according to the present invention, even when the S / N ratio of the signal is low, the phase between the clock for reproducing the data and the optimum sampling point of the reproducing signal is synchronized with high precision, and the head of the reproduced data is accurately detected. An object of the present invention is to provide a data reproducing apparatus having a phase difference correcting apparatus and a data head detecting apparatus.

Claims

A data reproduction apparatus for sampling a reproduction signal reproduced from an information medium with a predetermined sampling clock,

An A / D conversion device for sampling the reproduction signal with the sampling clock;

Phase difference detecting means for detecting a phase difference between an optimum sampling point of the sampling signal sampled by the A / D converter and the sampling clock; And

An optimum phase difference correction means for correcting a phase of a sampling point of the sampling signal to an optimum phase by a cross-correlation operation so that the sampling signal becomes a signal sampled at the optimal sampling point based on the phase difference detected by the phase difference detecting means. Phase difference correction device

Data reproducing apparatus comprising a.

The method of claim 1,

And a data head detecting device having data head detecting means for detecting the head of the information data portion of the sampling signal sampled by the A / D converting means.

The method of claim 2,

The reproduction signal reproduced from the information medium has a known predetermined pattern for phase difference detection and information data head detection immediately before the information data portion, and detects the predetermined pattern by the phase difference correction device and the data head detection device. And a data reproducing apparatus.

The method of claim 3, wherein

The known predetermined pattern is used by both the phase difference detecting device and the information data head detecting device.

delete

The method of claim 1,

The phase difference detecting means includes cross correlation calculating means, and optimum phase difference detecting means,

The cross-correlation calculating means cross-correlate the sampling signal and a known predetermined pattern to obtain a cross-correlation value,

And said optimum phase difference detecting means includes means for detecting a time point at which the differential calculation value of the cross correlation value obtained by said cross correlation calculating means crosses a zero point.

delete