JPH07147402A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH07147402A
JPH07147402A JP5294808A JP29480893A JPH07147402A JP H07147402 A JPH07147402 A JP H07147402A JP 5294808 A JP5294808 A JP 5294808A JP 29480893 A JP29480893 A JP 29480893A JP H07147402 A JPH07147402 A JP H07147402A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
diffusion layer
refractory metal
impurity diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5294808A
Other languages
Japanese (ja)
Other versions
JP3202850B2 (en
Inventor
Michiko Yamauchi
美知子 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP29480893A priority Critical patent/JP3202850B2/en
Publication of JPH07147402A publication Critical patent/JPH07147402A/en
Application granted granted Critical
Publication of JP3202850B2 publication Critical patent/JP3202850B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a manufacture of a semiconductor device which can increase the thermal stability of a silicide film by removing a metal of a high melting point /the oxide film of an Si boundary without damaging them and improving controllability of high-melting-point metal silicide (Ti silicide)/Si to reduce a junction leakage and to make feasible the formation of shallow junction. CONSTITUTION:This relates to the manufacture of a semiconductor device which has a high-melting-point metal silicide film on the impurity diffusion layer of a silicon substrate. A Ti film is formed on an active region with a gate 23 formed and then heat treatment is applied thereto to form a Ti silicide (Ti Si2) film 24, and a polycrystalline silicon film 25 is selectively formed on the Ti silicide film 24 and then the ion implantation of impurities into the polycrystalline film 25 is performed with the flying distance being matched and then heat treatment is performed in a gas including impurities of the same type of the foregoing impurities to form an impurity diffusion layer 26.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、不純物拡散層表面上に
シリサイド層を有するサリサイド構造の半導体装置の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device having a salicide structure having a silicide layer on the surface of an impurity diffusion layer.

【0002】[0002]

【従来の技術】従来技術のシリコン(Si)を主成分と
する半導体装置において、不純物拡散層表面に沿った方
向の電気的抵抗(シート抵抗)は、半導体素子の微細化
に伴い高抵抗化してきた。このシート抵抗を低抵抗化す
るには、不純物拡散層表面上にTiとSiの化合物であ
るTiシリサイド(TiSi2 )膜を形成することによ
り可能となる。
2. Description of the Related Art In a conventional semiconductor device containing silicon (Si) as a main component, the electrical resistance (sheet resistance) in the direction along the surface of an impurity diffusion layer has become higher with the miniaturization of semiconductor elements. It was This sheet resistance can be lowered by forming a Ti silicide (TiSi 2 ) film which is a compound of Ti and Si on the surface of the impurity diffusion layer.

【0003】この構造を有する半導体装置の応用例とし
て、不純物拡散層領域及びゲート領域上にTiシリサイ
ド膜を自己整合的に形成したサリサイド構造が挙げられ
る。その第1の先行技術である半導体装置の製造方法に
ついて図2を用いて説明する。 (1)まず、図2(a)に示すように、半導体基板1に
絶縁膜2による素子分離領域を形成し、アクティブ領域
にゲート3を形成し、更に不純物を拡散させた拡散層領
域4を形成する。
An example of application of the semiconductor device having this structure is a salicide structure in which a Ti silicide film is formed on the impurity diffusion layer region and the gate region in a self-aligned manner. A first prior art method of manufacturing a semiconductor device will be described with reference to FIG. (1) First, as shown in FIG. 2A, an element isolation region formed of an insulating film 2 is formed in a semiconductor substrate 1, a gate 3 is formed in an active region, and a diffusion layer region 4 in which impurities are diffused is formed. Form.

【0004】(2)次に、図2(b)に示すように、半
導体基板の表面全体にTi金属膜5を形成する。 (3)この後、この半導体基板を、N2 ガス中でハロゲ
ンランプによる短時間熱処理を2段階に分けて行う。こ
れは、自己整合的に不純物拡散層領域4に、Tiシリサ
イド膜を形成するという目的上、所定の領域以外の部分
への、Tiシリサイド膜の生成を防止するために用いら
れる熱処理法である。
(2) Next, as shown in FIG. 2B, a Ti metal film 5 is formed on the entire surface of the semiconductor substrate. (3) Thereafter, this semiconductor substrate is subjected to a short-time heat treatment with a halogen lamp in N 2 gas in two steps. This is a heat treatment method used to prevent the formation of a Ti silicide film in a portion other than a predetermined region for the purpose of forming a Ti silicide film in the impurity diffusion layer region 4 in a self-aligned manner.

【0005】この方法により、Ti膜を1回目に725
℃で30秒の熱処理を施し、不純物拡散層領域4及びゲ
ート3以外の絶縁膜上に残っている未反応TiとTiN
を、アンモニア過水に25分浸すことにより除去し、図
2(c)に示すように、Tiシリサイド膜6を不純物拡
散層領域4上に残す。その後、2回目の熱処理を825
℃で30秒施すことにより、1回目の熱処理で形成され
たTiシリサイド膜を安定な膜にする。
According to this method, the Ti film is first exposed to 725
Unreacted Ti and TiN remaining on the insulating film other than the impurity diffusion layer region 4 and the gate 3 by heat treatment at 30 ° C. for 30 seconds.
Is removed by immersing it in ammonia-hydrogen peroxide for 25 minutes, and the Ti silicide film 6 is left on the impurity diffusion layer region 4 as shown in FIG. After that, the second heat treatment 825
The Ti silicide film formed by the first heat treatment becomes a stable film by being applied at 30 ° C. for 30 seconds.

【0006】また、上記したSiを主成分とする半導体
装置において、不純物拡散層表面に沿った方向の電気的
抵抗(シート抵抗)を低減するためには、低抵抗なTi
シリサイド膜を、不純物拡散層表面に形成した構造が有
効である。次に、その第2の先行技術である半導体装置
の製造方法について図3を用いて説明する。
In the semiconductor device containing Si as the main component, in order to reduce the electric resistance (sheet resistance) in the direction along the surface of the impurity diffusion layer, low resistance Ti is used.
A structure in which a silicide film is formed on the surface of the impurity diffusion layer is effective. Next, a second prior art method of manufacturing a semiconductor device will be described with reference to FIG.

【0007】(1)まず、図3(a)に示すように、S
iを主成分とする半導体基板11に絶縁膜12による素
子分離領域を形成する。 (2)次に、図3(b)に示すように、素子分離領域以
外の部分に不純物を拡散させた不純物拡散層領域13を
形成した後、半導体基板の表面全体にTi金属膜を形成
する。この際に、不純物拡散層領域13において、Ti
とSiの反応の妨げとなる自然酸化膜の除去を目的とし
て、図3(c)に示すように、Arイオンで半導体基板
表面を逆スパッタし、自然酸化膜14を除去し、図3
(d)に示すように、Ti15を形成する。
(1) First, as shown in FIG.
An element isolation region is formed by the insulating film 12 on the semiconductor substrate 11 containing i as a main component. (2) Next, as shown in FIG. 3B, after forming an impurity diffusion layer region 13 in which impurities are diffused in a portion other than the element isolation region, a Ti metal film is formed on the entire surface of the semiconductor substrate. . At this time, in the impurity diffusion layer region 13, Ti
As shown in FIG. 3C, the surface of the semiconductor substrate is reverse-sputtered with Ar ions to remove the natural oxide film 14 which interferes with the reaction between Si and Si.
As shown in (d), Ti15 is formed.

【0008】その後、この半導体基板をN2 ガス中で短
時間の熱処理することにより、不純物拡散層上のSiと
Tiを反応させ、Tiシリサイド膜を形成し、それ以外
の素子分離絶縁膜上のTiはシリサイド化せず、未反応
のままか、又は、N2 と反応し、TiNを形成する。こ
の後、図3(e)に示すように、絶縁膜上の未反応Ti
とTiNをアンモニア過水で選択エッチングし、Tiシ
リサイド膜16のみ残すようにする。
After that, this semiconductor substrate is heat-treated in N 2 gas for a short time to react Si and Ti on the impurity diffusion layer to form a Ti silicide film and on the other element isolation insulating films. Ti does not silicify and remains unreacted or reacts with N 2 to form TiN. After that, as shown in FIG. 3E, unreacted Ti on the insulating film is removed.
And TiN are selectively etched with ammonia / hydrogen peroxide so that only the Ti silicide film 16 remains.

【0009】次いで、Tiシリサイド膜16をより安定
なものにするため、短時間での熱処理を加えるものであ
った。
Next, in order to make the Ti silicide film 16 more stable, heat treatment was applied in a short time.

【0010】[0010]

【発明が解決しようとする課題】しかしながら、上記の
第1の先行技術では、アクティブ領域にソース/ドレイ
ン領域を形成した後に、Tiシリサイド膜を自己整合的
に形成するが、シリサイド形成時にSiの拡散により、
シリサイド化が促進され、TiSi2 /Si界面近傍の
不純物が吸い上げられ、また、TiSi2 /Si界面に
Tiの化合物が形成され、Tiシリサイド化が抑制さ
れ、その結果、抵抗が上昇する。
However, in the above-mentioned first prior art, the Ti silicide film is formed in a self-aligning manner after the source / drain regions are formed in the active region. Due to
The silicidation is promoted, impurities near the TiSi 2 / Si interface are absorbed, and a Ti compound is formed at the TiSi 2 / Si interface, and the Ti silicidation is suppressed, resulting in an increase in resistance.

【0011】その場合、不純物の吸い上げは、TiSi
2 /Si界面近傍の不純物濃度低下をもたらし、オーミ
ックなコンタクトをとることが難しくなる。また、LD
D構造においては、n- 層の不純物濃度低下により、ゲ
ート−ソース間耐圧が悪くなる。また、不純物濃度低下
は、TiSi2 /Si界面への空乏層幅の増大を招き、
界面近傍にシリサイド形成時のSi拡散により発生した
Si空孔等の欠陥が、空乏層内に導入され、接合リーク
電流増大の原因になる。
In this case, the impurities are absorbed by TiSi
This causes a decrease in the impurity concentration near the 2 / Si interface, making it difficult to make ohmic contact. Also, LD
In the D structure, the gate-source breakdown voltage deteriorates due to the decrease in the impurity concentration of the n layer. In addition, the decrease in the impurity concentration causes an increase in the width of the depletion layer at the TiSi 2 / Si interface,
Defects such as Si vacancies generated by Si diffusion during the formation of silicide near the interface are introduced into the depletion layer, which causes an increase in junction leak current.

【0012】これに加え、サリサイド構造はHF処理が
できない難点がある。すなわち、MOS素子製造プロセ
スとの互換性を考えたときに、HF処理が洗浄工程には
かかせないので、HF処理が可能となることが望ましい
が、TiシリサイドはHFに容易に溶けるので、HF処
理の入る洗浄ができない問題点がある。
In addition to this, the salicide structure has a drawback that HF treatment cannot be performed. That is, considering the compatibility with the MOS device manufacturing process, it is desirable that the HF treatment be possible because the HF treatment is indispensable for the cleaning step. However, since Ti silicide is easily dissolved in HF, There is a problem that it cannot be washed because it requires processing.

【0013】また、TiSi2 は酸化されやすく、自然
酸化膜又は後工程の熱処理により、形成された酸化膜
を、Tiシリサイド表面に形成し易く、オーミックなコ
ンタクトがとり難い。更に、TiSi2 の耐熱性は悪
く、高温熱処理を伴うMOS素子製造プロセスにおいて
は抵抗上昇を招く。これは上部層間膜からくるストレス
の影響によると報告されている。
Further, TiSi 2 is easily oxidized, and a natural oxide film or an oxide film formed by a heat treatment in a later step is easily formed on the surface of Ti silicide, and ohmic contact is difficult to take. Further, TiSi 2 has a poor heat resistance and causes an increase in resistance in the MOS device manufacturing process involving high temperature heat treatment. This is reportedly due to the effect of stress from the upper interlayer film.

【0014】その他に、先にソース/ドレイン領域を形
成すると、後工程に続く熱処理により、接合が深くなる
という問題点と、形成した不純物拡散層上にTiシリサ
イド膜を形成すると、TiSi2 /Si界面の形状が凹
凸になり、場所により接合深さxjが変わり、浅い接合
形成が困難となる問題点があった。また、上記の第2の
先行技術では、Tiシリサイド膜を形成する際に、Si
基板表面に形成された自然酸化膜を、Arイオンで逆ス
パッタするために、半導体基板に酸素がノックオンされ
たり、Ar粒子が打ち込まれ、ダメージを与える。更
に、自然酸化膜が除去しきれないので、その上にTiを
堆積し、熱処理を行うと、Tiシリサイド/Si界面が
凹凸になり、かつ反応が不均一となる。
In addition, if the source / drain regions are formed first, the junction becomes deeper due to the heat treatment that follows, and if a Ti silicide film is formed on the formed impurity diffusion layer, TiSi 2 / Si is formed. There is a problem that the shape of the interface becomes uneven, the junction depth xj changes depending on the location, and it becomes difficult to form a shallow junction. Further, in the above-mentioned second prior art, when the Ti silicide film is formed, the Si
Since the natural oxide film formed on the surface of the substrate is reverse-sputtered with Ar ions, oxygen is knocked on or Ar particles are implanted into the semiconductor substrate, which causes damage. Further, since the natural oxide film cannot be completely removed, if Ti is deposited on the native oxide film and heat treatment is performed, the Ti silicide / Si interface becomes uneven and the reaction becomes nonuniform.

【0015】このような界面の形状の結果、図4に示す
ように、接合深さxjが場所によって、xj1 ,xj2
と異なり、接合リーク増大の原因となる。これにより浅
い接合の安定形成が困難となる。また、不均一な反応の
結果、シリサイド形成後の熱処理に対するシリサイド膜
の安定性が悪くなり、シリサイド膜の凝集という現象が
起き易くなり、シート抵抗の上昇という問題点が生じ
る。凝集は、Tiシリサイド膜の膜厚が薄いほど起き易
いため、Tiシリサイド膜の薄膜化が問題である。
As a result of such a shape of the interface, as shown in FIG. 4, the junction depth xj is xj 1 , xj 2 depending on the location.
However, this causes an increase in junction leak. This makes it difficult to stably form a shallow junction. Further, as a result of the non-uniform reaction, the stability of the silicide film with respect to the heat treatment after the formation of the silicide is deteriorated, the phenomenon of aggregation of the silicide film easily occurs, and the problem of an increase in sheet resistance occurs. Aggregation is more likely to occur as the thickness of the Ti silicide film is smaller, so that the thinning of the Ti silicide film is a problem.

【0016】本発明は、反応型でシリサイドを用いたサ
リサイド構造の半導体装置の製造方法において、Si基
板にダメージを与えることがなくなり、高融点金属シリ
サイド(Tiシリサイド)/Si界面の制御性をよく
し、接合リークを低減し、浅い接合形成を可能にし、シ
リサイド膜の熱的安定性を向上させ得る半導体装置の製
造方法を提供することを目的とする。
According to the present invention, in a method of manufacturing a salicide structure semiconductor device using a reactive type silicide, the Si substrate is not damaged, and the controllability of the refractory metal silicide (Ti silicide) / Si interface is improved. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can reduce junction leakage, enable shallow junction formation, and improve the thermal stability of a silicide film.

【0017】より具体的には、TiSi2 /Si界面の
不純物濃度低下と、化合物形成、接合リーク増大、HF
処理ができないという問題点及びTiシリサイドの耐熱
性の不良や、浅い接合形成が困難であるという問題点を
除去するために、Tiシリサイド膜上に多結晶Siを堆
積し、多結晶Si膜内に不純物をイオン注入し、熱処理
によって拡散させ、ソース/ドレイン領域を形成するこ
とにより、TiSi2/Si界面の濃度低下を防ぎ、メ
タルとのオーミックコンタクトをとり、しかもTiSi
2 を均一に形成し、ゲート−ソース間の耐圧劣化を防
ぎ、接合リーク電流の増大を防ぎ、HFの入った洗浄を
可能にすると共に、TiSi2 の耐熱性を向上させ、浅
い接合の安定形成を行い得る半導体装置の製造方法を提
供する。
More specifically, a decrease in impurity concentration at the TiSi 2 / Si interface, compound formation, increase in junction leak, and HF.
In order to eliminate the problems that treatment is not possible, the poor heat resistance of Ti silicide, and the difficulty of forming a shallow junction, polycrystalline Si is deposited on the Ti silicide film and Impurities are ion-implanted and diffused by heat treatment to form source / drain regions, thereby preventing a decrease in the concentration of the TiSi 2 / Si interface, and making ohmic contact with the metal.
2 is formed uniformly, prevents deterioration of breakdown voltage between the gate and source, prevents increase of junction leak current, enables cleaning with HF, and improves the heat resistance of TiSi 2 to stably form a shallow junction. A method for manufacturing a semiconductor device is provided.

【0018】また、以上述べたTiシリサイド/Si界
面の形状からくる接合リーク増大という問題点と、浅い
接合形成が困難であるという問題点と、熱的安定性の問
題点を解決しようとするもので、Siを主成分とする半
導体装置において、不純物拡散層表面にTiシリサイド
膜を形成する工程において、Si基板上にダメージを与
えることがなくなり、Tiシリサイド/Si界面の制御
性をよくし、接合リークを低減し、浅い接合形成を可能
にし、シリサイド膜の熱的安定性をよくする。
Further, the present invention is intended to solve the above-mentioned problems of increased junction leakage due to the shape of the Ti silicide / Si interface, the difficulty of forming a shallow junction, and the problems of thermal stability. In a semiconductor device containing Si as a main component, in the step of forming the Ti silicide film on the surface of the impurity diffusion layer, the Si substrate is not damaged, the controllability of the Ti silicide / Si interface is improved, and the bonding is improved. It reduces leakage, enables shallow junction formation, and improves the thermal stability of the silicide film.

【0019】[0019]

【課題を解決するための手段】本発明は、上記目的を達
成するために、 (A)シリコン基板の不純物拡散層上に高融点金属シリ
サイド膜を有する半導体装置の製造方法において、ゲー
トを形成してなるアクティブ領域上に高融点金属膜を形
成した後、熱処理を行い高融点金属シリサイド膜を形成
する工程と、該高融点金属シリサイド膜上に多結晶シリ
コン膜を選択的に形成し、該多結晶シリコン膜中に飛程
距離をあわせて不純物をイオン注入する工程と、前記不
純物と同型の不純物を含むガス中で熱処理し、不純物拡
散層を形成する工程を設けるようにしたものである。
In order to achieve the above object, the present invention provides: (A) forming a gate in a method of manufacturing a semiconductor device having a refractory metal silicide film on an impurity diffusion layer of a silicon substrate. Forming a refractory metal film on the active region, and then performing a heat treatment to form a refractory metal silicide film; and a polycrystalline silicon film is selectively formed on the refractory metal silicide film. There are provided a step of ion-implanting impurities into the crystalline silicon film with a matching distance, and a step of forming an impurity diffusion layer by heat treatment in a gas containing impurities of the same type as the impurities.

【0020】また、ゲートを形成してなるアクティブ領
域上に高融点金属膜を選択的に堆積する工程と、該高融
点金属膜上に多結晶シリコン膜を選択的に堆積する工程
と、前記多結晶シリコン膜/高融点金属シリサイド/シ
リコンの構造となるように熱処理を施す工程と、前記多
結晶シリコン膜中に飛程距離をあわせて不純物をイオン
注入する工程と、前記不純物と同型の不純物を含むガス
中で熱処理し、不純物拡散層を形成する工程を設けるよ
うにしたものである。 (B)シリコン基板の不純物拡散層上に高融点金属シリ
サイド膜を有する半導体装置の製造方法において、アク
ティブ領域に不純物拡散層を形成する工程と、該不純物
拡散層上に形成された自然酸化膜を除去した後、洗浄酸
化膜を形成する工程と、該洗浄酸化膜上に高融点金属膜
を形成する工程と、熱処理を行い前記高融点金属膜の高
融点金属シリサイド膜を形成する工程とを設けるように
したものである。
In addition, a step of selectively depositing a refractory metal film on an active region formed with a gate, a step of selectively depositing a polycrystalline silicon film on the refractory metal film, A step of performing heat treatment so as to have a structure of crystalline silicon film / refractory metal silicide / silicon; a step of ion-implanting impurities into the polycrystalline silicon film at a range distance; and impurities of the same type as the impurities. A step of forming an impurity diffusion layer by heat treatment in a gas containing the material is provided. (B) In a method of manufacturing a semiconductor device having a refractory metal silicide film on an impurity diffusion layer of a silicon substrate, a step of forming an impurity diffusion layer in an active region and a natural oxide film formed on the impurity diffusion layer are provided. After the removal, a step of forming a cleaning oxide film, a step of forming a refractory metal film on the cleaning oxide film, and a step of performing heat treatment to form a refractory metal silicide film of the refractory metal film are provided. It was done like this.

【0021】[0021]

【作用】本発明によれば、(A)ソース/ドレイン及び
ゲート上に自己整合的に形成された高融点金属シリサイ
ド(TiSi2 )膜上に、多結晶Siを選択的に堆積
し、又はソース/ドレイン及びゲート上に堆積した高融
点金属(Ti)膜上に多結晶Siを堆積し、上部の多結
晶Siを残すように熱処理を行い、高融点金属シリサイ
ド(TiSi2 )膜を形成した多結晶Si/TiSi2
/Si層に対して、多結晶Si膜内に飛程距離を定め不
純物をイオン注入し、その成分に不純物を含む雰囲気の
ガス中で熱拡散により不純物を拡散させ、不純物拡散層
を形成する。
According to the present invention, (A) polycrystalline Si is selectively deposited on the refractory metal silicide (TiSi 2 ) film self-aligned on the source / drain and the gate, or the source is formed. / Polycrystalline Si is deposited on the refractory metal (Ti) film deposited on the drain and the gate, and heat treatment is performed so as to leave the polycrystalline Si on the top, and a refractory metal silicide (TiSi 2 ) film is formed. Crystal Si / TiSi 2
An impurity diffusion layer is formed by defining a range distance in the polycrystalline Si film with respect to the / Si layer, and ion-implanting the impurity, and diffusing the impurity by thermal diffusion in a gas in an atmosphere containing the impurity.

【0022】また、(B)アクティブ領域に不純物拡散
層を形成し、該不純物拡散層上に形成された自然酸化膜
を除去した後、洗浄酸化膜を形成する。更に、該洗浄酸
化膜上に高融点金属(Ti)膜を形成し、熱処理を行い
前記高融点金属(Ti)膜の高融点金属シリサイド(T
iSi2 )膜を形成する。したがって、半導体装置の不
純物拡散層領域で、場所によって接合深さxjが変化す
ることがなく、浅い接合を形成することができる。
Further, (B) an impurity diffusion layer is formed in the active region, the natural oxide film formed on the impurity diffusion layer is removed, and then a cleaning oxide film is formed. Further, a refractory metal (Ti) film is formed on the cleaning oxide film, and heat treatment is performed to refractory metal silicide (T) of the refractory metal (Ti) film.
iSi 2 ) film is formed. Therefore, in the impurity diffusion layer region of the semiconductor device, the junction depth xj does not change depending on the location, and a shallow junction can be formed.

【0023】また、高融点金属シリサイド(TiS
2 )膜にかかる応力が緩和され、高融点金属シリサイ
ド(TiSi2 )膜の熱的安定性が得られる。
Further, refractory metal silicide (TiS
The stress applied to the i 2 ) film is relaxed, and the thermal stability of the refractory metal silicide (TiSi 2 ) film is obtained.

【0024】[0024]

【実施例】以下、本発明の実施例に実施例について図面
を参照しながら説明する。図1は本発明の第1の実施例
によるサリサイド構造の半導体装置の製造工程断面図で
ある。 (1)まず、図1(a)に示すように、Si基板21上
にLOCOS法により、フィールド酸化(SiO2 )膜
22からなる素子分離領域を形成し、この素子分離領域
以外のアクティブ領域にはゲート酸化(SiO2 )膜2
3a、ゲート電極23b、サイドウォール(SiO
2 膜)23cからなるゲート23を形成した後、高融点
金属膜としてのTi膜を100〜1000Å堆積する。
Embodiments of the present invention will be described below with reference to the drawings. 1A to 1D are cross-sectional views of manufacturing steps of a semiconductor device having a salicide structure according to a first embodiment of the present invention. (1) First, as shown in FIG. 1A, an element isolation region composed of a field oxide (SiO 2 ) film 22 is formed on a Si substrate 21 by the LOCOS method, and an active region other than this element isolation region is formed. Is a gate oxide (SiO 2 ) film 2
3a, gate electrode 23b, sidewall (SiO 2
After forming the gate 23 consisting of 2 films) 23c, a Ti film as a refractory metal film is deposited to 100 to 1000 liters.

【0025】次いで、650〜800℃で30秒の熱処
理を与え、シリサイド化した後、アンモニア過水(NH
4 OH:H2 2 :H2 O=1:1:4)にて、未反応
TiとTiNを除去し、次に、750〜900℃で30
秒の熱処理にて、Tiシリサイド膜24をダイシリサイ
ド(TiSi2 )化する。 (2)次いで、図1(b)に示すように、アクティブ領
域(不純物拡散層及びゲート)上に形成したTiシリサ
イド膜24上に、多結晶Si膜25を選択的に300〜
500Å堆積する。なお、この多結晶Si膜25は、T
i膜28c〔後述の図1(e)参照〕と反応してTiシ
リサイド膜を形成し、オーミックコンタクトがとれる程
度の膜厚とする。
Then, a heat treatment is performed at 650 to 800 ° C. for 30 seconds to silicidize, and then ammonia hydrogen peroxide (NH
4 OH: H 2 O 2 : H 2 O = 1: 1: 4) to remove unreacted Ti and TiN, and then 30 at 750 to 900 ° C.
The Ti silicide film 24 is converted to disilicide (TiSi 2 ) by heat treatment for seconds. (2) Next, as shown in FIG. 1B, a polycrystalline Si film 25 is selectively formed on the Ti silicide film 24 formed on the active region (impurity diffusion layer and gate) by 300 to 300 nm.
Deposit 500Å. The polycrystalline Si film 25 has a T
A Ti silicide film is formed by reacting with the i film 28c [see FIG. 1 (e) described later] to have a film thickness that allows ohmic contact.

【0026】(3)次いで、図1(c)に示すように、
多結晶Si膜25中に飛程距離がくるように、加速電圧
を30〜70keVで、ドーズ量1〜5×1015ion
s/cm2 の条件で不純物をイオン注入する。ここで、
nチャネルの場合、n型不純物、例えばAs(砒素)
を、pチャネルの場合、p型不純物、例えばB(ホウ
素)をそれぞれイオン注入する。
(3) Next, as shown in FIG.
The acceleration voltage is 30 to 70 keV, and the dose amount is 1 to 5 × 10 15 ion so that the range becomes within the polycrystalline Si film 25.
Impurities are ion-implanted under the condition of s / cm 2 . here,
In the case of n-channel, n-type impurities such as As (arsenic)
In the case of p-channel, p-type impurities such as B (boron) are ion-implanted.

【0027】(4)次に、図1(d)に示すように、n
チャネルの場合、成分中にn型不純物〔例えば、P(リ
ン)〕を含むガス、そしてpチャネルの場合、成分中に
p型不純物を含むガスの雰囲気で熱処理し、不純物拡散
層(ソース・ドレイン)26を形成する。 (5)次に、多結晶Si膜25上に層間絶縁膜27を堆
積し、図1(e)に示すように、多結晶Si膜25を選
択的に残すように層間絶縁膜27をエッチングし、配線
するためのコンタクト開口部を形成し、そのコンタクト
ホール開口部にAl28a/TiN28b/Ti28c
からなる配線28を形成する。
(4) Next, as shown in FIG.
In the case of a channel, heat treatment is performed in an atmosphere of a gas containing an n-type impurity [for example, P (phosphorus)] in the component, and in the case of a p-channel, heat treatment is performed in an atmosphere of a gas containing a p-type impurity in the component to form an impurity diffusion layer (source / drain). ) 26 is formed. (5) Next, an interlayer insulating film 27 is deposited on the polycrystalline Si film 25, and as shown in FIG. 1E, the interlayer insulating film 27 is etched so as to selectively leave the polycrystalline Si film 25. , A contact opening for wiring is formed, and Al28a / TiN28b / Ti28c is formed in the contact hole opening.
The wiring 28 is formed.

【0028】その後のAlシンタの熱処理により、Ti
28cと多結晶Si膜25が反応し、Tiシリサイド2
9が形成され、オーミックコンタクトがとれる。次に、
本発明の第2の実施例について図5を用いて説明する。
図5は本発明の第2の実施例によるサリサイド構造の半
導体装置の製造工程断面図である。
By the subsequent heat treatment of Al sintering, Ti
28c reacts with the polycrystalline Si film 25 to form Ti silicide 2
9 is formed, and ohmic contact is made. next,
A second embodiment of the present invention will be described with reference to FIG.
5A to 5C are sectional views of a salicide structure semiconductor device according to the second embodiment of the present invention in the manufacturing process.

【0029】(1)まず、前記第1の実施例の図1
(a)に示す工程と同様にして、図5(a)に示すよう
に、Si基板31上に、LOCOS法により、フィール
ド酸化(SiO2 )膜32からなる素子分離領域を形成
し、アクティブ領域にゲート酸化(SiO2 )膜33
a、ゲート電極33b、サイドウォール(SiO2 膜)
33cからなるゲート33を形成した後、アクティブ領
域及びゲート上にTi膜34を100〜1000Å選択
的に堆積する。
(1) First, FIG. 1 of the first embodiment.
Similar to the step shown in FIG. 5A, as shown in FIG. 5A, an element isolation region made of a field oxide (SiO 2 ) film 32 is formed on the Si substrate 31 by the LOCOS method, and the active region is formed. On the gate oxide (SiO 2 ) film 33
a, gate electrode 33b, sidewall (SiO 2 film)
After forming the gate 33 composed of 33c, a Ti film 34 is selectively deposited on the active region and the gate by 100 to 1000Å.

【0030】(2)次いで、図5(b)に示すように、
Ti膜34上に多結晶Si膜35を選択的に600〜8
00Å堆積する。 (3)次に、図5(c)に示すように、多結晶Si膜3
5の上部(表面近傍)を残すように、すなわち多結晶S
i/TiSi2 /Si基板の構造になるように、Tiシ
リサイド化アニールの条件を、650〜800℃で30
秒として熱処理する。
(2) Next, as shown in FIG.
A polycrystalline Si film 35 is selectively formed on the Ti film 34 by 600 to 8
00Å Accumulate. (3) Next, as shown in FIG. 5C, the polycrystalline Si film 3
5 to leave the upper part (near the surface), that is, the polycrystalline S
The conditions for the Ti silicidation annealing are 30 to 650 to 800 ° C. so that the structure of the i / TiSi 2 / Si substrate is obtained.
Heat treatment for seconds.

【0031】(4)次に、図5(d)に示すように、多
結晶Si膜中に飛程距離がくるように加速電圧30〜7
0keVで、1〜5×1015ions/cm2 の条件
で、不純物をイオン注入する。ここで、nチャネルを形
成する場合は、n型〔例えばAs(砒素)〕を、pチャ
ネルを形成する場合は、p型〔例えばB(ホウ素)〕を
それぞれイオン注入する。
(4) Next, as shown in FIG. 5 (d), the acceleration voltage is 30 to 7 so that a range distance is provided in the polycrystalline Si film.
Impurities are ion-implanted under the conditions of 0 keV and 1 to 5 × 10 15 ions / cm 2 . Here, when forming an n-channel, n-type [for example As (arsenic)] is ion-implanted, and when forming a p-channel, p-type [for example B (boron)] is ion-implanted.

【0032】(5)次いで、第1実施例と同様に、図5
(e)に示すように、nチャネルの場合は、成分にn型
不純物〔例えば、P(リン)〕を含む雰囲気で、pチャ
ネルの場合は、p型不純物を含む雰囲気で熱処理し、不
純物をSi基板中に熱拡散させ、不純物拡散層(ソース
・ドレイン)36を形成する。 (6)次に、多結晶Si膜35上に層間絶縁膜37を形
成し、その層間絶縁膜37の平坦化を目的とした熱処理
を行い、図5(f)に示すように、多結晶Si膜を選択
的に残すように層間絶縁膜37をエッチングし、配線す
るためのコンタクト開口部を形成し、そのコンタクトホ
ール開口部に、Al38a/TiN38b/Ti38c
からなる配線38を形成する。
(5) Then, as in the first embodiment, FIG.
As shown in (e), heat treatment is performed in an atmosphere containing an n-type impurity [eg, P (phosphorus)] as a component in the case of an n-channel and in an atmosphere containing a p-type impurity in the case of a p-channel to remove impurities. An impurity diffusion layer (source / drain) 36 is formed by thermal diffusion in the Si substrate. (6) Next, an interlayer insulating film 37 is formed on the polycrystalline Si film 35, and a heat treatment for flattening the interlayer insulating film 37 is performed. As shown in FIG. The interlayer insulating film 37 is etched so as to selectively leave the film, and a contact opening for wiring is formed, and Al38a / TiN38b / Ti38c is formed in the contact hole opening.
The wiring 38 is formed.

【0033】その後のAlシンタの熱処理により、Ti
38cと多結晶Si膜35が反応し、Tiシリサイド3
9が形成され、オーミックコンタクトがとれる。このよ
うに、Ti膜上に多結晶Si膜を堆積し、Tiシリサイ
ド膜を形成した場合の方が、第1の実施例のTiシリサ
イド膜上に多結晶Si膜を堆積する場合よりも、Si基
板消費によるダメージが少なく、TiSi2 /Si界面
の沈み込みが少なくなるため、同じTiシリサイド膜厚
で、同じ熱拡散の処理条件で比較した場合に、第2の実
施例の方がより浅い接合を形成することができる。
By the subsequent heat treatment of Al sintering, Ti
38c reacts with the polycrystalline Si film 35 to form Ti silicide 3
9 is formed, and ohmic contact is made. As described above, the case where the polycrystalline Si film is deposited on the Ti film and the Ti silicide film is formed is more Si than the case where the polycrystalline Si film is deposited on the Ti silicide film of the first embodiment. Since the damage due to the substrate consumption is small and the sinking of the TiSi 2 / Si interface is small, the shallower junction in the second embodiment is obtained when compared with the same Ti silicide film thickness and the same thermal diffusion processing conditions. Can be formed.

【0034】以上の実施例においては、シングルドレイ
ン構造の場合について述べたが、LDD、DDD構造に
ついても同様な製造方法で形成することができる。次
に、本発明の第3の実施例について図6を用いて説明す
る。図6は本発明の第3の実施例によるサリサイド構造
の半導体装置の製造工程断面図である。
In the above embodiments, the case of the single drain structure has been described, but the LDD and DDD structures can be formed by the same manufacturing method. Next, a third embodiment of the present invention will be described with reference to FIG. 6A to 6C are sectional views of a semiconductor device having a salicide structure according to a third embodiment of the present invention in the manufacturing process.

【0035】(1)まず、図6(a)に示すように、S
i基板41上に、素子分離をするためのフィールド酸化
(SiO2 )膜42より成る素子分離領域を形成し、こ
の素子分離領域以外のアクティブ領域に従来技術と同様
に不純物拡散層43を形成する。この時不純物拡散層4
3上に自然酸化膜44が形成される。 (2)次いで、不純物拡散層43上に形成された自然酸
化膜44を除去するために、通常の洗浄、例えば、硫酸
過水(H2 SO4 +H2 2 +H2 O=1:1:4)に
より、基板表面を洗浄し、5%HF溶液中に30秒つけ
て、不純物拡散層43表面上の自然酸化膜44を除去
し、更に、硫酸過水に10分つけて、図6(b)に示す
ように、洗浄酸化膜44aを不純物拡散層領域に10Å
程度成長させる。
(1) First, as shown in FIG.
An element isolation region made of a field oxide (SiO 2 ) film 42 for element isolation is formed on the i substrate 41, and an impurity diffusion layer 43 is formed in the active region other than the element isolation region as in the prior art. . At this time, the impurity diffusion layer 4
A native oxide film 44 is formed on the surface 3. (2) Next, in order to remove the natural oxide film 44 formed on the impurity diffusion layer 43, normal cleaning, for example, sulfuric acid / hydrogen peroxide (H 2 SO 4 + H 2 O 2 + H 2 O = 1: 1: 1: According to 4), the substrate surface is washed, soaked in a 5% HF solution for 30 seconds to remove the natural oxide film 44 on the surface of the impurity diffusion layer 43, and further soaked in sulfuric acid-hydrogen peroxide mixture for 10 minutes. As shown in b), the cleaning oxide film 44a is formed in the impurity diffusion layer region by 10Å
Grow to a degree.

【0036】(3)次に、図6(c)に示すように、基
板上にTi膜45を100〜1000Åスパッタする。 (4)次に、Tiシリサイド化熱処理の1回目をハロゲ
ンランプにより、600〜700℃で30秒の短時間熱
処理で行い、不純物拡散層領域以外に残った未反応Ti
とTiNを、アンモニア過水に25分間つけて除去した
後、図6(d)に示すように、不純物拡散層領域上のT
iシリサイド膜46を安定にするための2回目の熱処理
をハロゲンランプにより700〜900℃で30秒の短
時間熱処理を行う。
(3) Next, as shown in FIG. 6C, a Ti film 45 is sputtered on the substrate by 100 to 1000 Å. (4) Next, the first time of the Ti silicidation heat treatment is performed by a halogen lamp for a short time heat treatment at 600 to 700 ° C. for 30 seconds, and the unreacted Ti remaining in the region other than the impurity diffusion layer region is
After removing TiN and TiN by immersing them in ammonia-hydrogen peroxide for 25 minutes, as shown in FIG.
The second heat treatment for stabilizing the i-silicide film 46 is performed by a halogen lamp at 700 to 900 ° C. for a short time of 30 seconds.

【0037】この時、従来法で形成した場合と異なり、
洗浄酸化膜44aは均一に形成されるので、Tiシリサ
イド膜46を一様に形成することができ、接合の深さが
場所に依存することなく一定となり、接合リークを低減
できる。また、Tiシリサイド膜46自身も熱に対する
安定性が得られる。上記実施例においては、自然酸化膜
の除去及び洗浄酸化膜の形成には、薬品、つまり、硫酸
過水を用いているが、洗浄酸化膜の形成にはO3 純水を
用いることができる。
At this time, unlike the case of forming by the conventional method,
Since the cleaning oxide film 44a is uniformly formed, the Ti silicide film 46 can be uniformly formed, the junction depth becomes constant regardless of the location, and the junction leak can be reduced. Further, the Ti silicide film 46 itself can also be stabilized against heat. In the above embodiment, chemicals, that is, sulfuric acid / hydrogen peroxide is used for removing the natural oxide film and forming the cleaning oxide film, but O 3 pure water can be used for forming the cleaning oxide film.

【0038】このように、O3 純水を使用した場合の方
が、洗浄酸化膜の質が良く、薬品を使用しないので、T
AT(ターンアラウンドタイム)、つまり工程に要する
時間の短縮とコストの低減の効果が期待できる。次に、
本発明の第4の実施例について図7を用いて説明する。 (1)まず、図7(a)に示すように、Si基板51上
に素子分離をするためのフィールド酸化膜52より成る
素子分離領域を形成し、この素子分離領域以外のアクテ
ィブ領域にはゲート酸化(SiO2 )膜53a、ゲート
電極53b、サイドウォール(SiO2 膜)53cから
なるゲート53を形成した後、不純物拡散層(ソース・
ドレイン)54を形成する。なお、55は自然酸化膜で
ある。
As described above, when O 3 pure water is used, the quality of the cleaned oxide film is better and no chemicals are used.
AT (turnaround time), that is, the effect of reducing the time required for the process and reducing the cost can be expected. next,
A fourth embodiment of the present invention will be described with reference to FIG. (1) First, as shown in FIG. 7A, an element isolation region made of a field oxide film 52 for element isolation is formed on a Si substrate 51, and a gate is formed in an active region other than this element isolation region. After the gate 53 including the oxide (SiO 2 ) film 53a, the gate electrode 53b, and the sidewall (SiO 2 film) 53c is formed, the impurity diffusion layer (source.
A drain) 54 is formed. Incidentally, 55 is a natural oxide film.

【0039】(2)次いで、不純物拡散層54上に形成
された自然酸化膜55を除去するために、通常の洗浄、
例えば、硫酸過水(H2 SO4 +H2 2 +H2 O=
1:1:4)により、基板表面を洗浄し、5%HF溶液
中に30秒つけて、不純物拡散層54表面上の自然酸化
膜55を除去し、更に、硫酸過水に10分つけて、図7
(b)に示すように、洗浄酸化(SiO2 )膜56を、
不純物拡散層54上及びゲート電極53b上に10Å程
度成長させる。
(2) Next, in order to remove the natural oxide film 55 formed on the impurity diffusion layer 54, normal cleaning,
For example, sulfuric acid / hydrogen peroxide (H 2 SO 4 + H 2 O 2 + H 2 O =
1: 1: 4), the surface of the substrate is washed, immersed in a 5% HF solution for 30 seconds to remove the natural oxide film 55 on the surface of the impurity diffusion layer 54, and further immersed in sulfuric acid / hydrogen peroxide solution for 10 minutes. , Fig. 7
As shown in (b), the cleaning oxide (SiO 2 ) film 56 is
About 10Å is grown on the impurity diffusion layer 54 and the gate electrode 53b.

【0040】(3)次に、図7(c)に示すように、基
板上にTi膜57を100〜1000Åスパッタする。 (4)その後、Tiシリサイド化のための1回目の熱処
理をハロゲンランプにより、600〜700℃で30秒
の短時間熱処理で行い、不純物拡散層54上及びゲート
電極53b以外に残った未反応TiとTiNをアンモニ
ア過水に25分間つけて除去した後、図7(d)に示す
ように、不純物拡散層54上及びゲート電極53b上の
Tiシリサイド膜58を安定にするための2回目の熱処
理を、ハロゲンランプにより700〜900℃で30秒
の短時間熱処理を行う。
(3) Next, as shown in FIG. 7C, a Ti film 57 is sputtered on the substrate by 100 to 1000 Å. (4) After that, a first heat treatment for Ti silicidation is performed by a halogen lamp at 600 to 700 ° C. for a short time of 30 seconds, and unreacted Ti remaining on the impurity diffusion layer 54 and other than the gate electrode 53b. And TiN are soaked in ammonia-hydrogen peroxide for 25 minutes to remove them, and then a second heat treatment for stabilizing the Ti silicide film 58 on the impurity diffusion layer 54 and the gate electrode 53b is performed as shown in FIG. 7D. Is subjected to a short-time heat treatment at 700 to 900 ° C. for 30 seconds with a halogen lamp.

【0041】この時、従来法で形成した場合と異なり、
洗浄酸化膜56は均一に形成されるので、Tiシリサイ
ド膜58を一様に形成することができ、接合の深さが場
所に依存することなく一定となり、接合リークを低減で
きる。また、Tiシリサイド膜58自身も熱に対する安
定性が得られる。なお、上記実施例においては、Tiシ
リサイドのみ示したが、他の高融点金属例えば、Wシリ
サイド、Coシリサイド、Niシリサイド、Moシリサ
イド,Taシリサイドの場合においても、本発明を適用
することができる。
At this time, unlike the case of forming by the conventional method,
Since the cleaning oxide film 56 is formed uniformly, the Ti silicide film 58 can be formed uniformly, the junction depth becomes constant regardless of the location, and the junction leak can be reduced. Further, the Ti silicide film 58 itself can also be stabilized against heat. Although only Ti silicide is shown in the above embodiment, the present invention can be applied to other refractory metals such as W silicide, Co silicide, Ni silicide, Mo silicide, and Ta silicide.

【0042】また、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
The present invention is not limited to the above embodiments, but various modifications can be made within the scope of the present invention, and these modifications are not excluded from the scope of the present invention.

【0043】[0043]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、半導体装置の不純物拡散層領域で、場所によっ
て接合深さxjが変化することがなく、浅い接合を形成
することができる。また、高融点金属シリサイド(Ti
Si2 )膜にかかる応力が緩和され、高融点金属シリサ
イド(TiSi2 )膜の熱的安定性が得られる。
As described above in detail, according to the present invention, a shallow junction can be formed in the impurity diffusion layer region of the semiconductor device without changing the junction depth xj depending on the location. . In addition, refractory metal silicide (Ti
The stress applied to the Si 2 ) film is relaxed, and the thermal stability of the refractory metal silicide (TiSi 2 ) film is obtained.

【0044】より具体的には、本発明の第1及び第2実
施例によれば、 (1)高融点金属シリサイド(TiSi2 )/Si界面
に析出物(例えば、nチャネルにおけるTiAsやpチ
ャネルにおけるTiB2 )が形成されることがなくな
り、抵抗上昇を抑えることができる。 (2)高融点金属シリサイド(TiSi2 )直下の吸い
上げによる濃度低下がなくなり、不純物拡散層(n
- 層)の濃度低下をなくすことができる。また、ゲート
−ソース間耐圧劣化をなくすことができる。更に、空乏
層のSi表面近傍への延びを抑制し、接合リーク電流増
大を防止することができる。
More specifically, according to the first and second embodiments of the present invention, (1) precipitates (for example, TiAs or p channel in n channel) on the refractory metal silicide (TiSi 2 ) / Si interface. TiB 2 ) is not formed, and the increase in resistance can be suppressed. (2) The concentration decrease due to the absorption just below the refractory metal silicide (TiSi 2 ) is eliminated, and the impurity diffusion layer (n
- it can be eliminated density reduction of the layer). In addition, deterioration in breakdown voltage between the gate and the source can be eliminated. Furthermore, it is possible to suppress the extension of the depletion layer near the Si surface and prevent an increase in junction leakage current.

【0045】(3)洗浄工程において、高融点金属シリ
サイド(TiSi2 )形成後もHF処理が可能である。 (4)高融点金属シリサイド(TiSi2 )膜表面の酸
化を防ぐことができ、オーミックコンタクト形成が容易
になる。また、本発明の第3及び第4実施例によれば、
従来法により形成した高融点金属シリサイド(TiSi
2 )と異なり、不純物拡散層上に一様に洗浄酸化膜が形
成され、Tiシリサイド/Si基板にダメージを与える
ことなく平坦にすることができ、かつ、Tiシリサイド
膜の一様な形成を行うことができる。
(3) In the cleaning step, the HF treatment is possible even after the formation of the refractory metal silicide (TiSi 2 ). (4) Oxidation of the refractory metal silicide (TiSi 2 ) film surface can be prevented, and ohmic contact formation becomes easy. According to the third and fourth embodiments of the present invention,
Refractory metal silicide (TiSi
Unlike 2 ), a cleaning oxide film is uniformly formed on the impurity diffusion layer and can be flattened without damaging the Ti silicide / Si substrate, and the Ti silicide film is uniformly formed. be able to.

【0046】したがって、半導体装置の不純物拡散層の
表面の凹凸の少ない分、接合の深さが場所に依存するこ
となく一定となり、接合リークの低減と浅い接合の形成
が可能となる。また、高融点金属シリサイド膜自身も熱
的安定性が得られ、高融点金属シリサイド(Tiシリサ
イド)膜の薄膜化も可能となる。
Therefore, since the surface of the impurity diffusion layer of the semiconductor device has few irregularities, the junction depth becomes constant irrespective of the location, and the junction leak can be reduced and the shallow junction can be formed. Further, the refractory metal silicide film itself can be thermally stable, and the refractory metal silicide (Ti silicide) film can be thinned.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例によるサリサイド構造の
半導体装置の製造工程断面図である。
FIG. 1 is a cross-sectional view of manufacturing steps of a semiconductor device having a salicide structure according to a first embodiment of the present invention.

【図2】従来の第1のサリサイド構造の半導体装置の製
造工程断面図である。
FIG. 2 is a sectional view of a manufacturing process of a conventional semiconductor device having a first salicide structure.

【図3】従来の第2のサリサイド構造の半導体装置の製
造工程断面図である。
FIG. 3 is a sectional view of a manufacturing process of a conventional semiconductor device having a second salicide structure.

【図4】従来の第2のサリサイド構造の半導体装置の問
題点を説明する拡大断面図である。
FIG. 4 is an enlarged cross-sectional view illustrating a problem of a conventional semiconductor device having a second salicide structure.

【図5】本発明の第2の実施例によるサリサイド構造の
半導体装置の製造工程断面図である。
FIG. 5 is a sectional view of a semiconductor device having a salicide structure in a manufacturing process according to a second embodiment of the present invention.

【図6】本発明の第3の実施例によるサリサイド構造の
半導体装置の製造工程断面図である。
FIG. 6 is a sectional view of a semiconductor device having a salicide structure in a manufacturing process according to a third embodiment of the present invention.

【図7】本発明の第4の実施例によるサリサイド構造の
半導体装置の製造工程断面図である。
FIG. 7 is a sectional view of a semiconductor device having a salicide structure in a manufacturing process according to a fourth embodiment of the present invention.

【符号の説明】[Explanation of symbols]

21,31,41,51 Si基板 22,32,42,52 フィールド酸化膜 23,33,53 ゲート 23a,33a,53a ゲート酸化(SiO2 )膜 23b,33b,53b ゲート電極 23c,33c,53c サイドウォール 24,46,58 Tiシリサイド膜 25,35 多結晶Si膜 26,36,43,54 不純物拡散層 27,37 層間絶縁膜 28,38 配線 28a,38a Al 28b,38b TiN 28c,38c Ti 29,39 Tiシリサイド 34,45,57 Ti膜 44,55 自然酸化膜 44a,56 洗浄酸化膜21, 31, 41, 51 Si substrate 22, 32, 42, 52 Field oxide film 23, 33, 53 Gate 23a, 33a, 53a Gate oxide (SiO 2 ) film 23b, 33b, 53b Gate electrode 23c, 33c, 53c Side Wall 24, 46, 58 Ti silicide film 25, 35 Polycrystalline Si film 26, 36, 43, 54 Impurity diffusion layer 27, 37 Interlayer insulating film 28, 38 Wiring 28a, 38a Al 28b, 38b TiN 28c, 38c Ti 29, 39 Ti silicide 34, 45, 57 Ti film 44, 55 Natural oxide film 44a, 56 Cleaning oxide film

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/28 301 T 7376−4M Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/28 301 T 7376-4M

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 シリコン基板の不純物拡散層上に高融点
金属シリサイド膜を有する半導体装置の製造方法におい
て、(a)ゲートを形成してなるアクティブ領域上に高
融点金属膜を形成した後、熱処理を行い高融点金属シリ
サイド膜を形成する工程と、(b)該高融点金属シリサ
イド膜上に多結晶シリコン膜を選択的に形成し、該多結
晶シリコン膜中に飛程距離をあわせて不純物をイオン注
入する工程と、(c)前記不純物と同型の不純物を含む
ガス中で熱処理し、不純物拡散層を形成する工程を施す
ことを特徴とする半導体装置の製造方法。
1. A method of manufacturing a semiconductor device having a refractory metal silicide film on an impurity diffusion layer of a silicon substrate, comprising: (a) forming a refractory metal film on an active region formed with a gate and then performing heat treatment. And (b) a polycrystalline silicon film is selectively formed on the refractory metal silicide film and impurities are distributed in the polycrystalline silicon film at a range. A method of manufacturing a semiconductor device, comprising: performing an ion implantation step; and (c) performing a heat treatment in a gas containing an impurity of the same type as the impurity to form an impurity diffusion layer.
【請求項2】 シリコン基板の不純物拡散層上に高融点
金属シリサイド膜を有する半導体装置の製造方法におい
て、(a)ゲートを形成してなるアクティブ領域上に高
融点金属膜を選択的に堆積する工程と、(b)該高融点
金属膜上に多結晶シリコン膜を選択的に堆積する工程
と、(c)前記多結晶シリコン膜/高融点金属シリサイ
ド/シリコンの構造となるように熱処理を施す工程と、
(d)前記多結晶シリコン膜中に飛程距離をあわせて不
純物をイオン注入する工程と、(e)前記不純物と同型
の不純物を含むガス中で熱処理し、不純物拡散層を形成
する工程を施すことを特徴とする半導体装置の製造方
法。
2. In a method of manufacturing a semiconductor device having a refractory metal silicide film on an impurity diffusion layer of a silicon substrate, (a) a refractory metal film is selectively deposited on an active region formed with a gate. And (b) a step of selectively depositing a polycrystalline silicon film on the refractory metal film, and (c) a heat treatment so that the polycrystalline silicon film / refractory metal silicide / silicon structure is obtained. Process,
(D) a step of ion-implanting impurities into the polycrystalline silicon film so as to match the range distance; and (e) a step of performing heat treatment in a gas containing impurities of the same type as the impurities to form an impurity diffusion layer. A method of manufacturing a semiconductor device, comprising:
【請求項3】 シリコン基板の不純物拡散層上に高融点
金属シリサイド膜を有する半導体装置の製造方法におい
て、(a)アクティブ領域に不純物拡散層を形成する工
程と、(b)該不純物拡散層上に形成された自然酸化膜
を除去した後、洗浄酸化膜を形成する工程と、(c)該
洗浄酸化膜上に高融点金属膜を形成する工程と、(d)
熱処理を行い前記高融点金属膜の高融点金属シリサイド
膜を形成する工程とを施すことを特徴とする半導体装置
の製造方法。
3. A method of manufacturing a semiconductor device having a refractory metal silicide film on an impurity diffusion layer of a silicon substrate, the method comprising: (a) forming an impurity diffusion layer in an active region; and (b) forming the impurity diffusion layer on the impurity diffusion layer. Removing the natural oxide film formed on the substrate, forming a cleaning oxide film, (c) forming a refractory metal film on the cleaning oxide film, and (d)
And a step of forming a refractory metal silicide film of the refractory metal film by performing a heat treatment.
【請求項4】 前記アクティブ領域にゲートを有する請
求項3記載の半導体装置の製造方法。
4. A method of manufacturing a semiconductor device according to claim 3, wherein the active region has a gate.
【請求項5】 前記高融点金属膜はTiである請求項
1,2,3又は4記載の半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 1, wherein the refractory metal film is Ti.
【請求項6】 前記自然酸化膜の除去は、洗浄とHF処
理による請求項3又は4記載の半導体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 3, wherein the natural oxide film is removed by cleaning and HF treatment.
【請求項7】 前記洗浄酸化膜の形成は、硫酸過水、塩
酸過水、HF過水、又はアンモニア過水の薬品による請
求項3又は4記載の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 3, wherein the cleaning oxide film is formed by using a chemical solution of sulfuric acid / hydrogen peroxide, hydrochloric acid / hydrogen peroxide, HF / hydrogen peroxide, or ammonia / hydrogen peroxide.
【請求項8】 前記洗浄酸化膜の形成は、O3 純水によ
る請求項3又は4記載の半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 3 , wherein the cleaning oxide film is formed by using O 3 pure water.
JP29480893A 1993-11-25 1993-11-25 Method for manufacturing semiconductor device Expired - Fee Related JP3202850B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29480893A JP3202850B2 (en) 1993-11-25 1993-11-25 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29480893A JP3202850B2 (en) 1993-11-25 1993-11-25 Method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001140273A Division JP2001358089A (en) 2001-05-10 2001-05-10 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07147402A true JPH07147402A (en) 1995-06-06
JP3202850B2 JP3202850B2 (en) 2001-08-27

Family

ID=17812528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29480893A Expired - Fee Related JP3202850B2 (en) 1993-11-25 1993-11-25 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3202850B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313510B1 (en) * 1999-04-02 2001-11-07 김영환 Fabrication method of semiconductor device
US9685527B2 (en) 2015-02-17 2017-06-20 Samsung Electronics Co., Ltd. Methods of forming metal silicide layers including dopant segregation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313510B1 (en) * 1999-04-02 2001-11-07 김영환 Fabrication method of semiconductor device
US9685527B2 (en) 2015-02-17 2017-06-20 Samsung Electronics Co., Ltd. Methods of forming metal silicide layers including dopant segregation

Also Published As

Publication number Publication date
JP3202850B2 (en) 2001-08-27

Similar Documents

Publication Publication Date Title
US20060024896A1 (en) Method for fabricating metal-oxide-semiconductor transistor with selective epitaxial growth film
JPH07142726A (en) Manufacture of field effect transistor
JP2925008B2 (en) Method for manufacturing semiconductor device
US6180543B1 (en) Method of generating two nitrogen concentration peak profiles in gate oxide
JPH07283168A (en) Semiconductor device and manufacture thereof
JP2002151684A (en) Semiconductor device and manufacturing method thereof
JP3492973B2 (en) Method for manufacturing semiconductor device
JP2930042B2 (en) Method for manufacturing semiconductor device
KR100399492B1 (en) Semiconductor device having wiring or electrode on silicon layer and method of forming the wiring or electrode
US6150248A (en) Method for fabricating semiconductor device
JPH05304108A (en) Semiconductor device and fabrication thereof
KR100685898B1 (en) method for manufacturing of semiconductor device
JP3202850B2 (en) Method for manufacturing semiconductor device
JP3376158B2 (en) Method for manufacturing semiconductor device
JPH06333943A (en) Manufacture of mos semiconductor device
JP2570487B2 (en) Method for manufacturing semiconductor device
JP2746100B2 (en) Method for manufacturing semiconductor device
JP2000164857A (en) Manufacture for semiconductor device
JP2001358089A (en) Method of manufacturing semiconductor device
TWI427707B (en) Method for fabricating mos transistors
JP3468616B2 (en) MOS semiconductor device and method of manufacturing the same
JP2525186B2 (en) Method for manufacturing semiconductor device
JPH10294459A (en) Manufacture of semiconductor device
JPH1116855A (en) Semiconductor device and its manufacture
KR101002046B1 (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010612

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080622

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090622

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees