JPH07142668A - Lead frame, manufacture thereof, and semiconductor device - Google Patents

Lead frame, manufacture thereof, and semiconductor device

Info

Publication number
JPH07142668A
JPH07142668A JP5283184A JP28318493A JPH07142668A JP H07142668 A JPH07142668 A JP H07142668A JP 5283184 A JP5283184 A JP 5283184A JP 28318493 A JP28318493 A JP 28318493A JP H07142668 A JPH07142668 A JP H07142668A
Authority
JP
Japan
Prior art keywords
inner lead
lead
lead frame
conductor layer
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5283184A
Other languages
Japanese (ja)
Inventor
Toshiichi Takenouchi
敏一 竹之内
Takaharu Miyamoto
隆春 宮本
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP5283184A priority Critical patent/JPH07142668A/en
Publication of JPH07142668A publication Critical patent/JPH07142668A/en
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Waveguides (AREA)

Abstract

PURPOSE:To provide a semiconductor device excellent in electrical properties by a method wherein a lead frame matched to a certain characteristic impedance is prepared so as to mount a semiconductor chip which is capable of operating on high frequency at a high speed on a resin-sealed lead frame. CONSTITUTION:Dielectric films 12 and 14 coated with conductor layers 12a and 14a respectively are fixed to the upside and underside of an inner lead 10b by pressure, and the dielectric films 12 and 14 are kept at a grounding potential to constitute a strip line structure to the inner lead 10b, wherein dielectrics 12b and 14b of the films 12 and 14 and the films 12 and 14 are so controlled in thickness as to realize a required characteristic impedance.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はリードフレームとその製
造方法及び半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame, its manufacturing method and a semiconductor device.

【0002】[0002]

【従来の技術】樹脂モールドパッケージはその汎用性、
製造コストの低廉性から半導体装置として広く用いられ
ているが、パッケージとしての電気的特性から搭載する
半導体チップは低周波用のものが主で、高速、高周波の
半導体チップはセラミックパッケージ等の電気的特性に
優れたパッケージに搭載される。たとえば、セラミック
パッケージの場合は配線パターンのパターン幅やパター
ン間隔を適当に設計するとともに、パッケージ本体を構
成するセラミックの誘電率を考慮して層間隔を適当に設
計することによって特性インピーダンスをマッチングさ
せることが可能である。
2. Description of the Related Art Resin mold packages are versatile,
Although it is widely used as a semiconductor device because of its low manufacturing cost, semiconductor chips to be mounted are mainly for low frequencies due to the electrical characteristics of the package, and high-speed and high-frequency semiconductor chips are for electrical packages such as ceramic packages. It is mounted in a package with excellent characteristics. For example, in the case of a ceramic package, the pattern width and pattern interval of the wiring pattern are designed appropriately, and the characteristic impedance is matched by appropriately designing the layer interval in consideration of the dielectric constant of the ceramic constituting the package body. Is possible.

【0003】[0003]

【発明が解決しようとする課題】上記の樹脂モールドパ
ッケージで電気的特性を改善する方法としては、パッケ
ージの外面にメタルを貼付するといったことがなされて
いるが、特性インピーダンスをマッチングさせるといっ
たことはとくになされていない。これは樹脂モールドパ
ッケージの場合は低周波用の半導体チップを搭載するこ
とがほとんどであったためと思われる。しかしながら、
最近は高周波用の半導体チップが多用途に用いられるよ
うになってきたこと、高周波用の半導体チップを搭載す
るセラミックパッケージは高価であることから、より低
廉な樹脂モールドパッケージで所要の電気的特性を有す
る製品が求められるようになってきた。
As a method of improving the electrical characteristics of the above resin mold package, a metal is attached to the outer surface of the package, but matching the characteristic impedance is especially required. Not done. This is probably because most resin-molded packages were mounted with semiconductor chips for low frequencies. However,
Recently, high-frequency semiconductor chips have become widely used, and since ceramic packages with high-frequency semiconductor chips are expensive, the required electrical characteristics can be obtained with a cheaper resin mold package. There is an increasing demand for products that have them.

【0004】本発明はこのような樹脂モールドパッケー
ジにおいて、より高速な半導体チップを搭載可能とする
電気的特性に優れたリードフレームとその製造方法及び
半導体装置を提供することを目的とする。
An object of the present invention is to provide a lead frame excellent in electrical characteristics, capable of mounting a higher speed semiconductor chip, a method of manufacturing the same, and a semiconductor device in such a resin mold package.

【0005】[0005]

【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、リードフレーム
において、片面に導体層を被着した誘電体フィルムを該
導体層を外側にしてインナーリードの上面と下面から貼
着し、前記導体層をグランド電位として、前記インナー
リードに対してストリップライン構造を構成するととも
に、前記誘電体フィルムに使用する誘電体およびフィル
ム厚を調節して所要の特性インピーダンス値にマッチン
グさせたことを特徴とする。また、前記インナーリード
を上面と下面から挟む導体層を隣接するインナーリード
の中間位置で接続し、各々のインナーリードについて同
軸構造を構成したことを特徴とする。また、前記インナ
ーリードを上面と下面から挟む導体層を隣接するインナ
ーリードの中間位置で散点的に接続し、各々のインナー
リードについて擬似同軸構造を形成したことを特徴とす
る。また、リードフレームの製造方法において、片面に
導体層を被着した誘電体フィルムを該導体層を外側にし
てインナーリードの上面と下面から貼着し、隣接するイ
ンナーリードの中間位置に平板状の溶接電極を圧入して
前記上面と下面の導体層を接続し、各々のインナーリー
ドについて同軸構造を形成することを特徴とする。ま
た、片面に導体層を被着した誘電体フィルムを該導体層
を外側にしてインナーリードの上面と下面から貼着し、
隣接するインナーリードの中間位置に針状の溶接電極を
圧入して前記上面と下面の導体層を散点的に接続し、各
々のインナーリードについて擬似同軸構造を形成するこ
とを特徴とする。
The present invention has the following constitution in order to achieve the above object. That is, in a lead frame, a dielectric film having a conductor layer coated on one surface is attached from the upper surface and the lower surface of the inner lead with the conductor layer outside, and the conductor layer is set to the ground potential with respect to the inner lead. It is characterized in that a stripline structure is formed, and the dielectric used for the dielectric film and the film thickness are adjusted to match a required characteristic impedance value. In addition, a conductor layer sandwiching the inner lead from the upper surface and the lower surface is connected at an intermediate position between adjacent inner leads, and each inner lead has a coaxial structure. Further, conductor layers sandwiching the inner lead from the upper surface and the lower surface are connected in a scattered manner at an intermediate position between adjacent inner leads to form a pseudo coaxial structure for each inner lead. Further, in the method for manufacturing a lead frame, a dielectric film having a conductor layer coated on one surface thereof is attached from the upper surface and the lower surface of the inner lead with the conductor layer facing outward, and a flat plate-like member is formed at an intermediate position between the adjacent inner leads. It is characterized in that a welding electrode is press-fitted to connect the upper and lower conductor layers to each other to form a coaxial structure for each inner lead. Further, a dielectric film having a conductor layer adhered on one surface is attached from the upper surface and the lower surface of the inner lead with the conductor layer facing outward,
A needle-shaped welding electrode is press-fitted into an intermediate position between adjacent inner leads to connect the conductor layers on the upper surface and the lower surface in a scattered manner, and a pseudo coaxial structure is formed for each inner lead.

【0006】また、半導体装置において、前記リードフ
レームに半導体チップを搭載し、炭化ケイ素または窒化
アルミニウムのフィラー入り樹脂を用いて樹脂モールド
したことを特徴とする。また、ベースフィルムの裏面に
導体層が被着形成されたTABテープの配線パターンの
一端に半導体チップが接続されるとともに、前記配線パ
ターンが前記リードフレームのインナーリードに対向し
て該インナーリードに電気的に接続され、前記TABテ
ープの導体層がグランド電位に設定されて、樹脂モール
ドされたことを特徴とする。
Further, in the semiconductor device, a semiconductor chip is mounted on the lead frame and is resin-molded with a resin containing a filler of silicon carbide or aluminum nitride. Further, the semiconductor chip is connected to one end of the wiring pattern of the TAB tape having the conductor layer adhered to the back surface of the base film, and the wiring pattern faces the inner lead of the lead frame and is electrically connected to the inner lead. Are electrically connected, the conductor layer of the TAB tape is set to the ground potential, and resin-molded.

【0007】[0007]

【作用】リードフレームのインナーリード部分に導体層
付きの誘電体フィルムを貼着することによってストリッ
プライン構造を形成し、リードフレームの特性インピー
ダンスのマッチングを図る。これによって、樹脂モール
ドパッケージで高速特性の優れた製品を得ることができ
る。また、炭化ケイ素あるいは窒化アルミニウムのフィ
ラー入り樹脂を用いて樹脂モールドすることによって放
熱性に優れかつ電気的特性に優れた半導体装置を得るこ
とができる。また、TABテープを介して半導体チップ
を搭載することによってさらに電気的特性の優れた半導
体装置を得ることができる。
The strip line structure is formed by attaching the dielectric film with the conductor layer to the inner lead portion of the lead frame to match the characteristic impedance of the lead frame. As a result, it is possible to obtain a product having excellent high-speed characteristics in the resin mold package. In addition, by performing resin molding using a resin containing filler of silicon carbide or aluminum nitride, it is possible to obtain a semiconductor device having excellent heat dissipation and electrical characteristics. Further, by mounting the semiconductor chip via the TAB tape, a semiconductor device having more excellent electrical characteristics can be obtained.

【0008】[0008]

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係るリードフレ
ームの一実施例の断面図を示す。実施例のリードフレー
ムはダイパッド10a、インナーリード10b、アウタ
ーリード10cを所定のパターンで形成したリードフレ
ーム体10に導体層付きの誘電体フィルムとして銅箔付
きポリイミドフィルム12、14を熱圧着等で貼着して
成る。銅箔付きポリイミドフィルム12、14は銅箔1
2a、14aを外側にしポリイミド層12b、14bを
リードフレーム体10に熱圧着等して取り付ける。この
ポリイミド層12b、14bの圧着面には接着剤層が形
成されている。銅箔12a、14aはリードフレーム体
10のグランドリードに接続してグランド電位とする。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. FIG. 1 shows a sectional view of an embodiment of a lead frame according to the present invention. In the lead frame of the embodiment, a die pad 10a, an inner lead 10b, and an outer lead 10c are formed in a predetermined pattern on a lead frame body 10 and polyimide films 12 and 14 with copper foil as a dielectric film with a conductor layer are attached by thermocompression bonding or the like. Wear it. Polyimide films 12 and 14 with copper foil are copper foil 1
The polyimide layers 12b and 14b are attached to the lead frame body 10 by thermocompression bonding or the like with 2a and 14a outside. An adhesive layer is formed on the pressure-bonded surfaces of the polyimide layers 12b and 14b. The copper foils 12a and 14a are connected to the ground lead of the lead frame body 10 to have a ground potential.

【0009】図2はインナーリード10b部分に銅箔付
きポリイミドフィルム12、14を貼着した状態をイン
ナーリード10bの端面側から見た様子を示す。インナ
ーリード10bは銅箔付きポリイミドフィルム12、1
4によって上下から挟まれポリイミド層12b、14b
中に埋設される。インナーリード10bは銅箔12a、
14aによって両側から挟まれておりストリップライン
を構成する。
FIG. 2 shows a state in which the polyimide films 12 and 14 with copper foil are attached to the inner lead 10b portion as viewed from the end face side of the inner lead 10b. The inner leads 10b are polyimide films 12 and 1 with a copper foil.
Sandwiched from above and below by the polyimide layers 12b, 14b
It is buried inside. The inner lead 10b is a copper foil 12a,
It is sandwiched from both sides by 14a to form a strip line.

【0010】ポリイミド層12b、14bは誘電体層で
あるから、ポリイミド層12b、14bの厚さを適当に
設定し、銅箔12a、14aをグランド電位にすること
によってインナーリード10bの特性インピーダンスを
所定値に調節することができる。リードフレームを製造
する際はマッチングさせる特性インピーダンス値を考慮
してあらかじめポリイミド層12b、14bの厚さを設
定し、この銅箔付きポリイミドフィルム12、14でリ
ードフレーム体10を挟んで貼着することによって特性
インピーダンスをマッチングさせたリードフレームを得
ることができる。
Since the polyimide layers 12b and 14b are dielectric layers, the thickness of the polyimide layers 12b and 14b is appropriately set, and the copper foils 12a and 14a are set to the ground potential, so that the characteristic impedance of the inner lead 10b is set to a predetermined value. The value can be adjusted. When the lead frame is manufactured, the thickness of the polyimide layers 12b and 14b is set in advance in consideration of the characteristic impedance value to be matched, and the lead frame body 10 is sandwiched between the polyimide films 12 and 14 with copper foil and attached. A lead frame with matching characteristic impedance can be obtained.

【0011】なお、上記実施例でリードフレーム体10
の下面についてはインナーリード10b及びその内側全
体に銅箔付きポリイミドフィルム14を設けたが、イン
ナーリード10bの特性インピーダンスをマッチングさ
せる目的のみであればインナーリード10b部分に設け
るだけでよい。実施例の場合はリードフレーム体10の
下面全体に銅箔付きポリイミドフィルム14を貼着する
ことによってリードフレームの保形性を向上させ、銅箔
14aの外面に放熱体16を取り付けることができるよ
うにしてパッケージの放熱性を向上できるようにした。
In the above embodiment, the lead frame body 10 is used.
Although the inner lead 10b and the polyimide film 14 with the copper foil are provided on the entire lower surface of the inner lead 10b, it may be provided only on the inner lead 10b for the purpose of matching the characteristic impedance of the inner lead 10b. In the case of the embodiment, the shape retention of the lead frame is improved by sticking the polyimide film 14 with the copper foil on the entire lower surface of the lead frame body 10, so that the radiator 16 can be attached to the outer surface of the copper foil 14a. The heat dissipation of the package can be improved.

【0012】また、上記実施例では銅箔付きポリイミド
フィルム12、14を利用したが、このかわりに適当な
誘電率を有する誘電体材料を用いて実施例と同様なスト
リップライン構造を構成してもよい。たとえば、誘電体
の誘電率を調節するために誘電率の高い材料を混入させ
たものを使用するといったことが可能である。特性イン
ピーダンスのマッチングは誘電体の誘電率と誘電体の厚
さ(信号リードとグランド電位に設定する導体部との間
隔)、信号リードのリード幅によって決められるからで
ある。また、銅箔12a、14aはグランド電位とする
導体層として使用するものであるから、必ずしも銅材で
ある必要はない。
Further, although the copper foil-attached polyimide films 12 and 14 are used in the above-mentioned embodiment, a strip line structure similar to that of the embodiment is constructed by using a dielectric material having an appropriate dielectric constant instead. Good. For example, it is possible to use a material mixed with a material having a high dielectric constant in order to adjust the dielectric constant of the dielectric. This is because the matching of the characteristic impedance is determined by the dielectric constant of the dielectric, the thickness of the dielectric (the distance between the signal lead and the conductor portion set to the ground potential), and the lead width of the signal lead. Moreover, since the copper foils 12a and 14a are used as conductor layers having a ground potential, they are not necessarily copper materials.

【0013】実施例のようにリードフレーム体10の両
面に特定の誘電体フィルムを貼着して形成したリードフ
レームは、モールド樹脂の誘電率によって特性インピー
ダンスが影響を受けないという利点がある。したがっ
て、誘電率が大きいためモールド樹脂として不適当であ
った樹脂であっても実施例のタイプのリードフレームで
あれば使用することが可能になる。たとえば、モールド
樹脂の放熱性を向上させるため炭化ケイ素あるいは窒化
アルミニウムのフィラー入り樹脂を使用することが可能
である。これによって放熱性の優れた樹脂モールドパッ
ケージを提供することができる。
The lead frame formed by sticking a specific dielectric film on both surfaces of the lead frame body 10 as in the embodiment has an advantage that the characteristic impedance is not affected by the dielectric constant of the molding resin. Therefore, even if the resin is unsuitable as a molding resin due to its large dielectric constant, it is possible to use the lead frame of the embodiment type. For example, it is possible to use a resin containing a filler of silicon carbide or aluminum nitride in order to improve the heat dissipation of the molding resin. This makes it possible to provide a resin mold package having excellent heat dissipation.

【0014】上記実施例はインナーリード10bの両面
に銅箔付きポリイミドフィルム12、14を単に貼着し
たものであるが、各々のインナーリード10bに対する
電気的特性をさらに良好にするためインナーリード10
bについて同軸構造的に構成する実施例を図3、図4、
図5に示す。図3に示す実施例は銅箔付きポリイミドテ
ープ12、14をリードフレーム体に貼着した後、隣接
するインナーリード10bの中間位置に平板状の溶接電
極20を圧入して銅箔付きポリイミドテープ12、14
を挟圧し、インナーリード10b間で銅箔12aと銅箔
14aとを溶接したものである。この場合には、各々の
インナーリード10bについてほぼ同軸構造となりリー
ドフレームの電気的特性を効果的に改善することができ
る。
In the above embodiment, the polyimide films 12 and 14 with copper foil are simply attached to both surfaces of the inner lead 10b, but the inner lead 10b is made to have better electric characteristics for each inner lead 10b.
An example in which b is coaxially structured is shown in FIGS.
As shown in FIG. In the embodiment shown in FIG. 3, after the polyimide tapes 12 and 14 with copper foil are adhered to the lead frame body, the flat plate-shaped welding electrode 20 is press-fitted into the intermediate position between the adjacent inner leads 10b to press the polyimide tape 12 with copper foil. , 14
Is clamped and the copper foil 12a and the copper foil 14a are welded between the inner leads 10b. In this case, each inner lead 10b has a substantially coaxial structure, and the electrical characteristics of the lead frame can be effectively improved.

【0015】図4に示す実施例は銅箔付きポリイミドテ
ープ12、14を貼着した後、針状の溶接電極22でイ
ンナーリード10bの中間位置を押圧し溶接することに
より、上側の銅箔12aと下側の銅箔14aを散点的に
接続したものである。図5に示す実施例は上側の銅箔1
2aと下側の銅箔14aとの間にリブ24を設けて銅箔
12aと銅箔14aとを部分的に接続したものである。
図4、5に示す実施例の場合はともに擬似的な同軸構造
であるが、図2に示す実施例にくらべて特性インピーダ
ンスのマッチングとクロストーク防止の効果が有効に作
用するという利点がある。
In the embodiment shown in FIG. 4, after the polyimide tapes 12 and 14 with copper foil are adhered to each other, the needle-like welding electrode 22 presses the intermediate position of the inner lead 10b to weld the copper foil 12a on the upper side. And the lower copper foil 14a are connected in a scattered manner. The embodiment shown in FIG. 5 has an upper copper foil 1
A rib 24 is provided between the copper foil 12a and the lower copper foil 14a to partially connect the copper foil 12a and the copper foil 14a.
Although the embodiments shown in FIGS. 4 and 5 both have a pseudo coaxial structure, they have an advantage that the effects of matching characteristic impedance and preventing crosstalk are effectively exerted as compared with the embodiment shown in FIG.

【0016】なお、上記実施例のリードフレームに半導
体チップを搭載する場合は図1に示すように半導体チッ
プの上方が空き空間となるからこの部分でパッケージの
電気的特性が劣化する。図6、7は電気的特性を劣化さ
せないようにして半導体チップを搭載する方法を示す。
図6に示すリードフレームは図1に示す実施例の斜視図
を示す。銅箔付きポリイミドテープ12、14の外周か
らリードフレーム体のアウターリード10cが外方に延
出し、半導体チップの搭載部分に矩形状の収納凹部が形
成され、収納凹部の内側にインナーリード10bのボン
ディング部が臨んでいる。
When a semiconductor chip is mounted on the lead frame of the above-described embodiment, an empty space is formed above the semiconductor chip as shown in FIG. 1, so that the electrical characteristics of the package deteriorate at this portion. 6 and 7 show a method of mounting a semiconductor chip without deteriorating the electrical characteristics.
The lead frame shown in FIG. 6 shows a perspective view of the embodiment shown in FIG. Outer leads 10c of the lead frame body extend outward from the outer peripheries of the copper foil-attached polyimide tapes 12 and 14, a rectangular storage recess is formed in the mounting portion of the semiconductor chip, and the inner lead 10b is bonded inside the storage recess. The department is facing.

【0017】半導体チップ30はこのインナーリード1
0bのボンディング部に電気的に接続して搭載するが、
この実施例ではTABテープ40を介して半導体チップ
30をリードフレームに搭載する。TABテープ40に
はインナーリード10bのボンディング部のパターンに
合わせて配線パターン40bが設けられ、この配線パタ
ーン40bにチップ付けした後、TABテープ40をリ
ードフレームのインナーリード10bに接続する。図6
では説明上、TABテープ40に半導体チップ30を搭
載した状態を上向きで示す。なお、TABテープ40の
裏面にも銅箔40aを設ける。
The semiconductor chip 30 has the inner lead 1
It is mounted by being electrically connected to the bonding part of 0b.
In this embodiment, the semiconductor chip 30 is mounted on the lead frame via the TAB tape 40. A wiring pattern 40b is provided on the TAB tape 40 in accordance with the pattern of the bonding portion of the inner lead 10b. After the wiring pattern 40b is attached to the chip, the TAB tape 40 is connected to the inner lead 10b of the lead frame. Figure 6
For the sake of description, a state in which the semiconductor chip 30 is mounted on the TAB tape 40 is shown upward. The copper foil 40a is also provided on the back surface of the TAB tape 40.

【0018】図7は上記リードフレームにTABテープ
40を介して半導体チップ30を搭載した状態を示す。
図のようにTABテープ40の配線パターン40bとリ
ードフレームのインナーリード10bとが対向位置にあ
って一括ボンディングされ、半導体チップ30は下向き
に収納される。TABテープ40の銅箔40aは外側に
露出する。TABテープ40の銅箔40aも舌部やTA
Bテープに設けられたビアによりグランドリードに接続
してグランド電位に設定し、これによって半導体チップ
30およびインナーリード10bはグランド電位の銅箔
12a、14a、40aによって囲まれる構成となる。
リードフレームはこうして半導体チップ30を搭載した
後、樹脂モールドされるが、こうして得られた半導体装
置は特性インピーダンスのマッチング、クロストーク防
止が好適になされ優れた電気的特性を有する製品として
提供される。
FIG. 7 shows a state in which the semiconductor chip 30 is mounted on the lead frame via the TAB tape 40.
As shown in the figure, the wiring pattern 40b of the TAB tape 40 and the inner lead 10b of the lead frame are located at opposite positions and are collectively bonded, and the semiconductor chip 30 is housed downward. The copper foil 40a of the TAB tape 40 is exposed outside. The copper foil 40a of the TAB tape 40 is also the tongue and TA
The semiconductor chip 30 and the inner lead 10b are connected to the ground lead by the via provided in the B tape and set to the ground potential, whereby the semiconductor chip 30 and the inner lead 10b are surrounded by the copper foils 12a, 14a, 40a having the ground potential.
The lead frame is resin-molded after mounting the semiconductor chip 30 in this way, and the semiconductor device thus obtained is provided as a product having excellent electrical characteristics in which characteristic impedance matching and crosstalk prevention are suitably performed.

【0019】[0019]

【発明の効果】本発明に係るリードフレームは、上述し
たように樹脂モールドタイプのリードフレームで特性イ
ンピーダンスのマッチングを図ることができ、これによ
って高速、高周波の半導体チップを好適に搭載すること
が可能になる。また、インナーリードに対して同軸構造
あるいは擬似同軸構造に形成することでリードフレーム
の電気的特性を向上させることができる。また、放熱性
の優れたモールド樹脂を使用することで放熱性と電気的
特性に優れた半導体装置を提供できる。また、TABテ
ープを用いて半導体チップを搭載することによってさら
に電気的特性の優れた半導体装置を得ることができる等
の著効を奏する。
As described above, the lead frame according to the present invention is a resin-mold type lead frame, and the characteristic impedance can be matched, so that a high-speed and high-frequency semiconductor chip can be suitably mounted. become. In addition, the electrical characteristics of the lead frame can be improved by forming the inner lead in a coaxial structure or a pseudo coaxial structure. Further, by using a mold resin having excellent heat dissipation, it is possible to provide a semiconductor device having excellent heat dissipation and electrical characteristics. In addition, by mounting a semiconductor chip using a TAB tape, it is possible to obtain a remarkable effect such that a semiconductor device having more excellent electrical characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】リードフレームの実施例を示す断面図である。FIG. 1 is a sectional view showing an embodiment of a lead frame.

【図2】インナーリードの端面構造を示す説明図であ
る。
FIG. 2 is an explanatory diagram showing an end face structure of an inner lead.

【図3】インナーリードと銅箔付きポリイミドテープと
を同軸構造に形成する説明図である。
FIG. 3 is an explanatory diagram of forming inner leads and a copper foil-coated polyimide tape in a coaxial structure.

【図4】インナーリードと銅箔付きポリイミドテープと
を擬似同軸構造とする説明図である。
FIG. 4 is an explanatory diagram in which an inner lead and a polyimide tape with a copper foil have a pseudo coaxial structure.

【図5】インナーリードと銅箔付きポリイミドテープと
を擬似同軸構造とする説明図である。
FIG. 5 is an explanatory diagram showing an inner lead and a polyimide tape with a copper foil having a pseudo-coaxial structure.

【図6】リードフレームに半導体チップを搭載する説明
図である。
FIG. 6 is an explanatory diagram of mounting a semiconductor chip on a lead frame.

【図7】リードフレームに半導体チップを搭載した状態
の断面図である。
FIG. 7 is a sectional view showing a state in which a semiconductor chip is mounted on a lead frame.

【符号の説明】[Explanation of symbols]

10 リードフレーム体 10b インナーリード 10c アウターリード 12、14 銅箔付きポリイミドテープ 12a、14a 銅箔 12b、14b ポリイミド層 16 放熱体 20、22 溶接電極 24 リブ 30 半導体チップ 40 TABテープ 40a 銅箔 40b 配線パターン 10 Lead frame body 10b Inner lead 10c Outer lead 12, 14 Polyimide tape with copper foil 12a, 14a Copper foil 12b, 14b Polyimide layer 16 Radiator 20, 22 Welding electrode 24 Rib 30 Semiconductor chip 40 TAB tape 40a Copper foil 40b Wiring pattern

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 片面に導体層を被着した誘電体フィルム
を該導体層を外側にしてインナーリードの上面と下面か
ら貼着し、前記導体層をグランド電位として、前記イン
ナーリードに対してストリップライン構造を構成すると
ともに、 前記誘電体フィルムに使用する誘電体およびフィルム厚
を調節して所要の特性インピーダンス値にマッチングさ
せたことを特徴とするリードフレーム。
1. A dielectric film having a conductor layer coated on one surface thereof is attached from the upper surface and the lower surface of the inner lead with the conductor layer facing outward, and the conductor layer is grounded to form a strip with respect to the inner lead. A lead frame comprising a line structure and adjusting a dielectric used in the dielectric film and a film thickness to match a required characteristic impedance value.
【請求項2】 インナーリードを上面と下面から挟む導
体層を隣接するインナーリードの中間位置で接続し、各
々のインナーリードについて同軸構造を構成したことを
特徴とする請求項1記載のリードフレーム。
2. The lead frame according to claim 1, wherein conductor layers sandwiching the inner lead from the upper surface and the lower surface are connected at an intermediate position between adjacent inner leads to form a coaxial structure for each inner lead.
【請求項3】 インナーリードを上面と下面から挟む導
体層を隣接するインナーリードの中間位置で散点的に接
続し、各々のインナーリードについて擬似同軸構造を形
成したことを特徴とする請求項1記載のリードフレー
ム。
3. A pseudo coaxial structure is formed for each inner lead by connecting conductive layers sandwiching the inner lead from the upper surface and the lower surface in a scattered manner at an intermediate position between adjacent inner leads. Lead frame as described.
【請求項4】 片面に導体層を被着した誘電体フィルム
を該導体層を外側にしてインナーリードの上面と下面か
ら貼着し、 隣接するインナーリードの中間位置に平板状の溶接電極
を圧入して前記上面と下面の導体層を接続し、各々のイ
ンナーリードについて同軸構造を形成することを特徴と
するリードフレームの製造方法。
4. A dielectric film having a conductor layer coated on one surface thereof is attached from the upper surface and the lower surface of the inner lead with the conductor layer facing outward, and a flat plate-shaped welding electrode is press-fitted at an intermediate position between adjacent inner leads. Then, the conductor layers on the upper surface and the lower surface are connected to each other, and a coaxial structure is formed for each inner lead.
【請求項5】 片面に導体層を被着した誘電体フィルム
を該導体層を外側にしてインナーリードの上面と下面か
ら貼着し、 隣接するインナーリードの中間位置に針状の溶接電極を
圧入して前記上面と下面の導体層を散点的に接続し、各
々のインナーリードについて擬似同軸構造を形成するこ
とを特徴とするリードフレームの製造方法。
5. A dielectric film having a conductor layer coated on one surface thereof is attached from the upper surface and the lower surface of the inner lead with the conductor layer facing outward, and a needle-shaped welding electrode is press-fitted at an intermediate position between adjacent inner leads. Then, the conductor layers on the upper surface and the lower surface are connected in a scattered manner, and a pseudo coaxial structure is formed for each inner lead.
【請求項6】 請求項1、2または3記載のリードフレ
ームに半導体チップを搭載し、炭化ケイ素または窒化ア
ルミニウムのフィラー入り樹脂を用いて樹脂モールドし
たことを特徴とする半導体装置。
6. A semiconductor device comprising a semiconductor chip mounted on the lead frame according to claim 1, 2 or 3, and resin-molded with a filler-containing resin of silicon carbide or aluminum nitride.
【請求項7】 ベースフィルムの裏面に導体層が被着形
成されたTABテープの配線パターンの一端に半導体チ
ップが接続されるとともに、前記配線パターンが請求項
1、2または3記載のリードフレームのインナーリード
に対向して該インナーリードに電気的に接続され、 前記TABテープの導体層がグランド電位に設定され
て、樹脂モールドされたことを特徴とする半導体装置。
7. A lead frame according to claim 1, 2 or 3, wherein a semiconductor chip is connected to one end of a wiring pattern of a TAB tape having a conductor layer adhered to the back surface of a base film. A semiconductor device characterized in that it is electrically connected to the inner lead so as to face the inner lead, and the conductor layer of the TAB tape is set to a ground potential and resin-molded.
JP5283184A 1993-11-12 1993-11-12 Lead frame, manufacture thereof, and semiconductor device Pending JPH07142668A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5283184A JPH07142668A (en) 1993-11-12 1993-11-12 Lead frame, manufacture thereof, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5283184A JPH07142668A (en) 1993-11-12 1993-11-12 Lead frame, manufacture thereof, and semiconductor device

Publications (1)

Publication Number Publication Date
JPH07142668A true JPH07142668A (en) 1995-06-02

Family

ID=17662226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5283184A Pending JPH07142668A (en) 1993-11-12 1993-11-12 Lead frame, manufacture thereof, and semiconductor device

Country Status (1)

Country Link
JP (1) JPH07142668A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172413B1 (en) * 1997-10-09 2001-01-09 Micron Technology, Inc. Chip leads constrained in dielectric media
US6937824B2 (en) 2001-12-28 2005-08-30 Mitsubishi Denki Kabushiki Kaisha Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device
JP2006229568A (en) * 2005-02-17 2006-08-31 Kyocera Corp High-frequency line/waveguide converter, and electronic apparatus
JP2018182356A (en) * 2017-04-03 2018-11-15 矢崎総業株式会社 Transmission line and manufacturing method therefor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172413B1 (en) * 1997-10-09 2001-01-09 Micron Technology, Inc. Chip leads constrained in dielectric media
US6362642B1 (en) 1997-10-09 2002-03-26 Micron Technology, Inc. Method of chip testing of chip leads constrained in dielectric media
US6384426B1 (en) 1997-10-09 2002-05-07 Micron Technology, Inc. System for testing semiconductor chip leads constrained in dielectric media
US6937824B2 (en) 2001-12-28 2005-08-30 Mitsubishi Denki Kabushiki Kaisha Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device
US7955090B2 (en) 2001-12-28 2011-06-07 Mitsubishi Denki Kabushiki Kaisha Optical transceiver, connector, substrate unit, optical transmitter, optical receiver, and semiconductor device
JP2006229568A (en) * 2005-02-17 2006-08-31 Kyocera Corp High-frequency line/waveguide converter, and electronic apparatus
JP4663351B2 (en) * 2005-02-17 2011-04-06 京セラ株式会社 Electronic equipment
JP2018182356A (en) * 2017-04-03 2018-11-15 矢崎総業株式会社 Transmission line and manufacturing method therefor

Similar Documents

Publication Publication Date Title
US6482674B1 (en) Semiconductor package having metal foil die mounting plate
US6313520B1 (en) Resin-sealed power semiconductor device including substrate with all electronic components for control circuit mounted thereon
JPH05500882A (en) low impedance packaging
US5426319A (en) High-frequency semiconductor device including microstrip transmission line
JPH0766949B2 (en) IC package
US20030008433A1 (en) Lead frame decoupling capacitor, semiconductor device packages including the same and methods
US5901042A (en) Package and semiconductor device
US5559369A (en) Ground plane for plastic encapsulated integrated circuit die packages
JPH07142668A (en) Lead frame, manufacture thereof, and semiconductor device
JPH11191602A (en) Semiconductor device and its manufacture
US20010045638A1 (en) Method of producing semiconductor device and configuration thereof, and lead frame used in said method
JP2905609B2 (en) Resin-sealed semiconductor device
JP2524482B2 (en) QFP structure semiconductor device
JP4718751B2 (en) Semiconductor device
JPH03123067A (en) Lead frame and semiconductor device
US5161000A (en) High-frequency thick-film semiconductor circuit
JPS6129155B2 (en)
JP2836602B2 (en) Mold type semiconductor device
JPH0936617A (en) High frequency module
JPH0126109Y2 (en)
JP3553349B2 (en) High frequency semiconductor packages and semiconductor devices
JPH0427170Y2 (en)
JP3081335B2 (en) Multilayer lead frame and semiconductor device using the same
KR950003904B1 (en) Semiconductor package
JPS6348129Y2 (en)