JPH0714162B2 - デイジタル多顧客データインタフエース - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はデータサービスベンダと顧客の間での対話的ビ
デオテキストサービスのようなデータ通信サービスを提
供するローカルエリアデータ伝送システムのパケツト交
換網に接続されたデイジタル多顧客データインタフエー
スのための方法と装置に関する。

発明の背景 パケツト交換方式においては、デイジタル顧客インタフ
エース（これはパケツト集線装置とも呼ばれる）を経由
して多数の顧客が主パケツト交換網に接続されている。
各インタフエースは低速の伝送リンクを経由して顧客か
らパケツトを受理し、高速の伝送リンクを通してこれら
を交換網に対して送出する。

デイジタル顧客インタフエースと個々の顧客の間のパケ
ツトの同期的伝送を行なうためのX.25（CCITT 1976,19
80年改訂）のようなより複雑なプロトコルの導入によつ
て、このようなプロトコルによつて要求される時間のか
かる機能をどのように実行するのかについての問題が生
じて来た。特に個々のデータビツト信号をバイトに組立
て、誤り検出のために必要な巡回符号の検査を行ない、
ビツトのスタツフとスタツフの除去を行ない、フラグビ
ツトパターンを識別する動作を含むX.25プロトコルのレ
ベル２の機能を実行する方向に関して非能率が生ずる。
またX.25のレベル３を実行するための多数のリアルタイ
ムの処理操作によつて、多数の顧客に対してそのレベル
を実行する既存のマイクロプロセツサの能力に大きな影
響を与える。

従来技術のシステムでは、X.25のレベル２の実行は顧客
ごとに個別のデイジタルインタフエースを用いて解決さ
れる問題であつた。このように顧客ごとに要求が行なわ
れることは高コスト、複雑さ、大電力消費および保守の
負担のような欠点を持つことになる。このような欠点は
このような個別のデイジタルインタフエースが並列アド
レスおよびデータ転送を必要とし、高度で複雑で、個々
の回路が大きな電力を要するために生じて来る。

多数の顧客にインタフエースするマルチラインプロトコ
ルフオーマツタが当業者には周知である。その一例はT.
T.Butler他の米国特許3,587,058に述べられている。But
lerのフオーマツタは各々が顧客インタフエースユニツ
トに接続された複数のデータ顧客端末と同期データを通
信することができるようになつている。しかし、そのフ
オーマツタによつて実行されるプロトコル機能はX.25の
レベル２によつて要求されるものよりもずつと単純であ
る。さらに、Butlerのフオーマツタは並列のバスを通し
てデータ、制御およびステータス情報のアドレスと通信
を並列のバスを通して伝える。また制御およびステータ
ス情報はデータ情報と共通に通信され、インタフエース
ユニツトの制御の間にシステムの効率を低下させる。

発明の要約 以下に示す図示の方法と構造的実施例においては、パケ
ツト通信のプロトコル機能を実現するために主プロセツ
サと多顧客プロトコルコントローラを利用し、パケツト
と制御情報の通信のために個々の直列線を利用すること
によつてデイジタル顧客インタフエースにおいて従来技
術からの発展が実現される。多顧客プロトコルコントロ
ーラは顧客インタフエースユニツトと顧客ラインを通し
て複数の顧客と同期的にパケツトを通信するための制御
プロセツサとフオーマツタ回路を含んでいる。フオーマ
ツタ回路は複数の顧客ラインのグループで共用されデー
タバイトと個々のデータビツト信号の間の組立て分解を
行ない、巡回符号の検査と発生を行ない、フラグの識別
と発生を行ない、ビツトスタツフとスタツフ除去を行な
う。このような共通回路の使用によつて、多数の顧客に
対してこれらの機能を提供するに際してのコストと電力
の消費を低下させる。

特徴はフオーマツタ回路と顧客インタフエースユニツト
の間でデータビツト信号が直列にやりとりされることで
ある。また制御とステータス情報は主プロセツサと顧客
インタフエースユニツトの間で制御バツフア回路を通し
て通信され、これは主プロセツサから受信された制御情
報を顧客インタフエースユニツトに周期的に送出し、ユ
ニツトからステータス情報を受信する。制御バツフア回
路によつて主プロセツサで時間のかかる顧客インタフエ
ースユニツトとの直接の通信がなくなり、有利なことに
各顧客インタフエースユニツトによつて制御情報が正し
く受信されていることを周期的に確認することによつ
て、制御バツフア回路は常に各顧客インタフエースユニ
ツトが正しい制御情報を持つていることを常に確認する
ことができる。

特定の構造的実施例は主プロセツサと顧客インタフエー
スユニツトを通して複数の顧客ラインにインタフエース
された主プロセツサと多顧客プロトコルコントローラを
含んでいる。プロトコルコントローラはデータ分配回路
と、制御バツフア回路と、フオーマツタプロセツサと、
フオーマツタ回路とを含んでいる。データ分配回路は顧
客インタフエースユニツトからの直列ビツト信号に応動
して、これらの信号をフオーマツタ回路に対して時分割
多重化する。後者は時分割多重化されたビツト信号を各
々の顧客ラインの個々のバイトに組立てる。フオーマツ
タプロセツサはフオーマツタ回路からのバイトを受理し
て、これらのバイトを各顧客ラインごとのパケツトに組
立てる。フオーマツタプロセツサはこれらのパケツトを
主メモリーに組立て主プロセツサによつて後に使うよう
にする。

データ分配回路はまた顧客インタフエースユニツトから
のステータスビツトに応動して、制御バツフアへの信号
を多重化し、次にこれを主プロセツサに送る。主プロセ
ツサは顧客ラインがアクテイブであることを示すステー
タスビツト信号に応動して主記憶からその顧客ラインの
パケツトを読み取つてこれをパケツトスイツチに送信す
る。

特定の顧客インタフエースユニツトの各ビツト信号に応
動してそのビツト信号をその特定の顧客インタフエース
ユニツトについての既に部分的に形成されているバイト
と継ぎ合わせるために、フオーマツタ回路がビツトから
バイトへの翻訳回路（変換回路）を持つようにしておく
のが有利である。各バイトが完全に形成されたときに
は、翻訳回路によつてバイト完了信号が発生される。さ
らに、翻訳回路を個々の顧客ユニツトごとに部分的に形
成されたバイトを蓄積し、各々の部分的に形成されたバ
イトの完了の状態を表わす信号を蓄積するための状態メ
モリーを持つている。翻訳回路はさらに蓄積された部分
的に形成されたバイトと完了信号を読み出すために現在
処理されている顧客ラインを識別する回路と、翻訳回路
の中の他の回路の動作を制御する論理回路とを含んでい
る。

また翻訳回路は組立てられたバイトとバイト完了信号を
フオーマツタプロセツサに送信するために先着順メモリ
を含んでいる。さらに翻訳回路は受信されたビツト信号
に応動して部分に対して巡回チエツクビツト信号を計算
して、部分結果を状態メモリーに蓄積し、これを全パケ
ツトが受信され、受信されたパケツトの完全性が判定さ
れるまで続ける。

フオーマツタプロセツサはバイト完了信号とプログラム
命令の集合に応動して各々の完成されたバイトを特定の
顧客ラインに個有のパケツトに組立て、さらに第２の命
令の集合に応動して、組立てられたパケツトの各々につ
いてパケツト完了信号を発生するようにしておくのが有
利である。主プロセツサはパケツト完了信号に応動し
て、このパケツトをパケツトスイツチに対してフレーム
として送信するためのプロトコル動作を実行する。

制御バツフア回路は主はプロセツサからの特定の顧客イ
ンタフエースユニツトに対する制御情報に応動してこの
情報を制御情報メモリーに蓄積し、この制御情報に周期
的にアクセスし、これをデータ分配回路を経由して特定
の顧客インタフエースユニツトに対して送信する。顧客
インタフエースユニツトは制御情報に応動して、制御バ
ツフア回路に対してそのステータス情報を送信し、デー
タ分配回路を経由して制御情報を受信する。制御バツフ
アはステータス情報を記憶し、制御情報を制御情報メモ
リーに送信する。主プロセツサはその便宜に従つてステ
ータスおよび制御情報にアクセスしてステータス情報を
読み出し、制御情報の送信を確認する。制御情報メモリ
ーの利点は主プロセツサが顧客インタフエースユニツト
と能率良く制御およびステータス情報を交信することが
できるということである。さらに、制御情報を顧客イン
タフエースユニツトに対して周期的に送信することによ
つて、これらのユニツトが常に正しい制御情報を持つこ
とが保障される。

この新らしい方法ではデイジタル多顧客インタフエース
を利用して複数の顧客ラインとパケツトスイツチの間で
データのパケツトが交信される。デイジタル多顧客イン
タフエースは多顧客プロトコルコントローラと主プロセ
ツサを含んでいる。多顧客コントローラは顧客インタフ
エースユニツトを経由して顧客ラインに接続されてお
り、データ分配回路、フオーマツタ回路、フオーマツタ
プロセツサおよび制御バツフア回路を含んでいる。この
方法は次のステツプを含んでいる。顧客ラインから受信
されたビツト信号をデータ分配回路に時分割多重化す
る。フオーマツタ回路によつて時分割多重化されたビツ
ト信号を特定のラインごとにバイトに組立てる。フオー
マツタプロセツサによつてバイトを個々のパケツトに組
立てこれらのパケツトを記憶し、制御信号を発生する。
制御バツフア回路によつて顧客ラインからステータス信
号を読み出す。フオーマツタプロセツサからの制御信号
の制御によつて主プロセツサは記憶されたパケツトと受
信されたステータス信号を読みこれらのパケツトをパケ
ツトスイツチに送信する。

図面の簡単な説明 一般に、システムの構成要素が図面中に最初に現われた
ときには、その構成要素の番号の最上位の桁としてその
図面番号の数字を用いる。

第１図はデータ伝送システムの一例のブロツク図； 第２図は本発明のアーキテクチヤを利用したデータ加入
者インタフエース104の詳細なブロツク図； 第３図は本発明の特定の実施例を図示するために図面の
一部を配列する方法を示す図； 第４図はフオーマツタ207の詳細なブロツク図； 第５図はDMAプロセツサ209の詳細なブロツク図； 第６図は制御バツフア208の詳細なブロツク図； 第７図はグループ分配回路205の詳細なブロツク図； 第８図は誤りチエツク回路715の詳細なブロツク図； 第９図はシステムクロツク250の詳細なブロツク図； 第10図は本発明の特定の実施例を図示するために図面の
一部を配列する方法を示す図； 第10A図および第10図は送信状態機械409のブロツク図； 第11図乃至第14図は送信状態機械409の状態図； 第15図は本発明の特定の実施例を図示するために図面の
一部を配置する方法を示す図； 第15A図および第15B図は受信状態機械404のブロツク
図； 第16図乃至第18図は受信状態機械の状態図； 第19図は共用メモリー506の詳細なブロツク図； 第20図乃至第34図はDMAプロセツサ209のフローチヤー
ト； 第35図はライン回路カード201−１の詳細なブロツク図
である。

詳細な説明 第１図は顧客100あるいは103のような複数の顧客を取扱
かう複数のデータ加入者インタフエース104を持つデー
タ伝送システムの例を示している。データ顧客伝送路は
同時に交換局115を通した通常の音声通信とデータ加入
者インタフエース104あるいは105を通したデータ通信の
両方に同時に使用できる。データ伝送システムはデータ
加入者インタフエース当り128までの顧客とデータサー
ビスシステム108の間で対話ビデオテクスサービスのよ
うなデータ通信サービスを提供できる。個々の顧客とデ
ータサービスシステム108の間のすべてのデータ転送は
パケツトによつて行なわれる。個々の顧客からのパケツ
トはデータ加入者インタフエース104あるいは105によつ
て多重化され、ケーブル113とパケツトスイツチ107を通
してデータサービスシステム108に送られる。データサ
ービスシステム108からのパケツトはパケツトスイツチ1
07を通して、データ加入者インタフエース104あるいは1
05に転送され、ここでこれらは多重分離されて個々の顧
客に分配される。データ加入者インタフエース104はケ
ーブル111を通してパケツトスイツチ107にインタフエー
スする。管理プロセツサ106は状態変化、保守、トラヒ
ツク測定および課金のようなデータ加入者インタフエー
スの全体のシステム管理を行なう。

以下の説明では、まず顧客100とデータサービスシステ
ム108の間のデータの転送を例として説明してデータ伝
送システムを形成する構成要素の一般的説明を行なう。
次にデータ加入者インタフエース105の説明を行なう。
最後に、データ加入者インタフエース105を形成する構
成要素を詳細に説明する。

顧客100とデータサービスシステム108の間のデータ転送
の例についてまず考えよう。顧客100はまずケーブル109
を通してデータ加入者インタフエースに対してサービス
要求を行なう。この要求によつてデータ加入者インタフ
エース104は呼設定パケツトを発生し、これはデータ加
入者インタフエース104上の顧客の物理アドレスを含ん
でいる。この呼設定パケツトは顧客101のような他の顧
客からの他のパケツトと多重化され、ケーブル111を通
してパケツトスイツチ107に転送される。パケツトスイ
ツチ107は呼設定パケツトに含まれたアドレスを内部ア
ドレスに翻訳するが、これはデータサービスシステム10
8の所望のサービスのアドレスである。データサービス
システム108によつて提供されるサービスにはエレクト
ロニツクシヨツピング、電子ニユースサービスその他を
含む家庭用情報サービスを含む。データサービスシステ
ム108が一度呼設定パケツトを受信すると、これは要求
されたサービスが利用できるかどうかを判定する。もし
要求されたサービスが利用できなければ、呼拒否パケツ
トが発生されて、顧客100に戻される。もし要求された
サービスが利用できれば、データサービスシステム108
はX.25プロトコルに規定された呼受理パケツトを発生
し、これはパケツトスイツチ107を通してデータ加入者
インタフエースに転送される。データ加入者インタフエ
ースは次に確認パケツトを顧客100に戻し、これは顧客1
00に対して呼が設定されたことを知らせる。一度呼が設
定されると、バーチヤルサーキツトがデータ加入者イン
タフエース104、パケツトスイツチ107、データサービス
システム108によつて設定され顧客100とデータサービス
システム108の間のデータパケツトの転送が行なわれ
る。顧客100あるいはデータサービスシステム108のいず
れでも呼を終了することができる。これを実行するため
には、顧客100あるいはデータサービスシステム108のい
ずれかが、呼終了パケツトを発生し、これをデータ経路
を通して転送し、これによつて経路を切断する。

データ加入者インタフエース104は第２図に詳しく図示
されている。他のデータ加入者インタフエースもデータ
加入者インタフエース104と同様である。受信方向で
は、データ加入者インタフエース104は128個の顧客の各
々から4.8kb/秒の速度でパケツトを受信し、これらのパ
ケツトを56kb/秒の速度でケーブル113とパケツト交換機
107を通してデータサービスシステムに転送する。送信
方向では、データ加入者インタフエース104はパケツト
スイツチ107を通してデータサービスシステム108からパ
ケツトを受信して、正しい顧客に対してパケツトを分配
する。説明の目的で、送信データはパケツトスイツチ10
7から来て個々の顧客に送られるデータを指し、受信デ
ータは顧客から来てパケツトスイツチ107に送られるデ
ータを指す。以下の説明ではまず顧客100からパケツト
スイツチ107への受信データの流れについて述べる。次
に、パケツトスイツチ107から顧客100への送信データの
流れについて述べる。

顧客100は通常の電話線であるケーブル109を通してライ
ン回路カード201−１に接続されている。顧客100に加え
て、ライン回路カード201−１は顧客101のような３つま
での他の顧客に接続されており、これはケーブル110を
通して接続されている。ライン回路カード201−１はラ
イン回路カード201−16のような他のライン回路カード
と同様であるが、４つの顧客の各々に対してフイルタ作
用を行ない、これはデータ信号を通常の音声信号から分
離する。第１図に図示したように、音声信号はケーブル
116を通して交換局115に送られる。ライン回路カード20
1−１は４人の顧客からの受信データとパリテイビツト
を38.4kb/秒の多重化された直列のビツトの流れに組立
て、これは導体216−１を通してグループ分配回路に与
えられる。グループ分配回路205は導体216−２乃至216
−16を経由して15個の他のライン回路カード回路201−
２乃至201−16からの同様に多重化された直列のビツト
の流れを受信する。ラインカード回路202−１は４人ま
での顧客からのデータを受信し、このデータをパリテイ
と共に38.4kb/秒のビツトの流れに組合せ、導体236−１
を通してこれをグループ分配回路206に与える。グルー
プ分配回路206は導体236−２乃至236−16を経由して、
他の15のライン回路カード202−２乃至202−16から同様
の多重化されたビツトの流れを受信する。

顧客100からのデータを含むライン回路カード201−１か
らの直列のビツトの流れは、導体216−１を通してグル
ープ分配回路205に与えられる。グループ分配回路205は
また他の15個のライン回路カードからの同様のビツトの
流れを受信する。例えば、グループ分配回路205は導体2
16−16を通してライン回路カード201−16からの同様に
多重化されたビツトの流れを受信する。グループ分配回
路205はこれらの16個の多重化されたビツトの流れを並
列に受信し、これらを一方がデータを他方はパリテイを
含む二つの307.2kbit/秒の直列のビツトの流れに組合わ
せ、これはケーブル217を通してフオーマツタ207に転送
される。同様に、グループ分配回路206はその二つの30
7.2kbit/秒の直列のビツトの流れをケーブル232を通し
てフオーマツタ207に転送する。同様にグループ分配回
路206はその二つの307.2kbit/秒の直列のビツトの流れ
をケーブル232を通してフオーマツタ207に転送する。

フオーマツタ207に転送される二つの直列のビツトの流
れは128人の顧客のすべてに対する顧客データを含んで
いる。直列のビツトの流れは128個のタイムスロツトに
分割されており、各タイムスロツトは１人の顧客の単一
のデータビツトを含む。フオーマツタ207はタイムスロ
ツトの各々を連続的にサンプルし、それによつてデータ
ビツトが利用できるようになつたときに128人の顧客の
各々からの各データビツトを識別して処理できるように
なつた受信状態機械を含んでいる。さらに、フオーマツ
タ207はX.25（CCITT 1976,1980改訂）のレベル２のプ
ロトコル機能の一部を実行する。これらのプロトコル機
能は入来フレーム（これはフレームの始めと終りにフラ
グフイールドを含み、全フレームにわたつて計算された
CRC符号を含む）をパケツトに交換する。便利のため
に、以下パケツトという用語はレベル２の制御とアドレ
スの情報を含んだものを指すものとする。このパケツト
という用語が指定するものはX.25で示されるパケツトと
は同一でないことを理解されたい。この例外はマイクロ
プロセツサ210からプロトコル回路212に送られるパケツ
トを指すときであり、このパケツトはX.25プロトコルで
示されるパケツトである。フオーマツタ207はレベル２
のプロトコル機能の一部を実行し、プロトコル機能の残
りはDMAプロセツサ209と主プロセツサ225によつて実行
され、後述される。フオーマツタ207によつて実行され
るプロトコル機能のひとつは、入来フレームのCRC符号
を計算し、入来フレームに含まれたCRC符号と計算され
た符号を比較することである。もしCRC符号によつて誤
りが示されたときには、フオーマツタ207はDMAプロセツ
サ209を通して、これを主プロセツサに知らせる。フオ
ーマツタ207はまた入来フレームの開始と終了を判定す
るためにフラグの認識を行ない、また顧客の装置によつ
てスタツフされたビツトを除去するためのビツトのアン
スタツフを行なう。ビツトスタツフはフラグフイールド
以外のどの部分にもフラグパターン（01111110）が決し
て現われないように行なわれる。ビツトのスタツフ動作
は次のように行なわれる。顧客装置がフラグフイールド
以外のフレームの任意の部分で５個の“1"の連続を検出
したときには、これは自動的に“0"をスタツフする。こ
のビツトスタツフによつて、フラグフイールド以外のフ
レームのどの部分にもフラグパターンが現われないこと
を保証する。フオーマツタ207が５個の“1"の連続の後
に“0"を検出したときには、これは顧客装置によつてス
タツフされたビツトである“0"を除去する。

フオーマツタ207が顧客100からのバイトを組立てた後
で、これはそのバイトをDMAプロセツサ209に転送する。
次にDMAプロセツサは直接メモリーアクセスによつてそ
のバイトを主メモリー211のバツフアに書く。それにバ
イトを書き込むべき主メモリー211のバツフアはDMAプロ
セツサ209に含まれた共用メモリーを読むDMAプロセツサ
209によつて決定される。この共用メモリーは128人の顧
客の各々に対して別々の記憶位置を持つている。これら
の共用された記憶位置は主プロセツサによつて書き込ま
れ、それに対してデータバイトを書き込む主メモリー21
1のバツフア位置を知らせるのに使用される。このプロ
セスはフオーマツタがパケツトの終りを検出し、DMAプ
ロセツサ209に対してパケツト全体が受信されたことを
知らせるときまで継続する。全パケツトが書き込まれた
あと、DMAプロセツサ209はFIFOメモリーを通して主プロ
セツサ225に対して主メモリー211中に組立てられたパケ
ツトがあり、それをパケツトスイツチ107に送信する準
備ができていることを知らせる。

DMAプロセツサ209、主プロセツサ225、主メモリー211お
よび主プロセツサ225に含まれたプロトコル回路212の間
のデータの転送はすべてシステムバス220を経由して行
なわれる。システムバス220は別々のデータ部とアドレ
ス部を持つている。実際のデータの転送はバスのデータ
部を経由して行なわれる。それにデータが書き込まれた
り、それからデータが読み出されたりする種々の記憶位
置はシステムバス220のアドレス部の制御下にある。正
常のアドレスとデータの他にバスの各部はまた各々のデ
ータ転送に関連したパリテイビツトを持つている。書き
込み動作では、これらのパリテイビツトは書き込みを開
始する回路によつて発生される。読み出し動作では、こ
れらのパリテイビツトは読み出された回路によつて発生
される。例えば、DMAプロセツサ209が主メモリーにデー
タを書き込むときには、DMAプロセツサはシステムバス2
20のデータ部とアドレス部についてのパリテイビツトを
発生する。

主メモリー211にパケツトが一度書き込まれると、主プ
ロセツサ225は必要なヘツダ情報を追加し、論理チヤネ
ル番号を挿入する。次にマイクロプロセツサ210はプロ
トコル回路212に対して伝送する準備ができたパケツト
が存在することを知らせる。プロトコル回路212はパケ
ツトを含むバツフアを直接メモリーアクセスによつて読
み、パケツトをフレームに形成し、次にこれをインタフ
エース213とケーブル111を通してパケツトスイツチ107
に送る。このパケツトのフレームへの変換はX.25プロト
コルのレベル２に対応する。これはレベル２のシーケン
ス番号とレベル２の確認の取扱かい、フレームの始めと
終りのフラグパターンの挿入、必要に応じてのビツトの
スタツフイングおよびCRCフイールドの計算と挿入を含
んでいる。

主プロセツサ225はマイクロプロセツサ210とプロトコル
回路212とを含んでいる。マイクロプロセツサ210はシス
テムバス220を制御する。この制御によつて、システム
バス220に接続された回路の内のいずれが与えられた時
点でバスを制御するかが決まる。マイクロプロセツサ21
0はまたRAMおよびROMのメモリーを含み、これはシステ
ムの初期化に使用される。プロトコル回路212は送信お
よび受信データについてX.25プロトコルのレベル２のリ
ンクアセスス手順Ｂ（LAPB）を実行する。さらに、これ
はマイクロプロセツサ210に対してこれがパケツトを主
メモリー211から出し入れするために、ケーブル222を通
して知らせる。フアシリテイインタフエース213は56kb/
秒のデータリンクを通してパケツトスイツチ107とデー
タ加入者インタフエース104の間の直接のインタフエー
スを与える。

パケツトスイツチ107から顧客100への送信データフロー
の例を考えよう。顧客100を宛先とするフレームはデー
タサービスシステム108から送信され、パケツトスイツ
チ107を通して、ケーブル111を通して直列にデータ加入
者インタフエースに入る。ケーブル111は56kb/秒のデー
タリンクである。この送信フレームはフアシリテイイン
タフエース213に与えられるが、これはパケツトスイツ
チ107とデータ加入者インタフエース104の残りの間の制
御、クロツクおよびデータインタフエースを与える。デ
ータおよびクロツクインタフエースはV.35規格（CCITT
1968,1972および1976改訂）に従い、制御インタフエ
ースはRS−232標準（EIA）に従う。顧客100のフレーム
は次にケーブル221を通して主プロセツサ225のプロトコ
ル回路212の部分に転送される。プロトコル回路212はフ
レームをパケツトに交換するために入来フレームに対し
てX.25のレベル２プロトコルを実行する。このプロトコ
ル機能はフラグの検出と除去およびビツトのアンスタツ
フを行なう。さらにプロトコル回路212はフレームのCRC
を計算し、これを入来フレームのCRCフイールドに現わ
れるCRCの値と比較する。これはパケツトスイツチ107か
らデータ加入者インタフエース104への伝送の間にパケ
ツトに入り込んだ誤りが存在しないことを確認するため
に行なわれる。プロトコル回路212がこのようなプロト
コル機能を実行しているときに、これは主メモリー211
にパケツトを書き込んでいる。パケツトは割当てられた
バツフアに書き込まれる。全パケツトが主メモリー211
に書き込まれてしまつた後で、プロトコル回路212はケ
ーブル222を通して、これをマイクロプロセツサ210に知
らせる。

マイクロプロセツサ210は次にパケツトに対してX.25プ
ロトコルのレベル３の機能を実行するが、これはパケツ
トの宛先である顧客の判定を主メモリー211にある表中
の論理チヤネル番号を見て行なう動作を含んでいる。マ
イクロプロセツサ210がパケツトを組立ててしまうと、
これは主メモリー211中のパケツト長とパケツトの位置
をDMAプロセツサ209の共用メモリー506に与える。これ
はDMAプロセツサ209に対して主メモリーのどこにパケツ
トが存在し、そのパケツトの長さがどのようであるかを
知らせる。マイクロプロセツサ210は次にDMAプロセツサ
209に対して、FIFOを通してコマンドを送信することに
よつて、顧客に送信すべきフレームの準備ができたこと
を知らせる。DMAプロセツサ209に次にメモリー211から
データの第１バイトをマイクロプロセツサ210中の指定
された位置で読む。DMAプロセツサ209がバイトを読んだ
ときに、これはフオーマツタ207で顧客100に関連した記
憶位置にそのバイトを書く。

フオーマツタ207は各顧客ごとにひとつの別個の記憶位
置を持つている。フオーマツタ207は128個の顧客の各々
に関連した記憶位置を走査して、128個の顧客記憶位置
の各々からの１ビツトから成る多重化されたビツトの流
れを形成する。フオーマツタ207はこの多重化されたビ
ツトの流れをグループ分配回路205および206に送信す
る。顧客100についてのデータバイトの処理を開始した
後で、フオーマツタはただちにDMAプロセツサ209から次
のバイトを要求する。DMAプロセツサ209は主メモリー21
1（直接メモリーアクセス経由で）主メモリー211から次
のバイトを読み、そのバイトをフオーマツタ207に転送
し、フオーマツタ207はバイトの要求を続け多重化され
たビツトの流れをグループ分配回路205に転送し続け
る。DMAプロセツサ209が最後のデータバイトをフオーマ
ツタ207に転送した後で（これは共用メモリー中のパケ
ツト長の値によつて決定される。）これはフオーマツタ
207に知らせ、フオーマツタ207はフレームの終りにすべ
てのデータビツトについて計算されたCRC符号を付加す
る。

グループ分配回路205はフオーマツタ207からの多重化さ
れたビツトの流れ（これは64人の顧客のデータを含む）
を受信し、このビツトの流れを16個の別々のビツトの流
れに分割する。各々のビツトの流れはグループ分配回路
に関連した16個のライン回路カードのひとつにゆく。グ
ループ分配回路205は16ビツトを同時に転送する。これ
らのデータビツトのひとつは導体215−１を通してライ
ン回路カード201−１に行き、他のビツトは導体215−２
乃至215−16を通してライン回路カード201−２に行く。
ライン回路カード201−１は顧客に対して適切なデータ
ビツトを与え、他のデータビツトを関連する顧客に与え
る。このプロセスは顧客100に対して全フレームが送出
されるまで繰返される。

マルチラインプロトコルコントローラ230は第４図およ
び第５図に詳しく図示されている。マルチラインプロト
コルコントローラ230はフオーマツタ207とDMAプロセツ
サ209を含んでいる。これらの回路は共同動作して、直
接メモリーアクセスによつて顧客データを主メモリー21
1との間で出し入れする。マルチラインプロトコルコン
トローラ230はそれぞれケーブル217および231を経由し
てグループ分配回路205および206との間でデータを送受
する。これはまたシステムバス220との間でデータおよ
びアドレス情報を送受する。以下の説明ではまずフオー
マツタ207とDMAプロセツサ209に含まれた回路の構成要
素についてまず説明する。次に主メモリー211にデータ
を出し入れするために、これらの回路の構成要素が共同
動作する方法を説明する。

フオーマツタ207は第４図に詳細に図示されている。フ
オーマツタ207は受信および送信データについて作用す
る別々の送信部と受信部を持つている。受信方向では、
フオーマツタ207は128人の顧客の各々からの１ビツトを
含む直列のビツトの流れを受信する。これらのビツトは
データフレームのもの、制御フレームのものあるいはラ
インの空きを示すビツトの流れからのもののいずれかで
ある。フオーマツタ207はこの入来したビツトの流れを
各顧客についての別個のバイトに形成し、次にこれらの
バイトをDMAプロセツサ209に転送し、DMAプロセツサは
これらのバイトを主メモリー211に書き込んで、次にパ
ケツトスイツチ107に送る。もしデータ加入者インタフ
エース104が顧客へのサービスを与えることができなけ
れば、マルチラインプロトコルコントローラ230はフオ
ーマツタ207を経由して主プロセツサ225にその顧客の空
き表示を与える。空き条件は顧客のデータの流れの全
“1"から成る。送信方向では、フオーマツタ207は一時
に１バイトずつパケツトを受信し、これは128人の顧客
の内のいずれを宛先とするものでもよい。フオーマツタ
207はこれによつて128人の顧客の各々について１ビツト
から成る直列のビツトの流れを形成する。これらのパケ
ツトはデータパケツトでも制御パケツトでも良い。特定
の顧客に対して送信されるパケツトが存在しなければ、
フオーマツタ207は自動的にフラグパターンを空きの顧
客に関連したタイムスロツトに入れる。フオーマツタ20
7はケーブル915を通してシステムクロツク250からクロ
ツク信号を受信する。これらのクロツク信号はフオーマ
ツタクロツク425によつてフオーマツタ207中で分配され
る。

フオーマツタ207の受信部について考えよう。受信部は
受信状態機械404、受信状態メモリー401、受信コマンド
メモリー402、受信状態FIFO403、受信チヤネルカウンタ
405を含んでいる。受信状態機械404は先に述べた実際の
フオーマツト化の機能を実行する。受信状態メモリー40
1は128人の顧客の各々について、別々の40ビツトの記憶
位置を含み、受信状態機械404が各々の顧客ラインの現
在の状態を記憶し、新らしいビツトについて操作する前
にその状態を検索し、次にメモリーに新らしい状態を書
くことができるようになつている。受信コマンドメモリ
ー402は各顧客について別個の８ビツトのメモリーを含
んでいる。このメモリーはDMAプロセツサ209によつて書
き込まれ、各顧客ラインについての制御情報を含む。こ
の情報は回線速度（1200あるいは4800ビツト／秒）とデ
ータ形式:NRZ（ノンリターンツーゼロ）あるいはNRZI
（反転リターンツーゼロ）を示す。

フオーマツタ207はケーブル421を通してグループ分配回
路205から、直列のビツトの流れを受信する。この直列
のビツトの流れはその64個の関連する顧客の各々からの
ひとつのデータビツトとひとつのパリテイビツトを含ん
でいる。フオーマツタ207はこれらの入来したビツトの
流れを128のタイムスロツトに分割し、これらは128人の
顧客の各々に対応することになる。受信チヤネルカウン
タ405は連続的に０から127に計数し、受信状態機械404
に対して、どの顧客が各入来ビツトに対応しているかを
知らせる。受信状態機械404が入来ビツトを読む前に、
これは受信状態メモリー401を読み、顧客ラインのその
前の状態を判定する。これは次に顧客からビツトを読
み、そのビツトに対して必要な機能を実行し、次に受信
状態メモリー401に現在のステータスを記憶する。ライ
ンステータスに重要な変化があつたときには（例えば、
データバイトが形成されたとき）、この状態は受信ステ
ータスFIFO403に書き込まれる。FIFO403の各々の内容は
またその内容が関連するチヤネル番号を含んでいる。こ
れは受信チヤネルカウンタ405から得られる。第５図に
関して後述するように、受信ステータスFIFO403はDMAプ
ロセツサ209によつて読み出される。

受信状態機械404のタイミングは０から127を計数する受
信チヤネルカウンタ405によつて制御される。この計数
は128本の顧客ラインに対応し、これは受信状態機械404
が一時に１ラインずつ128本の顧客ラインの各々に対し
て順次に機能することを意味する。受信状態機械404は
受信コマンドメモリーの取扱かわれている顧客ラインに
対応する位置を読み出す。このメモリーはラインの以前
の状態を含んでいる。受信状態機械404はラインの以前
の状態を使用し、ラインの新らしい状態を決定するため
に受信された新らしいビツトを付け加える。受信状態機
械404がラインの新らしい状態を決定したとき、これは
受信状態メモリーの取扱かわれているラインに対応する
記憶位置に新らしい状態を書き込む。もし新しい状態に
よつてステータスの変化が生ずれば、そのステータスは
受信ステータスFIFO403に書き込まれる。次に受信チヤ
ネルカウンタ405は増分し、次の顧客ラインについて同
一の機能が実行される。このプロセスは128本の顧客ラ
インについて連続的に繰返される。

フオーマツタ207の送信部について考えよう。送信部は
送信状態機械409、送信状態メモリー406、送信コマンド
メモリー407、送信ステータスFIFO408および送信チヤネ
ルカウンタ410を含んでいる。送信状態機械409は前述し
た実際のフオーマツテイング機能を実行する。送信状態
メモリー406は128人の顧客の各々に対して別々の40ビツ
トの記憶位置を含み、送信状態機械409が各顧客ライン
の現在の状態を記憶し、新らしいビツトに作用する前に
状態を検索し、次にメモリーに新らしい状態を書き込め
るようになつている。送信コマンドメモリー407は128人
の顧客の各々に対して16ビツトの記憶位置を提供する。
これらの記憶位置はDMAプロセツサ209によつて書き込ま
れ、フオーマツタ207によつて読み出され、DMAプロセツ
サによつて、ボーレイト、データフオーマツトその他の
ような種々のコマンドメツセージの他に送信データバイ
トを通すのに使用される。送信ステータスFIFO408はフ
オーマツタ207からDMAプロセツサ209に対してステータ
ス情報を通すのに使用される。このステータス情報は新
らしいデータバイトの要求であるか、あるいはフレーム
がアボートされたというメツセージである。ステータス
情報の他に、各FIFOの内容はまたその内容が関連する顧
客番号を含んでいる。これは送信チヤネルカウンタ410
から得られる。

フオーマツタ207の送信部はケーブル412とDMAプロセツ
サ209を経由して一時に１バイトずつDMAプロセツサ209
からパケツトを受信する。このデータバイトはケーブル
413のアドレスによつて送信コマンドメモリー407の正し
い記憶位置に書き込まれる。実際の書き込みは導体415
上の信号によつてマイクロプロセツサ501から制御され
る。送信チヤネルカウンタ410は連続的に０から127まで
計数するが、これは128人の顧客に対応する。送信チヤ
ネルカウンタが増分するたびに、次のような動作が生ず
る。送信状態機械409は同時に送信状態メモリー406を読
み、顧客ラインの前の状態を判定し、送信コマンドメモ
リー407を読む。送信状態機械409はこれらのメモリーか
らの情報を使用して顧客ラインの新らしい状態を決定
し、顧客に送出されるべきデータビツトを決定する。送
信状態機械は次にそのラインが取扱かわれている顧客に
関連した送信状態メモリーの記憶位置に新らしいライン
状態を入れる。もし送信状態機械409が送信コマンドメ
モリー407から新らしいデータバイトを取り入れたとき
には、これは送信状態FIFO408に新らしいバイト要求を
与えることによつてその顧客に対する他のデータバイト
を要求する。このFIFOの内容には次のバイトの要求に関
連した顧客番号がある。この顧客番号は送信チヤネルカ
ウンタ410から得られる。送信チヤネルカウンタ410は次
に増分され、次の顧客ラインについて回路動作が繰返さ
れる。このシーケンスを使用して送信状態機械409はこ
れらの二つの多重化されたビツトの流れの送信を交互に
行なう。一方の多重化されたビツトの流れはケーブル42
3を通してグループ分配回路205に転送され、他方の多重
化されたビツトの流れはケーブル424を通してグループ
分配回路に転送される。

DMAプロセツサ209は第５図に詳細に図示されている。DM
Aプロセツサ209はフオーマツタ207と主メモリー211の間
の基本的インタフエースである。送信方向においては、
DMAプロセツサ209は主メモリー211を読み、128人の顧客
の任意のものに向いたパケツトを抽出する。パケツトは
一時に１バイトずつ読み出され、システムバス220を通
してDMAプロセツサ209に転送される。DMAプロセツサ209
は次にケーブル412と413を経由してフオーマツタ207に
対してバイトを転送する。受信方向ではDMAプロセツサ
は128人の顧客の内の任意のものからのデータを一時に
１バイトずつケーブル412を通して、フオーマツタ207か
ら受信する。DMAプロセツサ209は次にシステムバス220
を経由して主メモリー211にこれらのバイトを書き込
む。

DMAプロセツサ209は主プロセツサ225、主メモリー211お
よびフオーマツタ207の間の通信に使用される多数の論
理および記憶素子を含んでいる。まずメモリー素子につ
いて述べる。次にデータの流れの説明と関連して論理素
子について述べることとする。

主プロセツサ225とDMAプロセツサ209の間の通信はグロ
ーバルコマンドメモリー511、グローバルステータスメ
モリー512、チヤネルコマンドFIFO507、チヤネルステー
タスFIFO508および共用メモリー506を経由して行なわれ
る。グローバルメモリー511および512はDMAプロセツサ2
09の全体の動作に影響のあるコマンドと返送のステータ
ス情報のために使用される。チヤネルFIFO507と508は顧
客当りのチヤネル動作に影響するコマンドと返送のステ
ータスのために使用される。主プロセツサ225からグロ
ーバルコマンドメモリー511に与えられるグローバルコ
マンドには初期化あるいは故障の間にだけ生ずる初期化
と割込みのコマンドを含んでいる。グローバルステータ
スメモリー512から与えられるステータス情報は種々の
誤りと割込みのメツセージを含んでいる。

チヤネルコマンドFIFO507は主プロセツサ225からDMAプ
ロセツサ209に対してチヤネル当りのコマンドを与える
のに使用される。各々のFIFOの内容はコマンドとそのコ
マンドが適用される顧客番号を含んでいる。内容のコマ
ンド部は顧客に送出するべきパケツトが準備されている
という表示や保守の目的でデータをループさせるコマン
ドのようなものを含んでいる。データをループさせるコ
マンドはデータ加入者インタフエース104をテストする
のに使用される。さらに、コマンド部はそれがセツトさ
れると、DMAプロセツサ209を動作して、特定の顧客のた
めの追加のコマンド情報を含む共用メモリー506の部分
を読むようなビツトを含んでいる。

チヤネルステータスFIFO508はDMAプロセツサ209から主
プロセツサ225に対してステータス情報をステータスビ
ツトとして与えるのに使用される。各々のFIFOの内容は
FIFOが適用される顧客番号とステータス情報を含んでい
る。ステータス情報は正しい顧客に対するフレームの送
信が成功したことを示す送信良、顧客からのフレームが
正しく受信され主メモリー211に転送されたことを示す
受信良、あるいは顧客に割当てられたバツフアが使用さ
れていることを示す第１バイト受信のいずれかである。
これは主プロセツサ225に対して、これが今顧客からの
それ以上のメツセージをDMAプロセツサ209が受信するた
めには、その顧客に対して他のバツフアを割当てなけれ
ばならないことを示す警告となる。さらに、このFIFOに
よつて種々の保守ステータスレポートが転送される。

共用メモリー506は主プロセツサ225とDMAプロセツサ209
によつて読み書きされる。共用メモリー506は128人の顧
客の各々に対して16ワード（32バイト）の別々のメモリ
ーブロツクを含む。この中には、次に記憶位置を含んで
いる。受信顧客に対して送信されるべきデータバイトを
含む主メモリー211中のアドレスである送信開始アドレ
ス；指定された顧客に対して送信されるべき主メモリー
211に記憶されたフレーム中の全バイト数である送信バ
イトカウント；指定された顧客から受信されたデータが
書き込まれるべき主メモリー211中のアドレス；指定さ
れた顧客からのデータが書きこまれるバツフアの長さで
ある受信長；および、実際に受信されたバイトの総数で
あるバイトカウントがそれである。各々の顧客について
共用メモリー506中にある他のワードとして保守情報を
運ぶワードがある。共用メモリー506については第19図
に関連して詳しく述べる。

DMAプロセツサ209とフオーマツタ207を通して主メモリ
ー211から顧客100へのフレームの伝送の例を考えよう。
データが主メモリー211から転送される前に、主プロセ
ツサ225は送信開始アドレスとフレームのバイトカウン
トを次のように共用メモリー506に転送する。主プロセ
ツサ225はシステムバス220に開始アドレスとバイトカウ
ントを与える。主プロセツサ225によつて送られたアド
レスは顧客100に関連した共用メモリー506の位置であ
る。情報はパリテイの極性を確認するパリテイ論理509
を通過する。この情報は次に共用メモリー506中の正し
い部分に書き込まれる。ここでDMAプロセツサ209はフレ
ームの受信の準備ができたことになる。

主プロセツサ225はDMAプロセツサ209に対して、チヤネ
ルコマンドFIFO507を通して顧客100に対して送信する準
備ができたフレームが存在することを知らせる。このコ
マンドはシステムバス220を通して与えられ、パリテイ
論理509を通過する。主プロセツサ225によつて送信され
るアドレスはチヤネルコマンドFIFO507に関連したアド
レスであり、主プロセツサ225からのFIFOデータはその
内容の一部として（この場合は顧客100である）顧客番
号を含んでいる。マイクロプロセツサ501は次にチヤネ
ルコマンドFIFO507を読み、顧客100に対して送信する準
備ができたフレームが存在することを判定する。マイク
ロプロセツサ501は顧客100に関連した共用メモリー506
の位置を読み、DMA論理504を動作して共用メモリーによ
つて指定される主メモリー211の位置から第１バイトを
読む。この第１バイトはシステムバス220を通してDMAプ
ロセツサ209に転送される。マイクロプロセツサ501は次
に付勢回路503を通してフオーマツタインタフエース502
を起動し、次のようにしてデータバイトが送信コマンド
メモリー407に転送されるようにする。DMAプロセツサ20
9はフオーマツタ207に対して送信メモリーの書き込みが
行なわれることを示す信号を導体415を通して送信す
る。次にDMAプロセツサはケーブル412と413を通してバ
イトを転送する。ケーブル412は実際のデータを転送
し、ケーブル413は顧客100に関連した送信コマンドメモ
リー407中のアドレスである。次に送信状態機械は送信
コマンドメモリー407を読み、データバイトの処理を開
始する。フオーマツタ207はただちに送信ステータスFIF
O408に次バイト要求を与えることによつて次のデータバ
イトを要求する。このFIFOの内容はその内容の一部とし
て顧客番号（この例では、顧客100）を含む。フオーマ
ツタ207はDMAプロセツサ209に対して導体420を通して信
号を送信することによつて送信ステータスFIFO408に内
容を入れたことを指示する。

DMAプロセツサ209は導体418上の信号によつて送信ステ
ータスFIFOを読み、フオーマツタ207が間もなく顧客100
の次のデータバイトを必要とすることを判定し、先に述
べた方法を使用して主メモリー211から次のバイトを読
む。このプロセスはDMAプロセツサ209が主メモリー211
からフレーム全体を読み、そのフレームをフオーマツタ
207に転送し終わるまで継続する。主プロセツサは伝送
が始まる前に共用メモリー506にフレームの長さを入れ
るので、この最後のバイトがわかることになる。DMAプ
ロセツサ209はバイトが読まれるたびに増分されるカウ
ンタを持つており、このカウンタをフレームに含まれる
バイトカウントと比較する。最後のバイトがフオーマツ
タ207に転送されてしまつたとき、DMAプロセツサ209は
フオーマツタ207に対して、送信コマンドメモリー407に
メツセージ終了コマンドを与えることによつて、最後の
バイトが転送されたことを知らせる。フオーマツタはこ
のメツセージ終了コマンドに応動して顧客100に送られ
るフレームの終りにCRCコードを付加する。

顧客100からフオーマツタ207とDMAプロセツサ209を通し
て主メモリー211にゆく受信データの流れの例を考えよ
う。顧客100およびグループ分配回路205に接続された他
の顧客からのデータは導体421を通して多重化された直
列のビツトの流れとしてフオーマツタ207に送られ、受
信状態機械404によつてフオーマツト化される。受信状
態機械404が顧客からの完全なバイトを組立てたとき
に、これはこのバイトを受信状態FIFO403に書き込む。F
IFOの内容の一部は、それに対してこの内容が与えられ
るべき顧客番号（この例では、顧客100）である。フオ
ーマツタ207は次にDMAプロセツサ209に対して、導体426
上の信号を与えることによつて、受信状態FIFOに内容を
入れたことを知らせる。DMAプロセツサ209は導体419に
信号を与えることによつて受信状態FIFOを読み、これに
よつてFIFOの内容はケーブル412を通してDMAプロセツサ
209に転送されることになる。

DMAプロセツサ209が一度受信データバイトを読むと、こ
れは共用メモリー506の顧客100に関連した位置を読み、
主メモリー211のどのバツフアにバイトが書き込まれた
かを判定する。これと同時にDMAプロセツサはチヤネル
状態のFIFO508に内容を書き、顧客100からのフレームの
第１バイトが受信され、主メモリー211に書き込まれる
べきことを示す。これは主プロセツサ225に対して、次
のフレームを受信できるようにするために顧客100に対
して他のバツフアを割当てなければならないという表示
になる。DMAプロセツサ209は次にDMA論理504を経由して
主メモリー211に第１バイトを書く。このプロセスはDMA
プロセツサ209が顧客100から主メモリー211への全フレ
ームを書いてしまうまで継続する。フレームの最終バイ
トが受信されると、フオーマツタ207はDMAプロセツサ20
9に対して受信ステータスFIFOの内容によつてこの事実
を知らせる。顧客100から全フレームが正しく受信され
てしまい、主メモリー211に正しく書き込まれてしまう
と、DMAプロセツサ209はチヤネルステータスFIFO508に
内容を与え、顧客100からのフレームが正しく受信され
たことを知らせる。フレームの転送中の任意の時点で誤
りが表示されると、フレームが正しく受信されなかつた
という内容がチヤネルステータスFIFOに入れられる。

制御バツフア208については第６図に詳細に示されてい
る。制御バツフア208は主プロセツサ225と128本のライ
ン回路の各々の間の通信路となる。この通信路はモデム
動作のためのリンギング検出およびキヤリヤ検出のよう
な制御およびステータス情報として使用される。

制御バツフア208はシステムバス220を経由して主プロセ
ツサ225から制御情報を受信し、この制御情報をグルー
プ分配回路205あるいは206を通して適切なライン回路に
与える。適切なライン回路はこの制御情報を受信し、制
御情報に応動して適切なステータス情報を付加し、制御
情報（これはエコーである）と適切なステータス情報を
制御バツフア208に返送する。主プロセツサ225は次に制
御バツフア208からのステータスとエコーされた制御情
報を読み、周知のプログラム手法を使用して二つの制御
情報の組を比較することによつてエコーされた制御情報
が送信された制御情報と等しいかどうかを確認する。

制御バツフア208はバスインタフエース論理回路618を経
由してシステムバス220に主プロセツサ225からの制御情
報を受信する。この制御情報は次にマルチプレクサ610
を経由してバツフア601の主プロセツサ225によつて指定
されたアドレスに書き込まれ、アドレスデコーダ616に
よつて復号される。バツフア601は128人の顧客の各々に
ついて別個の記憶位置を持つている。これらの記憶位置
は制御データ用の１ワードとステータス用とエコーされ
た制御ワードの戻り用の１ワードを提供する。２個のア
ドレスビツトと８個のデータビツトを持つ614.4kb/秒の
制御データは制御バツフアのデータバス635と出力シフ
トレジスタ606を経由して適切なグループ分配回路205あ
るいは206に送信される。制御データが送信されるグル
ープ分配回路はマルチプレクサ602によつて選択され
る。最後の制御データビツトを受信してから１ビツト時
間後に、データを受信したライン回路は８ビツトの制御
ビツトをエコーとして出し、その２ビツト時間後で、ラ
イン回路は制御データビツトに応動して８ビツトのステ
ータスビツトを送出する。制御ビツトとステータスビツ
トはデマルチプレクサ603を通り、シフトレジスタ607に
シフトされる。ここからこれらは制御バツフアデータバ
ス635を通してバツフア601の適切な位置に書き込まれ
る。アドレスはラインカウンタ612によつて決定され
る。主プロセツサ225は個々のライン回路から返送され
たステータス情報を抽出するために、バツフア601を周
期的に読む。

制御ワードが送られる個々のライン回路はラインカウン
タ612によつて発生され制御ワードと共に送られる２ビ
ツトのアドレスに関連して使用されるライン回路アドレ
スによつて決定される。ライン回路アドレスはデータ加
入者インタフエース104に関連した32個のライン回路カ
ードのひとつのアドレスである。各々のライン回路カー
ドに含まれた４本のライン回路の内の特定のものを識別
するために２ビツトのアドレスビツトが使用される。例
えば、“00"のアドレスビツトの組合せはライン回路カ
ード201−１の顧客100に関連したライン回路を指定し、
“01"のアドレスビツトの組合せはライン回路カード201
−１の顧客101に関連したライン回路を指定する。

制御およびステータスデータの完全性は二つの方法で保
護される。そのひとつはパリテイチエツク方式であり、
その第２はデータを受信する顧客に対応するアドレスが
正しいことを確認することである。アドレスチエツクは
次の方法で動作する。初期化の間に、ラインカウンタ61
2とチエツクカウンタ613は主プロセツサ225によつて同
一の値に設定される。これらの二つのカウンタはライン
カウンタ612が128人の顧客の各々に対して増分されるの
と同期して走行する。ケーブル632とマルチプレクサ604
を経由して制御バツフア208によつて送られるアドレス
はデマルチプレクサ605とケーブル630を経由して関連す
るグループ分配回路によつて返送される。返送されたア
ドレスはチエツク比較器615によつてチエツクカウンタ6
13からのアドレスと比較され、もし差があれば、チエツ
ク比較器615は割込み論理617を経由して主プロセツサ22
5に知らせる。

パリテイチエツクは次のようにして動作する。制御バツ
フア208は“プロメナード”パリテイ方式によつて、128
本のライン回路の各々への各制御ワードに対して、１ビ
ツトのパリテイビツトを送出するが、これは次のように
動作する。制御バツフア208は通常は奇パリテイを送
る。しかし、128本のライン回路の各々に対して１個の
制御ワードを送る各サイクルに、正確にひとつのライン
回路は偶パリテイを受信する。偶パリテイを受信するラ
イン回路は各サイクルについて１だけ変化し、これは12
8本のライン回路の各々が偶パリテイを受信するまで続
く。このパターンはこうして繰返される。例えば、制御
ワードを送出する第１サイクルの間に、顧客100に関連
したライン回路は偶パリテイを受信し、第２のサイクル
の間には、顧客101に関連したライン回路は偶パリテイ
を受信する。これは128本のライン回路の各々が偶パリ
テイを受信するまで継続する。制御ワードと共に偶パリ
テイを受信するライン回路はそのワードを無視し、パリ
テイレジスタ609にパリテイ誤りを返送する。主プロセ
ツサ225はパリテイ誤りを返送したライン回路をパリテ
イ誤りを返送するように選択されたライン回路と比較す
ることによつてライン回路をテストする。

偶パリテイを受信したライン回路はプロメナードパリテ
イカウンタ611によつて判定され、これは０から127まで
順次に計数を行なう。プロメナードパリテイ比較器614
はプロメナードカウンタ611からの計数信号とケーブル6
32からのライン回路アドレスを受信する。従つて、その
番号がそのときプロメナードパリテイカウンタ611中に
あるライン回路は、プロメナードパリテイ比較器614か
らパリテイチエツク発生器608に送信される偶パリテイ
を導体631上の信号を通して受信する。すべてのパリテ
イビツトは制御ワードと共に出力シフトレジスタ606を
経由して個々のライン回路に転送される。128本のライ
ン回路の各々は各々の返送されたステータスワードと共
にひとつのパリテイビツトを返送する。このパリテイビ
ツトは返送されたステータスおよび制御ワードの16ビツ
トのすべてにわたつて計算される。このパリテイビツト
は受信されたライン回路のパリテイビツトと同一の極性
を持つ。従つて、もしライン回路が偶パリテイを受信す
ると、これは偶パリテイを返送し、もし奇パリテイを受
信すると、これは奇パリテイを返送する。パリテイ検査
／発生器608は入力シフトレジスタ607を通してライン回
路から返送されたパリテイを送信されたパリテイ（これ
は導体631上の信号から得られる）と比較する。この比
較が不一致であると、パリテイ誤りの表示となり、パリ
テイチエツク回路608がパリテイレジスタ609にパリテイ
誤り表示を書くことになる。このレジスタは主プロセツ
サ225によつて周期的に読み出され、パリテイ誤りの表
示が行なわれることになる。

グループ分配回路205は第７図に詳細に図示されてい
る。グループ分配回路206はグループ分配回路205と同等
である。送信方向では、グループ分配回路205はケーブ
ル217上からフオーマツタ207からの２つの多重直列ビツ
ト流を受信する。一方のビツト流即ちデータビツト流は
ケーブル217の導体720で受信され、他方のビツト流即ち
パリテイビツト流はケーブル217の導体721で受信され
る。データビツト流は、グループ分配回路205に接続さ
れている64個の顧客の各々について１データビツトを有
し、そしてパリテイビツト流はグループ分配回路205に
接続されている64個の顧客の各々について１パリテイビ
ツトを有する。グループ分配回路205はパリテイビツト
流からのパリテイビツトとデータビツト流からのデータ
ビツトとを多重化して、ライン回路カード201−１及び2
01−16のような16個のライン回路カード各々に対しその
多重化したものを並列に送出する。受信方向では、グル
ープ分配回路205は16個のライン回路の各々から並列に
データおよびパリテイビツトを受信し、これらを二つの
直列のビツトの流れに多重分離し、一方のビツトの流れ
がデータを含み、他方のビツトの流れがグループ分配回
路205に接続された64人の顧客の各々からのパリテイを
含むようになつている。直列のビツトの流れはケーブル
217を通してフオーマツタ207に転送される。このデータ
転送に加えて、グループ分配回路205は制御バツフア208
との間で制御情報を送受する。

グループ分配回路205は三つの部分に分割されている。
送信データおよびパリテイ、受信データおよびパリテイ
およびステータスと制御である。送信データとパリテイ
の部分はシフトレジスタ701と703、レジスタ702と704、
それにマルチプレクサ705を含む。さらにカウンタ706は
三つのすべての部分のタイミングをケーブル913上のシ
ステムクロツク250からの信号によつて制御する。ケー
ブル913からのタイミング信号はさらにANDゲート711と
導体733を経由してライン回路201−１乃至201−16に分
配される。

送信データとパリテイは導体720および721によつてフオ
ーマツタ207から受信される。送信データはレジスタ701
にシフトされ、送信パリテイはレジスタ703にシフトさ
れる。各レジスタに16ビツトがシフトされてから、レジ
スタ701中のビツトはレジスタ702に転送され、レジスタ
703中のビツトはレジスタ704に転送される。カウンタ70
6はレジスタ702と704を交互に動作する。それぞれのレ
ジスタが動作されたとき、その内容はマルチプレクサ70
5を通して、導体215−１乃至215−16を通して16個のラ
イン回路カード201−１乃至201−16の各々に転送され
る。従つて、16個のライン回路の各々は同時に１ビツト
のデータを受信し、それに続いて１ビツトのパリテイを
受信する。各ライン回路にはそれに４人の顧客が接続さ
れており、これは“a"乃至“d"と名付けられている。前
述したデータとパリテイビツトを送信する動作の第１サ
イクルの間に、“a"と名付けられた16人の顧客の各々は
１ビツトのデータとそれに続く１ビツトのパリテイを受
信する。第２サイクルの間に、“b"と名付けられた各顧
客の各々は１ビツトのデータと１ビツトのパリテイを受
信する。このプロセスは“c"および“d"と名付けられた
各顧客について続けられる。

16本のライン回路の各々は導体216−１乃至216−16を通
してグループ分配回路205に対して１ビツトのデータと
それに続く１ビツトのパリテイを受信する。カウンタ70
6の制御によつて16ビツトのデータはレジスタ708に書き
込まれ、16ビツトのパリテイはレジスタ710に書き込ま
れる。レジスタ708と710がビツトを受信した後で、これ
らのビツトはシフトレジスタ707（受信データビツトに
ついて）とレジスタ709（受信パリテイビツトについ
て）に転送される。次にレジスタ707と709の内容は導体
724と725を通して直列にフオーマツタ207に転送され
る。顧客“a"乃至“d"の各々のビツト位置を決めるサイ
クルは前述した送信サイクルと同一である。

グループ分配回路205のステータスおよび制御部はデマ
ルチプレクサ712、713とマルチプレクサ714および誤り
チエツク回路715から成つている。グループ分配回路205
は制御バツフア208から導体727を通して制御ワードを、
アドレスバス726を通してライン回路アドレスを受信す
る。ライン回路アドレスとそれに関連した制御ワードを
受信した後で、グループ分配回路205アドレスバス726上
のアドレスによつて決定される特定のライン回路に対し
て、導体730−１乃至730−16を通して付勢信号を発生
し、デマルチプレクサ713と導体731−１乃至731−16を
経由して関連するライン回路に対して制御ワードを与え
る。制御ワードを受信した後で、関連するライン回路は
制御ワードを返送し、この後でステータスワードを送
る。制御ワードとステータスワードは関連する導体732
−１乃至732−16を通してグループ分配回路によつて受
信され、マルチプレクサ714とケーブル728を通して制御
バツフア208に送られる。さらにグループ分配回路205は
アドレス返送バス740を通してライン回路アドレスをエ
コーする。誤りチエツク回路715はステータス線を通し
てパリテイを検査し、以下に説明するマルチセレクト誤
りを見付け、導体729を通して割込み論理617（制御バツ
フア208中にある）に対して誤りを報告する。

誤りチエツク回路715については第８図に詳述されてい
る。誤りチエツク回路715は、ステータスワードを返送
するように選択されなかつたライン回路がステータスワ
ードを返送したとき、あるいは２以上のライン回路が同
時にステータスワードを返送したときに生ずる誤りであ
るマルチセレクト誤りを検出する。誤りチエツク回路71
5は16個のライン回路カードの各々のステータスリード
に従つてパリテイを発生し、発生されたパリテイを予定
パリテイと比較するように動作する。予定パリテイとは
ステータスワードを返送するように現在選択されている
16個のライン回路カードの１つで予定されているパリテ
イ内容である。

各ビツト時間の間に、バツフア801は導体732−１乃至73
2−16を通して16個のラインカード回路の各々からのス
テータスリードを問合せる。正常な動作の間には、16個
のライン回路カードの内の１つだけがそのビツト時間の
間にステータスビツトを実際に返送し、他の15個のライ
ンカード回路は“0"を返送する。ステータスビツトを返
送するように選択されたライン回路カードはアドレスリ
ード811−１乃至811−４上の４ビツトのアドレスによっ
て決定される。このアドレスを用いてデータセレクタ80
2はパリテイ発生器803とインバータ807へパリテイの予
定された内容を送信するために、導体806の条件付けを
行う。パリテイの予定された内容はステータスリード73
2−１乃至732−16の選択されたものの状態から決定され
る。例えば、導体732−１乃至732−16の選択された導体
上の“0"はインバータ807によって反転され、パリテイ
発生器803が偶パリテイを予定するようになる。同様
に、導体732−１乃至732−16の選択された導体上の“1"
はインバータ807によって反転され、パリテイ発生器803
が奇パリテイを予定するようになる。パリテイ発生器80
3は16本のステータスリード732−１乃至732−16のすべ
てで発生されたパリテイをステータスリード732−１乃
至732−16の選択されたものの上の予定パリテイと比較
し、導体808上に信号を発生する。パリテイの内容が一
致すれば、パリテイ発生器803は導体808上に“1"を発生
し、これはフリツプフロツプ804をセツト状態の保つ。
パリテイの内容が一致しないと、パリテイ発生器803は
導体808上に“0"を発生し、これがフリツプフロツプ804
をリセツトする。フリツプフロツプ804がリセツトされ
ると、誤り表示が導体729を通して（制御バツフア208上
にある）割込み論理に与えられる。フリツプフロツプ80
4のタイミングは導体809とインバータ805のタイミング
信号によって制御される。

システムクロツク250は第９図に詳細に図示されてい
る。システムクロツク250はフオーマツタ207、DMAプロ
セツサ209および個々のラインカード回路に対して（グ
ループ分配回路205および206を通して）主クロツク信号
を与える。１次クロツク信号は12.288MHzであり、これ
は水晶発振器901によつて発生される。前述した回路の
クロツク信号は種々の周波数分割器とデコーダによつて
発生され、ケーブル913乃至916を通して種々の回路に分
配される。水晶発振器901は自走型でも、あるいは導体9
17を通して外部信号によつて同期されるものであつても
良い。

クロツク同期は次の方法で行なわれる。発振器901は12.
288MHzの信号を発生し、これは分割器905によつて3072
逓降されて4kHzの信号を発生する。この4kHzの信号は導
体918を通して排他的ORゲート904に送られる。排他的OR
ゲート904はまた導体918と分割器906を通しても4kHzの
信号を受信する。排他的ORゲート904はこれらの4kHzの
信号を比較して、同期を保つために、導体919を通して
発振器901に対するフイードバツク信号を発生する。同
期チエツク回路903もまた二つの4kHzの信号を受信し、
もし同期チエツク回路が同期が失なわれたことを検出す
ると、これは同期ロス信号を発生し、これは導体920を
通して割込み論理617に送られる。

発振器901からの基本周波数は分割器907と908によつて
分割され、P1およびP2クロツク信号を発生するためにデ
コーダ910に送られる。このP1とP2の信号はケーブル915
を通してフオーマツタ207に送られ、読み出しと書き込
みの機能を制御するのに使用される。分割器908の出力
はまた307.2kHz、614.4kHzおよび1.228MHzの信号を発生
するのに使用される。この307.2kHzの信号はケーブル91
5を通してフオーマツタ207に送られ、顧客データを多重
化するのに使用される。614.4kHzの信号はケーブル915
を経由してフオーマツタ207に与えられ、ケーブル913と
914を経由してグループ分配回路205と206に与えられ
る。フオーマツタ207においては、この信号はそれから
フオーマツタ207中の他のクロツク信号が発生される主
クロツク信号として用いられる。グループ分配回路205
および206においては、この信号はライン回路カードの
各々についてのフレーミング信号として用いられる。こ
の1.228MHzの信号はケーブル915を通してフオーマツタ2
07に与えられ、導体916を通してDMAプロセツサ209に与
えられる。DMAプロセツサ209とフオーマツタ207はこの
信号を使用して、受信コマンドメモリー402と送信コマ
ンドメモリー407へのアクセスの競合を防止する。

分割器908の出力はまたは分割器909に与えられて、デコ
ーダ911を通して4.8kHzのフレームクロツクを発生す
る。この信号はケーブル915を通してフオーマツタ207に
与えられ、顧客ラインの4800ボーの周波数に対応してい
る。分割器909の出力は二つのフレーミング信号を発生
する。一方の信号はケーブル913を通してグループ分配
回路205に与えられ、他方の信号はケーブル914を通して
グループ分配回路206に与えられる。遅延回路912はケー
ブル913と914の信号の間に1.63マイクロ秒の遅延を与え
る。

送信状態機械409は第10図に詳細に図示されている。送
信状態機械409はプログラマブル論理アレイ（PLA）と一
体となつて実際の送信データのフオーマツト形式を行な
うように動作する多数のハードウエア構成要素から成つ
ている。以下の説明は顧客100に関連する送信データに
関連するが、送信状態機械409は他の127人の顧客につい
ても送信データのために同様の機能を実行する。送信状
態機械409は次のようなフオーマツト形成機能を実行す
る。回線が空きである時間の間は空きパターン（連続的
“1"）を送信する。必要なときにはアボート（７個の連
続的“1"）を顧客に対して現在送信されているパケツト
を無視すべきであることを示す信号として送信する。各
パケツトの始めと終りおよび回線が空きではないがパケ
ツトを送信していないときにフラグパターン（0111111
0）を連続的に送信する。ビツトスタツフを実行する。
パケツトが送信されているときにCRCコードを連続的に
計算する。パケツトのCRCフイールドに全パケツトにつ
いて計算されたCRC符号を入れる。

PLA1001は送信状態機械409の論理回路を含んでいる。PL
A1001は送信コマンドメモリー407を通してDMAプロセツ
サ209からデータおよび制御情報を受信する。送信状態
機械409は送信チヤネルカウンタ410の制御下に一時に１
ビツトずつフオーマツト化機能を実行する。送信チヤネ
ルカウンタ410は０から127まで連続的に計数し、送信チ
ヤネルカウンタの現在の値はそのデータが現在フオーマ
ツト化されている顧客の番号となる。１ビツトのフオー
マツト化が行なわれたあと、送信状態機械409は送信状
態メモリー406中の顧客100のラインの状態を記憶する。
送信状態機械409の内容が送信チヤネルカウンタ410を通
して、顧客100の次のビツトをフオーマツト化するよう
に進むときに、送信状態機械409は送信状態メモリー406
を読んでラインの現在の状態を判定し、新らしいビツト
に対してフオーマツト化機能を実行し、次に送信状態メ
モリー406に対してラインの新らしい状態を書く。DMAプ
ロセツサ209が新らしいデータバイトを読むたびに、こ
れは送信コマンドメモリー407のトグルビツトフイール
ドの状態を反転する。DMAプロセツサによつて送信され
たトグルビツトフイールドの状態は送信状態メモリー40
6のトグルビツトフイールドにコピーして記憶される。
その顧客100が送信チヤネルカウンタ410によつて歩進す
るにつれて、排他的ORゲート1021は導体1047と1048を経
由してトクルビツトフイールド1046と1050の極性を比較
する。もし排他的ORゲート1021がこれらの二つのビツト
の極性の不一致を検出して（新らしいデータバイトが送
信コマンドメモリー407に書き込まれたことを表示した
ときには）排他的ORゲート1021は導体1049上の信号を通
して、これをPLA1001に示す。PLA1001はこの信号に反応
してデータの転送に進む。

送信状態機械から顧客への正常のデータ転送は、次のよ
うな方法で行なわれる。DMAプロセツサ209からのデータ
は送信コマンドメモリー407のフイールド1019の内容に
よつてフオーマツタ207に転送される。フイールド1019
からのデータは導体1053を通してPLA1001の制御下にバ
ス1052、データセレクタ1007およびバス1056を経由して
フイールド1017に転送される。各タイムスロツトの間
で、フイールド1017中のデータは、次のようにしてビツ
トシフト回路1006によつて１ビツト位置だけ右へシフト
される。各タイムスロツトの間で、フイールド1017の内
容は導体1057を経由してビツトシフト回路1006に転送さ
れる。ビツトシフト回路1006は右へのシフト動作を実行
し、シフトされたデータを導体1053を通してデータセレ
クタ1007に転送する。次にデータセレクタ1007はバス10
56を通してシフトされたデータをフイールド1017に戻
す。フイールド1017からのデータの最下位のビツトはバ
ス1032を通してデータセレクタ1002に行く。PLA1001は
データセレクタ1002からの出力データとしてバス1032上
のデータを選択する。次にデータはバス1036を通してパ
リテイ発生器1005とバツフア1003および1004に与えられ
る。パリテイ発生器1005は各データビツトについてパリ
テイビツトを発生し、このパリテイビツトをバツフア10
03と1004に与える。バツフア1004はグループ分配回路20
5に関連したすべての顧客についてすべてのデータビツ
トとパリテイビツトを取扱かい、バツフア1003はグルー
プ分配回路206に関連したすべての顧客について、すべ
てのデータビツトとパリテイビツトを取扱かう。データ
およびパリテイビツトを送出するように選択されるバツ
フアは送信チヤネルカウンタ410からの送信信号によつ
て決定される。

ビツトスタツフ動作は次のように行なわれる。増分回路
1010、ANDゲート1011それにフイールド1015は共同動作
して連続した“1"の数を数える。データフイルド1017か
らの各データビツトは、データセレクタ1002を通してま
た導体1025を通してANDゲート回路1011に与えられる。
データフイールド1017にある最下位ビツト位置に含まれ
た各“1"によつて、増分回路1010が増分され、その結果
はケーブル1026を通してフイールド1015に入れられる。
データフイールド1017の最下位のビツト位置に含まれた
各々の“0"によつてANDゲート1011がフイールド1015を
０にリセツトする。フイールド1015の現在の計数値は増
分回路1010と５個の“1"検出器にケーブル1027を通して
与えられる。フイールド1015中の計数値が“5"に達し
て、５個の“1"が連続して送信されたことが検出される
と、５個の“1"検出器1008はこの事実を導体1060を通し
て受信PLA1001に知らせる。この信号によつてPLA1001は
データ選択回路1002を動作して、次のタイムスロツトの
はじめで、データの流れの中にスタツフの“0"を挿入す
る。これは選択するべき導体に“0"の信号を与え、これ
によつてバス1036を通してバツフア1003と1004およびパ
リテイ発生器1005に通すようにすることによつて実行さ
れる。ビツトスタツフ動作が行なわれるときには、受信
PLA1001はシフト回路1006に導体1059を通して信号を送
り、データをシフトしないようにする。

CRCの発生は次のようにして行なわれる。CRC発生器1008
は導体1040を通して各データビツトを受信し、それまで
に受信されたデータビツト（スタツフビツトを除く）に
ついて連続的にCRCを計算する。各CRC計算の後で、CRC
発生器1008は導体1039を通してフイールド1014に結果を
蓄積する。最後のデータバイトの最終のビツトが送出さ
れたあとで、CRC発生器1008は最後の計算されたCRC符号
を一時に１ビツトずつ、導体1061を通した、PLA1001の
制御下に、導体1033を経由してデータセレクタ1002にシ
フトする。PLA1001は次にデータセレクタ1002にケーブ
ル1031を通して計算されたCRC符号を出力として使用す
べきことを指示する。このCRC符号は一時に１ビツトず
つバツフア1003と1004それにパリテイ発生器1005に送ら
れる。

DMAプロセツサ209から新らしいバイトを得、パケツトの
終りでCRC符号を適切に送出するようにするために、完
全なバイトが送信されたときには、これをPLA1001に知
らせなければならない。完全なバイトが送出されたこと
の決定は次のようにして行なわれる。スタツフビツト以
外のビツトが送出されるたびに、PLA1001は導体1043上
の信号によつてビツト増分回路1013に対して信号する。
ビツト増分回路1013に信号が与えられるたびに、これは
ANDゲート回路1012と導体1044を経由してビツト計数フ
イールド1016を増分する。フイールド1016が８ビツトが
送出されたことを示すと、ケーブル1044を経由して８ビ
ツト検出器1018に信号が与えられ、これによつて８ビツ
ト検出器1018は導体1045上の信号を通して完全なバイト
が送出されたことを知らせる。PLA1001はこうしてANDゲ
ート回路1012と導体1042を経由してフイールド1016をク
リアする。

空きおよびフラグパターンはPLA1001とデータセレクタ1
002の制御下に送信される。これはPLA1001によつてケー
ブル1031を通して、導体1034と1035からの適切な“0"お
よび“1"の信号を選択することによつて行なわれる。

送信状態機械409の状態図は第11図乃至第14図に図示さ
れている。状態1100は送信状態機械409の初期状態であ
る。もしDMAプロセツサ209がアボートコマンドを発すれ
ば、送信状態機械409は状態1103、1101、1104、1105、1
106および1107を実行し、このシーケンスによつて、送
信状態機械409は送信ステータスFIFO408にアボートのエ
ントリーを入れ、一連の８個の“1"を送出する。もしDM
Aプロセツサ209がアボートコマンドを送出しなければ、
送信状態機械409は状態1102、1101、1104、1105、1106
および1107を実行し、このシーケンスによつて送信状態
機械は送信ステータスFIFO408にエントリーを入れるこ
となく、一連の８個の“1"を送出する。送信状態機械40
9はDMAプロセツサ209によつて空きあるいはアボートコ
マンドが送信されている間は状態1107に留まる。

DMAプロセツサ209が空きおよびアボートコマンドを取除
いたときには、送信状態機械409は状態1108乃至1111を
実行する。これによつてフラグパターンが次のように発
生される。状態1108では“0"を送出し、状態1109では、
これが５回繰返されるから５個の“1"を送出し、状態11
01では“1"を送出し、状態1111では“0"を送出する。状
態1111では“0"を送出する他に、ビツトカウントフイー
ルド1016をクリアし、CRCフイールド1014をプリセツト
し、送信状態メモリー406のトグルビツトフイールド104
6をクリアする。もし以下の条件のひとつが存在すれ
ば、状態1108乃至1111は連続的に繰返えされる。送信状
態FIFOが満杯である。最後のデータバイトが送出され
た、送信コマンドメモリー407のフイールド1051の送出
ビツトがセツトされていない、あるいは排他的ORゲート
1021からのトグルビツト出力（導体1049）によつて新ら
しいバイトがまだ受信されていないことが示されている
ときである。以上の条件がいずれも成立しないときに
は、状態1113が実行される。

状態1113が実行されたときには、いくつかの動作が行な
われる。第１に送信コマンドメモリー407のフイールド1
019に含まれた送信データがバス1052およびデータセレ
クタ1007を経由して送信状態メモリー406のデータフイ
ールド1017に転送される。データセレクタ1007は導体10
53を通してPLA1001によつて制御される。次にビツトカ
ウントフイールド1016は“1"だけ増分され、CRCフイー
ルドがCRC発生器1008と導体1039によつて現在の値に更
新され、ビツトシフト回路1006によつてデータフイール
ド1017中のデータが１ビツト位置右にシフトされ、導体
1054を通して次のバイト要求が送信ステータスFIFOに入
れられ、送信ステータスメモリー406のトグルビツトフ
イールド1046の極性が、送信コマンドメモリー407のト
グルビツトフイールド1050の極性と一致するように更新
される。最後に前述したように最初のデータビツトがデ
ータフイールド1017から適切なグループ分配回路に転送
される。状態1113が実行されたあとで、状態1112が実行
される。状態1112は状態1113と同様の方法でビツトカウ
ントフイールドの更新、CRCの計算、データの右シフト
およびデータビツトの送出を行なう。状態1112は５個の
“1"検出器1009が５個の連続した“1"を検出するか、８
ビツトが送出されるか、あるいは誤り条件が生ずるかす
るまで繰返して実行される。５個の“1"が検出されたと
きに、ビツトスタツフの機能を実行する状態1114が実行
される。状態1114はセレクタ1002とケーブル1031を通し
てデータの流れの中に“0"をスタツフするが、スタツフ
された“0"はビツトカウントフイールド1016を増分する
ことはない。状態1113、1112あるいは1114は次のように
全体のフレームが送出されるまで実行される。状態1113
は新らしいバイトの第１のビツトが送信される間に実行
される。状態1112は新らしいバイトの第１のビツトが送
信されたあとで実行される。状態1114はビツトの流れの
中に“0"をスタツフする必要があるたびに実行される。

全パケツトが送信されたあとで、送信状態機械409は状
態1117（もし正しいCRCを送信すべきとき）あるいは状
態1124（誤つたCRCを送信すべきとき）のいずれかを実
行する。パケツトの終りにはフイールド1055中の“1"で
示され、これは最後のバイトがDMAプロセツサ209からフ
オーマツタ207に転送されたことを示す。送信されるべ
きCRCのタイプはDMAプロセツサ209によつて書き込まれ
るフイールド1051によつて決定される。もしフイールド
1051が“0"であれば、正しいCRCが送信され、もしフイ
ールド1051が“1"であれば、誤つたCRCが送信される。
もし正しいCRCを送信すべきであれば、送信状態機械409
は変化1134を通して状態1117に行き必要に応じて状態11
17、1116、1118、1120および1121を実行する。状態1117
はCRCコードの第１ビツトをCRC発生器1008からデータセ
レクタ1002に転送し、CRCフイールド1014を更新し、ビ
ツトカウントフイールド1016を更新し（これはCRCフイ
ールドで送信されるビツトの数を計数する。）送信ステ
ータスFIFOに次のバイトの要求を与える。このFIFOの内
容はDMAプロセツサ209に対して、フオーマツタ207が今C
RCビツトを送信していることを知らせる。状態1116と11
20は各CRCビツトが送信されたあとで、CRCコードの各ビ
ツトを送信し、フイールド1016を増分する。さらに状態
1118と1121は必要に応じてビツトスタツフ動作を実行す
る。最後のCRCビツトが送信されたあとで、状態1122、1
123あるいは1115はパケツトの終了フラグパターンを送
信するために実行される。このとき、送信状態機械409
は次のパケツトを送信するために変化1135を通して状態
1111に戻る。

DMAプロセツサ209がフイールド1051を通して、誤つたCR
Cを送信すべきことを示すと、送信状態機械409は状態11
24乃至1126に進む。状態1124乃至1126は16ビツトの交互
の“0"と“1"である誤つたCRCパターンを発生する。誤
つたCRCビツトの数はフイールド1016を通して保たれ
る。

受信状態機械404は第15図に詳細に図示されている。受
信状態機械404はプログラマブル論理アレイ（PLA）と実
際の受信データのフオーマテイングを実行するように共
同動作する多数の関連するハードウエアコンポーネント
から成つている。以下の説明は顧客100に関連する受信
データに関するものであるが、受信状態機械404は他の1
27人の顧客の各々に関しても受信データのために同様の
機能を実行することが理解されるであろう。受信状態機
械404は次のようなフオーマツト化機能を実行する。フ
ラグとパケツトの識別、ビツトのアンスタツフ、キヤラ
クタの組立てとそのDMAプロセツサ209への引きわたし、
各入来パケツトについてのCRCの計算とチエツク、各フ
レームの終りでのCRCステータスの良否のDMAプロセツサ
の通知、アボートされたフレームの検出とアボートされ
たフレームについてのDMAプロセツサ209への通知、ライ
ン空き状態のDMAプロセツサ209への通知がそれである。
これらのフオーマツト化機能に加えて、受信状態機械40
4はまた送信データ路から直接受信データ路にループし
て両方のデータ路をテストする機能を持つている。

受信状態機械404は128人の顧客の各々についてフオーマ
ツト化の機能を実行する。128人の顧客の各々について
のデータとパリテイはケーブル421および422を経由して
グループ分配回路205および206から受信される。現在の
入来したビツトが接続される顧客は受信チヤネルカウン
タ405によつて決定される。受信チヤネルカウンタ405は
49にプリセツトされ、127から０に戻り続けて48まで計
数する。このプリセツトによつて送信状態機械と受信状
態機械の間に80ビツトの時間遅延を生ずる。これはグル
ープ分配回路とライン回路を通るデータが出合う遅延に
よつて生ずる。各受信チヤネルカウンタ405が増分する
たびに、受信状態機械404は、現在サービスされている
顧客に対応する受信状態メモリー401と受信コマンドメ
モリー402の記憶位置を読む。これらのメモリーの正し
いアドレスは受信チヤネルカウンタによつて決定され、
これはバス1520を経由して受信状態メモリー401を適切
にアドレスし、導体1521を経由して受信コマンドメモリ
ー402をアドレスする。

フラグ、アボートおよびライン空きの識別は次のように
して行なわれる。フラグ、データビツト、スタツフビツ
トおよび関連するパリテイビツトを含む入来ビツトはケ
ーブル421を通してグループ分配回路205からとケーブル
422を通してグループ分配回路206から受信される。この
データはラツチ1515を通してデータセレクタ1516に与え
られる。データセレクタ1516は通常はその入力としてラ
ツチ1515からのデータを選択し、後述するようにループ
動作の間にだけその入力としてラツチ1514からのデータ
を選択する。同様に、パリテイセレクタ1543は通常はそ
の入力としてラツチ1515からのパリテイを選択し、これ
はループ動作の間にだけその入力としてラツチ1514から
のパリテイを選択する。セレクタ1516からのデータは導
体1522を通してフラグPLA1502に与えられ、次にフラグP
LA1502の状態はケーブル1539を経由してフイールド1540
に書き込まれる。フラグPLA1502はフラグパターン、ア
ボートパターンおよび空きラインパターンを検出する。
これらのパターンのひとつが検出されるたびに、フラグ
PLA1502はケーブル1518を通して受信PLAに対して適切な
表示を与える。パリテイセレクタ1543によつて選択され
たパリテイビツトはパリテイ検査回路1541に転送され、
これがパリテイ誤りを検査する。もし何かのパリテイ誤
りが検出されれば、この事実は導体1542を通して受信PL
A1501に報告される。

ビツトのアンスタツフ動作は次のようにして行なわれ
る。フラグPLA1502がフラグを検出したあと、これは連
続した“1"の数を数える。５個の“1"が計数されその次
が“0"であるたびにフラグPLA1502はこの次のビツトが
スタツフされた“0"であると判定し、導体1519を付勢す
ることによつてフラグPLA1502は実効的にこのスタツフ
された“0"を除去する。導体1519が付勢されたとき、ビ
ツトカウンタ1508、シフト回路1507、CRC回路1509はス
タツフされた“0"を無視して、これを取り除く。

顧客100からDMAプロセツサ209へのデータの転送は次の
ように行なわれる。新らしいデータビツトはケーブル42
1を通してグループ分配回路205から受信され、導体1522
を経由してシフトレジスタ1507の最上位のビツト位置に
転送される。新らしいデータビツトはシフトされた先の
テータビツトと共にバス1524を経由して受信状態メモリ
ー401のデータフイールド1523に書き込まれる。スタツ
フビツト以外の各入来データビツトによつてカウンタ15
08は１だけ増分される。現在のビツトカウントはケーブ
ル1526を通してフイールド1525に記憶される。ビツトカ
ウンタ1508が８に達すると、データバイト全体が組立て
られたことになり、これは導体1527を通してこのことを
受信PLA1501に知らせる。受信PLA1501はこの信号に応動
して導体1529にFIFO書き込み信号を与え、導体1528上の
信号によつてデータセレクタ1511を付勢する。これによ
つてビツトフイールド1523からのデータがバス1530を経
由して受信ステータスFIFO403に書き込まれることにな
る。もし受信ステータスFIFOが満杯であれば、これはこ
の事実を導体1531上の信号によつて受信PLA1501に知ら
せる。

CRC検査は次のように行なわれる。各々の新らしいデー
タビツトは導体1517を通してデータフイールド1523から
CRC回路1509に与えられる。CRC回路1509は各々の新らし
いデータビツトに従つて新らしいCRCコードを計算し、
ケーブル1534を通して、新らしい値をフイールド1533に
書き込む。各々の新らしいビツトが受信されると、CRC
回路はそれまでに受信されたデータビツトについて計算
されたCRCコードでフイールド1533を更新する。全パケ
ツトが受信された後（フラグPLA1502によるフラグと検
出によつて判定される）CRC回路1509は全パケツトにつ
いて（CRCフイールドを含む）計算されたCRCコードを固
定された定数と比較する。計算されたCRCコードと固定
された定数の間に不一致があれば、CRC回路1509は導体1
535上に誤つたCRC信号を発生し、不一致がなければ、CR
C回路1509は導体1535上に正しいCRC信号を発生する。こ
のCRC信号（正，誤）は受信PLA1501によつて発生された
他のステータス情報と共に受信ステータスFIFO403に書
き込まれ、導体1536とデータセレクタ1511を通して受信
ステータスFIFO403に書き込まれる。

データのルーピングは次のように行なわれる。メモリー
1513は128人の顧客の各々について別々の記憶位置を持
つている。正常の動作の間には、メモリー1513はセレク
タ1512を経由して送信チヤネルカウンタ410によつて指
定されたメモリーのアドレスにケーブル423と424を経由
して送信データとパリテイを格納し、セルクタ1512はそ
のタイミング信号を導体427を経由してフオーマツタク
ロツク425から受信する。しかし、セレクタ1516はケー
ブル421と422から正常の受信データを選択するから、メ
モリー1513に含まれるデータとパリテイは無視される。
DMAプロセツサ209は受信コマンドメモリー402のフイー
ルド1538にループビツトをセツトすることによつてデー
タループの機能を要求する。このビツトによつて、デー
タセレクタ1516は導体1537を経由してそのデータ入力と
してメモリー1513を選択し、これによつて、メモリー15
13中の送信データがセレクタ1512を経由して受信チヤネ
ルカウンタ405によつて指定される位置から読み出され
て正常の顧客受信データと正確に同一の方法でフオーマ
ツト化されるようになる。次に送信データは受信ステー
タFIFO403の内容によつて、DMAプロセツサ209に返送さ
れることになる。ルーピングのプロセスの間に、ケーブ
ル421あるいは422上の存在する顧客からのデータは無視
される。

受信状態機械404の状態図は第16図乃至第18図に図示さ
れている。状態1600受信状態機械404の初期状態であ
る。もし顧客が空きであれば、受信状態機械404は変化1
615によつて状態1611に進み、受信ステータスFIFO403へ
の書き込みコマンドによつて、DMAプロセツサ209に対し
て空きコマンドを発生する。次に受信状態機械は状態16
12を連続的に実行することによつて空き状態に留る。も
し現在の状態が1600であり、フラグPLA1502がフラグを
検出し、新らしいパケツトの開始の可能性を示せば、受
信状態機械404は状態1601を実行して、これがビツトカ
ウントフイールド1525をクリアする。次に状態1603が実
行される。状態1603では、新らしいデータビツトがフイ
ールド1523に書き込まれ、カウントフイールド1525が増
分される。状態1603は変化1616によつてデータバイトの
全体が受信されるまで繰返される。次のバイトとしても
しフラグが検出されると、これは先のフラグが新らしい
パケツトの開始を示すものではなく、パケツトの間に送
信されるフラグパターンであることが示される。今受信
されたフラグは新らしいパケツトの始まりである可能性
があるから、状態1601が実行される。全データバイトが
受信されると、状態1605が実行される。状態1605では、
ビツトカウントのフイールドがクリアされ、フイールド
1523に含まれていたデータバイトは受信ステータスFIFO
403に書き込まれ、CRC回路1509のCRCチエツク部は全
“1"にセツトされる。状態1605が一度実行されたあと、
状態1607が実行される。状態1607においては各データビ
ツトをフイールド1523に書き、フイールド1525を増分す
ることによつて、次のデータバイトが集められる。デー
タバイトの全体が収集された後、状態1608が実行され
る。状態1608においては、今集められたデータバイトが
受信ステータスFIFO403に書き込まれ、ビツトカウント
のフイールド1525が増分される。これに続くパケツトの
データバイトは変化1617と1618によつて状態1607と1608
を交互に実行することによつて収集されて受信ステータ
スFIFO403に書き込まれる。パケツトの最後のデータバ
イトが受信されたあと、（終了フラグパターンの受信に
よつて示される。）受信状態機械404は変化1619によつ
て状態1606に入る。状態1606においては、ビツトカウン
トフイールド1525がクリアされ、受信ステータスFIFO40
3にはメツセージ終了表示が書き込まれる。状態1606が
実行された後、受信状態機械404は変化1620を通して状
態1603に戻り、次のパケツトの受信を準備する。

状態1605、1607あるいは1608の実行の間に受信状態機械
404が顧客からのアボートを受信し、受信ステータスFIF
Oが満杯でなければ、変化1621乃至1623を通して状態160
9が実行される。状態1609が実行されたときには、フイ
ールド1525がクリアされ、受信ステータスFIFO403にア
ボート表示が書き込まれる。状態1609が実行されたあと
で、状態1610が実行され、この状態は空きあるいはフラ
グのいずれかが受信されるまで、繰返して実行される。
もしフラグが受信されると、変化1632を通して状態1601
が実行され、もし空きが受信されると、変化1633を通し
て状態1611が実行される。状態1611においては、空きメ
ツセージが受信ステータスFIFO403に書き込まれる。

受信ステータスFIFO403に書き込みを行なう任意の状態
が実行されているときに、もしパリテイ誤りが検出され
ると、変化1624乃至1633を通して状態1613が実行され
る。状態1613はFIFO403がもはや満されなくなるまで繰
返して実行され、このとき状態1614が実行される。状態
1614が実行されたとき、受信オーバフロー表示が受信ス
テータスFIFO403に書き込まれ、変1634を通して状態161
0が実行される。

共用メモリー506は第19図に詳細に示されている。先に
述べたように、共用メモリー506のワードのセクシヨン
は論理的にチヤネルと関連している。主プロセツサ225
はその論理的アドレス空間が主プロセツサ225とDMAプロ
セツサ209によつて使用される同一の記憶空間の中に連
続して存在するワードだけを含むかのように共用メモリ
ー506をアドレスし、これに対してDMAプロセツサ209は
共用メモリー506をその論理アドレス空間がDMAプロセツ
サ209によつて扱かわれるワードだけを含むものとして
取扱かう。第19図は共用メモリー506を図示しており、
また共用メモリー506が二つの一義的なメモリーアレイ1
909と1910だけを含むことを図示している。各アレイは
各チヤネルに関連した32ワードを含んでいる。主プロセ
ツサ225は共用メモリー1910だけをアドレスし、DMAプロ
セツサ209はローカルアレイ1909と共用アレイ1910の両
方をアドレスする。DMAプロセツサ209の特定のチヤネル
に関する論理アドレス空間の中では、ローカルアレイ19
09の32ワードは共用メモリー1910の32ワードと連続して
いる。主プロセツサ225は一連のプログラム命令を実行
することによつて共用メモリー中506に各々が複数のワ
ードを持つメツセージを書き込む。

DMAプロセツサの論理アドレス空間のこの構成はローカ
ルアレイ1909あるいは共用アレイ1910のいずれにアクセ
スするかを決定するDMAプロセツサ209からの第５のアド
レスビツトを使用することによつて実現される。第５の
アドレスビツトを利用することによつてDMAプロセツサ
の論理アドレス空間は任意の特定のチヤネルに関連した
ローカルおよび共用のメモリーワードの両方に関して連
続であるように見える。

第19図の動作のより詳細な説明に戻れば、主プロセツサ
225はシステムバス220を経由してアドレスと読み出し要
求を送出することによつて共用アレイ1910にアクセスす
る。メモリー制御回路1906はケーブル1913を通してシス
テムバス220から送信された読み出し要求に応動してア
ドレスセレクタ1905を付勢して、ケーブル1914を経由し
てシステムバス220から主プロセツサのアドレスを選択
する。アドレスセレクタ1905はケーブル1915を通してこ
のアドレスを共用アレイ1910に送出する。メモリー制御
1906はまたこの読み出し要求に応動して、付勢信号を導
体1919を通してORゲート1920に送信する。ORゲート1920
は次に導体1919を通して受信された付勢信号に応動し
て、導体1916を通して共用アレイ1910を付勢し、ケーブ
ル1915によつて指定された記憶位置にアクセスする。共
用アレイ1910が付勢された後で、記憶制御1906は導体19
26を通して共用アレイ1910に対して読み出し要求を送信
する。共用アレイ1910は読み出し要求に応動してアドレ
スされた記憶位置をアクセスする。この動作が実行され
たあと、共用アレイ1910はアクセスされた記憶位置の内
容をバス1917を経由してデマルチプレクサ1904に送信す
る。メモリー制御1906はまたデマルチプレクサ1904を動
作してバス1917を通して受信されたデータをケーブル19
18を通してシステムバス220に送るようにする。さら
に、メモリー制御1906は主プロセツサ225に対してシス
テムバス220とケーブル1913を経由してメモリー完了信
号を送信する。主プロセツサ225はメモリー完了信号に
応動してシステムバス220から送信されたデータを読み
取る。

主プロセツサ225は共用アレイ1910の書き込み動作を同
様の方法で行なうが、データはシステムバス220からデ
ータセレクタ1903を適切に条件付けするメモリー制御19
06によつて受信されるのがちがいである。適切に条件付
けされたあと、これは情報を共用アレイ1910に対して、
バス1917を通して送信する。この情報は導体1926を経由
して書き込み信号を送信し、導体1919、ORゲート1920お
よび導体1916を通して共用アレイを適切に付勢するメモ
リー制御によつて共用アレイ1910に書き込まれる。共用
メモリー1910は書き込み信号に応動してバス1917上の情
報をケーブル1915を経由して送信されたアドレスによつ
て指定される記憶位置に蓄積する。

DMAプロセツサ209は同様にしてDMAプロセツサバス1902
を経由してアレイ1909と1910にアクセスする。その主要
な差はケーブル1925から導体1922を経由して送られた第
５のアドレスビツトA5を使用してアレイ1909あるいはア
レイ1910のいずれを選択するかが判定されることであ
る。ケーブル1925と残りの12ビツトのアドレスビツトは
アドレスセレクタ1905によつて使用されることに注意さ
れたい。もしA5が“1"であれば、共用アレイ1910が選択
され、これに対してもしA5が“0"であれば、ローカルア
レイ1909が選択される。メモリー制御1906によつて読み
出し要求が受信されれば、メモリー制御は導体1921を通
して信号を送り、導体1926を通して読み出し信号を送
る。導体1922を通して第５のアドレスビツトとしてもし
“0"が送られれば、ANDゲート1907は導体1923を通して
ローカルアレイ1909に対して付勢信号を送る。導体1922
上の第５のアドレスビツトの状態が“1"であれば、AND
ゲート1908は導体1924、ORゲート1920および導体1916を
通して共用メモリー1910に対して付勢信号を送る。共用
アレイ1910あるいはローカルアレイ1909のいずれか一方
が付勢信号に応動してアドレスデータにアクセスしこの
データをバス1917を経由してデマルチプレクサ1904に送
る。また、メモリー制御1906はデマルチプレクサ1904の
条件を適切に定めて、アクセスされたデータがDMAプロ
セツサバス1902に対して適切に伝送されるようにする。
DMAプロセツサ209によるメモリー書き込み動作も同様に
実行されるが、その差はデータセレクタ1903の条件を適
切に定めて情報が書き込み信号と共にバス1917を通して
適切なアレイに送られるようになつていることである。

DMAプロセツサ209のフローチヤートは第20図乃至第34図
に図示されている。第20図に図示されている主ルーチン
はその内容を読み出すために受信ステータスFIFO403、
送信ステータスFIFO408、チヤネルコマンドFIFOを連続
的に調べる。これに次に判定ブロツク2002、2004、2008
および実行ブロツク2003、2005、2007および2009を通し
てその内容を見付けたあと適切なルーチンに分岐する。
vfesactは受信ステータスのエントリーがある場合、chc
mdactはチヤネルコマンドのエントリーの場合、cdiagpt
rは保守のエントリーの場合、xfesactは送信コマンドの
エントリーの場合である。保守が要求されたときにはル
ーチンcdiagptrが実行される。送信ステータスFIFO408
のエントリーは時間的にもつともきびしいから、ルーチ
ンrfesact、chdiagptrおよびchcmdactが実行されるたび
に、ルーチンxfesactは実行ブロツク2089および2090を
経由して50回実行される。

ルーチンrfesactは実行ブロツク2011を通して、受信ス
テータスFIFO403を読み、FIFOの内容がデータなのか制
御なのかを判定ブロツク2012によつて判定する。もしこ
れが制御エントリーであれば、実行ブロツク2013を通し
てrocntactが実行され、もしこれがデータエントリーで
あれば、実行ブロツク2014を通してrdactaactが実行さ
れる。

フレーム終りが受信されると、ルーチンrcontactが実行
される。ルーチンrcontactは判定ブロツク2017を通して
パリテイ誤りを検査し、もしパリテイ誤りが存在しなけ
れば、これは次のテストを続ける。もしパリテイ誤りが
存在すれば、ルーチンrcontactは実行ブロツク2018と判
定ブロツク2019によつてチヤネルステータスFIFO508が
満杯であるかどうかを判定する。もしそのFIFOが満杯で
あれば、ルーチンrcontactは実行ブロツク2021を通して
割込みを発生する。もしFIFOが満杯でなければ、ルーチ
ンは実行ブロツク2020を経由してチヤネルステータスFI
FO508にエラーメツセージを入れる。次にルーチンrcont
actは判定ブロツク2022を通してデータ加入者インタフ
エース104の受信部が消勢されているかどうかを検査す
る。もし受信部が消勢されていれば、ルーチンrcontact
は元に戻る。もし受信部が消勢されていなければ、この
ルーチンは判定ブロツク2024によつてフレームの終了が
受信されたかどうかを判定する。もしフレーム終了が受
信されなければ、ルーチンrcontactが実行ブロツク2025
を通してルーチンrccactを呼び元に戻る。ルーチンrcca
ctについては後述する。もしフレーム終了が受信された
ら、ルーチンrcontactは実行ブロツク2026を通して受信
バツフアにフレーム長を書き、実行ブロツク2027を通し
て共用メモリー506と受信コマンドメモリー402のビツト
をクリアする。ルーチンrcontactはここで判定ブロツク
2028によつて受信されたフレームが誤つたCRCを持つて
いないかをチエツクする。もし誤つたCRCが受信された
ら、ルーチンrbadcrcが実行ブロツク2029を経由して実
行される。ルーチンrbadcrcは主プロセツサ225に対し
て、誤つたCRCを持つフレームが受信されたことを知ら
せるエラーメツセージを送る。もし誤つたCRCが送られ
なければ、ルーチンrcontactは受信されたフレームが非
整数個のバイトを持つていないかを判定ブロツク2030に
よつてチエツクする。もし非整数個のバイトが送られれ
ば、実行ブロツク2031を通してルーチンnonintが実行さ
れ、もし非整数個のバイトが送られなければ、実行ブロ
ツク2032を通してルーチンgpktrcvdが実行される。ルー
チンnonintは主プロセツサに対して非整数個のバイトを
持つフレームが受信されたことを知らせるエラーメツセ
ージを送る。ルーチンgpktrcvdは良いパケツトが受信さ
れたことの表示とパケツトの長さを主プロセツサ225に
知らせる。

ルーチンrccactは、これが空き、アボート、同期探索の
ような特別な事象を含むときには、受信ステータスFIFO
403の内容をデコードする。ルーチンrccactは判定ブロ
ツク2035、2037、2039および2041によつて特別の事象の
タイプを判定し、実行ブロツク2036、2038、2040および
2042を経由して適切なルーチンを実行させる。ルーチン
rabtroutは主プロセツサ225に対して特別の顧客からア
ボート表示が受信されたことを知らせる。ルーチンridl
routは主プロセツサ225に対して、特定の顧客から空き
のシーケンスが受信されたことを知らせる。ルーチンsf
routは主プロセツサ225によつて特定の顧客のための先
の同期ハントが開始されたときに、特定の顧客ラインで
フラグキヤラクタが見付かつたことを知らせる。ルーチ
ンrorroutは主プロセツサ225に対して受信ステータスFI
FO403が満杯であり、関連する顧客から受信されたフレ
ームが失なわれたことを知らせる。

受信ステータスFIFO403で予期された特別の事象がいず
れも存在しないときには、ルーチンrccactは実行ブロツ
ク2043を通してFIFOが不正メツセージを含むと結論す
る。ルーチンrccactは次にチヤネルステータスFIFO508
が満杯であるかどうかを実行ブロツク2044と判定ブロツ
ク2045を経由して判定する。もしチヤネルステータスFI
FO508が満杯であれば、ルーチンrccactは実行ブロツク2
046を通して割込みを発生し、もしFIFOが満杯でなけれ
ば、ルーチンrccactは実行ブロツク2047を経由してチヤ
ネルステータスFIFO508にエラーメツセージを入れる。

ルーチンrdataactは直接メモリーアクセスを経由して受
信バツフアに対してデータを書き込む。さらに、rdataa
ctは正しいバツフアがあるかどうか、有効なバツフアは
データを受信するのに充分な長さを持つかどうかを判定
し、実行ブロツク2052および2053を通して実行するため
に、ルーチンrcvbyteあるいはbfoverのいずれかを実行
する。ルーチンbfoverは主プロセツサ225に対してバツ
フアあふれのエラーメツセージを送る。もし有効なバツ
フアが存在しなければ、ルーチンrdataactは判定ブロツ
ク2054を通して、主プロセツサ225によつてラインが消
勢されているかどうかを判定する。もし受信機が消勢さ
れていれば、ルーチンrdataactは元に戻る。もし受信機
が消勢されていなければ、ルーチンrdataactは判定ブロ
ツク2092を経由して受信バツフア中に利用できるポイン
タが存在するかを判定する。もし利用できるポインタが
存在すれば、rdataactは実行ブロツク2055を通してルー
チンrbopktを動作させる。ルーチンrbopktは主メモリー
211にパケツトの第１バイトを書き、主プロセツサ225に
受信されたメツセージの第１バイトを送信する。もし利
用できるポインタが存在しなければ、ルーチンrdataact
は主プロセツサ225にエラーメツセージを送り、ルーチ
ンrdisactを実行ブロツク2093と2094を通して実行す
る。ルーチンrdisactは指定された顧客の受信機を消勢
する。

ルーチンchcmdactはチヤネルコマンドFIFO507からのコ
マンドを読み、適切なレジスタを設定し、コマンドに応
じて適切なルーチンに分岐する。可能性のあるコマンド
は次の通りである。パケツト送信、パケツト受信準備、
特別の送信関連コマンド、特別の受信関連コマンド、ル
ープアラウンド、アンプループ、FIFO通信テストコマン
ド、保守コマンド、システムパラメータ設定コマンデで
ある。

ルーチンchcmdactは実行ブロツク2058を通してチヤネル
コマンドFIFO507を読み、これが正常送信、正常受信、
拡張送信あるいは拡張受信のコマンドを持つかを判定ブ
ロツク2059、2061、2063および2065を通して判定する。
これは次に実行ブロツク2060、2062、2064および2066を
経由して適切なルーチンxcmdact、rcmdact、xcmdecある
いはrcmdecに分岐する。ルーチンxcmdactは顧客チヤネ
ルにそのとき送信されているフレームが存在するかを判
定する。現在送信されているフレームが存在すれば、ル
ーチンxcmdactは主プロセツサ225に対してエラーメツセ
ージを送る。現在送信されているフレームが存在しなけ
れば、ルーチンxcmdactは送信コマンドメモリー407にメ
ツセージの第１バイトを書き込む。ルーチンrcmdactは
フオーマツタ207に対して特定の顧客のためのフラグパ
ターンを探索することを指示する。ルーチンxcmdactとr
cmdecは第29図と第30図に関して後述する。

もしチヤネルコマンドFIFO507が標準あるいは拡張の送
信あるいは受信コマンドを持たなければ、ルーチンchcm
dactは判定ブロツク2068によつて、チヤネルコマンドFI
FO507の第１の内容がテストパターン１であるかを判定
する。もしこれが通信テストパターン１であれば、ルー
チンchcmdactは実行ブロツク2069と判定ブロツク2070に
よつてチヤネルステータスFIFO508が満杯かどうかを判
定する。もしFIFOが満杯でなければ、ルーチンchcmdact
は実行ブロツク2071を通して、チヤネルコマンド507に
含まれているテストパターン１をエコーして、元に戻
る。もしFIFOが満杯であれば、ルーチンchcmdactは実行
ブロツク2072を通して割込みを発生して、元に戻る。

チヤネルコマンドFIFO507の内容が通信テストパターン
１でなければ、ルーチンchcmdactは判定ブロツク2074に
よつてFIFOの内容が通信テストパターン２なのかどうか
を判定する。もしこれが通信テストパターン２であれ
ば、ルーチンchcmdactは実行ブロツク2075と判定ブロツ
ク2076を通してチヤネルステータスFIFO508が満杯かど
うかを判定する。もしFIFOが満杯でなければ、ルーチン
chcmdactは実行ブロツク2077を通してテストパターン２
をエコーし、元に戻る。もしFIFOが満杯であれば、ルー
チンchcmdactは実行ブロツク2078を通して割込みを発生
し、元に戻る。

もしチヤネルコマンドFIFO507の内容が通信テストパタ
ーンでなければ、ルーチンchcmdactはFIFOが保守コマン
ドを含んでいるかどうかを判定ブロツク2080を通して判
定する。もしFIFOが保守コマンドを含んでいれば、ルー
チンchcmdactは実行ブロツク2081を通してルーチンmtna
ctを実行する。ルーチンmtnactは保守コマンドをデコー
ドし、適切な保守ルーチンを実行する。もしFIFO507が
保守コマンドを含んでいなければ、ルーチンchcmdactは
判定ブロツク2082を経由してFIFO507がシステム設定パ
ラメータコマンドを含むかどうかを判定する。もしFIFO
がシステム設定パラメータコマンドを含めば、ルーチン
chcmdactは実行ブロツク2083を通してルーチンsysactを
実行する。ルーチンsysactはシステムのパラメータタイ
プをデコードし、その値をシステムメモリーに入れる。
もしFIFO507がシステム設定パラメータコマンドを含め
ば、ルーチンchcmdactは不正なチヤネルコマンドがある
と結論し、実行ブロツク2084と判定ブロツク2085を通し
てチヤネルステータスFIFO508が満杯であるかどうかを
判定し、もしこれが満杯であれば、実行ブロツク2087を
通して割込みを発生し、もしこれが満杯でなければ、実
行ブロツク2086を通して不正コマンドエラーメツセージ
を書く。次にルーチンchcmdactは元に戻る。

ルーチンxcmdecは主プロセツサ225からの拡張送信コマ
ンドをデコードし、次のような適切な動作を実行する。
現在のフレームをアボートする。特定の顧客に空きを送
る。特定の顧客にフラグを送る。CRC誤りを送る。ある
いはパリテイ誤りを１回送る。

ルーチンxcmdecは実行ブロツク2102を経由して共用メモ
リー508の送信拡張レジスタの部分を読み、特定ブロツ
ク2103、2105および2107を通してコマンドタイプを判定
し、次に実行ブロツク2104、2106および2108を通して適
切なルーチンxabtact、xidleactあるいはxuidlactに分
岐する。ルーチンxabtactはフオーマツタ207に対して特
定の顧客で進行中のフレームをアボートすることを指示
する。ルーチンxidleactはフオーマツタ207に指示し
て、特定の顧客に対して空き表示を送る。もしフオーマ
ツタ207が特定の顧客に対するフレームをそのとき処理
していれば、ルーチンxidleactは主プロセツサ209に対
してエラーメツセージを送る。ルーチンxuidlactはフオ
ーマツタ207に対して特定の顧客に対してフラグパター
ンを送ることを指示する。もし拡張コマンドがアボー
ト、空き、アンアイドルでなければ、ルーチンxcmdecは
拡張コマンドがCRC誤り送信かどうかを判定ブロツク210
9によつて判定する。もし拡張コマンドがCRC誤り送信で
あれば、実行ブロツク2110を通して送信コマンドメモリ
ー407に対してCRC誤り送信コマンドが送られ、ルーチン
xcmdecは実行ブロツク2111を通してルーチンxcmdactに
戻る。もし拡張コマンドがCRC誤り送信でなければ、ル
ーチンxcmdecは判定ブロツク2112を通して判定コマンド
がパリテイ誤り送信であるかどうかを判定する。もし拡
張コマンドがパリテイ誤り送信であれば、ルーチンxcmd
actは実行ブロツク2113を経由してこの表示を送信コマ
ンドメモリー407に送る。もし拡張コマンドがパリテイ
誤り送信でなければ、ルーチンxcmdecは意味のある拡張
送信コマンドは存在しないものとし、チヤネルステータ
スFIFO508が満杯かどうかを実行ブロツク2114と判定ブ
ロツク2115を通して判定する。もし満杯であれば実行ブ
ロツク2116を通して割込みを発生し、もし満杯でなけれ
ば、実行ブロツク2117を通して主プロセツサ225に対し
て誤りメツセージを送る。

ルーチンrcmdecは主プロセツサ225からの拡張受信コマ
ンドをデコードし、次のような適切な動作を行なう。同
期探索、特定のライン回路の受信機の消勢、特定のライ
ン回路の周期探索の除去、特定の顧客ラインについてパ
リテイ誤り通知方式を変更、特定のライン回路について
の受信機のループの切断、ライン回路が非整数バイトの
フレームを受信するように強制する。

ルーチンrcmdecは実行ブロツク2120と判定ブロツク212
1、2123、2125、2127、2129、2131および2133を通して
拡張コマンドを判定し、実行ブロツク2122、2124、212
6、2128、2130、2132あるいは2134を通して適切なルー
チンrdisact、shact、rshact、parchact、loopact、unl
oopあるいはtnintactを実行する。ルーチンrdisactは特
定の顧客のためにフオーマツタ207の受信部を消勢す
る。ルーチンshactはフオーマツタ207に対して特定の顧
客のフラグパターンを探索するように指示する。ルーチ
ンrshactはフオーマツタ207に対して特定の顧客につい
ての探索を停止するように指示する。ルーチンparchact
はフオーマツタ207に対して特定のライン回路のパリテ
イ誤り通知方式を変更することを指示する。ルーチンlo
opactはフオーマツタ207に対して特定のループモードに
することを指示する。フオーマツタ207がそのときフレ
ームを処理していれば、エラーメツセージが主プロセツ
サ225に送られ、コマンドは実行されない。ルーチンunl
oopはフオーマツタ207に対して、特定のライン回路につ
いてそれまで設定されていたループモードを解除するこ
とを知らせる。もしフオーマツタ207が特定の顧客につ
いてのフレームをそのとき処理していれば、エラーメツ
セージが主プロセツサ225に対して送られ、コマンドは
実行されない。ルーチンtnintactはフオーマツタ207を
動作して非整数バイトを持つフレームをひとつ受信す
る。

もし受信拡張コマンドが先に述べたコマンドを含んでい
なければ、ルーチンrcmdecは実行ブロツク2135と判定ブ
ロツク2136を通してチヤネルステータスFIFOが満杯であ
るかどうかを判定し、もしFIFOが満杯であれば実行ブロ
ツク2137を通して割込みを発生し、もしFIFOが満杯でな
ければ、主プロセツサ225に対して実行ブロツク2138を
通してエラーメツセージを送る。次にルーチンrcmdecは
元に戻る。

ルーチンxfesactは実行ブロツク2141を通して送信ステ
ータスFIFO408を読み、判定ブロツク2142を通してこれ
がデータバイトを含むかどうかを判定する。これは次に
実行ブロツク2143あるいは2144を経由してルーチンxund
actあるいはxbyteactのいずれかに分岐して元に戻る。

ルーチンxbyteactはフオーマツタ207にデータバイトを
与えて送信する。さらに、フレームの終りで、これはフ
オーマツタ207に対して正しいあるいは誤つたCRCを送る
ことを指示し、主プロセツサ225に対してデータフレー
ムが伝送されたことを知らせる。

ルーチンxbyteactは判定ブロツク2147によつて進行中の
伝送が存在するかどうかを判定する。もし進行中の伝送
が存在しなければ、ルーチンxbyteactは判定ブロツク21
57を通してアボートが存在するかどうかを判定する。ア
ボートが存在すれば、ルーチンxbyteactは元に戻る。ア
ボートが存在しなければ、ルーチンは実行ブロツク2158
と判定ブロツク2159によつてチヤネルステータスFIFO50
8が満杯かどうかを判定する。もしFIFO508が満杯であれ
ば、ルーチンxbyteactは実行ブロツク2160を通して割込
みを発生し、もしFIFOが満杯でなければ、ルーチンxbyt
eactは実行ブロツク2161を経由してFIFO508にエラーメ
ツセージを書く。ルーチンxbyteactは次に元に戻る。

もし進行中の伝送が存在すれば、ルーチンxbyteactは実
行ブロツク2148によつて現在のバイト数がフレーム中の
全バイト数に等しいかどうかを判定する。もし現在のバ
イト数が全バイト数に等しくなければ、実行ブロツク21
49を通してルーチンxmitbyteが実行される。ルーチンxm
itbyteは主メモリー211からのバイトを送信コマンドメ
モリー407中の特定の顧客位置に書き込む。もし現在の
バイト数が全バイト数に等しければ、ルーチンxbyteact
は特定ブロツク2150によつて最後のバイトを示すビツト
がセツトされているかどうかを判定する。もし最終バイ
トビツトがセツトされていれば、ルーチンxbyteactは実
行ブロツク2151によつてルーチンgpkxmtdを実行する。
ルーチンgpkxmtdは主プロセツサ225に対して、特定の顧
客にパケツトが正しく送信されたことを知らせる。もし
最終バイトビツトがセツトされていなければ、これに次
に実行ブロツク2152乃至2154によつてセツトされる。ル
ーチンxbyteactは次に判定ブロツク2155によつてCRC誤
り送信ビツトがセツトされているかを判定する。もしこ
れがセツトされていれば、ルーチンsbadcrcが実行ブロ
ツク2156によつて実行される。もしこれがセツトされて
いなければ、実行ブロツク2162によつてルーチンsgoodc
rcが実行される。ルーチンsbaclcrcはフオーマツタ207
に対して特定の顧客に誤つたCRCを送ることを指示す
る。ルーチンsgoodcRcはフオーマツタ207に対して特定
の顧客に正しいCRCを送ることを指示する。

ルーチンxundactは実行ブロツク2165を通して送信ステ
ータスFIFO408を読み、判定ブロツク2166を通してメツ
セージが送信アボート確認であるか、送信アンダーラン
であるかを判定する。もしメツセージが送信アボート確
認であれば、実行ブロツク2167を経由してルーチンxabt
actが実行される。ルーチンxabtactは特定の顧客につい
て、送信コマンドメモリー407中の送信アボートビツト
を除去する。もしメツセージが送信アボート確認でなけ
れば、ルーチンxundactは実行ブロツク2168と判定ブロ
ツク2169を通してアンダーランの現在の数がアンダーラ
ンの許容できる最大数に等しいかどうかを判定する。も
し現在の数が等しければ、xundactは実行ブロツク2170
を通して主プロセツサ225に対してエラーメツセージを
発生する。もし数が等しくなければ、ルーチンxundact
は実行ブロツク2171を通してxundrunを実行する。ルー
チンxundrunは主プロセツサ225に対して送信アンダーラ
ンが生じたことを知らせ、現在のフレームを再送する。

ライン回路カード201−１は第35図に詳細に図示されて
いる。他のラインカード回路もラインカード回路201−
１と同様である。ラインカード回路201−１は４個の同
様のライン回路3520乃至3523とデータインタフエース35
42およびステータスインタフエース3543から成る。デー
タインタフエース3542はデータとパリテイビツトを受信
し、データとパリテイビツトをグループ分配回路205に
送信し、適切なライン回路3520乃至3523との間でデータ
ビツトを送受信する。同様にステータスインタフエース
3542はグループ分配回路205との間で制御およびパリテ
イビツトを受信し、パリテイビツトを送信し、これらの
ビツトを適切なライン回路との間で送信および受信す
る。ライン回路の各々はデータインタフエース3542およ
びステータスインタフエース3543からデータと制御ビツ
トを受信する。各々のライン回路はデータインタフエー
ス回路3501のようなデータインタフエース回路を含んで
いる。データインタフエース回路3501はデータオーバボ
イス方式を使用した特別のループキヤリヤを使用し、無
装荷ループを通して完全な音声と同期データの伝送を実
現する。これは顧客ループを二つのセクシヨンに分割
し、顧客からライン回路3520への区間が音声とデータの
両方を伝送し、ライン回路3520から交換局115へのセク
シヨンが音声だけを伝送するようにすることによつて実
現される。ライン回路3520から顧客へのデータは約76kH
zで周波数変調され、顧客からライン回路3520へのデー
タは約28kHzで周波数変調されている。音声は通常の音
声周波数で送信される。

フオーマツタ207からライン回路201−１へのグループ分
配回路205を通したデータの伝送を考えよう。グループ
分配回路205からのデータは導体215−１を通して一時に
４直列ビツトのグループで受信され、データ制御3517の
制御下にシフトレジスタ3516にシフトされる。データ制
御3517とステータス制御3507は導体733を通してグルー
プ分配回路205から適切なタイミング信号を受信する。
パリテイ検査回路3524は入来データビツトのパリテイを
検査し、導体3525を通してデータ制御3517に対してパリ
テイ誤りを報告する。４ビツトがすべてシフトレジスタ
3516にシフトされたあと、データ制御3517は導体3550を
通してラツチ3515を操作する。これによつて導体3526乃
至3529を通して１ビツトが各ライン回路にシフトされ
る。例えば、導体3526上のデータビツトを送信機3503に
送られ、これはデータインタフエース回路3501とケーブ
ル109を通してそれに関連する顧客に対してビツトを送
信する。

関連する顧客からのデータはケーブル109を通して受信
され、データインタフエース回路3501を通して受信機35
02に転送される。データ制御3517の制御によつて、デー
タはレジスタ3519にシフトされ、適切な時点で、データ
はパリテイ発生器3545と導体216−１を通してレジスタ3
519からグループ分配回路205にシフトして出される。パ
リテイ発生器3545はデータビツトに応動してデータの終
りに正しいパリテイを適切に付ける。

グループ分配回路205を通しての制御バツフア208からラ
インカード回路201−１への制御およびステータス情報
の転送について考えよう。２ビツトのアドレス情報を含
む制御ビツトは導体731−１を通してライン回路カード2
01−１へ送出される。シフトレジスタ3511とアドレスレ
ジスタ3510はステータス制御3507の制御下に制御および
アドレスビツトを受信する。ステータス制御3507はアド
レスレジスタ3510に含まれたアドレスビツトに変動して
適切なライン回路3520乃至3523を選択する。ライン回路
3520が選択されたライン回路であるとすれば、ステータ
ス制御3507はシフトレジスタ3511の内容を３状態バツフ
ア3509とケーブル3531を通してレジスタ3505に送出す
る。これはステータス制御3510によつて制御ケーブル35
30に書き込みコマンドを与えることによつて実行され
る。レジスタ3505に８ビツトが転送されたあとで、ステ
ータス制御3507は３状態バツフア3506の条件を設定し
て、ライン回路3504のステータスビツトをケーブル3531
を通してシフトレジスタ3508を送信する。これはステー
タス制御3507によつて、制御ケーブル3530を通して３状
態バツフア3506に対して読み出しコマンドを送信し同時
に３状態バツフア3509を消勢することによつて行なわれ
る。ステータスビツトの最上位のビツトは常に“1"であ
るから、誤りチエツク回路715は選択されていないライ
ン回路カードによる伝送を適切に検出することができ
る。シフトレジスタ3508にステータス情報が格納された
あとで、ステータス制御3507はシフトレジスタ3508およ
び3511にシフトを開始させる。このシフト動作によつ
て、レジスタ3511はレジスタ3508の最下位のビツト位置
にシフトされ、シフトレジスタ3508と3511中のデータが
つなぎ合わされることになる。このデータは次に導体73
2−１とデータセレクタ3514を通してグループ分配回路2
05に送られる。データセレクタは導体3535を通してステ
ータス制御3507によつて制御される。

ステータスおよび制御情報のパリテイの発生と検査は次
のように行なわれる。導体731−１上に制御ビツトが受
信されたときに、パリテイ検査回路3512はグループ分配
回路205によつて奇あるいは偶のパリテイが送出された
かどうかを判定する。パリテイ検査回路3512は次にパリ
テイ発生器3513とステータス制御3507にいずれの極性の
パリテイが送信されたかを導体3534上の信号によつて知
らせる。パリテイ発生器3513は導体3534上の信号によつ
て条件付けられ、グループ分配回路205に対してグルー
プ分配回路205から受信されたのと同一の極性のパリテ
イを送信するようになつている。パリテイ発生器3513は
導体3548を通してシフトレジスタ3508の内容を受信し、
レジスタ3511と3508のつなぎ合わされた内容がグループ
分配回路205に送出されるときに、これらの内容に対す
るパリテイを発生する。レジスタ3511と3508の内容が送
出されたあと、パリテイ発生器3513からの発生されたパ
リテイはステータス制御3507の制御下に導体732−１を
通してグループ分配回路205に送られる。これはステー
タス制御3507によつてデータセレクタ3514を適切に条件
付けしてパリテイ発生器3513の出力を適切に選択するこ
とによつて実行される。

上述の実施例は本発明の原理の単なる例示にすぎず、本
発明の精神と範囲を逸脱することなく多くの他の構成が
当業者には工夫できることは明らかである。

フロントページの続き (72)発明者 ヒンチ，マーク ジエラルド アメリカ合衆国 60187 イリノイズ，フ イートン，サニーブルツク レーン 467 (72)発明者 ジョンソン，ジエームス モスコー，ジュ ニヤ アメリカ合衆国 60137 イリノイズ，グ レン エリン，グレン ヴアリー ドライ ブ 762 21 ダブリュ (72)発明者 カフカ，ヘンリー ジエームス アメリカ合衆国 60439 イリノイズ，ボ ーリングブルツク，パートリツジ アヴエ ニユー 1109 (72)発明者 ステルテ，デイヴイツド ジョン アメリカ合衆国 60187 イリノイズ，フ イートン，ブレントウッド アヴエニユ− 1963

Claims (10)

【特許請求の範囲】
1. 【請求項１】複数個の顧客ライン（109、110）とパケツ
   トスイツチ（107）の間で情報のパケツトを通信するデ
   イジタルインタフエースシステムにおいて、 顧客ライン（109）に接続されている顧客ライン回路（2
   01、202）の複数のグループ、 受信された直列のビツトを時分割多重化するために該顧
   客ライン回路の複数のグループの個々に接続された複数
   のグループ分配回路（205、206）、 該時分割多重されたビツトを該顧客ラインの各々につい
   てのバイトにフオーマツト化するための該グループの分
   配回路と協同動作するフオーマツト化手段（207）、 該フオーマツト化手段と共同しそして該バイトによって
   制御されて該顧客ラインの各々に対するパケツトを発生
   する第１のプログラム制御プロセツサ手段（209）、 該発生されたパケツト各々を記憶する共通メモリー（21
   1）、 該グループ分配回路からのステータスビツトの受信に応
   答して該顧客ラインの各々について該ステータスビツト
   のバツフアリングを制御する手段（208）、及び 該第１のプログラム制御プロセツサ手段と該バツフアさ
   れたステータスビツトによって制御されて該パケツトス
   イツチへの伝送のために該共通メモリーからの記憶され
   たパケツトの読み出しを制御する第２のプログラム制御
   プロセツサ手段（225）とからなるデイジタルインタフ
   エースシステム。
2. 【請求項２】請求の範囲第１項に記載のシステムにおい
   て、該フオーマツト化手段はビツトからバイトへの変換
   手段からなり、該変換手段は 該時分割多重化されたビツトを該顧客ラインの各々に固
   有の部分的に形成されたバイトへと順次形成する手段、
   及び各々のバイトの組立てに応答してバイト完成信号を
   発生する手段とを含むことを特徴とするデイジタルイン
   タフエースシステム。
3. 【請求項３】請求の範囲第１項に記載のシステムにおい
   て、該ビツトからバイトへの変換手段は、 該顧客ライン回路によって識別される記憶位置に部分的
   に形成されたバイトを記憶するための複数の記憶位置を
   持つ記憶手段、該ビツトの各々を該記憶された部分的に
   形成されたバイトの関連するものによって識別する手
   段、該ビツト識別されたものに応答して該記憶手段から
   関連する部分的に形成されたバイトを読み出す手段、該
   部分的に形成されたバイトの完成状態を表す信号を記憶
   して該ビツトの内の識別されたものに応答して該完成状
   態を表す信号を読み出す手段、及び該ビツトの内の識別
   されたものと該読み出された完成状態信号とに応答して
   該ビツトの内の識別されたものを読み出された部分的に
   形成されたバイトに含めてさらにビツトのフオーマツト
   化を行なう論理手段とを含み、 該論理手段は、該さらに部分的に形成されたバイトに応
   答して該バイトを該記憶手段に記憶する手段、及び該記
   憶された完成状態信号を更新する手段を含むことを特徴
   とするデイジタルインタフエースシステム。
4. 【請求項４】請求の範囲第１項に記載のシステムにおい
   て、該ビツトからバイトへの変換手段は該第１のプログ
   ラム制御プロセツサ手段に対して情報を転送するための
   フアーストイン、フアーストアウトメモリー手段を含
   み、該論理手段は該部分的に形成されたバイトの完成信
   号に応答して該バイト完成信号と組立てられたバイトを
   該第１のプログラム制御プロセツサ手段に伝送のため該
   フアーストイン・フアーストアウトメモリー手段に記憶
   する手段をさらに含むことを特徴とするデイジタルイン
   タフエースシステム。
5. 【請求項５】請求の範囲第４項に記載のシステムにおい
   て、該ビツトはデータビツトと誤りの発生を検出するた
   めの巡回冗長検査ビツトとを含み、該ビツトからバイト
   への変換手段は該ビツトの各々に応答して巡回冗長検査
   ビツトの集合を部分的に計算する手段を含み、 該記憶手段は該部分的に計算された巡回冗長検査ビツト
   に応答してこれを記憶し、該論理手段はフラグビツトを
   判定して該パケツトの終了を検出する手段を含み、該巡
   回冗長ビツト計算手段は該パケツトの終了に応答して計
   算された巡回冗長ビツト信号をビツトの予め定められた
   集合と比較することによって誤りが生じたかどうかを示
   し、そして該論理手段は該誤りに応答して該フアースト
   イン、フアーストアウトメモリー手段を経由して該第１
   のプログラム制御プロセツサ手段に対して誤り信号を送
   信する手段を含むことを特徴とするデイジタルインタフ
   エースシステム。
6. 【請求項６】請求の範囲第５項に記載のシステムにおい
   て、該第１のプログラム制御プロセツサ手段は該バイト
   完成信号とプログラム命令の第１の集合とに応答して完
   成されたバイトの各々をパケツトに組立てそしてプログ
   ラム命令の第２の集合に応答してパケツト個々が組立て
   られるたびにパケツト完成信号を発生しており、 該第２のプログラム制御プロセツサ手段はパケツト完成
   信号各々とステータスビツトとに応答して各々の記憶さ
   れたパケツトを送信のためのフレームに組立てるプロト
   コル操作を実行していることを特徴とするデイジタルイ
   ンタフエースシステム。
7. 【請求項７】請求の範囲第６項に記載のシステムにおい
   て、該第２のプログラム制御プロセツサ手段は該顧客ラ
   イン回路のひとつを制御する制御情報を発生し、 該制御バツフア手段は、該第２のプログラム制御プロセ
   ツサ手段から受信された該制御情報を記憶する手段、該
   記憶された制御情報に周期的に繰返しアクセスするため
   に該記憶された制御情報を識別する手段、該アクセスさ
   れた制御情報に応答して該顧客ライン回路のひとつに送
   信するために該グループ分配回路のひとつに対して該ア
   クセスされた制御情報を伝送する手段、及び該アクセス
   された制御情報の識別に応答して該顧客ライン回路のひ
   とつを指定するアドレス信号を発生し該アドレス信号を
   該グループ分配回路の内のひとつに送信する手段を含
   み、 該グループ分配回路のひとつは該アドレス信号と該アク
   セスされた制御情報に応答して該アクセスされた制御情
   報を直列伝送路のひとつを経由して該顧客ライン回路の
   ひとつに伝送する手段を含むことを特徴とするデイジタ
   ルインタフエースシステム。
8. 【請求項８】請求の範囲第７項に記載のシステムにおい
   て、該顧客ライン回路のひとつは、該アクセスされた制
   御情報に応答して該グループ分配回路を通して該第２の
   プログラム制御プロセツサ手段で使用するために該制御
   バツフア手段に対して記憶されるステータスビツトを送
   信し、該制御バツフア手段はステータスビツトに応答し
   て該ステータスビツトを該制御情報記憶手段に記憶する
   手段を含み、該第２のプログラム制御プロセツサ手段は
   さらに該記憶されたステータス情報信号を周期的に読み
   出していることを特徴とするデイジタルインタフエース
   システム。
9. 【請求項９】デイジタルインタフエースを用いて複数の
   顧客ラインとパケツトスイツチとの間でパケツト信号の
   通信を行なう方法であって、該デイジタルインタフエー
   スが主プロセツサならびにデータ分配回路、複数個のラ
   イン回路によって該顧客ラインの各々に接続されるフオ
   ーマツタ回路、フオーマツタプロセツサ、及び制御バツ
   フア回路とからなる多顧客プロトコルコントローラを有
   し、該方法は 該データ分配回路によって該顧客ラインから直列に受信
   されたビツトを時分割多重化するステツプ、 該時分割多重化されたビツトの受信に際して該フオーマ
   ツタ回路によつて該顧客ラインの各々に対するバイトを
   発生するステツプ、 該フオーマツタプロセツサにより組立てられたバイトに
   応答して該顧客ラインの各々に対するパケツトと制御信
   号を組立てるステツプ、 該主プロセツサによって使用するために該組立てられた
   パケツトを記憶するステツプ、 該データ分配回路と該制御バツフア回路によって該顧客
   ライン回路各々から該主プロセツサへステータス信号を
   転送するステツプ、そして 該制御信号と該ステータス信号とに応答して該主プロセ
   ツサによって該パケツトスイツチに伝送するため該記憶
   されたパケツトを読み出しているステツプとからなるパ
   ケツト通信方法。
10. 【請求項１０】請求の範囲第９項に記載の方法におい
    て、該バイトを組立てるステツプは該時分割多重化され
    たビツトを該顧客ラインの各々に固有な部分的に形成さ
    れたバイトに周期的に形成し、そしてバイトの組立てが
    完成したときにバイト完成信号を発生してそれを該フオ
    ーマツタプロセツサに対して伝送していることを特徴と
    するパケツト通信方法。