JPH0434340B2 - - Google Patents

Description

関連出願に対する参照 本出願人は次の同時出願、すなわち「制御信号
をインタリーブするための方法とその装置」（一
連番号第224337号）、「フレーム同期を確立するた
めの方法とその装置」（一連番号第224338号）、
「オーバヘツド信号方法とその装置」（一連番号第
224335号）、及び「制御信号分配方法およびその
装置」（一連番号第224340号）、に関連する。これ
ら出願はすべてゼネラル・データコム・インダス
トリーズ・インコーポレーテツド（General
Data Comm Industries，Inc.）に譲渡され、か
つここに参照して取り入れる。 技術分野 これは時分割マルチプレクサ（TDM）システ
ムを操作する装置に関し、特に、そのようなシス
テムにおいて用いられるフレームを発生する装置
に関する。 背景技術 典型的なTDMシステムにおいては、送信機が
種々のデータ・ソースあるいはチヤネルからの比
較的低い繰り返し周波数のパルス信号をサンプル
し、それらを互いにインタリーブして高速の総合
チヤネルによつて遠隔の受信機へ送信される総合
データ・ストリームを形成する。通常、TDM送
信機は総合データ・ストリーム中の単一のタイ
ム・スロツトに単一のビツトあるいは単一の文字
を表わす信号を挿入し異なるチヤネルからの信号
を１ビツトずつあるいは１文字ずつの順にインタ
リーブして隣接するスロツトには異なるチヤネル
からの信号が含まれるようにする。しかし、所望
ならば、異なる大きさの信号ブロツクを用いるこ
とも可能である。受信機側では、個々のビツトあ
るいは文字は互いに分離され、送信機側における
と同様な種々の低い周波数のデータ・チヤネルに
割付けられる。 受信機側でデータ・ストリームを正しく復号す
ることができるように、送信機は無端的に繰返す
固定のスケジユールに従つて種々のデータ・チヤ
ネルからの信号をインタリーブし、受信機は同じ
スケジユールを用いてデータ・ストリームを復号
する。このスケジユールの各サイクルはフレーム
あるいは総合フレームと呼ばれる。各フレーム
は、通常、データ信号の他に、個々のチヤネルの
ためおよび全TDMシステムのための、フレーム
同期語と呼ばれる同期信号と種々の制御信号とを
含む。典型的には、同期信号と種々の制御信号と
は全フレームのうちの小部分（５％以下）を占め
それはオーバヘツドと呼ばれる。そこからビツト
あるいは文字が送信されるべき特別なデータ・チ
ヤネルを選択するために用いられる信号の発生を
簡単にするために、各フレーム内で何度も繰返さ
れる固定のパターンでデータ・チヤネルをサンプ
ルするのが普通である。この繰返しの各サイクル
はサブフレームと呼ばれる。 従来技術においては、典型的には、フレームは
TDMシステムが設置される時に手動で設定され
る。異なるチヤネルの各データ速度が決められ、
この情報にもとづいて各チヤネルのサンプリング
を所望に応じて何度でも許して異なるチヤネルか
らのデータが少しも失われることなくインタリー
ブされうるようにするチヤネル・サンプリング・
パターンが案出される。 フレーム設立のプロセスは複雑である。各チヤ
ネルは、そのチヤンネルからの全データが確実に
総合データ・ストリームにインタリーブされるよ
うに、各フレーム内で少なくとも１回、そして所
望に応じて何度も、サンプルされねばならない。
さらに、１組のオーバヘツド信号が各フレーム毎
に送信されねばならない。もしデータ送信システ
ムが負荷変更方式であるならば、多くの設計選択
が自明である。もしそのシステムが、総合チヤン
ネルのデータ送信速度が個々のチヤネルとオーバ
ヘツドの送信速度の和に等しくなるように設計さ
れているならば、オフ−ピーク期間の間に不使用
のシステム容量が存在することになる。これに反
して、もし総合チヤネルの速度が個々のチヤネル
の速度の和より小であるならば、個々のチヤネル
の使用に制約を与えることが必要となろう。 各チヤネルは各フレーム毎に少なくとも１回は
サンプルされねばならないため、そのフレーム内
で最も遅いチヤネルの速度が、総合チヤネルのバ
ンド幅を無駄にすることなく単位時間に送信しう
るフレームの最大数を決定する。さらにまた、各
フレーム内で送信されるオーバヘツド信号はフレ
ームの長さには無関係に同じであるため、オーバ
ヘツドを減少しデータ送信を増加するために非常
に長いフレームを用いる傾向が極めて強い。その
結果、フレームが極めて長くなり、ビツト・イン
タリーブ方式においてフレームが数千個のタイ
ム・スロツトを有することになる。 そのような大きさのフレームを作るための努力
と従来のTDMシステムにおける再構成の困難さ
のために、システムの過剰設計と必要な再構成の
遅延の双方を引き起こす多くの経済的誘因が存在
する。具体的に言えば、データ・チヤネルが異な
る時間に異なるデータ速度をとることができまた
幾つかのチヤネルが不使用であつてもいいという
場合には、総合チヤネルの使用率低下ということ
が起こるけれども全てのチヤネルからの最大デー
タ速度を許容するように設計する傾向にある。そ
れのみならず、状況が変化し、１つまたはそれ以
上のチヤネルのデータ速度をフレーム設計の根拠
となつたものから変更するのが望ましいというよ
うな場合にも、システムの再構成によつてデータ
伝送上どのような利益が得られようとも、システ
ムの再構成に要する費用と時間がそれを上まわる
という理由で、システムのオペレータは古いフレ
ームでやつていく、という傾向がある。例えば、
再構成は通常送信システムから離れた場所でシス
テムの製造業者によつて行なわれる。そのような
再構成には数週間を要するのが普通である。 明らかなように、これらの問題は、マルチプレ
クシング・システムのチヤンネル容量に対する要
求が常に変るというような場合に顕著になる。こ
れらの問題は、周期性を有する如何なる動作にも
注目されることであり、ビジネスがコンピユー
タ・システムに対する信頼性を増すに従つてより
明白になるようである。 発明の開示 本発明は、ビツト・インタリーブ式時分割マル
チプレクサにおける自動フレーミング装置に関す
るもので、その主目的は、時分割マルチプレクサ
に用いるフレームを自動的に、短時間内にかつ経
済的に、作成することのできるフレーム自動発生
装置を提供することにある。本発明の第１の装置
は、その構成として、マイクロプロセツサと、チ
ヤネル選択信号を記憶する２つのランダム・アク
セス・メモリと、各チヤネルの送信周波数を決定
するための手段と、チヤネル選択信号のフレーム
内配分を演算するためにコンピユータのメモリ内
に記憶されるコンピユータ・プログラムとを含
む。このようなシステムによれば、フレームは約
30秒で再構成することができる。 我々の発明によれば、フレームは、１つのチヤ
ネル上のデータ速度に変化が生じるたびごとに再
構成される。実際上は、そのような再構成は週１
回程度行なうのが有利であると思われる。システ
ムの負荷が大きく変化するような場合には、再構
成は毎日、あるいはそのような負荷変化が生じる
時間毎に行なうのが有利であるかも知れない。そ
の結果、個々のチヤネルのデータ速度が変化して
も、システムは常にその最適データ送信速度に比
較的近い状態で操作されうる。 さらにまた本発明の特許請求の範囲第２項の装
置においては、チヤネル選択信号を記憶するため
に２つのランダム・アクセス・メモリが用いられ
る。一方のメモリに記憶されている信号が実際フ
レームを発生している間に、新しいチヤネル選択
信号の組を他方のメモリに記憶することができ
る。第２のメモリにそのような更新フレームが書
き込まれた後、チヤネル選択信号発生の仕事は、
どのデータ・チヤネルからのデータも少しも失わ
れることなく、第１のメモリから第２のメモリへ
切換えることができる。

【図面の簡単な説明】

我々の発明の、上記およびそれ以外の目的は、
特徴、要素および利点は、以下に述べるこの発明
を実施するための最適態様の記載から容易により
明らかにされようが、そこにおいて、 第１図は従来技術のフレーム発生装置の例示的
実施例を示すブロツク図であり、第２図はこの発
明の例示的実施例のブロツク図であり、第３図は
第２図の例示的実施例の詳細のブロツク図であ
り、そして第４Ａ図、第４Ｂ図および第４Ｃ図は
我々の発明を実施する主な段階を示すフローチヤ
ートである。 本発明の最適実施態様 例示的なTDMシステム、TDM送信機及び
TDM受信機の簡単なブロツク図が、「同期プロ
グラマブル・混合フオーマツト時分割マルチプレ
クサ」と題しここに参照して取込まれる米国特許
第3632882号の第１図、第２図及び第３図にそれ
ぞれ記載されている。そこにみられるように、複
数個のデータ・ソースあるいはチヤネルＡ−Ｘは
送信機マルチプレクサ１００により、時分割マル
チプレクス形式で従来の送信システム１０１を介
して受信機デマルチプレクサ１０２に接続されて
いて、インタリーブされているデータ信号がそこ
で分離され、適当なデータ受けＡ−Ｘに出力され
る。文字毎のパルス繰返し速度とビツト数とがソ
ース毎に異なるために、各ソースからのデータは
送信される前に別々のバツフア・レジスタに記憶
することが好ましい。各レジスタに記憶されたデ
ータは、チヤネル選択信号の制御下で該レジスタ
に印加されるチヤネル・シフト・クロツク信号に
よつてシフト出力され、各レジスタからのデータ
信号はオア・ゲート２１０によつて結合され複合
データ信号として出力される。このように、チヤ
ネル選択信号は複合データ信号内で各チヤネルか
らのデータによつて占有される特定のタイム・ス
ロツトを決定する。デマルチプレクサにおいても
同様な方法で、チヤネル選択信号がアンド・ゲー
ト３００Ａ−３００Ｘとアンド・ゲート３０１Ａ
−３０１Ｘに供給されて特定のチヤネルを選択
し、そのチヤネルの中へシフト・クロツク信号が
複合データ信号の特定のタイム・スロツトに位置
するデータをシフトする。明らかなように、
TDMシステムの各ステーシヨンは通常そのシス
テムの各ステーシヨン間で双方向通信するために
送信機と受信機の両方を備えている。 送信機と受信機のための適当なチヤネル選択信
号はいろいろな方法で発生することができる。例
えば、チヤネル選択信号はプログラム可能読出し
専用メモリに記憶し、バイナリ・カウンタを用い
てメモリの各アドレスを順次アクセスすることに
より読み出すようにしてもよい。このようにすれ
ば、第１図に示すように、フレーム発生装置１０
は循環バイナリ・カウンタ２０と、メモリ３０と
デコーダ４０とを含むことになる。このメモリ
は、10個の並列入力ライン３２と、10ライン対
1024ラインのデコーダ３４と、同時には１個のみ
がアドレスされるメモリへの1024個のアドレス・
ラインを有する読出し専用メモリ・マトリクス３
６と、８個の並列バイナリ出力ライン３８とを備
えた1K×８ビツト・メモリであつてもよい。こ
のメモリが動作可能にされると、10個の入力ライ
ン上の信号は復号されてメモリ・マトリクスへの
単一のアドレス・ラインを活性化する。これによ
つて、メモリ・マトリクスのアドレスに記憶され
ている情報に応じたバイナリ出力信号が８個の出
力ライン上に出力される。これらの出力ラインは
それからデコーダ４０に印加され、デコーダはそ
の８個の入力ライン上の並列バイナリ信号を１つ
の出力に変換し256個の出力ラインのうちの１つ
に出力する。これらの出力ラインのうちの幾つか
はチヤンネル選択ラインであつてマルチプレクサ
内のチヤネル選択ゲートを動作可能にするのに用
いられる。これらのゲートは、米国特許第
3632882号において、送信機マルチプレクサ１０
０内の素子２００Ａ−２００Ｚと２０１Ａ−２０
１Ｚとしてその第２図に、また受信機マルチプレ
クサ１０２内の素子３００Ａ−３００Ｘと３０１
Ａ−３０１Ｘとして同じく第３図に示されてい
る。他の出力ラインは、制御と同期信号のための
ゲートを動作可能にするのに用いることができ
る。 第１図のフレーム発生装置は、典型的には、
TDMが設置されるときにプログラムされ、シス
テムがとりかえられるまで動作状態に維持され
る。その結果、個々のデータ・チヤネルとシステ
ムとは、典型的には、システムの正常な使用に必
要なものより大きい総合チヤネル容量をもつよう
に過剰設計され、システムに対する要求が増加す
るとその要求のすべてを満たすことが不可にな
る。それにもかかわらず、フレームの再構成の費
用が高いという理由で、システムのユーザは簡単
に元のままでやらねばならない。 第２図は、システムに変化が生じたらいつでも
フレームの再構成をすることができるようにした
マイクロコンピユータ、即ち、本発明の自動フレ
ーミング装置１１０の実施例を示している。この
実施例は、マイクロプロセツサ１２０と、アドレ
ス・デコーダ１３０と、3Kのランダム・アクセ
ス・メモリ（RAM）１４０と、8Kの読出し専用
メモリ（ROM）１５０と、送信機フレーム発生
装置１６０と、受信機フレーム発生装置１７０
と、周波数カウンタ１８０とを備えている。装置
はさらに、第１と第２のユニバーサル同期／非同
期・受信機／送信機（USART）１９０，２００
と、ラツチ２１０，２２０，２３０と、行と列の
選択デコーダ２４０，２４５と、バツフア２５
０，２５５と、クロツク信号源２６０と、ライン
受信機ラツチ２７０と、マルチプレクサ２８０
と、陰極線管（CRT）デイスプレイ２９０とを
備えている。これらの素子は、第２図に示すよう
に、アドレス・バス３００と、データ・バス３１
０とによつて互いに接続される。さらにまた、回
路の個々の素子の動作はアドレス・デコーダ１３
０からの制御信号ライン３２０によつて制御され
る。この装置１１０はシステムの各TDM送信
機／受信機に１ユニツトずつ存在する。 マイクロプロセツサ１２０は例えばモトローラ
（Motrola）6809である。アドレス・デコーダ１
３０と、RAM１４０と、ROM１５０とは従来
のものであり、いろいろな方法で実現しうる。図
示された特定の構成では、RAM１４０は1K×４
ビツトの2114型ランダム・アクセス・メモリを６
ユニツト備えている。これらユニツトの各対が、
10個のアドレス・ラインにより並列にアドレスさ
れて８並列ビツト出力を発生する。ROM１５０
は2K×８ビツトの2716型メモリを４ユニツト備
えている。これら各ユニツトは11個のアドレス・
ラインによりアドレスされて８並列ビツト出力を
発生する。 周波数カウンタ１８０はモトローラ
（Motrola）の6840チツプであり、マルチプレク
サ２８０から供給される信号の周波数を計算して
この情報をデータ・バス３１０を介してマイクロ
プロセツサ１２０に供給する。マルチプレクサ２
８０に供給される信号は、個々のデータ・チヤネ
ル上のクロツク信号およびTDMの総合送信／受
信チヤネルの総合クロツクから出力される。例え
ば、マルチプレクサ２８０は、３個の制御信号に
よつてそれに供給されるアドレスに応じて８個の
入力信号のうちの１つを出力ラインに供給する
151型マルチプレクサである。アドレスはラツチ
２２０からの３個のライン上に与えられる。これ
らのライン上の信号はデータ・バス３１０内のラ
インのうちの３個によつてラツチ２２０に与えら
れる。 個々のデータ・チヤネル上のクロツク信号は第
２図においてクロツク信号源２６０として概略的
に示されている。クロツク信号源２６０内の個々
のチヤネルはラツチ２３０と、デコーダ２４０，
２４５と、バツフア２５０，２５５とによつてア
ドレスされる。アクセスされるべき１つの個々の
チヤネルのアドレスはマイクロプロセツサ１２０
によりデータ・バス３１０を介してラツチ２３０
に供給される。このアドレスの３ビツトは行デコ
ーダ２４０によつて選択されて８個のラインのう
ちの１つに信号を出力し、それはバツフア２５０
を介してクロツク信号源２６０内のマルチプレク
サ２６２に供給される。さらにもう３つのビツト
は列選択デコーダ２４５に供給されてバツフア２
５５を介してマルチプレクサ２６２に印加される
８ラインのうちの１つに信号を発生する。この配
置の結果として、マイクロプロセツサはクロツク
信号源内の最高64チヤネルまでのうちの任意の１
つをアクセスしてそのチヤネルのクロツク信号を
ライン受信機２７０へ読み出すことができる。
TDM送信機とTDM受信機のための総合クロツ
ク信号もまたライン受信機ラツチ２７０に与えら
れる。ライン受信機ラツチ２７０からの信号はそ
れらの信号のうちの１つを選択して周波数カウン
タ１８０に印加するためにマルチプレクサ２８０
によりマルチプレクサされる。例示的に言えば、
ラツチ２３０は374型オクタルＤ型フリツプフロ
ツプである。デコーダ２４０，２４５は138型
１／８デコーダ／デマルチプレクサであり、バツ
フア２５０，２５５は244型バツフアである。マ
ルチプレクサ２６２はここに参照して取込まれた
米国特許第3632882号に示されているものと類似
である。 USART１９０，２００は、8251型集積回路で
あつて、データ・バス３１０上の並列信号を出力
ライン１９２，２０２上の直列信号に変換する。
USART１９０はCRTデイスプレイ２９０への
インタフエースを構成する。USART２００は自
動フレーム発生装置１１０と総合チヤネルとの間
のインタフエースを構成し、総合チヤネルはロー
カル局の自動フレーム発生装置と遠隔局の自動フ
レーム発生装置との間での信号の送信を許す。 ラツチ２１０はマイクロプロセツサからデー
タ・バス３１０を介して供給される信号を記憶す
る。これらの信号のうちのいくつかは、システム
の操作中種々の誤りをオペレータに報らせるため
の発光ダイオード２１４を制御するのに用いられ
る。これらの信号のうちの２つはライン２１２を
介して送信機フレーム発生装置１６０と受信機フ
レーム発生装置１７０に印加される。 第３図は、本発明の実施に際して、送信機フレ
ーム発生装置１６０あるいは受信機フレーム発生
装置１７０のどちらかとして用いることできるフ
レーム発生装置の実施例を示している。このフレ
ーム発生装置は第１と第２のカウンタ３５０，３
５５と、第１と第２のマルチプレクサ３６０，３
６５と、第１と第２のアドレス・バツフア３７
０，３７５と、第１と第２のランダム・アクセ
ス・メモリ（RAM）３８０，３８５と、第１と
第２のデータ・バツフア３９０，３９５と、マイ
クロプロセツサ４１０と、EOF／ESF検知論理
４２０とを含んでいる。この装置はさらに、カウ
ンタ３５０，３５５を制御するために、排他的オ
ア・ゲート４３０と、アンド・ゲート４３５と、
Ｄ型フリツプフロツプ４４０と、第２のアンド・
ゲート４４５とを含んでいる。マルチプレクサ３
６０と、アドレス・バツフア３７０と、RAM３
８０と、データ・バツフア３９０とは第１のラン
ダム・アクセス・メモリ・ユニツト４００を構成
し、マルチプレクサ３６５と、アドレス・バツフ
ア３７５と、RAM３８５と、データ・バツフア
３９５とは第１のそれと同じような第２のランダ
ム・アクセス・メモリ・ユニツト４０５を構成す
る。これらのユニツトはマルチプレクサ４１０の
制御下で交互に用いられてそのフレームのための
チヤネル選択信号とオーバヘツド信号とを発生す
る。本発明に従えば、フレーム選択信号を発生す
るために使用されていないユニツトはその一部で
あるRAMの内容を書き直すのに用いることがで
きる。 それらが接続されているメモリに関連して、カ
ウンタ３５０，３５５と、制御論理４３０−４４
５とは、そのフレーム内で１回発生される多数個
のサブ・フレームおよび、少数のチヤネル選択信
号とオーバヘツド信号とを発生するために設けら
れる。これらカウンタと制御回路の動作は、参照
によつてここに取込まれる米国特許第4123309号
のカウンタ２０と２５の動作に類似する。カウン
タ３５０は循環カウンタであり、図示する実施例
においては、循環するまでに512計数することが
できる。このカウンタの出力は、マルチプレクサ
３６０かあるいは３６５を介して、チヤネル選択
信号を記憶しているアドレス・ランダム・アクセ
ス・メモリ３８０あるいは３８５に印加される。
典型的なフレームにおいては、カウンタ３５０は
ランダム・アクセス・メモリの１つからその中で
カウンタによつて画定されるアドレスに記憶して
いるチヤネル選択信号を遂次読み出すのに100回
あるいはそれ以上の回数繰り返される。米国特許
第4123309号のカウンタ２０に類似するカウンタ
３５５はそのメモリの別の部分からその中でカウ
ンタによつて画定されるアドレスに記憶している
チヤネル選択信号とオーバヘツド信号とを遂次読
み出すのに１つのフレームの全体を発生する間に
ただ１回だけのサイクルを行うのみである。その
フレームの終端でこれらカウンタは両方共リセツ
トされる。 例示的に言えば、カウンタ３５０と３５５とは
それぞれ３つの169型４ビツト同期カウンタを含
み、それら同期カウンタは桁上げルツク・アヘツ
ド回路を介して縦続接続される。マルチプレクサ
３６０と３６５とはそれぞれ３つの157型方形２
入力マルチプレクサを含み、それらユニツトのう
ちの２つはカウンタ３５０，３５５のそれぞれか
らの４つの入力を有し、最後の１つはこれらカウ
ンタのそれぞれからの１つの入力を有している。
３つのユニツトのうちの最後の１つに対する第２
の入力はＤ型フリツプフロツプ４４０から出力さ
れる。バツフア３７０と３７５とは、３つの244
型バツフアを用いて実現され、バツフア３９０と
３９５とは245型である。ランダム・アクセス・
メモリ３８０と３８５はそれぞれが１対の1K×
４ビツト2114型メモリである。マルチプレクサ４
１０は１対の157型方形２入力マルチプレクサで
実現される。EOF／ESF検知論理４２０はゲー
トとマルチプレクサの回路網でありサブフレーム
の終端（ESF）はフレームの終端（EOF）とを
表わす信号を検知する論理機能を有する。この検
知論理はサブフレームのビツトの終端の検知とフ
レームのビツトの終端の不存在をそれぞれ表わす
出力信号TESFととを出力する。 ESFビツトが存在しないときは、排他的オア・
ゲート４３０からのライン４３２上の信号は低で
あり、アンド・ゲート４３５からのライン４３７
上の信号を低にする。もしフリツプフロツプ４４
０のＱ出力がライン４４２上ですでに低になつて
いない限り、次のクロツク信号を受信したときに
低となる。ライン４４２はまたマルチプレクサ３
６０，３６５の選択入力ゲートＳとこれらマルチ
プレクサの２入力のそれぞれの第10番目入力ライ
ンとに接続されている。フリツプフロツプ４４０
からのライン４４２上の信号が低である間、出
力からのライン４４４上の信号は高であり、それ
によつてカウンタ３５５を動作不能にしアンド・
ゲート４４５を動作可能にする。 EOF信号がないと、アンド・ゲート４４５へ
の他方入力もまた高でありライン４４７上の信号
を高にする。その結果、カウンタ３５０と３５５
のロード端子Ｌに印加される信号は両方とも高で
あり、それによつてロード機能を動作不能とす
る。同時に、低信号がカウンタ３５０の両動作可
能端子に印加され、それによつてこのカウンタを
動作可能とし、またクロツク入力にクロツク・パ
ルスを受信するごとにそのカウンタを１だけ進め
させる。 ライン４６０，４７０は、RAMがマルチプレ
クサによつてアドレスされるかバツフアによつて
アドレスされるかを決定する信号をラツチ２１０
から与えられる。ライン４６０上の信号が高であ
ると、バツフア３７０は動作不能にされ、また、
インバータ４６２による反転のためマルチプレク
サ３６０は動作可能にされる。ライン４６０上の
高信号はまたオア・ゲート４６４を介してRAM
３８０の端子に印加され、またオア・ゲート
４６６を介してデータ・バツフア３９０の動作可
能端子に印加され、それによつてバツフア３９０
を動作可能にしメモリの書き込み機能を動作不能
にする。ライン４７０上の信号は同じように機能
してマルチプレクサ３６５と、バツフア３７５，
３９５と、RAM３８５とを制御する。 マルチプレクサ３６０が動作可能とされ、その
選択入力における信号が低である時は、マルチプ
レクサ３６０の出力はカウンタ３５０からの信号
である。その選択入力における信号が高である時
は、その出力はカウンタ３５５からの信号であ
る。明らかなように、カウンタ３５０からの出力
がマルチプレクサ３６０からのアドレス・ライン
３６２上に存在する時は、マルチプレクサへの第
10番目の入力ライン上に低信号が存在するため第
10番目のアドレス・ライン上の信号は低である。
反対に、カウンタ３５５からの出力がアドレス・
ライン３６２上に存在する時は、第10番目のライ
ン上の信号は高となる。 アドレス・ライン３６２上の信号はランダム・
アクセス・メモリ３８０をアドレスしてマルチプ
レクサ４１０へのライン３８２上に８ビツト並列
出力信号を発生する。同様に、ライン４７０上の
信号が高である時は、８ビツト並列出力信号が
RAM３８５からマルチプレクサ４１０へのライ
ン３８７上に発生される。マイクロプロセツサか
らの制御信号に従つて、マルチプレクサ４１０は
ライン３８２あるいは３８７からの信号をTDM
送信機／受信機への出力信号として選択する。マ
ルチプレクサ４１０からのこれらの信号は、個々
のデータ・チヤネルからのデータを選択してマル
チプレクシング方式を介して送信したり、あるい
は受信したデータを適当なデータ・チヤネルに発
送したりするのに使用されるチヤネル選択信号と
制御信号とを与える。これらのチヤネル選択信号
の典型的は応用は既に参照した「制御信号をイン
タリーブするための方法とその装置」と題する出
願に詳細に開示されている。本発明の送信機と受
信機のフレーム発生装置１６０，１７０は上記参
照出願の第２図の送信機フレーム発生装置１３
０、および第７図の受信機フレーム発生装置５７
０と取替ることができる。 検知論理４２０はサブフレームの終端、あるい
はフレームの終端を示すマルチプレクサ４１０か
らの信号をモニタする。検知論理４２０がマルチ
プレクサ４１０からの信号ストリーム中にESF信
号を検知すると、ライン４２２上のTESF信号が
高となる。その結果、オア・ゲート４３０からの
ライン４３２上の信号もまた同様に高になる。フ
レーム終端信号が存在しないと、アンド・ゲート
４３５からのライン４３７上の信号が高となり、
次のクロツク信号でフリツプフロツプ４４０は状
態を変える。 フリツプフロツプ４４０のＱ出力が高になる
と、マルチプレクサ３６０と３６５の選択入力と
第10番目アドレス・ラインに印加される信号が高
になる。同時に、出力が低になり、それによつ
てカウンタ３５５は動作可能にされ、アンド・ゲ
ート４４５は動作不能にされ、カウンタ３５０の
ロード端子は動作可能とされる。次のクロツク信
号を受信すると、カウンタ３５０はリセツトされ
てゼロとなりカウンタ３５５が計数をはじめる。
マルチプレクサ３６０の選択入力がいま高である
ため、カウンタ３５５の出力がマルチプレクサ３
６０からのアドレス・ライン３６２上に存在す
る。さらにまた、マルチプレクサ３６０への第10
番目の入力ラインもまた高であるため、マルチプ
レクサ３６０からの第10番目の出力ラインはいま
高である。その結果、アドレス・ライン上の信号
は、フレームの全期間に１度だけ送信される１組
のチヤネル・アドレス信号と制御信号とを記憶し
ているランダム・アクセス・メモリ３８０の異な
る部分をアドレスする。 カウンタ３５５が進んでいつて、それがアドレ
スするメモリ３７０のアドレスが次のサブフレー
ム終端信号を発生すると、検知論理４２０はライ
ン４２２上の出力を再び高にする。このとき、ラ
イン４４２上の信号も高なので、排他的オア・ゲ
ート４３０からのライン４３２上の信号は低にな
りフリツプフロツプ４４０への入力を低にする。
次のクロツク信号で、フリツプフロツプ４４０の
Ｑ出力が低になりそれによつてマルチプレクサ３
６０と３６５への選択入力と第10番目のアドレ
ス・ラインが低にされる。同時に、フリツプフロ
ツプ４４０の出力が高になり、それによつてカ
ウンタ３５５が動作不能にされ、アンド・ゲート
４４５が動作可能にされる。このため、アンド・
ゲート４４５からの出力が高になり、それによつ
てカウンタ３５０のロード端子が動作不能にされ
る。カウンタ３５０は動作可能とされるので、次
のクロツク信号を受信するとこのカウンタはもう
一度ゼロから計数しはじめる。またマルチプレク
サ３６０の選択入力がいま低なので、カウンタ３
５０からの信号はマルチプレクサ３６０からのア
ドレス・ライン３６２に存在する。マルチプレク
サ３６０への第10番目のアドレス・ラインへの入
力が再び低になるので、RAM３８０への第10番
目のアドレス・ライン上の信号も同様に低とな
る。また、カウンタ３５０からの信号が、第１の
サイクルの場合と同じく、RAMの同じ部分をア
ドレスする。 このプロセスは継続し、論理４２０によるESF
信号の検知に応じてカウンタ３５０と３５５の間
で制御をあちこちと移動させる。EOF信号が最
後にRAM３８０においてアドレスされ論理４２
０によつて検知されると、ライン４２４上の信号
が低になる。その結果、フリツプフロツプ４４０
への入力ライン４３７、カウンタ３５５のロード
端子へのライン４２４、およびカウンタ３５０の
ロード端子へのライン４４７に低信号が発生され
る。２つのロード端子へのこれら信号は次のクロ
ツク信号を受信したときに両カウンタをリセツト
させ、第３図の装置は次のフレームのための信号
を発生させる準備完了状態となる。 すでに参照した米国特許第4123309号に記載さ
れているような従来技術においては、チヤネル選
択信号は読み出し専用メモリに記憶される。本発
明によれば、メモリ３８０，３８５はランダム・
アクセス・メモリであり、それらは種々異なるフ
レームを発生するため種々異なる組のチヤネル選
択信号をマイクロコンピユータ１１０によつてそ
れらの中に記憶することができる。記憶されるべ
き個々のチヤネル選択信号はデータ・バス３１０
とデータ・バツフア３９０，３９５によつてラン
ダム・アクセス・メモリ３８０，３８５に供給さ
れる。これら信号がRAM３８０，３８５内に記
憶されるべきアドレスはアドレス・バス３００と
アドレス・バツフア３７０，３７５によつてこれ
らRAMに供給される。チヤネル選択信号を
RAM３８０に書き込むためには、低信号がライ
ン４６０に発生される。この信号はマルチプレク
サ３６０を動作不能にしバツフア３７０を動作可
能にする。この信号はまたオア・ゲート４６４，
４６６にも印加される。これらオア・ゲートへの
他方入力が低であると、これらオア・ゲートの出
力もまた低であり、それによつてバツフア３９０
が動作可能にされまたRAM３８０への書き込み
動作可能化入力が動作可能にされる。その結果、
バツフア３９０に記憶されている８ビツト信号が
バツフア３７０に記憶されている10ビツトにより
指定されるRAM３８０のアドレスに記憶され
る。RAM３８０のアドレスのうちの１つ１つを
アドレスすることによつて、マイクロプロセツサ
は新しいフレームを画定するためのチヤネル選択
信号と制御信号の配列をその中に記憶することが
できる。同じようにして、ライン４７０上の低信
号がマルチプレクサ３６５を動作不能にし、バツ
フア３７５を動作可能にし、オア・ゲート４７
４，４７６へ低信号を与える。これらアオ・ゲー
トへの他方入力が低であると、バツフア３９５は
動作可能にされ、またRAM３８５への書き込み
動作可能化入力も動作可能にされる。 本発明に従えば、第１と第２のメモリ・ユニツ
ト４００，４０５は、新しいフレームが発生され
ランダム・アクセス・メモリに記憶されつつある
間にもTDMがデータを送受信し続けることを可
能にするために用いられる。カウンタ３５０，３
５５によつて発生されるアドレスが一方のメモ
リ・ユニツトからチヤネル選択信号とオーバヘツ
ド信号とを読み出すのに用いられている間、他方
のユニツトのアドレスとデータ・バツフアは新し
い組のチヤネル選択信号とオーバヘツド信号とを
そのユニツトのランダム・アクセス・メモリに書
き込むのに用いられる。 一旦新しいフレームがローカル・ステーシヨン
とリモート・ステーシヨン双方のランダム・アク
セス・メモリに記憶されると、システムは古いフ
レームから新しいフレームに切換える準備完了状
態となる。古いフレームのフレーム終端信号が論
理４２０に検知されると、新しいフレームが記憶
されているメモリ・ユニツトのマルチプレクサへ
の動作可能化ライン４６０または４７０上の信号
が高になる。同時に、マルチプレクサ４１０はそ
の出力が古いメモリからではなく新しいメモリか
ら来るように切換えられる。リモート・ステーシ
ヨンへ送信されている総合データ・ストリームに
もそのリモート・ステーシヨンも新しいフレーム
に切換えるように指令する信号が挿入される。こ
のプロセスの結果、データの伝送を中断すること
なく、またデータを少しも失うことなく、古いフ
レームから新しいフレームに切換えができる。 マイクロプロセツサの概括的な動作を示すフロ
ーチヤートが第４Ａ図、第４Ｂ図及び第４Ｃ図に
示されている。第４Ａ図に示すように、受電する
とマイクロプロセツサはそのランダム・アクセ
ス・メモリと読み出し専用メモリに対するメモリ
検査を行う。もし故障があると、それは故障指示
装置をオンしリモートTDM送信機／受信機との
同期をとり、リモートTDMステーシヨンに故障
を伝える。もし故障がなければ、マイクロプロセ
ツサは同期フレームを表わす信号をランダム・ア
クセス・メモリに書き込み、カウンタ３５０にこ
のメモリをアドレスして同期フレーム信号を発生
させる。同期フレームに関する詳細は、「フレー
ム同期を確立するための方法とその装置」と題す
る上述の特許出願に記述されている。 同期フレームが送信されている間、マイクロプ
ロセツサは個々のデータ・チヤネルと総合チヤネ
ルとをアドレスしてそれらチヤネルの送受クロツ
ク信号を得、これら信号からそれらの周波数を計
算する。ローカル・ステーシヨンでこれら信号が
読まれ、計算が行なわれている間に、リモート・
ステーシヨンでも同じプロセスが遂行される。ロ
ーカル・ステーシヨンが個々のデータ・チヤネル
と総合チヤネルの送受周波数を計算し終ると、こ
の情報はリモート・ステーシヨンが計算した情報
と比較されローカルとリモートの両ステーシヨン
が同一の形式で動作していることを確認する。 次に、ローカルのマイクロコンピユータはチヤ
ネル周波数に適応するのに必要なフレームを演算
する。それからそれは送信すべきデータを取扱う
ことができるかどうか確認するためにこのフレー
ムをチエツクする。このフレームが適当であれ
ば、それはその時チヤネル選択信号とオーバヘツ
ド信号とを発生するのに使用されていないそのユ
ニツトのランダム・アクセス・メモリに書き込
む。同時に、このプロセスはリモート・ステーシ
ヨンのマイクロコンピユータによつても遂行され
る。新しいフレームが不使用のメモリ・ユニツト
に書き込まれてしまうと、ローカルのマイクロコ
ンピユータは新しいフレームに切換可状態である
ことをリモートのマイクロコンピユータに報告す
る。これに応えて、リモートのマイクロコンピユ
ータはそれがいつ準備完了状態になつたかを示
す。双方のマイクロコンピユータがそれぞれ準備
完了状態になつたことを示すと、ローカルのマイ
クロプロセツサは新しいフレームが記憶されてい
るメモリ・ユニツトのマルチプレクサ３６０また
は３６５を動作可能にし、マルチプレクサ４１０
を切換えてその出力がメモリ・ユニツトから来る
ようにする。同時に、ローカルのマイクロコンピ
ユータはリモートのマイクロコンピユータに新し
いフレームに切換えるよう信号する。 その後のマイクロプロセツサの役目はTDM送
信機／受信機の動作状態における変化とその変化
に対するコマンドとをモニタすることである。コ
マンドのソースの１つはUSART２００を介して
ローカルのマイクロコンピユータと交信している
リモート・ステーシヨンである。これらのコマン
ドは２つの形式があり、その一方はフレームの再
構成を必要とし、他方はローカル・ステーシヨン
の状態の通知を必要とする。再構成はまた、ロー
カル・ステーシヨンにおいてフレーム・コマン
ド・スイツチによつて要求することもできる。何
れの場合であつても、再構成が要求されると、リ
モートのマイクロコンピユータはこれが知らされ
第４Ａ図のフローチヤートのＢ点で再びチヤネル
周波数の決定と新しいフレームの演算とを始め
る。 変化のもう１つの形は、デイスプレイ要求であ
る。この要求がローカル・ステーシヨンの状態に
関係していれば、この情報は読みとられローカル
のCRTデイスプレイ２９０にデイスプレイされ
る。またリモート・ターミナルの状態のデイスプ
レイ要求であるならば、その情報を求めるコマン
ドがリモート・ステーシヨンに送られ、この情報
がそこから受信されるとそれはローカルのCRT
にデイスプレイされる。デイスプレイ・コマンド
の他の形は、ローカルのモニタに関する。このコ
マンドが存在すると、CRTに警告がデイスプレ
イされ、このデイスプレイは消滅コマンドがなけ
れば継続される。 450Hzタイマの制御下で、マイクロコンピユー
タはまた2.2ミリ秒に１回の割で同期化テストを
行なう。第４Ｃ図に示すように、それはローカ
ル・ステーシヨンがリモート・ステーシヨンと同
期状態にあるかどうか、またリモート・ステーシ
ヨンがローカル・ステーシヨンと同期状態にある
かどうかということをテストする。さらにまた、
それは、そのマイクロコンピユータがそのメモ
リ・バウンドにあるかどうかということをテスト
する。それはまたローカルのフレーム・コマン
ド・スイツチのオン・オフ状態をチエツクし、フ
レーム・コマンドがリモート・ステーシヨンから
受信されたかどうかということをチエツクする。
同期に故障があれば、ローカルのマイクロコンピ
ユータは同期フレームを送信し、30秒タイマを起
動させる。同期を確立することなしにタイマが終
了すると、動作は第４Ａ図フローチヤートのＤ点
に戻りRAM１４０とROM１５０のメモリ・チ
エツクを行なう。30秒以内に同期化が完了する
と、システムは現行のフレーム構成に切換えら
れ、なお同期状態にあるか否かを決定するために
テストされる。同期状態にないならばマイクロコ
ンピユータは第４Ａ図フローチヤートのＤ点に戻
る。もし同期化が成功しておればテスト・プロセ
スは完了である。もしもそのマイクロコンピユー
タがメモリ・バウンド内にないならば、動作は第
４Ａ図フローチヤートのＤ点に戻り、またフレー
ム・コマンド・スイツチがオンであるかフレー
ム・コマンドがすでにリモート・ステーシヨンか
ら受信され終つているならば、動作は第４Ｂ図の
Ｅ点で継続される。 チヤネル周波数は、好ましくはモトローラ
（Motorola）の6840型タイマ・チツプである周波
数カウンタ１８０によつて決定される。上に示し
たように、個々のチヤネルはラツチ２３０、デコ
ーダ２４０，２４５、バツフア２５０、２５５お
よびマルチプレクサ２６２によつてアドレスされ
る。このアドレスの結果として、数個のチヤネル
状態とチヤネル送受信クロツク信号を含むクロツ
ク信号とがマイクロプロセツサに利用可能となる
がこれらは本発明にとつて重要なものである。ア
ドレスされたチヤネルからの送信あるいは受信ク
ロツク信号はラツチ２７０とマルチプレクサ２８
０とを介して周波数測定器１８０に印加される。
具体的に言えば、この信号は6840型タイマ・チツ
プの３クロツク入力に印加される。周波数
921.6kHzの高速クロツクがこのチツプの動作可能
化入力に印加される。これら入力により、このチ
ツプはチヤトル・クロツク信号の１つの前縁から
次の前縁へとこの高速クロツクのサイクルをカウ
ンタする。マイクロプロセツサはチツプからこの
カウントを読みとり、それを用いてクロツク信号
の実周波数を計算する。マイクロプロセツサはこ
の値を有効チヤネル周波数表に合わせてみる。整
合すればその情報は個々のデータ・チヤネルと総
合チヤネルの送受信周波数を表わす値の表に記憶
される。整合がとれなければ、マイクロプロセツ
サはフレーム演算におけるこのチヤネルを無視
し、動作を測定したチヤネル周波数と期待された
ものとのくいちがいをオペレータに警告する。
TDMシステムにおける誤りの１つのソースを確
認する高速手段が設けられていてダウン・タイム
を減少する。 このプロセスは各チヤネルと総合チヤネルにつ
いて継続する。これらの周波数が決定されこの情
報がリモート・ステーシヨンと比較されると、マ
イクロプロセツサは新しいフレームを演算する準
備完了状態となる。 新しいフレームを演算するために、マイクロプ
ロセツサはチヤネル速度を選び最高速度が１番目
になるように順序づけることを始める。本発明に
用いることができる可能チヤネル・クロツク速度
（サイクル／秒）は表１に示すとおりである。同
期チヤネル・クロツク速度1759と2153とは110ビ
ツト／秒と134.5ビツト／秒のデータ速度に対応
すると認められる。フレームを演算する目的に対
しては、これらの速度は125ビツト／秒と150ビツ
ト／秒であるべきだと思われる。

【表】

【表】 チヤネル速度の順序づけが終ると、マイクロプ
ロセツサはチヤネル速度の最大公分母、即ち、最
大の共通因数あるいは除数、を決定する。この数
は毎分送信されるフレーム数であつてフレーム速
度と呼ぶものを設定する。本発明の好適実施例に
おいてはこの数は50より大きくあるいは５より小
さくなることはできない。この上限は各フレーム
におけるオーバヘツド信号の送信によつて失われ
るチヤネル容量の量を減らすように設定される。
下限の設定は、例えばローカル・ステーシヨンと
リモート・ステーシヨンとが同期外れであること
を決定するというようなある種の交信信号が複数
個のフレームの繰り返しを必要とするからであ
る。その結果、フレーム速度は同期外れというよ
うな状態の検知に時間がかかればかかるほど低速
になる。 フレーム速度が選択され終ると、総合速度から
個々のデータ・チヤネル速度の和が引算されて、
制御信号や同期信号やその他のオーバヘツドの送
信というような目的に用いることができるチヤネ
ル選択の数が決定される。このオーバヘツドを容
れるために利用可能なチヤネル選択が足りなけれ
ば、個々のデータ・チヤネルのうちの１つをフレ
ームから消滅させ、フレーム速度と、オーバヘツ
ドを容れるのに十分な付加的チヤネル選択の利用
可能性を決定する。例示的に言えば、この場合最
大データ速度をもつチヤネルが消滅させられる。 次に、総合チヤネル速度をフレーム速度で割つ
てフレーム毎に必要な全選択数が計算され、フレ
ーム毎に必要な全選択数を512で割つて必要なサ
ブフレームの数が決定される。これは第３図の装
置に示されるカウンタ３５０のためのサブフレー
ムに利用可能な最大選択数である。明らかなよう
に、異なる容量のカウンタに対しては異なる最大
数が利用可能となる。 フレーム毎のチヤネル選択数は各チヤネル毎に
そのチヤネルのクロツク速度をフレーム速度で割
つて算出される。次に、サブフレームにおける各
チヤネルに用いられるチヤネル選択数が、そのチ
ヤネルのためのフレーム毎選択数をサブフレーム
数で割つて算出される。この数が各チヤネルにつ
いて集積され、それが全チヤネルについて算出さ
れ終ると数512と比較される。集積された数が512
を越えると、用いるべきサブフレームの数は１だ
け増加され、メモリの繰り返し部分における選択
数の演算プロセスが繰り返される。 選択数が512より小さい場合、ランダム・アク
セス・メモリにチヤネル選択を分配するプロセス
が始まる。各チヤネル毎に、サブフレームの全体
の大きさに対するサブフレーム内の選択数の比率
が決定される。それから、最大比率を有するチヤ
ネルから始めて、チヤネル選択信号が個々のメモ
リ・アドレスに割り当てられる。この割り当てを
行うには多くの技術がある。１つの技術として
は、マイクロプロセツサはメモリ・アドレスとチ
ヤネル選択とに関連する配列を設定する。そし
て、最高データ送信速度を有するチヤネルから始
めて、各チヤネル毎に、マイクロプロセツサはメ
モリの１つのアドレスに歩を進めると同時にチヤ
ネル選択がそのアドレスにすでに記憶されたかど
うかということと、チヤネル選択をそのアドレス
のところに記憶すべきタイミングであるかどうか
ということをテストする。チヤネル選択信号がす
でにそのアドレスのところに記憶されているなら
ば、マイクロプロセツサは次のアドレスに進む。
空いている第１番目のメモリ・アドレスのところ
に、マイクロプロセツサはそのチヤネルのチヤネ
ル選択信号を記憶し、そのチヤネルのために記憶
されるチヤネル選択信号の全数を集積するカウン
タを起動させる。次のメモリ・アドレスのところ
でマイクロプロセツサはそれが記憶し終つた選択
信号の数を第１番目をゼロと定めたメモリ・アド
レスの番号数で割る。この商が、サブフレームの
全体の大きさに対するサブフレーム内のそのチヤ
ネルのためのチヤネル選択数の比率よりも小さい
ならば、メモリに他のチヤネル選択を記憶する時
であり、マイクロプロセツサはそのアドレスのと
ころでランダム・アクセス・メモリに適当なチヤ
ネル選択信号を書き込む。このプロセスは最高速
度チヤネルのための全チヤネル選択が書き込まれ
るまで続き、それからマイクロプロセツサはデー
タ・チヤネルに対する全チヤネル選択信号が書き
込まれるまで次の最高速度チヤネル、またその次
というように移動する。すでに参照した「制御信
号分配方法およびその装置」に記載されている発
明によれば、フレーム中の残りのタイム・スロツ
トは、好ましくは個々のチヤネルからの制御信号
の送信に割り当てられる。 個々のデータ・チヤネルのデータ送信要求を満
足させるのに必要な残りのチヤネル選択があるな
らば、これらの選択は同様な方法でフレームの非
繰り返し部分に亘つて分配される。フレーム同期
語というようなオーバヘツド信号はフレームの非
繰り返し部分の残りのところに挿入される。それ
とは別に、フレーム同期語と他のオーバヘツド信
号とはすでに参照した「オーバヘツド信号方法と
その装置」に記載された発明に従つてフレームに
亘つて分配してもよい。最後に、サブフレーム終
端信号が繰り返しRAMの最後のアドレスに挿入
され、フレーム終端信号が非繰り返しRAMの最
後のアドレスに挿入される。 それから、システムの送信側の個々のチヤネル
のバツフアが、リモート・ステーシヨンへ送信す
るためのデータをこれらバツフアから読み出す前
にオーバフローしてしまわないようにチヤネル選
択信号の分配が十分均一に行なわれているかとい
うことを確認するためのフレーム・チヤネルが行
なわれる。また、システムの受信側にある個々の
チヤネルのバツフアが、そこからデータが個々の
チヤネルに読み出される時にオーバフローしてし
まわないということを確認するためのフレーム・
チエツクも行なわれる。もしアンダフローあるい
はオーバフローの状態が確認されると、新しいフ
レーム分配が演算される。 フレームの演算に関する詳細はこの出願への添
付として提出したプログラム・リストから当業に
習熟する方々には自明となろう。このリストはモ
トローラ（Motorola）6809型マイクロプロセツ
サを走らせるようデザインされたものであり、ソ
ース・コードの定義はマイクロプロセツサについ
ての知識を有する方々にはありふれたものであろ
う。

Claims (1)

1. 【特許請求の範囲】 １ 個々のデータ・チヤネルからのデータとオー
   バヘツド信号のうちの一方を選択してフレーム中
   に送信するのに用いる選択信号を発生する送信フ
   レーム発生装置１６０を備え、データ伝送速度が
   それぞれ異なる複数個のデータ・チヤネルからの
   データと制御信号とをマルチプレクシングして総
   合送信ライン上に単一の信号ストリームを発生す
   るビツト・インタリーブ時分割マルチプレクサに
   おいて、 マイクロプロセツサ１２０と、 このマイクロプロセツサ１２０を介して前記選
   択信号がそこに記憶されまたフレーム作成のため
   にそこから読み出される読み出し／書き込みメモ
   リ１４０と、 個々のデータ・チヤネルのそれぞれのデータ送
   信速度を測定する手段１８０と、 総合送信ラインのデータ送信速度及び上記で測
   定された個々のデータ・チヤネルのデータ送信速
   度に応じて、単位時間当りの送信フレーム数とフ
   レーム内での上記選択信号の分配とを上記マイク
   ロプロセツサ１２０に演算させるためのプログラ
   ムを記憶している読み出し専用メモリ１５０と、 を含んでなる自動フレーム発生装置１１０とする
   ことにより、フレームにおける選択信号の分配を
   自動的に演算処理させることを特徴とする時分割
   マルチプレクサにおける自動フレーミング装置。 ２ 個々のデータ・チヤネルからのデータとオー
   バヘツド信号のうちの一方を選択してフレーム中
   に送信するのに用いる選択信号を発生する送信フ
   レーム発生装置を備え、データ伝送速度がそれぞ
   れ異なる複数個のデータ・チヤネルからのデータ
   と制御信号とをマルチプレクシングして総合送信
   ライン上に単一の信号ストリームを発生するビツ
   ト・インタリーブ時分割マルチプレクサにおい
   て、 マイクロプロセツサ１２０と、 このマイクロプロセツサを介して前記選択信号
   がそれぞれに記憶されまたフレーム作成のために
   読み出される第１と第２の読み出し／書き込みメ
   モリ３８０，３８５と、 上記２つのメモリのうちの一方のメモリがフレ
   ームを発生するのに使用されている間に他方のメ
   モリに次のフレームを発生するための選択信号を
   書き込む手段と、 この書き込みが終了したときにフレーム発生機
   能を上記一方のメモリから他方のメモリに切換え
   る手段４１０，４４０，３６０，３６５と、 個々のデータ・チヤネルのそれぞれのデータ送
   信速度を測定する手段１８０と、 総合送信ラインのデータ送信速度及び上記で測
   定された個々のデータ・チヤネルのデータ送信速
   度に応じて、単位時間当りの送信フレーム数とフ
   レーム内での上記選択信号の分配とを上記マイク
   ロプロセツサ１２０に演算させるためのプログラ
   ムを記憶している読み出し専用メモリ１５０と、 を含んでなる自動フレーム発生装置１１０とする
   ことにより、フレームにおける選択信号の分配を
   自動的に演算処理させることを特徴とする時分割
   マルチプレクサにおける自動フレーミング装置。 ３ 特許請求の範囲第２項記載のメモリ切換え手
   段は、フレームの終端を検知する手段４２０を具
   備し、この検知信号を受けてフレーム発生機能を
   一方のメモリから他方のメモリに切換えるメモリ
   切換え手段であることを特徴とする時分割マルチ
   プレクサにおける自動フレーミング装置。 ４ 個々のデータ・チヤネルからのデータとオー
   バヘツド信号のうちの一方を選択してフレーム中
   に送信するのに用いる選択信号を発生する送信フ
   レーム発生装置１６０を備え、データ伝送速度が
   それぞれ異なる複数個のデータ・チヤネルからの
   データと制御信号とをマルチプレクシングして総
   合送信ライン上に単一の信号ストリームを発生す
   るビツト・インタリーブ時分割マルチプレクサに
   おいて、 マイクロプロセツサ１２０と、 このマイクロプロセツサ１２０を介して前記選
   択信号がそこに記憶されまたフレーム作成のため
   にそこから読み出される読み出し／書き込みメモ
   リ１４０と、 個々のデータ・チヤネルのそれぞれのデータ送
   信速度を測定する手段１８０と、 総合送信ラインのデータ送信速度及び上記で測
   定された個々のデータ・チヤネルのデータ送信速
   度に応じて、単位時間当りの送信フレーム数とフ
   レーム内での上記選択信号の分配とを上記マイク
   ロプロセツサ１２０に演算させるためのプログラ
   ムを記憶している読み出し専用メモリ１５０と、 上記測定されたデータ送信速度を、上記マイク
   ロプロセツサ１２０内の１組の許容送信速度テー
   ブルと比較してくいちがいを確認する処理手段と
   この確認結果を外部に表示する手段２１０，２１
   ４と、 を含んでなる自動フレーム発生装置１１０とする
   ことにより、フレームにおける選択信号の分配を
   自動的に演算処理させることを特徴とする時分割
   マルチプレクサにおける自動フレーミング装置。 ５ 個々のデータ・チヤネルからのデータとオー
   バヘツド信号のうちの一方を選択してフレーム中
   に送信するのに用いる選択信号を発生する送信フ
   レーム発生装置を備え、データ伝送速度がそれぞ
   れ異なる複数個のデータ・チヤネルからのデータ
   と制御信号とをマルチプレクシングして総合送信
   ライン上に単一の信号ストリームを発生するビツ
   ト・インタリーブ時分割マルチプレクサにおい
   て、 マイクロプロセツサと、 このマイクロプロセツサを介して前記選択信号
   がそこに記憶されまたフレーム作成のためにそこ
   から読み出される読み出し／書き込みメモリと、 個々のデータ・チヤネルのそれぞれのデータ送
   信速度を測定する手段と、 総合送信ラインのデータ送信速度と上記で測定
   された個々のデータ・チヤネルのデータ送信速度
   とからフレーム速度を決定する手段と、 チヤネルのデータ送信速度をフレーム速度で割
   算することによつて各データ・チヤネル毎にフレ
   ーム当りに用いられるべき選択信号の数を決定す
   る手段と、 これらの選択信号が全フレームに亘つて均一に
   分配されるように上記マイクロプロセツサに演算
   させるためのプログラムを記憶している読み出し
   専用メモリと、 を含んでなる自動フレーム発生装置とすることに
   より、フレームにおける選択信号の分配を自動的
   に演算処理させることを特徴とする時分割マルチ
   プレクサにおける自動フレーミング装置。