JPH07141404A - デザインルールチェックエラー検証装置 - Google Patents

Abstract

(57)【要約】 【目的】 ＤＲＣエラー検証において人手によるエラー
箇所検出作業を廃止し、ＤＲＣエラー検証に費やす時間
を短縮して設計効率の向上を図ることを目的とする。 【構成】 検証リスト３のデータを与えられたエラー検
出部９では、エラー解析部１０において検証リスト３の
データに記されたエラーコード番号からエラーの種類を
識別する。各項目ごとに種別されたエラーデータはエラ
ー箇所抽出部１１に転送され、該当するエラー箇所を特
定し、エラー解析データとしてエラー表示部８に与え
る。 【効果】 デザインルールに反するエラー部分が自動的
に検出され表示されるので、人手に頼っていたたエラー
部分の確認作業が容易になり、ＤＲＣエラー検証に費や
す時間を短縮して設計効率を向上することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デザインルールチェッ
ク装置が出力する検証データを自動的に解析し、修正部
分を指示するデザインルールチェックエラー検証装置に
関する。

【０００２】

【従来の技術】従来、ＬＳＩの設計においては、そのＬ
ＳＩに使用するマスタおよびパッケージを決めてから論
理回路を設計する場合が多い。このとき、マスタはその
マスタに固有のベーシックセル数を有しているので、設
計段階でそのベーシックセル数を超えないようにデザイ
ンルールチェック（以後ＤＲＣと略記）を行う。またフ
ァンアウト数については、ＬＳＩの集積度を増すため
に、できるだけベーシックセル数の少ないセルを用いて
設計を行うが、ベーシックセル数の少ないマクロセルほ
どファンアウト数が小さいので、次段のセルを駆動でき
ないという設計ミスが発生しやすく、このような設計ミ
スを発見するためにＤＲＣを行う。

【０００３】図２に従来のＤＲＣ装置におけるＤＲＣの
動作を説明するブロック図を示す。図２において、論理
回路図データ１が論理回路図データ付与手段からＤＲＣ
装置２に与えられる。

【０００４】論理回路図データ１を与えられたＤＲＣ装
置２は、デザインルールと照合してエラーの有無を判定
する。エラーが発生している場合は、エラーの種類と内
容、およびエラー発生箇所をエラーメッセージとしてア
スキー形式の検証リスト３を出力する。図３に検証リス
ト３の一例を示す。図３においてリストの先頭部分にエ
ラーコード番号が記され、以下にエラーメッセージが記
されている。エラーが存在しない場合は、チェックが正
常終了したことをＤＲＣ検証リスト３に記述して出力す
る。

【０００５】

【発明が解決しようとする課題】従来のＤＲＣ装置は以
上のように構成されていたので、ベーシックセル数ある
いはファンアウト数等に関してエラーが発生した場合に
は、設計者は検証リスト３を参照しながらエラー箇所を
捜し出し、その部分のベーシックセル数あるいはファン
アウト数を再検討し、機能記述言語あるいは論理回路図
を修正するといった作業を手作業で行っていたので、設
計効率が悪いという問題があった。

【０００６】本発明は上記のような問題を解決するため
になされたもので、ＤＲＣエラー検証において人手によ
るエラー箇所検出作業を廃止し、ＤＲＣエラー検証に費
やす時間を短縮して設計効率の向上を図ることを目的と
する。

【０００７】

【課題を解決するための手段】本発明に係るデザインル
ールチェックエラー検証装置の第１の態様は、論理回路
図データが所定のデザインルールに合致しているか否か
を検証し、検証結果を検証データとして与えるデザイン
ルールチェック装置からの検証データを受け、該検証デ
ータを解析し、前記論理回路図データ中にデザインルー
ルに反するエラー部分がある場合には、該エラー部分を
エラー内容ごとに検出しエラー解析データとして与える
エラー検出手段と、前記エラー解析データを受け、前記
エラー部分が、論理接続関係を示すための機能記述言語
で表現される場合、および前記エラー部分が、図面形式
で表現される場合の各々に応じて、当該エラー部分を機
能記述言語、および、図面形式で表示装置に表示する、
エラー表示手段とを備えている。

【０００８】本発明に係るデザインルールチェックエラ
ー検証装置の第２の態様は、前記エラー表示手段におい
て、前記エラー部分が、前記論理接続関係を示すための
機能記述言語で表現される場合には、前記エラー表示装
置において該当する機能記述がされた行をハイライト表
示し、前記エラー部分が、図面形式で表現される場合に
は、前記エラー表示装置において該当する論理回路図上
の座標をハイライト表示することを特徴とする。

【０００９】本発明に係るデザインルールチェックエラ
ー検証装置の第３の態様は、前記エラー検出手段から
の、マクロセルのベーシックセル数に関してのエラーデ
ータを受け、前記ベーシックセル数を勘定し、マクロセ
ルライブラリの中から前記所定のデザインルールに適合
したマクロセルを選択し、置換を指示した置換データを
与えるマクロセル置換処理手段をさらに備え、前記置換
データが前記エラー表示手段に与えられることを特徴と
する。

【００１０】本発明に係るデザインルールチェックエラ
ー検証装置の第４の態様は、前記エラー検出手段から
の、マクロセルのファンアウト数に関してのエラーデー
タを受け、前記ファンアウト数を勘定し、マクロセルラ
イブラリの中から前記所定のデザインルールに適合した
マクロセルを選択し、置換を指示した置換データを与え
るマクロセル置換処理手段をさらに備え、前記置換デー
タが前記エラー表示手段に与えられることを特徴とす
る。

【００１１】

【作用】本発明に係るデザインルールチェックエラー検
証装置の第１の態様によれば、エラー検出手段により検
出されたエラー解析データを、エラー部分が機能記述言
語で表現される場合、およびエラー部分が図形形式で表
現される場合の各々に応じて表示装置に表示することに
より、デザインルールに反するエラー部分の検出、確認
作業が容易になる。

【００１２】本発明に係るデザインルールチェックエラ
ー検証装置の第２の態様によれば、エラー表示装置にお
いて、デザインルールに反するエラー部分が機能記述言
語で表現される場合には、該当する機能記述がされた行
がハイライト表示され、図形形式で表現される場合に
は、該当する論理回路図上の座標がハイライト表示され
るので、デザインルールに反するエラー部分の検出、確
認作業の効率が向上する。

【００１３】本発明に係るデザインルールチェックエラ
ー検証装置の第３の態様によれば、マクロセルのベーシ
ックセル数に関してのエラーデータに基づいて、マクロ
セル置換処理手段により、置換すべきマクロセルが選択
され、自動的にエラー表示手段に与えられるので、ベー
シックセル数に関してのエラー部分の修正作業の効率が
向上する。

【００１４】本発明に係るデザインルールチェックエラ
ー検証装置の第４の態様によれば、マクロセルのファン
アウト数に関してのエラーデータに基づいて、マクロセ
ル置換処理手段により、置換すべきマクロセルが選択さ
れ、自動的にエラー表示手段に与えられるので、ファン
アウト数に関してのエラー部分の修正作業の効率が向上
する。

【００１５】

【実施例】図１に本発明に係るＤＲＣエラー検証装置の
一実施例の構成を説明するためのブロック図を示す。図
１において、論理回路図データ１が論理回路図データ付
与手段からＤＲＣ装置２に与えられる。

【００１６】論理回路図データ１を与えられたＤＲＣ装
置２は、デザインルールと照合してエラーの有無を判定
する。エラーのチェック項目としては、指定されたマス
タおよびパッケージの全入出力ピン数内に収まっている
かを調べる入出力ピン数チェック、外部入出力ピンとバ
ッファセルの接続関係を確認する接続関係チェック、ト
ライステートドライバ以外のセルにおいて、セルの出力
信号が２つ以上衝突していないかを調べるバスのチェッ
ク、ゲートの出力ピンごとに次段のセルの負荷容量が許
容駆動能力を超えていないかを調べるファンアウト数の
チェック、ゲートの各入力ピンが他のゲートの出力ピン
に接続されているかを調べる空きピンのチェック、指定
されたマスタを用いた場合、入力された論理回路図の自
動配置配線が可能であるかを調べる自動配置配線の可能
性チェックなどがある。

【００１７】エラーが発生している場合は、図３に示し
たようなエラーの種類と内容、およびエラー発生箇所を
エラーメッセージとして記したアスキー形式の検証リス
ト３を出力する。検証リスト３のデータは検証リスト付
与手段によりエラー検出部９に与えられる。

【００１８】検証リスト３のデータを与えられたエラー
検出部９では、エラー解析部１０において検証リスト３
のデータに記されたエラーコード番号からエラーの種類
を識別する。各項目ごとに種別されたエラーデータはエ
ラー箇所抽出部１１に転送される。

【００１９】エラー箇所抽出部１１では、論理回路図中
には必ず付加されている、ネット名およびセル名および
インスタンス名などの解析に必要なエラーデータを抽出
する。ネット名およびセル名およびインスタンス名など
は、記述されている場所が決まっているので、サーチプ
ログラムにより自動的に抽出される。

【００２０】また、エラー箇所抽出部１１では得られた
ネット名およびセル名およびインスタンス名に基づい
て、論理回路図データ中のマクロセルおよび機能記述言
語データベース７を参照して、該当するエラー箇所を特
定し、エラー解析データとしてエラー表示部８に与え
る。

【００２１】エラー箇所が論理接続関係を示すための機
能記述言語で表現される場合には、当該エラー箇所に係
るエラー解析データが、エラー表示部８の論理合成ツー
ル５に与えられ、表示ディスプレイ６上で機能記述され
た当該エラー箇所を示す行をハイライト表示する。ま
た、エラー箇所が、図面形式で表現される場合には、当
該エラー箇所に係るエラー解析データが、エラー表示部
８の論理回路入力装置４に与えられ、表示ディスプレイ
６上で論理回路図上の当該エラー箇所の座標をハイライ
ト表示する。

【００２２】なお、上述したエラー箇所のハイライト表
示機能は、機能記述言語データベース７の修正に際して
も同様に使用できる。

【００２３】また、エラー箇所抽出部１１で抽出された
エラーデータ中の、マクロセルのベーシックセル数およ
びファンアウト数のエラーに関するデータについては、
上述した手順に従って、表示ディスプレイ６上で当該エ
ラー箇所の行あるいは座標をハイライト表示した後、マ
クロセル置換処理部１２のベーシックセル数およびファ
ンアウト数換算部１３に与えられ、該換算部１３が有し
ている各マクロセルのベーシックセル数およびファンア
ウト数に関する情報のデータベースに基いて、エラー箇
所のベーシックセル数およびファンアウト数の勘定を行
う。

【００２４】ベーシックセル数を勘定した結果、対象と
しているマクロセルが、指定したマスタのベーシックセ
ル数以上のベーシックセルを有していると判明した場合
は、マクロセル置換制御部１４がマクロセルライブラリ
１５中の、同じ種類のマクロセルを参照し、指定したマ
スタのベーシックセル数に適合したマクロセルを検出
し、置き換えるべきマクロセルの指示を置換データとし
てエラー表示部８に与える。

【００２５】置換データにより指示されるマクロセルが
機能記述言語で表現される場合には、当該置換データ
は、エラー表示部８の論理合成ツール５に与えられ、表
示ディスプレイ６上で、機能記述された当該エラー箇所
を示す行をハイライト表示する。また、置換データによ
り指示されるマクロセルが、図面形式で表現される場合
には、当該置換データは、エラー表示部８の論理回路入
力装置４に与えられ、表示ディスプレイ６上で論理回路
図上の当該エラー箇所の座標をハイライト表示する。

【００２６】また、ファンアウト数を勘定した結果、対
象としているマクロセルが、指定したマスタのファンア
ウト制限を超えていると判明した場合は、マクロセル置
換制御部１４がマクロセルライブラリ１５中の、同じ種
類のマクロセルを参照し、指定したマスタのファンアウ
ト制限に適合したマクロセルを検出し、置き換えるべき
マクロセルの指示を置換データとしてエラー表示部８に
与える。

【００２７】エラー表示部８の表示ディスプレイ６上で
は、マクロセルライブラリ１５中の、同じ種類のマクロ
セルをリスト表示し、ファンアウト制限に適合したマク
ロセルを示す行をハイライト表示する。

【００２８】本発明に係るＤＲＣエラー検証装置の使用
者は、表示ディスプレイ６上に表示されるエラー箇所あ
るいは置換指示リストを見て、所定の修正作業を行えば
よいので、ＤＲＣエラー検証に費やす時間を短縮して設
計効率を向上することができる。

【００２９】

【発明の効果】請求項１記載のデザインルールチェック
エラー検証装置によれば、デザインルールに反するエラ
ー部分が自動的に検出され表示されるので、人手に頼っ
ていたたエラー部分の確認作業が容易になり、ＤＲＣエ
ラー検証に費やす時間を短縮して設計効率を向上するこ
とができる。

【００３０】請求項２記載のデザインルールチェックエ
ラー検証装置によれば、エラー表示装置において、デザ
インルールに反するエラー部分が機能記述言語で表現さ
れる場合、論理回路図で表現される場合ともに該当部分
がハイライト表示されるので、エラー部分の検出、確認
作業の効率が向上し、ＤＲＣエラー検証に費やす時間を
短縮して設計効率を向上することができる。

【００３１】請求項３記載のデザインルールチェックエ
ラー検証装置によれば、ベーシックセル数に関しての修
正部分が自動的に指示されるので、エラー部分の検出、
確認、修正作業の効率が向上し、ＤＲＣエラー検証に費
やす時間を短縮して設計効率を向上することができる。

【００３２】請求項４記載のデザインルールチェックエ
ラー検証装置によれば、ファンアウト数に関しての修正
部分が自動的に指示されるので、エラー部分の検出、確
認、修正作業の効率が向上し、ＤＲＣエラー検証に費や
す時間を短縮して設計効率を向上することができる。

【図面の簡単な説明】

【図１】本発明に係るＤＲＣエラー検証装置の一実施例
の構成を説明するためのブロック図である。

【図２】従来のＤＲＣ装置の構成を説明するためのブロ
ック図である。

【図３】従来のＤＲＣ装置が出力する検証リストを示す
図である。

【符号の説明】

８ エラー表示部（エラー表示手段） ９ エラー検出部（エラー検出手段） １２ マクロセル置換処理部（マクロセル置換処理手
段）

Claims (4)

【特許請求の範囲】
1. 【請求項１】 論理回路図データが所定のデザインルー
   ルに合致しているか否かを検証し、検証結果を検証デー
   タとして与えるデザインルールチェック装置からの検証
   データを受け、該検証データを解析し、前記論理回路図
   データ中のデザインルールに反するエラー部分をエラー
   内容ごとに検出し、エラー解析データとして与えるエラ
   ー検出手段と、 前記エラー解析データを受け、前記エラー部分が、論理
   接続関係を示すための機能記述言語で表現される場合、
   および前記エラー部分が、図面形式で表現される場合の
   各々に応じて、当該エラー部分を機能記述言語、およ
   び、図面形式で表示装置に表示する、エラー表示手段と
   を備えたデザインルールチェックエラー検証装置。
2. 【請求項２】 前記エラー表示手段において、前記エラ
   ー部分が、前記論理接続関係を示すための機能記述言語
   で表現される場合には、前記エラー表示装置において該
   当する機能記述がされた行をハイライト表示し、 前記エラー部分が、図面形式で表現される場合には、前
   記エラー表示装置において該当する論理回路図上の座標
   をハイライト表示することを特徴とする請求項１記載の
   デザインルールチェックエラー検証装置。
3. 【請求項３】 前記エラー検出手段からの、マクロセル
   のベーシックセル数に関してのエラーデータを受け、前
   記ベーシックセル数を勘定し、マクロセルライブラリの
   中から前記所定のデザインルールに適合したマクロセル
   を選択し、置換を指示した置換データを与えるマクロセ
   ル置換処理手段をさらに備え、 前記置換データが前記エラー表示手段に与えられること
   を特徴とする請求項１または請求項２記載のデザインル
   ールチェックエラー検証装置。
4. 【請求項４】 前記エラー検出手段からの、マクロセル
   のファンアウト数に関してのエラーデータを受け、前記
   ファンアウト数を勘定し、マクロセルライブラリの中か
   ら前記所定のデザインルールに適合したマクロセルを選
   択し、置換を指示した置換データを与えるマクロセル置
   換処理手段をさらに備え、 前記置換データが前記エラー表示手段に与えられること
   を特徴とする請求項１または請求項２記載のデザインル
   ールチェックエラー検証装置。